JP5190028B2 - スペクトラム拡散クロック生成器 - Google Patents
スペクトラム拡散クロック生成器 Download PDFInfo
- Publication number
- JP5190028B2 JP5190028B2 JP2009140235A JP2009140235A JP5190028B2 JP 5190028 B2 JP5190028 B2 JP 5190028B2 JP 2009140235 A JP2009140235 A JP 2009140235A JP 2009140235 A JP2009140235 A JP 2009140235A JP 5190028 B2 JP5190028 B2 JP 5190028B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- modulation
- pass filter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
なお、本発明において、さらに下記の形態が可能である。
[形態1]
上記本発明の1つの側面によるスペクトラム拡散クロック生成器のとおりである。
[形態2]
前記パルス信号は、前記動作クロックの周波数に変動を与える成分をパルス密度変調したパルス信号であることを特徴とする形態1記載のスペクトラム拡散クロック生成器。
[形態3]
前記低域パスフィルタを第1低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第2低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第2低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする形態1又は2記載のスペクトラム拡散クロック生成器。
[形態4]
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする形態1乃至3いずれか1記載のスペクトラム拡散クロック生成器。
[形態5]
上記本発明の他の側面による半導体装置のとおりである。
[形態6]
前記レベル設定部に入力するパルス信号を生成する変調パルス生成部をさらに含むことを特徴とする形態5記載の半導体装置。
[形態7]
前記変調パルス生成部が、あらかじめ生成されたパルス信号を記憶する記憶回路で構成されていることを特徴とする形態5又は6記載の半導体装置。
[形態8]
前記低域パスフィルタを第1低域パスフィルタとしたときに、
前記レベル設定部によって振幅が設定されたパルス信号を濾波する第2低域パスフィルタをさらに備え、
前記加算部が、前記帰還制御部が生成した電圧と前記第2低域パスフィルタにより濾波したパルス信号とを加算することを特徴とする形態5乃至7いずれか1記載の半導体装置。
1:クロック生成器
2:電圧制御発振器
3:帰還制御部
3a:周波数位相比較器
3b:チャージポンプ回路
3c:分周器
4:変調パルス生成部
4a:変調パルス記憶回路
4b:変調パルス入力部
5:レベル設定部
6:加算部
7:低域パスフィルタ(第1低域パスフィルタ)
8:第2低域パスフィルタ
Cko:動作クロック
Ckr:基準クロック
MP:パルス信号(SSCG変調波形のデルタシグマ変調波形)
Claims (1)
- 動作クロックを生成する電圧制御発振器と、
前記動作クロックの位相と基準クロックの位相とを比較し比較結果により前記電圧制御発振器の発振の基準となる電圧を生成する帰還制御部と、
前記動作クロックの周波数に変動を与える成分をデルタシグマ変調したパルス信号として生成する変調パルス生成部と、
前記パルス信号の振幅を設定するレベル設定部と、
前記帰還制御部が生成した電圧と前記レベル設定部によって振幅が設定された前記パルス信号とを加算する加算部と、
前記加算部の出力信号を濾波して前記電圧制御発振器に与える制御電圧を生成する低域パスフィルタと、
を備えることを特徴とするスペクトラム拡散クロック生成器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140235A JP5190028B2 (ja) | 2009-06-11 | 2009-06-11 | スペクトラム拡散クロック生成器 |
US12/801,205 US8253502B2 (en) | 2009-06-11 | 2010-05-27 | Spread spectrum clock generator and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140235A JP5190028B2 (ja) | 2009-06-11 | 2009-06-11 | スペクトラム拡散クロック生成器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010288073A JP2010288073A (ja) | 2010-12-24 |
JP2010288073A5 JP2010288073A5 (ja) | 2012-03-29 |
JP5190028B2 true JP5190028B2 (ja) | 2013-04-24 |
Family
ID=43305919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009140235A Expired - Fee Related JP5190028B2 (ja) | 2009-06-11 | 2009-06-11 | スペクトラム拡散クロック生成器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8253502B2 (ja) |
JP (1) | JP5190028B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011107750A (ja) * | 2009-11-12 | 2011-06-02 | Renesas Electronics Corp | 半導体集積回路装置 |
US9048851B2 (en) * | 2013-03-15 | 2015-06-02 | Intel Corporation | Spread-spectrum apparatus for voltage regulator |
JP6222333B2 (ja) * | 2016-11-04 | 2017-11-01 | セイコーエプソン株式会社 | 印刷装置および印刷方法 |
US11714127B2 (en) | 2018-06-12 | 2023-08-01 | International Business Machines Corporation | On-chip spread spectrum characterization |
JP7455035B2 (ja) | 2020-09-28 | 2024-03-25 | シャープ株式会社 | 画像形成装置 |
US11693446B2 (en) | 2021-10-20 | 2023-07-04 | International Business Machines Corporation | On-chip spread spectrum synchronization between spread spectrum sources |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488627A (en) | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
JP2005269089A (ja) * | 2004-03-17 | 2005-09-29 | Sony Corp | デジタル信号処理システム |
JP2005354256A (ja) * | 2004-06-09 | 2005-12-22 | Fujitsu Ltd | クロックジェネレータ、およびその制御方法 |
US7443324B1 (en) * | 2007-05-29 | 2008-10-28 | Texas Instruments Incorporated | Apparatus and method for dithering a sigma-delta modulator |
-
2009
- 2009-06-11 JP JP2009140235A patent/JP5190028B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-27 US US12/801,205 patent/US8253502B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010288073A (ja) | 2010-12-24 |
US20100315172A1 (en) | 2010-12-16 |
US8253502B2 (en) | 2012-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669796B2 (en) | Clock generator, semiconductor device, and clock generating method | |
US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
US8085101B2 (en) | Spread spectrum clock generation device | |
JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
US8456204B2 (en) | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
JP4390646B2 (ja) | スプレッドスペクトラムクロック生成器及びその変調方法 | |
KR20100077990A (ko) | 소면적 확산 스펙트럼 클럭 발생 장치 및 방법 | |
CN105281763A (zh) | 具有扩展频谱时钟生成的高频振荡器 | |
JP4469628B2 (ja) | 分散変調型クロック発生回路 | |
KR100937305B1 (ko) | 분수분주형 pll에서 과도 응답을 감소시키는 시스템 및방법 | |
JP2006324750A (ja) | クロック生成回路 | |
JP4858868B2 (ja) | 位相ロックループに関する改良 | |
JP2006222939A (ja) | Pll回路 | |
US9712174B1 (en) | Double calibration loop for random spread spectrum modulator | |
US20060267647A1 (en) | Method and circuit for controlling spread spectrum phase locked loop | |
JP2009016973A (ja) | シンセサイザ | |
US7574185B2 (en) | Method and apparatus for generating a phase-locked output signal | |
JP2011234104A (ja) | スペクトラム拡散クロック生成回路及びその制御方法 | |
JP2000252817A (ja) | Pll回路 | |
TWI552532B (zh) | 展頻時脈產生器與展頻時脈信號產生方法 | |
JP2005347817A (ja) | Pll回路 | |
JPWO2006016414A1 (ja) | 信号形成回路、信号形成方法及び電子機器 | |
KR20060093540A (ko) | 출력 성능을 개선할 수 있는 위상동기루프 회로 | |
JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |