JP2006222939A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路 Download PDFInfo
- Publication number
- JP2006222939A JP2006222939A JP2006006382A JP2006006382A JP2006222939A JP 2006222939 A JP2006222939 A JP 2006222939A JP 2006006382 A JP2006006382 A JP 2006006382A JP 2006006382 A JP2006006382 A JP 2006006382A JP 2006222939 A JP2006222939 A JP 2006222939A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- variable
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 53
- 238000013016 damping Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000009499 grossing Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】広い入力周波数レンジに対し、最適なロック動作をし、かつ低ジッタ化に有利なＰＬＬ回路を提供する。
【解決手段】この発明は、位相比較器１１、可変チャージポンプ回路１２、可変ローパスフィルタ１３、電圧制御発振回路１４、可変分周器１５、および周波数判定回路１６を備えている。周波数判定回路１６は、入力信号の周波数の変化を判定したときに、ＰＬＬループのダンピング因子を一定のままでＰＬＬループの帯域周波数を変更するように、可変チャージポンプ回路１２から出力される電流信号の電流値、可変ローパスフィルタ１３のフィルタ特性値、および可変分周器１５の分周比のうちの少なくとも２つの値を、所定値に可変させるようになっている。
【選択図】 図１
【解決手段】この発明は、位相比較器１１、可変チャージポンプ回路１２、可変ローパスフィルタ１３、電圧制御発振回路１４、可変分周器１５、および周波数判定回路１６を備えている。周波数判定回路１６は、入力信号の周波数の変化を判定したときに、ＰＬＬループのダンピング因子を一定のままでＰＬＬループの帯域周波数を変更するように、可変チャージポンプ回路１２から出力される電流信号の電流値、可変ローパスフィルタ１３のフィルタ特性値、および可変分周器１５の分周比のうちの少なくとも２つの値を、所定値に可変させるようになっている。
【選択図】 図１
Description
本発明は、広い周波数帯域で安定した動作を行うことができるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関するものである。
近年、広い周波数帯域に対応し安定した動作を行うＰＬＬ回路が必要とされている。例えば、オーディオデバイス分野においては、通常の速度の録音再生機能に加えて、その２倍の速度の録音再生やその４倍の速度の録音再生等の機能が付加されている。このように複数の周波数を持つ信号を扱うアプリケーションに対応するためには、特定の周波数帯域をもつＰＬＬ回路を複数個使用し、全ての周波数帯域をカバーする方法がある。
しかし、携帯機器に搭載する場合には、内蔵するデバイスを小さくすることや部品点数を少なくすることが求められており、ＰＬＬ回路に関しては、１個でこれらの全ての周波数帯域をカバーできるような広帯域対応のものが必要とされている。
図１０は、従来のＰＬＬ回路の一例を示すブロック図である。
この従来のＰＬＬ回路は、図示のように、位相比較器１と、チャージポンプ回路２と、ローパスフィルタ（ＬＰＦ）３と、電圧制御発振回路（ＶＣＯ）４と、分周器５とを備えている。
図１０は、従来のＰＬＬ回路の一例を示すブロック図である。
この従来のＰＬＬ回路は、図示のように、位相比較器１と、チャージポンプ回路２と、ローパスフィルタ（ＬＰＦ）３と、電圧制御発振回路（ＶＣＯ）４と、分周器５とを備えている。
位相比較器１は、入力データである入力信号と、分周器５から出力される再生クロックである再生クロック信号との位相を比較し、アップ信号（位相進み信号）ＵＰまたはダウン信号（位相遅れ信号）ＤＮを生成してチャージポンプ回路２に出力する。
チャージポンプ回路２は、入力されたアップ信号ＵＰまたはダウン信号ＤＮに基づいて電流を入出力する機能を有し、図１１に示すように、電源電圧ＶＤＤから電流を出力する第１電流源２１と、アップ信号ＵＰでオンし電流を出力ノードに出力する第１スイッチ２２と、ダウン信号ＤＮでオンする第２スイッチ２３と、第２スイッチ２３がオンのとき出力ノードから電流を流し込む第２電流源２４と、を備えている。
チャージポンプ回路２は、入力されたアップ信号ＵＰまたはダウン信号ＤＮに基づいて電流を入出力する機能を有し、図１１に示すように、電源電圧ＶＤＤから電流を出力する第１電流源２１と、アップ信号ＵＰでオンし電流を出力ノードに出力する第１スイッチ２２と、ダウン信号ＤＮでオンする第２スイッチ２３と、第２スイッチ２３がオンのとき出力ノードから電流を流し込む第２電流源２４と、を備えている。
ＬＰＦ３は、チャージポンプ回路２の出力信号を平滑化して制御電圧を生成出力する。このＬＰＦ３は、固定抵抗３１と容量が固定の第１キャパシタ３２とが直列接続された直列回路と、この直列回路に並列接続され容量が固定の第２キャパタ３３とを備え、ローパスフィルタ特性を有する。
ＶＣＯ４は、ＬＰＦ３からの制御電圧の電圧値に基づく固有周波数をもつ出力信号を生成して出力する。分周器５は、ＶＣＯ４からの出力信号を所定の固定分周数で分周して再生クロック信号を出力する。
ＶＣＯ４は、ＬＰＦ３からの制御電圧の電圧値に基づく固有周波数をもつ出力信号を生成して出力する。分周器５は、ＶＣＯ４からの出力信号を所定の固定分周数で分周して再生クロック信号を出力する。
なお、この例のＰＬＬ回路は、周波数比較器を含まない場合である。
次に、このような構成からなる従来のＰＬＬ回路において、ＰＬＬループの帯域周波数とダンピング因子の関係を説明する。
ＰＬＬの特性を示す指標である、ＰＬＬループの帯域周波数ω０、ダンピング因子ζは以下の式（１）および式（２）で表される。
次に、このような構成からなる従来のＰＬＬ回路において、ＰＬＬループの帯域周波数とダンピング因子の関係を説明する。
ＰＬＬの特性を示す指標である、ＰＬＬループの帯域周波数ω０、ダンピング因子ζは以下の式（１）および式（２）で表される。
ここで、式（２）において、ωｎは次の式（３）である。
上式において、Ｉｃｐはチャージポンプ回路２の出力であるチャージポンプ電流の電流値、ＲはＬＰＦ３を構成する固定抵抗３１の抵抗値、Ｃ１はＬＰＦ３を構成する第１キャパシタ３２の容量値、Ｎは分周器５の分周数、ＫｖｃｏはＶＣＯ４のゲインである。これらＩｃｐ、Ｒ、Ｃ１、Ｎ、Ｋｖｃｏは、ＰＬＬループの回路定数と呼ばれる。
ＰＬＬループの帯域周波数ω０は、ある入力信号の周波数レンジに対応するようにＰＬＬループを構成した場合、その周波数レンジの最低周波数であるリファレンス周波数ｆｒに対して最適な特性が得られるように決まる周波数である。
また、ダンピング因子ζは、ＰＬＬループの安定性の目安であって、その値が高いほどＰＬＬループは安定であるが、高すぎても制動が利き過ぎロックするのに時間がかかるため、１. ０前後の値が適正とされている。
また、ダンピング因子ζは、ＰＬＬループの安定性の目安であって、その値が高いほどＰＬＬループは安定であるが、高すぎても制動が利き過ぎロックするのに時間がかかるため、１. ０前後の値が適正とされている。
ここで、図１０に示すＰＬＬ回路の場合、一般的に、入力信号の周波数レンジの広い入力信号に対してＰＬＬ回路の出力が発振してしまうという問題があった。
この問題を解決する為には、すなわち、発振を防止してＰＬＬループの安定性を損なわないようにする為には、ＰＬＬループの帯域周波数ω０を適切に設定する必要がある。そして、その帯域周波数ω０の設定は、入力信号の周波数レンジの最低周波数（リファレンス周波数ｆｒ）に対して、その１／１０〜１／１００程度に抑えれば良いことが知られている。
この問題を解決する為には、すなわち、発振を防止してＰＬＬループの安定性を損なわないようにする為には、ＰＬＬループの帯域周波数ω０を適切に設定する必要がある。そして、その帯域周波数ω０の設定は、入力信号の周波数レンジの最低周波数（リファレンス周波数ｆｒ）に対して、その１／１０〜１／１００程度に抑えれば良いことが知られている。
例えば、入力信号の周波数レンジが１〔ＭＨｚ〕〜１０〔ＭＨｚ〕である場合は、ＰＬＬループの帯域周波数ω０は、周波数レンジの最低周波数（リファレンス周波数ｆｒ）である１〔ＭＨｚ〕の１／１０〜１／１００程度に、つまり、１０〔ｋＨｚ〕〜１００〔ｋＨｚ〕程度にする必要がある。したがって、ＰＬＬループの帯域周波数ω０を例えば１００〔ｋＨｚ〕にすればよい。
しかし、帯域周波数ω０が入力信号の周波数レンジの最低周波数（リファレンス周波数ｆｒ）に対してその１／１０〜１／１００程度となるように、Ｉｃｐ、Ｒ、Ｃ１、Ｎ、Ｋｖｃｏの回路定数の値を一通りに固定してＰＬＬ回路を組むと、以下の（ａ）（ｂ）ような問題が発生する。
（ａ）ＰＬＬ回路が位相比較器１のみを備え、それにより周波数をロックしようとする場合には、入力信号の入力周波数に対しては帯域周波数ω０がかなり低い為、ロックできない。特に、入力信号の周波数が高い場合は顕著である。仮に、ＰＬＬ回路が位相比較器の他に周波数比較器を備え、それらにより周波数をロックしようとする場合であっても、入力信号の入力周波数に対しては帯域周波数ω０がかなり低い為、ロックするのに時間がかかる。
（ａ）ＰＬＬ回路が位相比較器１のみを備え、それにより周波数をロックしようとする場合には、入力信号の入力周波数に対しては帯域周波数ω０がかなり低い為、ロックできない。特に、入力信号の周波数が高い場合は顕著である。仮に、ＰＬＬ回路が位相比較器の他に周波数比較器を備え、それらにより周波数をロックしようとする場合であっても、入力信号の入力周波数に対しては帯域周波数ω０がかなり低い為、ロックするのに時間がかかる。
（ｂ）入力信号の周波数レンジが広い為、ＶＣＯ４の動作レンジを広く取らなければならない。その結果、電圧変化に対して周波数変動も大きくなりＶＣＯ４のゲインＫｖｃｏは高く設定されることになるが、そのためにノイズに有感となり再生クロックのジッタ特性を劣化させる。
そこで、（ａ）の対策として、高い周波数をもつ入力信号が入力された場合にかぎり簡単に帯域周波数ω０を上げる方法として、ローパスフィルタに供給するチャージポンプからの電流信号の電流値Ｉｃｐ（フィードバックされた位相情報）のみを増やすという手法がよく利用されている（例えば、特許文献１参照）。
また、（ｂ）の対策としては、ノイズを受けないようにノイズ源からの距離を離したりしている。
特開２０００−１３２２０号公報
また、（ｂ）の対策としては、ノイズを受けないようにノイズ源からの距離を離したりしている。
しかし、上記のような対策を実施した場合でも、高い周波数をもつ入力信号が入力された時には、チャージポンプ回路２の電流値Ｉｃｐを増加させ帯域周波数ω０を上げている一方で、ＰＬＬループの安定性の目安でもあるダンピング因子ζが適正値よりも大きくなりすぎてしまい、ロックの時間が長くなる、あるいは周波数比較器を持たない場合には引き込み能力不足によりロックできない、といった問題が発生する。
さらに、回路の微細化のため、ノイズ源からの距離を離す等の対策も困難になってきている。
そこで、本発明の目的は、上記の点に鑑み、広帯域のＰＬＬ回路において、安定かつ十分な速度をもった周波数及び位相の引き込み特性を得られ、かつノイズ耐性も良いＰＬＬ回路を提供することにある。
さらに、回路の微細化のため、ノイズ源からの距離を離す等の対策も困難になってきている。
そこで、本発明の目的は、上記の点に鑑み、広帯域のＰＬＬ回路において、安定かつ十分な速度をもった周波数及び位相の引き込み特性を得られ、かつノイズ耐性も良いＰＬＬ回路を提供することにある。
上記の課題を解決し本発明の目的を達成するために、請求項１〜請求項６に係る各発明は、以下のような構成からなる。
すなわち、請求項１に係る発明は、入力信号と分周信号との位相差を比較し、位相進み信号または位相遅れ信号を出力する位相比較器と、前記位相比較器から出力される位相進み信号または位相遅れ信号に応じた電流信号を出力するチャージポンプ回路と、抵抗およびキャパシタを有し、前記チャージポンプ回路から出力される電流信号を平滑化して電圧信号に変換するローパスフィルタと、前記ローパスフィルタから出力される電圧信号に応じた周波数の発振信号を生成する電圧制御発振回路と、前記電圧制御発振回路から出力される発振信号を所定の分周比により分周して前記分周信号を生成する分周器と、前記入力信号の周波数の変化を判定する周波数判定手段と、前記周波数判定手段の判定に従って、前記チャージポンプ回路から出力される電流信号の電流値、前記抵抗の抵抗値、前記キャパシタの容量値、および前記分周器の分周比のうちの少なくとも２つの回路定数を切り替える切替手段と、を備え、前記切替手段は、前記回路定数を切り替えるときには、ＰＬＬループのダンピング因子を一定のままでＰＬＬループの帯域周波数を変更するように、前記回路定数を同時に切り替えるようにした。
すなわち、請求項１に係る発明は、入力信号と分周信号との位相差を比較し、位相進み信号または位相遅れ信号を出力する位相比較器と、前記位相比較器から出力される位相進み信号または位相遅れ信号に応じた電流信号を出力するチャージポンプ回路と、抵抗およびキャパシタを有し、前記チャージポンプ回路から出力される電流信号を平滑化して電圧信号に変換するローパスフィルタと、前記ローパスフィルタから出力される電圧信号に応じた周波数の発振信号を生成する電圧制御発振回路と、前記電圧制御発振回路から出力される発振信号を所定の分周比により分周して前記分周信号を生成する分周器と、前記入力信号の周波数の変化を判定する周波数判定手段と、前記周波数判定手段の判定に従って、前記チャージポンプ回路から出力される電流信号の電流値、前記抵抗の抵抗値、前記キャパシタの容量値、および前記分周器の分周比のうちの少なくとも２つの回路定数を切り替える切替手段と、を備え、前記切替手段は、前記回路定数を切り替えるときには、ＰＬＬループのダンピング因子を一定のままでＰＬＬループの帯域周波数を変更するように、前記回路定数を同時に切り替えるようにした。
請求項２に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記電流値をｎ倍、前記抵抗値を１／ｎ倍、前記分周比を１／ｎ倍にそれぞれ切り替えるようにした。
請求項３に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記容量値を１／ｎ倍、前記分周比を１／ｎ倍にそれぞれ切り替えるようにした。
請求項３に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記容量値を１／ｎ倍、前記分周比を１／ｎ倍にそれぞれ切り替えるようにした。
請求項４に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記抵抗値を１／ｎ倍、前記分周比を１／（２×ｎ）倍にそれぞれ切り替えるようにした。
請求項５に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記電流値をｎ倍、前記容量値を１／ｎ倍にそれぞれ切り替えるようにした。
請求項６に係る発明は、ＰＬＬ回路を備えたデジタル・オーディオ受信装置において、前記ＰＬＬ回路を請求項１乃至請求項５のうちの何れかに記載のＰＬＬ回路としたものである。
請求項５に係る発明は、請求項１に記載のＰＬＬ回路において、前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記電流値をｎ倍、前記容量値を１／ｎ倍にそれぞれ切り替えるようにした。
請求項６に係る発明は、ＰＬＬ回路を備えたデジタル・オーディオ受信装置において、前記ＰＬＬ回路を請求項１乃至請求項５のうちの何れかに記載のＰＬＬ回路としたものである。
本発明によれば、ダンピング因子を一定のままで帯域周波数を変更することにより、ループの安定性を保ちつつ十分な収束速度で良好な位相引き込み特性を持つことができ、且つノイズ耐性も良い。
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
図１は、本発明に係るＰＬＬ回路の第１実施形態の構成を示すブロック図である。
この第１実施形態は、図１に示すように、位相比較器１１と、可変チャージポンプ回路１２と、可変ローパスフィルタ（可変ＬＰＦ）１３と、電圧制御発振回路（ＶＣＯ）１４と、可変分周器１５と、周波数判定回路１６と、を備えている。
（第１実施形態）
図１は、本発明に係るＰＬＬ回路の第１実施形態の構成を示すブロック図である。
この第１実施形態は、図１に示すように、位相比較器１１と、可変チャージポンプ回路１２と、可変ローパスフィルタ（可変ＬＰＦ）１３と、電圧制御発振回路（ＶＣＯ）１４と、可変分周器１５と、周波数判定回路１６と、を備えている。
位相比較器１１は、入力信号と、可変分周器１５から出力される分周信号との位相を比較し、アップ信号（位相進み信号）ＵＰまたはダウン信号（位相遅れ信号）ＤＮを生成して可変チャージポンプ回路１２に出力するようになっている。
可変チャージポンプ回路１２は、位相比較器１１からのアップ信号ＵＰまたはダウン信号ＤＮに基づいて電流を入出力するとともに、そのチャージポンプ電流Ｉｃｐの電流値を任意の値に設定できるようになっている。
可変チャージポンプ回路１２は、位相比較器１１からのアップ信号ＵＰまたはダウン信号ＤＮに基づいて電流を入出力するとともに、そのチャージポンプ電流Ｉｃｐの電流値を任意の値に設定できるようになっている。
このため、可変チャージポンプ回路１２は、図２に示すように、電源電圧ＶＤＤから電流を出力する可変電流源１２１と、アップ信号ＵＰでオンして可変電流源１２１の電流を出力ノードに出力するスイッチ１２２と、ダウン信号ＤＮでオンするスイッチ１２３と、スイッチ１２３がオンのときに出力ノードから電流を流し込む可変電流源１２４と、を備えている。可変電流源１２１、１２４は、周波数判定回路１６からの制御信号によりその各電流値を設定できるようになっている。
可変ローパスフィルタ１３は、可変チャージポンプ回路１２の出力信号を平滑化して制御電圧を生成して出力するとともに、周波数判定回路１６からの制御信号により可変抵抗１３１の抵抗値を可変することにより、任意のローパスフィルタ特性を設定できるようになっている。
このため、可変ローパスフィルタ１３は、図１に示すように、可変抵抗１３１と固定キャパシタ１３２とを直列接続する直列回路と、この直列回路に並列に接続する固定キャパシタ１３３とからなる回路で形成され、その回路が可変チャージポンプ回路１２の出力ラインとグランドとの間に接続されている。
このため、可変ローパスフィルタ１３は、図１に示すように、可変抵抗１３１と固定キャパシタ１３２とを直列接続する直列回路と、この直列回路に並列に接続する固定キャパシタ１３３とからなる回路で形成され、その回路が可変チャージポンプ回路１２の出力ラインとグランドとの間に接続されている。
電圧制御発振回路１４は、可変ローパスフィルタ１３からの制御電圧の電圧値に基づく固有周波数をもつ発振信号を生成して出力するようになっている。
可変分周器１５は、電圧制御発振回路１４からの出力信号を分周数Ｎで１／Ｎに分周して分周信号を出力するものであり、その分周数Ｎ（または分周比）を周波数判定回路１６からの制御信号により任意の値に設定できるようになっている。
可変分周器１５は、電圧制御発振回路１４からの出力信号を分周数Ｎで１／Ｎに分周して分周信号を出力するものであり、その分周数Ｎ（または分周比）を周波数判定回路１６からの制御信号により任意の値に設定できるようになっている。
周波数判定回路１６は、入力信号の周波数が所定値に変化したことを判定するものであり、その判定は分周器１５から出力される分周信号を参照して行うようになっている。また、周波数判定回路１６は、入力信号の周波数が所定値に変化したことを判定したときには、その判定に応じて後述のように、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐの電流値、可変ローパスフィルタ１３の可変抵抗１３１の抵抗値、および可変分周器１５の分周数Ｎを、同時に各所定値に可変（設定）するようになっている。
次に、このような構成からなる第１実施形態の動作例について、図１などを参照して説明する。
いま、ある周波数レンジの最低周波数であるリファレンス周波数ｆｒ＝ｆｒ０に対し最適化した、可変分周器１５の分周数Ｎ、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐ、可変ローパスフィルタ１３の可変抵抗１３１の抵抗値Ｒ、および固定キャパタの容量値Ｃの基準となる値を、それぞれＮ＝Ｎ０、Ｉｃｐ＝Ｉｃｐ０、Ｒ＝Ｒ０、Ｃ＝Ｃ１０とする。
いま、ある周波数レンジの最低周波数であるリファレンス周波数ｆｒ＝ｆｒ０に対し最適化した、可変分周器１５の分周数Ｎ、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐ、可変ローパスフィルタ１３の可変抵抗１３１の抵抗値Ｒ、および固定キャパタの容量値Ｃの基準となる値を、それぞれＮ＝Ｎ０、Ｉｃｐ＝Ｉｃｐ０、Ｒ＝Ｒ０、Ｃ＝Ｃ１０とする。
次に、周波数判定回路１６が、可変分周器１５からの分周信号を参照することにより、入力信号の周波数が基準（リファレンス周波数ｆｒ０）の２倍になったと判断した場合には、リファレンス周波数ｆｒも２倍になる。
そこで、周波数判定回路１６は、分周数Ｎ、チャージポンプ電流Ｉｃｐ、および可変抵抗１３１の抵抗値Ｒを、Ｎ＝Ｎ０／２、Ｉｃｐ＝２×Ｉｃｐ０、Ｒ＝Ｒ０／２に切り替えるために（図４のパターン１）、その各値を切り替えるための制御信号を各部に同時に供給する（図１参照）。
そこで、周波数判定回路１６は、分周数Ｎ、チャージポンプ電流Ｉｃｐ、および可変抵抗１３１の抵抗値Ｒを、Ｎ＝Ｎ０／２、Ｉｃｐ＝２×Ｉｃｐ０、Ｒ＝Ｒ０／２に切り替えるために（図４のパターン１）、その各値を切り替えるための制御信号を各部に同時に供給する（図１参照）。
また、周波数判定回路１６が、可変分周器１５からの分周信号を参照することにより、入力信号の周波数が基準の４倍になったと判断した場合には、リファレンス周波数ｆｒも４倍になる。
そこで、周波数判定回路１６は、分周数Ｎ、チャージポンプ電流Ｉｃｐ、および可変抵抗１３１の抵抗値Ｒを、Ｎ＝Ｎ０／４、Ｉｃｐ＝４×Ｉｃｐ０、Ｒ＝Ｒ０／４に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する。
そこで、周波数判定回路１６は、分周数Ｎ、チャージポンプ電流Ｉｃｐ、および可変抵抗１３１の抵抗値Ｒを、Ｎ＝Ｎ０／４、Ｉｃｐ＝４×Ｉｃｐ０、Ｒ＝Ｒ０／４に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する。
このように、この第１実施形態では、入力信号の周波数が基準のｎ倍になった場合には、リファレンス周波数ｆｒもｎ倍になるので、これに応じて、周波数判定回路１６は、Ｎ＝Ｎ０／ｎ、Ｉｃｐ＝ｎ×Ｉｃｐ０、Ｒ＝Ｒ０／ｎに切り替えるための制御信号を各部に出力する。
ここで、入力信号の周波数が分周信号の周波数の２倍になった場合には、帯域周波数ω０１、およびダンピング因子（ダンピングファクタ）ζ１は、以下の式（４）および式（５）でそれぞれ表される。
ここで、入力信号の周波数が分周信号の周波数の２倍になった場合には、帯域周波数ω０１、およびダンピング因子（ダンピングファクタ）ζ１は、以下の式（４）および式（５）でそれぞれ表される。
ここで、式（５）において、ωｎ１は次の式（６）である。
式（４）によれば、帯域周波数ω０１は基準の帯域周波数ω００の２倍に変更されるが、ダンピング因子ζ１は基準のダンピング因子ζ０と値は変わらない。
また、ボード線図上でＰＬＬループのオープンループ特性を簡易的に表すと、図３のようになるが、上述した回路定数の操作により、オープンループ特性は帯域周波数がω００、ω０１＝２×ω００、ω０２＝４×ω００・・・と変化するのみでその形状を保ちつつ周波数軸上を平行移動することになり、リファレンス周波数ｆｒ０、ｆｒ１＝２×ｆｒ０、ｆｒ２＝４×ｆｒ０・・・に応じたスケーリングがなされている。リファレンス周波数に対する帯域周波数の比（ｆｒ０／ω００、ｆｒ１／ω０１・・・）は一定に保たれていることが確認できる。
このように、第１実施形態では、上述した制御をリファレンス周波数の帯域に応じて繰り返すことで、ダンピング因子を一定値に保ちつつ、帯域周波数を変更することができ、電圧制御発振回路１４の動作レンジを広く取る必要がないのでノイズ耐性も良い。
また、ボード線図上でＰＬＬループのオープンループ特性を簡易的に表すと、図３のようになるが、上述した回路定数の操作により、オープンループ特性は帯域周波数がω００、ω０１＝２×ω００、ω０２＝４×ω００・・・と変化するのみでその形状を保ちつつ周波数軸上を平行移動することになり、リファレンス周波数ｆｒ０、ｆｒ１＝２×ｆｒ０、ｆｒ２＝４×ｆｒ０・・・に応じたスケーリングがなされている。リファレンス周波数に対する帯域周波数の比（ｆｒ０／ω００、ｆｒ１／ω０１・・・）は一定に保たれていることが確認できる。
このように、第１実施形態では、上述した制御をリファレンス周波数の帯域に応じて繰り返すことで、ダンピング因子を一定値に保ちつつ、帯域周波数を変更することができ、電圧制御発振回路１４の動作レンジを広く取る必要がないのでノイズ耐性も良い。
（第２実施形態）
図５は、本発明に係るＰＬＬ回路の第２実施形態の構成を示すブロック図である。
この第２実施形態は、図５に示すように、位相比較器１１と、可変チャージポンプ回路１２と、可変ローパスフィルタ１３Ａと、電圧制御発振回路１４と、可変分周器１５と、周波数判定回路１６Ａと、を備えている。
この第２実施形態は、図１に示す可変ローパスフィルタ１３および周波数判定回路１６を、図５に示す可変ローパスフィルタ１３Ａおよび周波数判定回路１６Ａに置き換えるようにしたものである。従って、他の部分の構成要素は同一であるので、同一の構成要素には同一符号を付してその説明は省略する。
図５は、本発明に係るＰＬＬ回路の第２実施形態の構成を示すブロック図である。
この第２実施形態は、図５に示すように、位相比較器１１と、可変チャージポンプ回路１２と、可変ローパスフィルタ１３Ａと、電圧制御発振回路１４と、可変分周器１５と、周波数判定回路１６Ａと、を備えている。
この第２実施形態は、図１に示す可変ローパスフィルタ１３および周波数判定回路１６を、図５に示す可変ローパスフィルタ１３Ａおよび周波数判定回路１６Ａに置き換えるようにしたものである。従って、他の部分の構成要素は同一であるので、同一の構成要素には同一符号を付してその説明は省略する。
可変ローパスフィルタ１３Ａは、可変チャージポンプ回路１２の出力信号を平滑化して制御電圧を生成して出力する回路であり、周波数判定回路１６Ａからの制御信号により可変キャパシタ１３５、１３６の各容量値を可変することにより、任意のローパスフィルタ特性を設定するようになっている。
このため、可変ローパスフィルタ１３Ａは、図５に示すように、固定抵抗１３４と可変キャパシタ１３５とを直列接続する直列回路と、この直列回路に並列に接続する可変キャパシタ１３６とからなる回路で形成され、その回路が可変チャージポンプ回路１２の出力ラインとグランドとの間に接続されている。なお、可変キャパシタ１３６は省略するようにしても良い。
このため、可変ローパスフィルタ１３Ａは、図５に示すように、固定抵抗１３４と可変キャパシタ１３５とを直列接続する直列回路と、この直列回路に並列に接続する可変キャパシタ１３６とからなる回路で形成され、その回路が可変チャージポンプ回路１２の出力ラインとグランドとの間に接続されている。なお、可変キャパシタ１３６は省略するようにしても良い。
周波数判定回路１６Ａは、入力信号の周波数が所定値に変化したことを判定するものであり、その判定は分周器１５から出力される分周信号を参照して行うようになっている。また、周波数判定回路１６Ａは、入力信号の周波数が所定値に変化したことを判定したときには、その判定に応じて後述のように、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐの電流値、可変ローパスフィルタ１３Ａの可変キャパシタの容量値、および可変分周器１５の分周数Ｎを、同時に各所定値に可変（設定）するようになっている。
次に、このような構成からなる第２実施形態の動作例について、図５を参照して説明する。
図１に示す第１実施形態では可変ローパスフィルタ１３の可変抵抗１３１の抵抗値Ｒを可変としたが、図５に示す第２実施形態では可変抵抗１３１に変えて可変キャパシタ１３５、１３６の各容量値を変更するようにした。
ここで、第２実施形態において、２つの可変キャパシタ１３５、１３６を有する場合には、可変キャパシタ１３５のみの容量値Ｃ１を変更するだけでも良いが、オープンループ特性のスケーリングの観点からは 可変キャパシタ１３５、１３６の各容量値Ｃ１，Ｃ２を変更するのが好ましい。
図１に示す第１実施形態では可変ローパスフィルタ１３の可変抵抗１３１の抵抗値Ｒを可変としたが、図５に示す第２実施形態では可変抵抗１３１に変えて可変キャパシタ１３５、１３６の各容量値を変更するようにした。
ここで、第２実施形態において、２つの可変キャパシタ１３５、１３６を有する場合には、可変キャパシタ１３５のみの容量値Ｃ１を変更するだけでも良いが、オープンループ特性のスケーリングの観点からは 可変キャパシタ１３５、１３６の各容量値Ｃ１，Ｃ２を変更するのが好ましい。
以下の説明では、その説明を容易にするために、帯域周波数ω０の計算式に可変キャパシタ１３６の容量値Ｃ２を含まないものとし、可変キャパシタ１３５の容量値Ｃ１だけを変更する場合について説明する。
いま、ある周波数レンジの最低周波数であるリファレンス周波数ｆｒ＝ｆｒ０に対し最適化した、可変分周器１５の分周数Ｎ、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐ、固定抵抗１３４の抵抗値Ｒ、可変キャパシタ１３５の容量値Ｃ１、および可変キャパシタ１３５の容量値Ｃ２の基準となる各値を、それぞれＮ＝Ｎ０、Ｉｃｐ＝Ｉｃｐ０、Ｒ＝Ｒ０、Ｃ１＝Ｃ１０、Ｃ２＝Ｃ２０とする。
いま、ある周波数レンジの最低周波数であるリファレンス周波数ｆｒ＝ｆｒ０に対し最適化した、可変分周器１５の分周数Ｎ、可変チャージポンプ回路１２のチャージポンプ電流Ｉｃｐ、固定抵抗１３４の抵抗値Ｒ、可変キャパシタ１３５の容量値Ｃ１、および可変キャパシタ１３５の容量値Ｃ２の基準となる各値を、それぞれＮ＝Ｎ０、Ｉｃｐ＝Ｉｃｐ０、Ｒ＝Ｒ０、Ｃ１＝Ｃ１０、Ｃ２＝Ｃ２０とする。
次に、周波数判定回路１６Ａが、可変分周器１５からの分周信号を参照することにより、入力信号の周波数が基準（リファレンス周波数ｆｒ０）の２倍になったと判断した場合には、リファレンス周波数ｆｒも２倍になる。
そこで、周波数判定回路１６Ａは、分周数Ｎおよび可変キャパシタ１３５の容量値Ｃ１を、Ｎ＝Ｎ０／２、Ｃ１＝Ｃ１０／２に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する（図５参照）。
そこで、周波数判定回路１６Ａは、分周数Ｎおよび可変キャパシタ１３５の容量値Ｃ１を、Ｎ＝Ｎ０／２、Ｃ１＝Ｃ１０／２に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する（図５参照）。
また、周波数判定回路１６Ａが、可変分周器１５からの分周信号を参照することにより、入力信号の周波数が基準の４倍になったと判断した場合には、リファレンス周波数ｆｒも４倍になる。
そこで、周波数判定回路１６Ａは、分周数Ｎおよび可変キャパシタ１３５の容量値Ｃ１を、Ｎ＝Ｎ０／４、Ｃ１＝Ｃ１０／４に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する。
そこで、周波数判定回路１６Ａは、分周数Ｎおよび可変キャパシタ１３５の容量値Ｃ１を、Ｎ＝Ｎ０／４、Ｃ１＝Ｃ１０／４に切り替えるために、その各値を切り替えるための制御信号を各部に同時に供給する。
このように、この第２実施形態では、入力信号の周波数が基準のｎ倍になった場合には、リファレンス周波数ｆｒもｎ倍になるので、これに応じて、周波数判定回路１６Ａは、Ｎ＝Ｎ０／ｎ、Ｃ１＝Ｃ１０／ｎに切り替えるための制御信号を各部に出力する。
ここで、入力信号の周波数が分周信号の周波数の２倍になった場合には、帯域周波数ω０１、およびダンピング因子ζ１は、以下の式（７）および式（８）で表される。
ここで、入力信号の周波数が分周信号の周波数の２倍になった場合には、帯域周波数ω０１、およびダンピング因子ζ１は、以下の式（７）および式（８）で表される。
ここで、式（８）において、ωｎ１は次の式（９）である。
式（７）によれば、帯域周波数ω０１は基準の帯域周波数ω００の２倍に変更されるが、ダンピング因子ζ１は基準のダンピング因子ζ０と値は変わらない。
また、ボード線図上でＰＬＬループのオープンループ特性を簡易的に表すと、図３のようになるが、上述した回路定数の操作により、オープンループ特性は帯域周波数がω００、ω０１＝２×ω００、ω０２＝４×ω００・・・と変化するのみでその形状を保ちつつ周波数軸上を平行移動することになり、リファレンス周波数ｆｒ０、ｆｒ１＝２×ｆｒ０、ｆｒ２＝４×ｆｒ０・・・に応じたスケーリングがなされている。リファレンス周波数に対する帯域周波数の比（ｆｒ０／ω００、ｆｒ１／ω０１・・・）は一定に保たれていることが確認できる。
このように、第２実施形態では、上述した制御をリファレンス周波数の帯域に応じて繰り返すことで、ダンピング因子を一定値に保ちつつ、帯域周波数を変更することができ、電圧制御発振回路１４の動作レンジを広く取る必要がないのでノイズ耐性も良い。
また、ボード線図上でＰＬＬループのオープンループ特性を簡易的に表すと、図３のようになるが、上述した回路定数の操作により、オープンループ特性は帯域周波数がω００、ω０１＝２×ω００、ω０２＝４×ω００・・・と変化するのみでその形状を保ちつつ周波数軸上を平行移動することになり、リファレンス周波数ｆｒ０、ｆｒ１＝２×ｆｒ０、ｆｒ２＝４×ｆｒ０・・・に応じたスケーリングがなされている。リファレンス周波数に対する帯域周波数の比（ｆｒ０／ω００、ｆｒ１／ω０１・・・）は一定に保たれていることが確認できる。
このように、第２実施形態では、上述した制御をリファレンス周波数の帯域に応じて繰り返すことで、ダンピング因子を一定値に保ちつつ、帯域周波数を変更することができ、電圧制御発振回路１４の動作レンジを広く取る必要がないのでノイズ耐性も良い。
（その他の実施形態）
上述したように、第１実施形態では、チャージポンプ電流値Ｉｃｐ、抵抗値Ｒ、および分周数Ｎを変更するようにした（図４のパターン１を参照）。また、第２実施形態では、容量値Ｃ１、容量値Ｃ２、および分周数Ｎを変更するようにした（図４のパターン２を参照）。
そこで、第３実施形態として、入力信号の周波数が基準のｎ倍になった場合には、Ｎ＝Ｎ０／（２×ｎ）、Ｒ＝Ｒ０／ｎに切り替えても良く、同様の効果が得られる（図４のパターン１´を参照）。また、第４の実施形態として、入力信号の周波数が基準のｎ倍になった場合には、Ｉｃｐ＝ｎ×Ｉｃｐ、Ｃ１＝Ｃ１／ｎ、Ｃ２＝Ｃ２／ｎに切り替えても良く、同様の効果が得られる（図４のパターン２´を参照）。
上述したように、第１実施形態では、チャージポンプ電流値Ｉｃｐ、抵抗値Ｒ、および分周数Ｎを変更するようにした（図４のパターン１を参照）。また、第２実施形態では、容量値Ｃ１、容量値Ｃ２、および分周数Ｎを変更するようにした（図４のパターン２を参照）。
そこで、第３実施形態として、入力信号の周波数が基準のｎ倍になった場合には、Ｎ＝Ｎ０／（２×ｎ）、Ｒ＝Ｒ０／ｎに切り替えても良く、同様の効果が得られる（図４のパターン１´を参照）。また、第４の実施形態として、入力信号の周波数が基準のｎ倍になった場合には、Ｉｃｐ＝ｎ×Ｉｃｐ、Ｃ１＝Ｃ１／ｎ、Ｃ２＝Ｃ２／ｎに切り替えても良く、同様の効果が得られる（図４のパターン２´を参照）。
このように、ＰＬＬのオープンループ特性において、チャージポンプ電流値Ｉｃｐを２倍にすることと分周数Ｎを２分の１にすることは同様の効果があるため、図４のパターン１、２、１’、２’の様な４種類の回路定数の操作パターンが可能である。しかし、実際にはパターン１’、２’よりパターン１、２の方が回路的にはより好ましい。
以下に、パターン２とパターン２’を比較して、その理由を図６および図７を用いて説明する。
図６（ａ）は、電圧制御発振回路１４の発振クロック信号を可変分周器１５で分周して分周信号を生成する構成において、分周数Ｎを固定して使う場合の、電圧制御発振回路１４に入力される制御電圧ｖと発振周波数ｆとの関係を示す。
図６（ａ）に示すように、電圧制御発振回路１４の発振周波数ｆは制御電圧ｖに比例し、可変分周器１５の分周数Ｎが固定であるので、入力信号の周波数帯域に応じて発振周波数ｆのレンジｆ１ａ〜ｆ２ａを広く取る必要がある。発振周波数ｆのレンジｆ１ａ〜ｆ２ａを広く取るには、制御電圧ｖのレンジｖ１ａ〜ｖ２ａも広く取る必要がある。このとき、傾きｆ／ｖは電圧制御発振回路１４のゲインＫｖｃｏを表しており、ゲインＫｖｃｏが大きくなってしまっていることがわかる。
図６（ａ）は、電圧制御発振回路１４の発振クロック信号を可変分周器１５で分周して分周信号を生成する構成において、分周数Ｎを固定して使う場合の、電圧制御発振回路１４に入力される制御電圧ｖと発振周波数ｆとの関係を示す。
図６（ａ）に示すように、電圧制御発振回路１４の発振周波数ｆは制御電圧ｖに比例し、可変分周器１５の分周数Ｎが固定であるので、入力信号の周波数帯域に応じて発振周波数ｆのレンジｆ１ａ〜ｆ２ａを広く取る必要がある。発振周波数ｆのレンジｆ１ａ〜ｆ２ａを広く取るには、制御電圧ｖのレンジｖ１ａ〜ｖ２ａも広く取る必要がある。このとき、傾きｆ／ｖは電圧制御発振回路１４のゲインＫｖｃｏを表しており、ゲインＫｖｃｏが大きくなってしまっていることがわかる。
図６（ｂ）は、電圧制御発振回路１４の発振クロック信号を可変分周器１５で分周して分周信号を生成する構成において、分周数Ｎを可変にして使う場合の、電圧制御発振回路１４に入力される制御電圧ｖと発振周波数ｆとの関係を示す。
図６（ｂ）に示すように、電圧制御発振回路１４の発振周波数ｆは制御電圧ｖに比例するが、可変分周器１５の分周数Ｎを入力信号の周波数帯域に応じて変更することができるので、図６（ａ）と同じ制御電圧ｖのレンジｖ１ａ〜ｖ２ａに対しても、発振周波数ｆの周波数レンジｆ１ｂ〜ｆ２ｂは狭くて良い。
図６（ｂ）に示すように、電圧制御発振回路１４の発振周波数ｆは制御電圧ｖに比例するが、可変分周器１５の分周数Ｎを入力信号の周波数帯域に応じて変更することができるので、図６（ａ）と同じ制御電圧ｖのレンジｖ１ａ〜ｖ２ａに対しても、発振周波数ｆの周波数レンジｆ１ｂ〜ｆ２ｂは狭くて良い。
このとき、傾きｆ／ｖは電圧制御発振回路１４のゲインＫｖｃｏを表しており、ゲインＫｖｃｏが小さくてすむことが分かる。一般に、電圧制御発振回路１４の制御電圧ｖの入力範囲は動作電源電圧ＶＤＤにより制限されている。また、図６（ａ）、（ｂ）を比較すると、発振周波数ｆの可変範囲（レンジ）が広くなるほど、ゲインＫｖｃｏを大きく取らなければならない。
したがって、パターン２´の場合には、電圧制御発振回路１４は制御電圧ｖ上のノイズに対して有感になってしまい、再生クロックのジッタ特性を劣化させる要因となる。
したがって、パターン２´の場合には、電圧制御発振回路１４は制御電圧ｖ上のノイズに対して有感になってしまい、再生クロックのジッタ特性を劣化させる要因となる。
また、図７に示すように、パターン２´の分周数Ｎを固定としチャージポンプ電流Ｉｃｐを変更する場合は、電圧制御発振回路１４の入力信号には位相引き込み項であるＩｃｐ×Ｒなる電圧波形の項が現れる。この波高Ｖは、入力信号の周波数帯域によりチャージポンプ電流Ｉｃｐはｎ倍にスケーリングされることになるので、低周波数側では波高Ｖ１＝Ｉｃｐ×Ｒとなり、高周波数側では波高Ｖ２＝ｎ×Ｉｃｐ×Ｒとなり、高周波数側のほうが大きな振幅となり、電圧制御発振回路１４の入力感度の影響が周波数帯により異なってしまうとともに、周波数レンジがさらに広く必要となってしまう。
次に、パターン１とパターン１’を比較して、パターン１が好ましい理由を図８および図９を用いて説明する。
図８（ａ）は、電圧制御発振回路１４の発振クロック信号を分周して分周信号を生成する構成において、入力周波数が２倍になる毎に分周数Ｎを１／４にして使う場合（図４のパターン１’参照）の、電圧制御発振回路１４に入力される制御電圧ｖとその発振周波数ｆとの関係を示す。入力周波数が２倍になる毎に使用する発振周波数は１／２になる。
図８（ａ）は、電圧制御発振回路１４の発振クロック信号を分周して分周信号を生成する構成において、入力周波数が２倍になる毎に分周数Ｎを１／４にして使う場合（図４のパターン１’参照）の、電圧制御発振回路１４に入力される制御電圧ｖとその発振周波数ｆとの関係を示す。入力周波数が２倍になる毎に使用する発振周波数は１／２になる。
したがって、前述のパターン２’と同様に発振周波数のレンジを広く取る必要がある。パターン1 では、パターン２と同様に、入力周波数の２倍のときに分周数Ｎは１／２にして使用するので、電圧制御発振回路１４の発振周波数は入力周波数の１倍のときと同じである。
また、パターン１’では、入力周波数の２倍のときに、分周数Ｎを１／４にするとともに、可変ローパスフィルタ１３中の可変抵抗１３１の抵抗値Ｒを１／２にしている。この場合、電圧制御発振回路１４の入力信号に現れるＩｃｐ×Ｒなる電圧波形の波高Ｖは、入力信号の周波数帯に応じて抵抗値Ｒが１／ｎ倍にスケーリングされることにより、同様にスケーリングされるため、高周波数側の方が波高Ｖが小さくなってしまう。
また、パターン１’では、入力周波数の２倍のときに、分周数Ｎを１／４にするとともに、可変ローパスフィルタ１３中の可変抵抗１３１の抵抗値Ｒを１／２にしている。この場合、電圧制御発振回路１４の入力信号に現れるＩｃｐ×Ｒなる電圧波形の波高Ｖは、入力信号の周波数帯に応じて抵抗値Ｒが１／ｎ倍にスケーリングされることにより、同様にスケーリングされるため、高周波数側の方が波高Ｖが小さくなってしまう。
図９において、低周波側での波高Ｖ１＝Ｉｃｐ×Ｒに対し高周波側でＶ２＝Ｉｃｐ×Ｒ／ｎと小さくなる。前述のパターン２’と同様、電圧制御発振回路１４の入力感度の影響が周波数帯により異なってしまう。
以上のような理由により、パターン１及びパターン２の様な回路定数の変更を行うことにより、広い入力周波数レンジに対し、より最適なロック動作をし、かつ低ジッタ化に有利なＰＬＬ回路を提供することが出来る。
特に、数ＫＨｚから数百ＫＨｚにわたる広範囲なサンプリング周波数のデジタルオーディオ信号（ＳＰＤＩＦ）から低ジッタのクロックを再生することが求められているデジタル・オーディオ受信装置の用途において有効である。
以上のような理由により、パターン１及びパターン２の様な回路定数の変更を行うことにより、広い入力周波数レンジに対し、より最適なロック動作をし、かつ低ジッタ化に有利なＰＬＬ回路を提供することが出来る。
特に、数ＫＨｚから数百ＫＨｚにわたる広範囲なサンプリング周波数のデジタルオーディオ信号（ＳＰＤＩＦ）から低ジッタのクロックを再生することが求められているデジタル・オーディオ受信装置の用途において有効である。
本発明に係るＰＬＬ回路は、入力信号の周波数範囲が広帯域に渡る位相同期回路に適している。
このため、位相同期のためにＰＬＬ回路を備えたりまたは含んでいるデジタル・オーディオ受信装置では、そのＰＬＬ回路としてこの実施形態に係る各種のＰＬＬ回路を使用すると、本発明の長所を活かすことができる。
このため、位相同期のためにＰＬＬ回路を備えたりまたは含んでいるデジタル・オーディオ受信装置では、そのＰＬＬ回路としてこの実施形態に係る各種のＰＬＬ回路を使用すると、本発明の長所を活かすことができる。
１１ 位相比較器
１２ 可変チャージポンプ回路
１３ 可変ローパスフィルタ（可変ＬＰＦ）
１４ 電圧制御発振回路
１５ 可変分周器
１６ 周波数判定回路
１２１、１２４ 可変電流源
１３１ 可変抵抗
１３５、１３６ 可変キャパシタ
１２ 可変チャージポンプ回路
１３ 可変ローパスフィルタ（可変ＬＰＦ）
１４ 電圧制御発振回路
１５ 可変分周器
１６ 周波数判定回路
１２１、１２４ 可変電流源
１３１ 可変抵抗
１３５、１３６ 可変キャパシタ
Claims (6)
- 入力信号と分周信号との位相差を比較し、位相進み信号または位相遅れ信号を出力する位相比較器と、
前記位相比較器から出力される位相進み信号または位相遅れ信号に応じた電流信号を出力するチャージポンプ回路と、
抵抗およびキャパシタを有し、前記チャージポンプ回路から出力される電流信号を平滑化して電圧信号に変換するローパスフィルタと、
前記ローパスフィルタから出力される電圧信号に応じた周波数の発振信号を生成する電圧制御発振回路と、
前記電圧制御発振回路から出力される発振信号を所定の分周比により分周して前記分周信号を生成する分周器と、
前記入力信号の周波数の変化を判定する周波数判定手段と、
前記周波数判定手段の判定に従って、前記チャージポンプ回路から出力される電流信号の電流値、前記抵抗の抵抗値、前記キャパシタの容量値、および前記分周器の分周比のうちの少なくとも２つの回路定数を切り替える切替手段と、を備え、
前記切替手段は、前記回路定数を切り替えるときには、ＰＬＬループのダンピング因子を一定のままでＰＬＬループの帯域周波数を変更するように、前記回路定数を同時に切り替えることを特徴とするＰＬＬ回路。 - 前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記電流値をｎ倍、前記抵抗値を１／ｎ倍、前記分周比を１／ｎ倍にそれぞれ切り替えることを特徴とする請求項１に記載のＰＬＬ回路。
- 前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記容量値を１／ｎ倍、前記分周比を１／ｎ倍にそれぞれ切り替えることを特徴とする請求項１に記載のＰＬＬ回路。
- 前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記抵抗値を１／ｎ倍、前記分周比を１／（２×ｎ）倍にそれぞれ切り替えることを特徴とする請求項１に記載のＰＬＬ回路。
- 前記切替手段は、前記周波数判定手段が前記入力信号の周波数が基準周波数のｎ倍（ｎは２以上の整数）になったと判定した場合に、前記電流値をｎ倍、前記容量値を１／ｎ倍にそれぞれ切り替えることを特徴とする請求項１に記載のＰＬＬ回路。
- ＰＬＬ回路を備えたデジタル・オーディオ受信装置において、
前記ＰＬＬ回路を請求項１乃至請求項５のうちの何れかに記載のＰＬＬ回路とすることを特徴とするデジタル・オーディオ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006006382A JP2006222939A (ja) | 2005-01-14 | 2006-01-13 | Ｐｌｌ回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005007639 | 2005-01-14 | ||
| JP2006006382A JP2006222939A (ja) | 2005-01-14 | 2006-01-13 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006222939A true JP2006222939A (ja) | 2006-08-24 |
Family
ID=36984912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006006382A Pending JP2006222939A (ja) | 2005-01-14 | 2006-01-13 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006222939A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
| JP2009194902A (ja) * | 2008-02-14 | 2009-08-27 | Hynix Semiconductor Inc | 位相同期装置 |
| JP2009267775A (ja) * | 2008-04-25 | 2009-11-12 | Renesas Technology Corp | Ｐｌｌ回路およびシリアルインターフェース回路 |
| DE102009046398A1 (de) | 2008-11-12 | 2010-05-20 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | PLL-Schaltung |
| JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法 |
| US8085071B2 (en) | 2008-01-29 | 2011-12-27 | Fujitsu Semiconductor Limited | Phase-locked loop circuit and delay-locked loop circuit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH0537370A (ja) * | 1991-07-03 | 1993-02-12 | Hitachi Ltd | 周波数シンセサイザ |
| JPH09153795A (ja) * | 1995-11-28 | 1997-06-10 | Sony Corp | 位相同期ループ回路、信号処理装置及び集積回路 |
| JPH1022824A (ja) * | 1996-07-02 | 1998-01-23 | Toshiba Corp | 位相同期回路 |
| JPH1084279A (ja) * | 1996-09-06 | 1998-03-31 | Sony Corp | Ｐｌｌ回路およびこれを用いた記録再生装置 |
| JP2001135038A (ja) * | 1999-11-01 | 2001-05-18 | Nec Corp | Ｐｌｌ回路及びデータ読み取り装置 |
| JP2004235688A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | 半導体集積回路 |
-
2006
- 2006-01-13 JP JP2006006382A patent/JP2006222939A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH0537370A (ja) * | 1991-07-03 | 1993-02-12 | Hitachi Ltd | 周波数シンセサイザ |
| JPH09153795A (ja) * | 1995-11-28 | 1997-06-10 | Sony Corp | 位相同期ループ回路、信号処理装置及び集積回路 |
| JPH1022824A (ja) * | 1996-07-02 | 1998-01-23 | Toshiba Corp | 位相同期回路 |
| JPH1084279A (ja) * | 1996-09-06 | 1998-03-31 | Sony Corp | Ｐｌｌ回路およびこれを用いた記録再生装置 |
| JP2001135038A (ja) * | 1999-11-01 | 2001-05-18 | Nec Corp | Ｐｌｌ回路及びデータ読み取り装置 |
| JP2004235688A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | 半導体集積回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法 |
| JP2014096819A (ja) * | 2008-01-07 | 2014-05-22 | Qualcomm Incorporated | 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法 |
| US8085071B2 (en) | 2008-01-29 | 2011-12-27 | Fujitsu Semiconductor Limited | Phase-locked loop circuit and delay-locked loop circuit |
| US8264259B2 (en) | 2008-01-29 | 2012-09-11 | Fujitsu Semiconductor Limited | Phase-locked loop circuit and delay-locked loop circuit |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
| JP2009194902A (ja) * | 2008-02-14 | 2009-08-27 | Hynix Semiconductor Inc | 位相同期装置 |
| JP2009267775A (ja) * | 2008-04-25 | 2009-11-12 | Renesas Technology Corp | Ｐｌｌ回路およびシリアルインターフェース回路 |
| DE102009046398A1 (de) | 2008-11-12 | 2010-05-20 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | PLL-Schaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5022445B2 (ja) | スペクトラム拡散クロック発生装置 | |
| US9048848B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation | |
| US7405627B2 (en) | PLL frequency synthesizer | |
| JP4431015B2 (ja) | 位相同期ループ回路 | |
| US9240796B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching | |
| US20080246521A1 (en) | Multiple reference frequency fractional-n pll (phase locked loop) | |
| US20110254632A1 (en) | Pll frequency synthesizer | |
| JP2006222939A (ja) | Ｐｌｌ回路 | |
| JP2009510805A (ja) | 帯域幅切替型フィードバックループ内にローパスフィルタを用いた位相ロックループシステム | |
| KR101307498B1 (ko) | 시그마-델타 기반 위상 고정 루프 | |
| EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
| US8264258B1 (en) | Phase lock loop circuit | |
| TWI633760B (zh) | 訊號發射器 | |
| JP2004260387A (ja) | Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法 | |
| JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
| JP4033154B2 (ja) | フラクショナルｎ周波数シンセサイザ装置 | |
| US8120431B2 (en) | Variable loop bandwidth phase locked loop | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| JP2006203558A (ja) | 信号処理装置 | |
| JP2010288129A (ja) | 発振器 | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| TWI411236B (zh) | 相位鎖定迴路電路 | |
| JP2004096470A (ja) | 位相ロックドループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |