JPH05259902A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH05259902A JPH05259902A JP4053922A JP5392292A JPH05259902A JP H05259902 A JPH05259902 A JP H05259902A JP 4053922 A JP4053922 A JP 4053922A JP 5392292 A JP5392292 A JP 5392292A JP H05259902 A JPH05259902 A JP H05259902A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- frequency
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ回路において基準周波数と発振周波数
の位相差に基づく誤差電圧を積分するローパスフィルタ
の時定数を位相差が大きい時と小さい時で切替えて、周
波数切替え時の追従性と定常時の安定性を確保する。 【構成】 発振周波数を基準周波数の位相と比較する位
相比較器２で検出される位相差が大きいときはローパス
フィルタ５を第１のコンデンサ５３により短い時定数で
動作させると共にスイッチ５６により第２のコンデンサ
５４をコンデンサ５３の電圧をバッファする演算増幅器
５５に接続することによりその電圧を第１のコンデンサ
５３の電圧に追従させておき、位相比較器２で検出され
た位相差が小さいときはスイッチ５６により第２のコン
デンサ５４を第１のコンデンサ５３に並列に接続してロ
ーパスフィルタ５を第１のコンデンサ５３と第２のコン
デンサ５４により長い時定数で動作させる。
の位相差に基づく誤差電圧を積分するローパスフィルタ
の時定数を位相差が大きい時と小さい時で切替えて、周
波数切替え時の追従性と定常時の安定性を確保する。 【構成】 発振周波数を基準周波数の位相と比較する位
相比較器２で検出される位相差が大きいときはローパス
フィルタ５を第１のコンデンサ５３により短い時定数で
動作させると共にスイッチ５６により第２のコンデンサ
５４をコンデンサ５３の電圧をバッファする演算増幅器
５５に接続することによりその電圧を第１のコンデンサ
５３の電圧に追従させておき、位相比較器２で検出され
た位相差が小さいときはスイッチ５６により第２のコン
デンサ５４を第１のコンデンサ５３に並列に接続してロ
ーパスフィルタ５を第１のコンデンサ５３と第２のコン
デンサ５４により長い時定数で動作させる。
Description
【０００１】
【産業上の利用分野】この発明はＰＬＬ回路に係り、特
に任意の周波数を発生するに当たり周波数の切替え時間
を短縮するに好適なＰＬＬ回路に関する。
に任意の周波数を発生するに当たり周波数の切替え時間
を短縮するに好適なＰＬＬ回路に関する。
【０００２】
【従来の技術】図３は例えば特開平１−２６５６１６号
公報に示された従来のＰＬＬ回路を示す回路構成図であ
り、図において、１は基準周波数発振器、３は印加電圧
に応じた電圧を発生する電圧制御発振器、４は周波数デ
ータＦｄに基づいて電圧制御発振器３の出力周波数を分
周する分周器、２は基準周波数発振器１の出力周波数と
分周器４の出力周波数の位相を比較して位相差に対応す
る誤差電圧を発生する位相比較器、５は抵抗値Ｒ１の抵
抗器５１、抵抗値Ｒ２の抵抗器５２、容量値Ｃ１のコン
デンサ５３で構成されるローパスフィルタである。
公報に示された従来のＰＬＬ回路を示す回路構成図であ
り、図において、１は基準周波数発振器、３は印加電圧
に応じた電圧を発生する電圧制御発振器、４は周波数デ
ータＦｄに基づいて電圧制御発振器３の出力周波数を分
周する分周器、２は基準周波数発振器１の出力周波数と
分周器４の出力周波数の位相を比較して位相差に対応す
る誤差電圧を発生する位相比較器、５は抵抗値Ｒ１の抵
抗器５１、抵抗値Ｒ２の抵抗器５２、容量値Ｃ１のコン
デンサ５３で構成されるローパスフィルタである。
【０００３】以上のような構成において、次にその動作
を説明する。ちなみに、電圧制御発振器３の発振出力周
波数をｆｖ、分周器４の分周比をＮ、基準周波数発振器
１の出力基準周波数をｆｒとする。
を説明する。ちなみに、電圧制御発振器３の発振出力周
波数をｆｖ、分周器４の分周比をＮ、基準周波数発振器
１の出力基準周波数をｆｒとする。
【０００４】図３の構成によれば、電圧制御発振器３の
出力周波数ｆｖは周波数データＦｄに基づく分周比Ｎで
分周器４により分周され位相比較器２に入力されるが、
この信号は基準周波数発振器１からの基準周波数ｆｒと
位相比較のために位相比較器２に入力される。ここで
は、基準周波数発振器１の出力位相と分周器４からの信
号の位相が比較され位相差に対応する誤差電圧がローパ
スフィルタ５に入力される。ローパスフィルタ５は抵抗
器５１、５２とコンデンサ５３により誤差電圧を積分し
その中から高周波成分を除去し、これを電圧制御発振器
３に与える。その結果、電圧制御発振器３は基準周波数
発振器１の基準周波数ｆｒと分周器４の分周比Ｎに対応
した周波数と位相で発振することになる。
出力周波数ｆｖは周波数データＦｄに基づく分周比Ｎで
分周器４により分周され位相比較器２に入力されるが、
この信号は基準周波数発振器１からの基準周波数ｆｒと
位相比較のために位相比較器２に入力される。ここで
は、基準周波数発振器１の出力位相と分周器４からの信
号の位相が比較され位相差に対応する誤差電圧がローパ
スフィルタ５に入力される。ローパスフィルタ５は抵抗
器５１、５２とコンデンサ５３により誤差電圧を積分し
その中から高周波成分を除去し、これを電圧制御発振器
３に与える。その結果、電圧制御発振器３は基準周波数
発振器１の基準周波数ｆｒと分周器４の分周比Ｎに対応
した周波数と位相で発振することになる。
【０００５】つまり、位相比較器２では周期Ｔでの位相
比較が行なわれて誤差電圧の発生がなされる。その結
果、検出される位相差Δθは Δθ＝∫２TT（ｆｖ／Ｎ−ｆｒ）ｄｔ （積分区間０≦ｔ≦Ｔ）となる。そして、位相比較器２
ではこの位相差Δθに対応する誤差電圧の発生がなされ
る。この誤差電圧はローパスフィルタ５で積分され周波
数変動に比例した低域成分を持った信号となる。この低
域成分は周波数変動を圧縮する方向の電圧となっている
ため、最終的には Δθ＝０ となる。このため、 ｆｖ／Ｎ＝ｆｒ から、 ｆｖ＝Ｎ・ｆｒ となって、安定した周波数を持った発振出力を得ること
ができる。
比較が行なわれて誤差電圧の発生がなされる。その結
果、検出される位相差Δθは Δθ＝∫２TT（ｆｖ／Ｎ−ｆｒ）ｄｔ （積分区間０≦ｔ≦Ｔ）となる。そして、位相比較器２
ではこの位相差Δθに対応する誤差電圧の発生がなされ
る。この誤差電圧はローパスフィルタ５で積分され周波
数変動に比例した低域成分を持った信号となる。この低
域成分は周波数変動を圧縮する方向の電圧となっている
ため、最終的には Δθ＝０ となる。このため、 ｆｖ／Ｎ＝ｆｒ から、 ｆｖ＝Ｎ・ｆｒ となって、安定した周波数を持った発振出力を得ること
ができる。
【０００６】さて、定常状態においては式２に示すよう
に位相差Δθはほぼゼロであり、ローパスフィルタ５の
コンデンサ５３には電圧制御発振器３が式６に示した周
波数を発生させるために必要な直流電圧を出力するため
の電荷がチャージされる。
に位相差Δθはほぼゼロであり、ローパスフィルタ５の
コンデンサ５３には電圧制御発振器３が式６に示した周
波数を発生させるために必要な直流電圧を出力するため
の電荷がチャージされる。
【０００７】さて、以上のような構成において、電圧制
御発振器３の発振周波数を切替える場合は分周器４に与
えられている周波数データＦｄを切替える。その結果、
分周器４の分周比Ｎが変化して位相比較器２に与えられ
る周波数が変化する。その結果、位相比較器２において
検出される基準周波数発振器１からの基準周波数との誤
差電圧が変化するので、電圧制御発振器３の発振周波数
は周波数データＦｄに対応する周波数に切り替わる。
御発振器３の発振周波数を切替える場合は分周器４に与
えられている周波数データＦｄを切替える。その結果、
分周器４の分周比Ｎが変化して位相比較器２に与えられ
る周波数が変化する。その結果、位相比較器２において
検出される基準周波数発振器１からの基準周波数との誤
差電圧が変化するので、電圧制御発振器３の発振周波数
は周波数データＦｄに対応する周波数に切り替わる。
【０００８】
【発明が解決しようとする課題】従来のＰＬＬ回路は以
上のように構成されていたので、分周器４の分周比Ｎを
変化させると位相比較器２で検出される位相差が急激に
変化し、これに伴い誤差電圧も変化する。そして、これ
に応答して電圧制御発振器３の発振周波数も変化する
が、この場合の追従性をよくするためにはローパスフィ
ルタ５のコンデンサ５３の容量Ｃ１の電荷の変化を早く
する必要がある。このためには、ローパスフィルタ５を
構成する抵抗器５１、５２の抵抗値Ｒ１、Ｒ２を小さく
するか、コンデンサ５３の容量値Ｃ１を小さくするしか
ない。ところが、このようなローパスフィルタ５の時定
数を小さくするような対応策をとった場合、位相比較器
２からローパスフィルタ５を通じて与えられる誤差電圧
の中の高域成分を十分に除去できないことになり、電圧
制御発振器３を安定して発振させることができないとい
う問題がある。このような問題を解決するために、特開
平３−３８１１３号公報に示されるように、ローパスフ
ィルタを２系統設けてこれを切替えるような構成とした
り、特開昭６２−１９９１２０号公報に示されるよう
に、コンデンサを切替えてローパスフィルタの時定数を
切替えるような構成としたものが知られているが、前者
はフィルタの構造が複雑になるという問題点があり、後
者はコンデンサの切替え時に誤差電圧が一瞬変動して発
振周波数が変化してしまうという問題点がある。
上のように構成されていたので、分周器４の分周比Ｎを
変化させると位相比較器２で検出される位相差が急激に
変化し、これに伴い誤差電圧も変化する。そして、これ
に応答して電圧制御発振器３の発振周波数も変化する
が、この場合の追従性をよくするためにはローパスフィ
ルタ５のコンデンサ５３の容量Ｃ１の電荷の変化を早く
する必要がある。このためには、ローパスフィルタ５を
構成する抵抗器５１、５２の抵抗値Ｒ１、Ｒ２を小さく
するか、コンデンサ５３の容量値Ｃ１を小さくするしか
ない。ところが、このようなローパスフィルタ５の時定
数を小さくするような対応策をとった場合、位相比較器
２からローパスフィルタ５を通じて与えられる誤差電圧
の中の高域成分を十分に除去できないことになり、電圧
制御発振器３を安定して発振させることができないとい
う問題がある。このような問題を解決するために、特開
平３−３８１１３号公報に示されるように、ローパスフ
ィルタを２系統設けてこれを切替えるような構成とした
り、特開昭６２−１９９１２０号公報に示されるよう
に、コンデンサを切替えてローパスフィルタの時定数を
切替えるような構成としたものが知られているが、前者
はフィルタの構造が複雑になるという問題点があり、後
者はコンデンサの切替え時に誤差電圧が一瞬変動して発
振周波数が変化してしまうという問題点がある。
【０００９】この発明は上記従来技術の課題を解決する
ためになされたもので、誤差電圧を積分するためのロー
パスフィルタに容量の小さなコンデンサと容量の大きな
コンデンサを設け、周波数の切替え時には容量の小さな
コンデンサにより追従性を高めると共に容量の大きなコ
ンデンサの電圧を容量の小さなコンデンサの電圧に追従
して変化させておき、定常時には容量の大きなコンデン
サを容量の小さなコンデンサに並列接続することにより
時定数の長いローパスフィルタ機能を行なわせることで
安定性を確保するようにしたＰＬＬ回路を得ることを目
的とする。
ためになされたもので、誤差電圧を積分するためのロー
パスフィルタに容量の小さなコンデンサと容量の大きな
コンデンサを設け、周波数の切替え時には容量の小さな
コンデンサにより追従性を高めると共に容量の大きなコ
ンデンサの電圧を容量の小さなコンデンサの電圧に追従
して変化させておき、定常時には容量の大きなコンデン
サを容量の小さなコンデンサに並列接続することにより
時定数の長いローパスフィルタ機能を行なわせることで
安定性を確保するようにしたＰＬＬ回路を得ることを目
的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、電圧により発振周波数を制御される電
圧制御発振器と、基準周波数を発生する基準発振器と、
前記電圧制御発振器の出力周波数を分周する分周器と、
前記基準発振器の出力位相と前記分周器の出力位相を比
較して誤差電圧を発生すると共に位相差に応じた制御信
号を出力する位相比較器と、前記誤差電圧を積分して前
記電圧制御発振器に与えるローパスフィルタ手段と、前
記第１のコンデンサの端子電圧をバッファする演算増幅
器と、前記位相比較器からの制御信号に基づき第２のコ
ンデンサを前記第１のコンデンサまたは前記演算増幅器
のいずれかに接続して前記ローパスフィルタの時定数を
変かさせる切替え器と、を備えるＰＬＬ回路を提供する
ものである。
に、この発明は、電圧により発振周波数を制御される電
圧制御発振器と、基準周波数を発生する基準発振器と、
前記電圧制御発振器の出力周波数を分周する分周器と、
前記基準発振器の出力位相と前記分周器の出力位相を比
較して誤差電圧を発生すると共に位相差に応じた制御信
号を出力する位相比較器と、前記誤差電圧を積分して前
記電圧制御発振器に与えるローパスフィルタ手段と、前
記第１のコンデンサの端子電圧をバッファする演算増幅
器と、前記位相比較器からの制御信号に基づき第２のコ
ンデンサを前記第１のコンデンサまたは前記演算増幅器
のいずれかに接続して前記ローパスフィルタの時定数を
変かさせる切替え器と、を備えるＰＬＬ回路を提供する
ものである。
【００１１】
【作用】上記手段において、この発明のＰＬＬ回路は、
位相比較器で検出される位相差が大きい時はローパスフ
ィルタ手段を第１のコンデンサにより短い時定数で動作
させると共に切替え器により第２のコンデンサを第１の
コンデンサの電圧をバッファする演算増幅器に接続する
ことにより第２のコンデンサの電圧を第１のコンデンサ
の電圧に追従させておき、位相比較器で検出された位相
差が小さい時は切替え器により第２のコンデンサを第１
のコンデンサに並列に接続してローパスフィルタ手段を
第１、第２のコンデンサにより長い時定数で動作させ
る。
位相比較器で検出される位相差が大きい時はローパスフ
ィルタ手段を第１のコンデンサにより短い時定数で動作
させると共に切替え器により第２のコンデンサを第１の
コンデンサの電圧をバッファする演算増幅器に接続する
ことにより第２のコンデンサの電圧を第１のコンデンサ
の電圧に追従させておき、位相比較器で検出された位相
差が小さい時は切替え器により第２のコンデンサを第１
のコンデンサに並列に接続してローパスフィルタ手段を
第１、第２のコンデンサにより長い時定数で動作させ
る。
【００１２】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。
を説明する。
【００１３】図１はこの発明の一実施例に係るＰＬＬ回
路の回路構成図であり、図において、５５はローパスフ
ィルタ５を構成しコンデンサ５３の端子電圧をバッファ
するための演算増幅器、５６は位相比較器２で検出され
る位相差Δθが一定の範囲を超える場合に制御端子Ｃか
らの操作により切り替わるスイッチ、５４は演算増幅器
５５の出力への接続またはコンデンサ５３のへの接続を
スイッチ５６によって切替えられる容量値Ｃ２の比較的
大きなコンデンサである。ちなみに、コンデンサ５３の
容量値Ｃ１は比較的小さな値に設定される。また、スイ
ッチ５６は位相比較器２で検出される位相差Δθが一定
の範囲内にある場合はコンデンサ５３とコンデンサ５４
を並列に接続する側に切り替わり、位相比較器２で検出
される位相差Δθが一定の範囲を超える場合は演算増幅
器５５の出力をコンデンサ５４に接続する。
路の回路構成図であり、図において、５５はローパスフ
ィルタ５を構成しコンデンサ５３の端子電圧をバッファ
するための演算増幅器、５６は位相比較器２で検出され
る位相差Δθが一定の範囲を超える場合に制御端子Ｃか
らの操作により切り替わるスイッチ、５４は演算増幅器
５５の出力への接続またはコンデンサ５３のへの接続を
スイッチ５６によって切替えられる容量値Ｃ２の比較的
大きなコンデンサである。ちなみに、コンデンサ５３の
容量値Ｃ１は比較的小さな値に設定される。また、スイ
ッチ５６は位相比較器２で検出される位相差Δθが一定
の範囲内にある場合はコンデンサ５３とコンデンサ５４
を並列に接続する側に切り替わり、位相比較器２で検出
される位相差Δθが一定の範囲を超える場合は演算増幅
器５５の出力をコンデンサ５４に接続する。
【００１４】以上のような構成において、次にその動作
を説明する。
を説明する。
【００１５】電圧制御発振器３の出力周波数ｆｖは周波
数データＦｄに基づく分周比Ｎで分周器４により分周さ
れ位相比較器２に入力されるが、この信号は基準周波数
発振器１からの基準周波数ｆｒと位相比較のために位相
比較器２に入力される。ここでは、基準周波数発振器１
の出力位相と分周器４からの信号の位相が比較され位相
差に対応する誤差電圧がローパスフィルタ５に入力され
る。
数データＦｄに基づく分周比Ｎで分周器４により分周さ
れ位相比較器２に入力されるが、この信号は基準周波数
発振器１からの基準周波数ｆｒと位相比較のために位相
比較器２に入力される。ここでは、基準周波数発振器１
の出力位相と分周器４からの信号の位相が比較され位相
差に対応する誤差電圧がローパスフィルタ５に入力され
る。
【００１６】さて、ここで位相比較器２により検出され
る位相差Δθが比較的小さい場合、スイッチ５６は制御
端子Ｃからの操作信号によりコンデンサ５４をコンデン
サ５３に並列接続することになる。つまり、ローパスフ
ィルタ５は抵抗器５１、５２とコンデンサ５３、５４に
より位相比較器２で検出された誤差電圧を積分しその中
から高周波成分を除去し、これを電圧制御発振器３に与
える。その結果、電圧制御発振器３は基準周波数発振器
１の基準周波数ｆｒと分周器４の分周比Ｎに対応した周
波数と位相で発振することになる。つまり、位相差Δθ
がほぼゼロになるような状態で電圧制御発振器３の発振
は安定することになる。
る位相差Δθが比較的小さい場合、スイッチ５６は制御
端子Ｃからの操作信号によりコンデンサ５４をコンデン
サ５３に並列接続することになる。つまり、ローパスフ
ィルタ５は抵抗器５１、５２とコンデンサ５３、５４に
より位相比較器２で検出された誤差電圧を積分しその中
から高周波成分を除去し、これを電圧制御発振器３に与
える。その結果、電圧制御発振器３は基準周波数発振器
１の基準周波数ｆｒと分周器４の分周比Ｎに対応した周
波数と位相で発振することになる。つまり、位相差Δθ
がほぼゼロになるような状態で電圧制御発振器３の発振
は安定することになる。
【００１７】つまり、位相比較器２では基準周波数発振
器１からの基準周波数ｆｒと分周器４で電圧制御発振器
３からの出力周波数ｆｖを分周して得られた周波数ｆｖ
／Ｎの位相比較が行なわれ、位相差Δθに応じた誤差電
圧が検出されるが、この誤差電圧が十分に小さい場合は
位相比較器２からスイッチ５６の制御端子Ｃに与えられ
る信号によりスイッチ５６はコンデンサ５４をコンデン
サ５３に並列接続する側に切替えているので、ローパス
フィルタ５はコンデンサ５３の容量値Ｃ１とコンデンサ
５４の比較的大きな容量値Ｃ２を加算して構成される比
較的時定数の大きなローパスフィルタ構成となってい
る。このため、位相差Δθが比較的小さい状態または位
相差Δθがほぼゼロに近い定常状態においては位相比較
器２で検出された誤差電圧は時定数の長いローパスフィ
ルタ５を通じて電圧制御発振器３に与えられることにな
り、高周波成分が十分に除去された安定した制御電圧に
より電圧制御発振器３は制御され、その出力周波数ｆｖ
も安定に出力される。
器１からの基準周波数ｆｒと分周器４で電圧制御発振器
３からの出力周波数ｆｖを分周して得られた周波数ｆｖ
／Ｎの位相比較が行なわれ、位相差Δθに応じた誤差電
圧が検出されるが、この誤差電圧が十分に小さい場合は
位相比較器２からスイッチ５６の制御端子Ｃに与えられ
る信号によりスイッチ５６はコンデンサ５４をコンデン
サ５３に並列接続する側に切替えているので、ローパス
フィルタ５はコンデンサ５３の容量値Ｃ１とコンデンサ
５４の比較的大きな容量値Ｃ２を加算して構成される比
較的時定数の大きなローパスフィルタ構成となってい
る。このため、位相差Δθが比較的小さい状態または位
相差Δθがほぼゼロに近い定常状態においては位相比較
器２で検出された誤差電圧は時定数の長いローパスフィ
ルタ５を通じて電圧制御発振器３に与えられることにな
り、高周波成分が十分に除去された安定した制御電圧に
より電圧制御発振器３は制御され、その出力周波数ｆｖ
も安定に出力される。
【００１８】さて、以上のような構成において、電圧制
御発振器３の発振周波数ｆｖを切替える場合は、分周器
４に与えられている周波数データＦｄを切替える。その
結果、分周器４の分周比Ｎが変化して位相比較器２に与
えられる周波数ｆｖ／Ｎが変化する。その結果、位相比
較器２において検出される基準周波数発振器１からの基
準周波数ｆｒとの誤差電圧が変化するので、電圧制御発
振器３の発振周波数ｆｖは周波数データＦｄに対応する
周波数に切り替わる。
御発振器３の発振周波数ｆｖを切替える場合は、分周器
４に与えられている周波数データＦｄを切替える。その
結果、分周器４の分周比Ｎが変化して位相比較器２に与
えられる周波数ｆｖ／Ｎが変化する。その結果、位相比
較器２において検出される基準周波数発振器１からの基
準周波数ｆｒとの誤差電圧が変化するので、電圧制御発
振器３の発振周波数ｆｖは周波数データＦｄに対応する
周波数に切り替わる。
【００１９】さて、以上のようにして周波数データＦｄ
が切り替わり位相比較器２で検出される位相差Δθが大
きくなった場合、位相比較器２はスイッチ５６の制御端
子Ｃを通じてコンデンサ５４をコンデンサ５３から切り
離し演算増幅器５５の出力に接続する。演算増幅器５５
はコンデンサ５３の電圧をバッファしてコンデンサ５４
の電圧をコンデンサ５３の電圧に追従させる。その間、
ローパスフィルタ５は抵抗器５１、抵抗器５２と比較的
容量値Ｃ１の小さなコンデンサ５３により時定数に小さ
なローパスフィルタ構成となっており、位相比較器２か
らの誤差電圧を追従性よく電圧制御発振器３に伝達す
る。その結果、電圧制御発振器３の発振周波数ｆｖは切
替わった周波数／位相に高速で追従性よく制御される。
が切り替わり位相比較器２で検出される位相差Δθが大
きくなった場合、位相比較器２はスイッチ５６の制御端
子Ｃを通じてコンデンサ５４をコンデンサ５３から切り
離し演算増幅器５５の出力に接続する。演算増幅器５５
はコンデンサ５３の電圧をバッファしてコンデンサ５４
の電圧をコンデンサ５３の電圧に追従させる。その間、
ローパスフィルタ５は抵抗器５１、抵抗器５２と比較的
容量値Ｃ１の小さなコンデンサ５３により時定数に小さ
なローパスフィルタ構成となっており、位相比較器２か
らの誤差電圧を追従性よく電圧制御発振器３に伝達す
る。その結果、電圧制御発振器３の発振周波数ｆｖは切
替わった周波数／位相に高速で追従性よく制御される。
【００２０】さて、以上のような制御の結果、電圧制御
発振器３の出力周波数ｆｖが周波数データＦｄにより設
定された周波数に近付くと位相比較器２において検出さ
れる位相差Δθが小さくなってくる。この位相差Δθが
一定の範囲以内に入ると、位相比較器２はスイッチ５６
の制御端子Ｃを通じてコンデンサ５４を演算増幅器５５
から切り離してコンデンサ５３に接続する。コンデンサ
ー５４は演算増幅器５５を通じてコンデンサ５３の電圧
と同じ電圧に追従制御されていたので、コンデンサ５３
の電圧には変化は生じない。そして、この時点からロー
パスフィルタ５はコンデンサ５３の容量値Ｃ１にコンデ
ンサ５４の比較的大きな容量値Ｃ２が加算された時定数
の長いローパスフィルタ構成となるので、高域成分が抑
制された誤差電圧が電圧制御発振器３に印加されること
になり、安定した発振周波数を得ることができるように
なる。一方、コンデンサ５３にコンデンサ５４を並列接
続する直前までコンデンサ５４の電圧は演算増幅器５５
によりコンデンサ５３の電圧に追従してきているので、
コンデンサ５３にコンデンサ５４を並列接続した場合で
もコンデンサ５３の電圧は変動しないので、ローパスフ
ィルタ５の出力電圧は安定しており、電圧制御発振器３
の出力周波数が一瞬変動するような不都合は少ない。
発振器３の出力周波数ｆｖが周波数データＦｄにより設
定された周波数に近付くと位相比較器２において検出さ
れる位相差Δθが小さくなってくる。この位相差Δθが
一定の範囲以内に入ると、位相比較器２はスイッチ５６
の制御端子Ｃを通じてコンデンサ５４を演算増幅器５５
から切り離してコンデンサ５３に接続する。コンデンサ
ー５４は演算増幅器５５を通じてコンデンサ５３の電圧
と同じ電圧に追従制御されていたので、コンデンサ５３
の電圧には変化は生じない。そして、この時点からロー
パスフィルタ５はコンデンサ５３の容量値Ｃ１にコンデ
ンサ５４の比較的大きな容量値Ｃ２が加算された時定数
の長いローパスフィルタ構成となるので、高域成分が抑
制された誤差電圧が電圧制御発振器３に印加されること
になり、安定した発振周波数を得ることができるように
なる。一方、コンデンサ５３にコンデンサ５４を並列接
続する直前までコンデンサ５４の電圧は演算増幅器５５
によりコンデンサ５３の電圧に追従してきているので、
コンデンサ５３にコンデンサ５４を並列接続した場合で
もコンデンサ５３の電圧は変動しないので、ローパスフ
ィルタ５の出力電圧は安定しており、電圧制御発振器３
の出力周波数が一瞬変動するような不都合は少ない。
【００２１】なお、上記実施例ではローパスフィルタ５
が１個の構成を例示したが、図２の回路構成図に示すよ
うに、ローパスフィルタ５に加えて複数のローパスフィ
ルタ５−１〜５−Ｍが直列に接続されるような構成の場
合も同様に適用されるものであり、ローパスフィルタ５
−１〜５−Ｍとしてローパスフィルタ５と全く同様の回
路構成のものを用い、位相比較器２の出力でそれぞれの
時定数を切替えるような構成とすることにより、周波数
切替え時の高速追従性と定常時の制御安定性を確保する
ことができるものである。
が１個の構成を例示したが、図２の回路構成図に示すよ
うに、ローパスフィルタ５に加えて複数のローパスフィ
ルタ５−１〜５−Ｍが直列に接続されるような構成の場
合も同様に適用されるものであり、ローパスフィルタ５
−１〜５−Ｍとしてローパスフィルタ５と全く同様の回
路構成のものを用い、位相比較器２の出力でそれぞれの
時定数を切替えるような構成とすることにより、周波数
切替え時の高速追従性と定常時の制御安定性を確保する
ことができるものである。
【００２２】さらに、上記実施例では演算増幅器５５に
接続されるコンデンサとしてコンデンサ５４が１個の構
成を例示したが、演算増幅器５５に複数の容量の比較的
大きなコンデンサを接続しておき、位相比較器２で検出
される位相差Δθの大きさに基づき、位相差Δθが大き
い状態から小さい状態になるにしたがってコンデンサ５
３に並列投入されるコンデンサの数を徐々に増やして行
くような構成としてもよく、位相差Δθの大きさが大き
い程高速追従性を確保し、位相差Δθが小さくなるにし
たがって徐々に安定性を増やして行くような動作を実現
することができる。このような動作を実現するために
は、図１の構成において、コンデンサ５４とスイッチ５
６を複数とし、位相比較器２から位相差Δθに応じて複
数のスイッチ５６を段階的に切替えるような構成とすれ
ばよい。
接続されるコンデンサとしてコンデンサ５４が１個の構
成を例示したが、演算増幅器５５に複数の容量の比較的
大きなコンデンサを接続しておき、位相比較器２で検出
される位相差Δθの大きさに基づき、位相差Δθが大き
い状態から小さい状態になるにしたがってコンデンサ５
３に並列投入されるコンデンサの数を徐々に増やして行
くような構成としてもよく、位相差Δθの大きさが大き
い程高速追従性を確保し、位相差Δθが小さくなるにし
たがって徐々に安定性を増やして行くような動作を実現
することができる。このような動作を実現するために
は、図１の構成において、コンデンサ５４とスイッチ５
６を複数とし、位相比較器２から位相差Δθに応じて複
数のスイッチ５６を段階的に切替えるような構成とすれ
ばよい。
【００２３】
【発明の効果】以上のように、この発明によれば、ＰＬ
Ｌ回路において、基準電圧と電圧制御発振器の出力周波
数の位相を比較して得られる誤差電圧を積分するローパ
スフィルタを構成する容量の小さなコンデンサの電圧に
常時追従する容量の大きなコンデンサを接続したり切り
離したりすることによりローパスフィルタの時定数を切
替えるように構成したので、発振周波数の切替え時には
ローパスフィルタの時定数を小さくして発振周波数の追
従性を高めることができると共に定常状態ではローパス
フィルタの時定数を大きくして安定した周波数／位相の
制御を行なうことができる効果がある。
Ｌ回路において、基準電圧と電圧制御発振器の出力周波
数の位相を比較して得られる誤差電圧を積分するローパ
スフィルタを構成する容量の小さなコンデンサの電圧に
常時追従する容量の大きなコンデンサを接続したり切り
離したりすることによりローパスフィルタの時定数を切
替えるように構成したので、発振周波数の切替え時には
ローパスフィルタの時定数を小さくして発振周波数の追
従性を高めることができると共に定常状態ではローパス
フィルタの時定数を大きくして安定した周波数／位相の
制御を行なうことができる効果がある。
【図１】この発明の一実施例に係るＰＬＬ回路の回路構
成図である。
成図である。
【図２】この発明の他の実施例に係るＰＬＬ回路の回路
構成図である。
構成図である。
【図３】従来のＰＬＬ回路の回路構成図である。
１ 基準周波数発振器 ２ 位相比較器 ３ 電圧制御発振器 ４ 分周器 ５、５−１、５−Ｍ ローパスフィルタ ５１、５２ 抵抗器 ５３、５４ コンデンサ ５５ 演算増幅器 ５６ スイッチ
Claims (2)
- 【請求項１】 電圧により発振周波数を制御される電圧
制御発振器と、基準周波数を発生する基準発振器と、前
記電圧制御発振器の出力周波数を分周する分周器と、前
記基準発振器の出力位相と前記分周器の出力位相を比較
して誤差電圧を発生すると共に位相差に応じた制御信号
を出力する位相比較器と、前記誤差電圧を積分して前記
電圧制御発振器に与えるローパスフィルタ手段と、ロー
パスフィルターを構成する、前記第１のコンデンサの端
子電圧をバッファする演算増幅器と、前記位相比較器か
らの制御信号に基づき第２のコンデンサを前記第１のコ
ンデンサまたは前記演算増幅器のいずれかに接続する切
替え器と、を備えることを特徴とするＰＬＬ回路。 - 【請求項２】 電圧により発振周波数を制御される電圧
制御発振器と、基準周波数を発生する基準発振器と、前
記電圧制御発振器の出力周波数を分周する分周器と、前
記基準発振器の出力位相と前記分周器の出力位相を比較
して誤差電圧を発生すると共に位相差に応じた操作信号
を出力する位相比較器と、前記誤差電圧を積分して前記
電圧制御発振器に与えるローパスフィルタ手段と、前記
第１のコンデンサの端子電圧をバッファする演算増幅器
と、複数個の第２のコンデンサを前記位相比較器からの
操作信号に基づく割合で前記第１のコンデンサまたは前
記演算増幅器のいずれかに接続する切替え器と、を備え
ることを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053922A JPH05259902A (ja) | 1992-03-12 | 1992-03-12 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053922A JPH05259902A (ja) | 1992-03-12 | 1992-03-12 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259902A true JPH05259902A (ja) | 1993-10-08 |
Family
ID=12956217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4053922A Pending JPH05259902A (ja) | 1992-03-12 | 1992-03-12 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259902A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
| US6466067B2 (en) | 2000-08-04 | 2002-10-15 | Nec Corporation | PLL circuit with shortened lock-up time |
| JP2011041298A (ja) * | 2005-08-24 | 2011-02-24 | Qualcomm Inc | 同期および追跡動作モードを有する位相同期ループシステム |
| JP2017195456A (ja) * | 2016-04-19 | 2017-10-26 | ザインエレクトロニクス株式会社 | Ｐｌｌ周波数シンセサイザ |
| CN110663186A (zh) * | 2017-05-24 | 2020-01-07 | 哉英电子股份有限公司 | Pll频率合成器 |
-
1992
- 1992-03-12 JP JP4053922A patent/JPH05259902A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
| US6466067B2 (en) | 2000-08-04 | 2002-10-15 | Nec Corporation | PLL circuit with shortened lock-up time |
| JP2011041298A (ja) * | 2005-08-24 | 2011-02-24 | Qualcomm Inc | 同期および追跡動作モードを有する位相同期ループシステム |
| JP2017195456A (ja) * | 2016-04-19 | 2017-10-26 | ザインエレクトロニクス株式会社 | Ｐｌｌ周波数シンセサイザ |
| CN110663186A (zh) * | 2017-05-24 | 2020-01-07 | 哉英电子股份有限公司 | Pll频率合成器 |
| US10819356B2 (en) | 2017-05-24 | 2020-10-27 | Thine Electronics, Inc. | PLL frequency synthesizer |
| CN110663186B (zh) * | 2017-05-24 | 2022-10-04 | 哉英电子股份有限公司 | Pll频率合成器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188289B1 (en) | Wide range voltage controlled oscillator employing two current units | |
| US4752749A (en) | Fast response tuner | |
| JP2798142B2 (ja) | 周波数シンセサイザ | |
| JPH0548454A (ja) | 周波数シンセサイザ | |
| JP2616582B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0248824A (ja) | 位相同期回路 | |
| US20170310328A1 (en) | Signal generation circuit and signal generation method | |
| JP2778421B2 (ja) | チャージポンプ型位相同期ループ | |
| CA1241711A (en) | Low-pass filter circuit | |
| JP2003133950A (ja) | 入力切替電圧制御発振器及びｐｌｌ制御発振器 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| JP2006222939A (ja) | Ｐｌｌ回路 | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| US5394115A (en) | Automatic sweep acquisition circuit for a phase-locked-loop | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JP3985191B2 (ja) | 位相ロックドループ回路 | |
| KR100499276B1 (ko) | 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPH0964733A (ja) | 周波数シンセサイザ |