JPH05259902A - Pll回路 - Google Patents

Pll回路

Info

Publication number
JPH05259902A
JPH05259902A JP4053922A JP5392292A JPH05259902A JP H05259902 A JPH05259902 A JP H05259902A JP 4053922 A JP4053922 A JP 4053922A JP 5392292 A JP5392292 A JP 5392292A JP H05259902 A JPH05259902 A JP H05259902A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
frequency
phase
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4053922A
Other languages
English (en)
Inventor
Yasuhiro Ishizaki
泰寛 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4053922A priority Critical patent/JPH05259902A/ja
Publication of JPH05259902A publication Critical patent/JPH05259902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 PLL回路において基準周波数と発振周波数
の位相差に基づく誤差電圧を積分するローパスフィルタ
の時定数を位相差が大きい時と小さい時で切替えて、周
波数切替え時の追従性と定常時の安定性を確保する。 【構成】 発振周波数を基準周波数の位相と比較する位
相比較器2で検出される位相差が大きいときはローパス
フィルタ5を第1のコンデンサ53により短い時定数で
動作させると共にスイッチ56により第2のコンデンサ
54をコンデンサ53の電圧をバッファする演算増幅器
55に接続することによりその電圧を第1のコンデンサ
53の電圧に追従させておき、位相比較器2で検出され
た位相差が小さいときはスイッチ56により第2のコン
デンサ54を第1のコンデンサ53に並列に接続してロ
ーパスフィルタ5を第1のコンデンサ53と第2のコン
デンサ54により長い時定数で動作させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はPLL回路に係り、特
に任意の周波数を発生するに当たり周波数の切替え時間
を短縮するに好適なPLL回路に関する。
【0002】
【従来の技術】図3は例えば特開平1−265616号
公報に示された従来のPLL回路を示す回路構成図であ
り、図において、1は基準周波数発振器、3は印加電圧
に応じた電圧を発生する電圧制御発振器、4は周波数デ
ータFdに基づいて電圧制御発振器3の出力周波数を分
周する分周器、2は基準周波数発振器1の出力周波数と
分周器4の出力周波数の位相を比較して位相差に対応す
る誤差電圧を発生する位相比較器、5は抵抗値R1の抵
抗器51、抵抗値R2の抵抗器52、容量値C1のコン
デンサ53で構成されるローパスフィルタである。
【0003】以上のような構成において、次にその動作
を説明する。ちなみに、電圧制御発振器3の発振出力周
波数をfv、分周器4の分周比をN、基準周波数発振器
1の出力基準周波数をfrとする。
【0004】図3の構成によれば、電圧制御発振器3の
出力周波数fvは周波数データFdに基づく分周比Nで
分周器4により分周され位相比較器2に入力されるが、
この信号は基準周波数発振器1からの基準周波数frと
位相比較のために位相比較器2に入力される。ここで
は、基準周波数発振器1の出力位相と分周器4からの信
号の位相が比較され位相差に対応する誤差電圧がローパ
スフィルタ5に入力される。ローパスフィルタ5は抵抗
器51、52とコンデンサ53により誤差電圧を積分し
その中から高周波成分を除去し、これを電圧制御発振器
3に与える。その結果、電圧制御発振器3は基準周波数
発振器1の基準周波数frと分周器4の分周比Nに対応
した周波数と位相で発振することになる。
【0005】つまり、位相比較器2では周期Tでの位相
比較が行なわれて誤差電圧の発生がなされる。その結
果、検出される位相差Δθは Δθ=∫2TT(fv/N−fr)dt (積分区間0≦t≦T)となる。そして、位相比較器2
ではこの位相差Δθに対応する誤差電圧の発生がなされ
る。この誤差電圧はローパスフィルタ5で積分され周波
数変動に比例した低域成分を持った信号となる。この低
域成分は周波数変動を圧縮する方向の電圧となっている
ため、最終的には Δθ=0 となる。このため、 fv/N=fr から、 fv=N・fr となって、安定した周波数を持った発振出力を得ること
ができる。
【0006】さて、定常状態においては式2に示すよう
に位相差Δθはほぼゼロであり、ローパスフィルタ5の
コンデンサ53には電圧制御発振器3が式6に示した周
波数を発生させるために必要な直流電圧を出力するため
の電荷がチャージされる。
【0007】さて、以上のような構成において、電圧制
御発振器3の発振周波数を切替える場合は分周器4に与
えられている周波数データFdを切替える。その結果、
分周器4の分周比Nが変化して位相比較器2に与えられ
る周波数が変化する。その結果、位相比較器2において
検出される基準周波数発振器1からの基準周波数との誤
差電圧が変化するので、電圧制御発振器3の発振周波数
は周波数データFdに対応する周波数に切り替わる。
【0008】
【発明が解決しようとする課題】従来のPLL回路は以
上のように構成されていたので、分周器4の分周比Nを
変化させると位相比較器2で検出される位相差が急激に
変化し、これに伴い誤差電圧も変化する。そして、これ
に応答して電圧制御発振器3の発振周波数も変化する
が、この場合の追従性をよくするためにはローパスフィ
ルタ5のコンデンサ53の容量C1の電荷の変化を早く
する必要がある。このためには、ローパスフィルタ5を
構成する抵抗器51、52の抵抗値R1、R2を小さく
するか、コンデンサ53の容量値C1を小さくするしか
ない。ところが、このようなローパスフィルタ5の時定
数を小さくするような対応策をとった場合、位相比較器
2からローパスフィルタ5を通じて与えられる誤差電圧
の中の高域成分を十分に除去できないことになり、電圧
制御発振器3を安定して発振させることができないとい
う問題がある。このような問題を解決するために、特開
平3−38113号公報に示されるように、ローパスフ
ィルタを2系統設けてこれを切替えるような構成とした
り、特開昭62−199120号公報に示されるよう
に、コンデンサを切替えてローパスフィルタの時定数を
切替えるような構成としたものが知られているが、前者
はフィルタの構造が複雑になるという問題点があり、後
者はコンデンサの切替え時に誤差電圧が一瞬変動して発
振周波数が変化してしまうという問題点がある。
【0009】この発明は上記従来技術の課題を解決する
ためになされたもので、誤差電圧を積分するためのロー
パスフィルタに容量の小さなコンデンサと容量の大きな
コンデンサを設け、周波数の切替え時には容量の小さな
コンデンサにより追従性を高めると共に容量の大きなコ
ンデンサの電圧を容量の小さなコンデンサの電圧に追従
して変化させておき、定常時には容量の大きなコンデン
サを容量の小さなコンデンサに並列接続することにより
時定数の長いローパスフィルタ機能を行なわせることで
安定性を確保するようにしたPLL回路を得ることを目
的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、電圧により発振周波数を制御される電
圧制御発振器と、基準周波数を発生する基準発振器と、
前記電圧制御発振器の出力周波数を分周する分周器と、
前記基準発振器の出力位相と前記分周器の出力位相を比
較して誤差電圧を発生すると共に位相差に応じた制御信
号を出力する位相比較器と、前記誤差電圧を積分して前
記電圧制御発振器に与えるローパスフィルタ手段と、前
記第1のコンデンサの端子電圧をバッファする演算増幅
器と、前記位相比較器からの制御信号に基づき第2のコ
ンデンサを前記第1のコンデンサまたは前記演算増幅器
のいずれかに接続して前記ローパスフィルタの時定数を
変かさせる切替え器と、を備えるPLL回路を提供する
ものである。
【0011】
【作用】上記手段において、この発明のPLL回路は、
位相比較器で検出される位相差が大きい時はローパスフ
ィルタ手段を第1のコンデンサにより短い時定数で動作
させると共に切替え器により第2のコンデンサを第1の
コンデンサの電圧をバッファする演算増幅器に接続する
ことにより第2のコンデンサの電圧を第1のコンデンサ
の電圧に追従させておき、位相比較器で検出された位相
差が小さい時は切替え器により第2のコンデンサを第1
のコンデンサに並列に接続してローパスフィルタ手段を
第1、第2のコンデンサにより長い時定数で動作させ
る。
【0012】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。
【0013】図1はこの発明の一実施例に係るPLL回
路の回路構成図であり、図において、55はローパスフ
ィルタ5を構成しコンデンサ53の端子電圧をバッファ
するための演算増幅器、56は位相比較器2で検出され
る位相差Δθが一定の範囲を超える場合に制御端子Cか
らの操作により切り替わるスイッチ、54は演算増幅器
55の出力への接続またはコンデンサ53のへの接続を
スイッチ56によって切替えられる容量値C2の比較的
大きなコンデンサである。ちなみに、コンデンサ53の
容量値C1は比較的小さな値に設定される。また、スイ
ッチ56は位相比較器2で検出される位相差Δθが一定
の範囲内にある場合はコンデンサ53とコンデンサ54
を並列に接続する側に切り替わり、位相比較器2で検出
される位相差Δθが一定の範囲を超える場合は演算増幅
器55の出力をコンデンサ54に接続する。
【0014】以上のような構成において、次にその動作
を説明する。
【0015】電圧制御発振器3の出力周波数fvは周波
数データFdに基づく分周比Nで分周器4により分周さ
れ位相比較器2に入力されるが、この信号は基準周波数
発振器1からの基準周波数frと位相比較のために位相
比較器2に入力される。ここでは、基準周波数発振器1
の出力位相と分周器4からの信号の位相が比較され位相
差に対応する誤差電圧がローパスフィルタ5に入力され
る。
【0016】さて、ここで位相比較器2により検出され
る位相差Δθが比較的小さい場合、スイッチ56は制御
端子Cからの操作信号によりコンデンサ54をコンデン
サ53に並列接続することになる。つまり、ローパスフ
ィルタ5は抵抗器51、52とコンデンサ53、54に
より位相比較器2で検出された誤差電圧を積分しその中
から高周波成分を除去し、これを電圧制御発振器3に与
える。その結果、電圧制御発振器3は基準周波数発振器
1の基準周波数frと分周器4の分周比Nに対応した周
波数と位相で発振することになる。つまり、位相差Δθ
がほぼゼロになるような状態で電圧制御発振器3の発振
は安定することになる。
【0017】つまり、位相比較器2では基準周波数発振
器1からの基準周波数frと分周器4で電圧制御発振器
3からの出力周波数fvを分周して得られた周波数fv
/Nの位相比較が行なわれ、位相差Δθに応じた誤差電
圧が検出されるが、この誤差電圧が十分に小さい場合は
位相比較器2からスイッチ56の制御端子Cに与えられ
る信号によりスイッチ56はコンデンサ54をコンデン
サ53に並列接続する側に切替えているので、ローパス
フィルタ5はコンデンサ53の容量値C1とコンデンサ
54の比較的大きな容量値C2を加算して構成される比
較的時定数の大きなローパスフィルタ構成となってい
る。このため、位相差Δθが比較的小さい状態または位
相差Δθがほぼゼロに近い定常状態においては位相比較
器2で検出された誤差電圧は時定数の長いローパスフィ
ルタ5を通じて電圧制御発振器3に与えられることにな
り、高周波成分が十分に除去された安定した制御電圧に
より電圧制御発振器3は制御され、その出力周波数fv
も安定に出力される。
【0018】さて、以上のような構成において、電圧制
御発振器3の発振周波数fvを切替える場合は、分周器
4に与えられている周波数データFdを切替える。その
結果、分周器4の分周比Nが変化して位相比較器2に与
えられる周波数fv/Nが変化する。その結果、位相比
較器2において検出される基準周波数発振器1からの基
準周波数frとの誤差電圧が変化するので、電圧制御発
振器3の発振周波数fvは周波数データFdに対応する
周波数に切り替わる。
【0019】さて、以上のようにして周波数データFd
が切り替わり位相比較器2で検出される位相差Δθが大
きくなった場合、位相比較器2はスイッチ56の制御端
子Cを通じてコンデンサ54をコンデンサ53から切り
離し演算増幅器55の出力に接続する。演算増幅器55
はコンデンサ53の電圧をバッファしてコンデンサ54
の電圧をコンデンサ53の電圧に追従させる。その間、
ローパスフィルタ5は抵抗器51、抵抗器52と比較的
容量値C1の小さなコンデンサ53により時定数に小さ
なローパスフィルタ構成となっており、位相比較器2か
らの誤差電圧を追従性よく電圧制御発振器3に伝達す
る。その結果、電圧制御発振器3の発振周波数fvは切
替わった周波数/位相に高速で追従性よく制御される。
【0020】さて、以上のような制御の結果、電圧制御
発振器3の出力周波数fvが周波数データFdにより設
定された周波数に近付くと位相比較器2において検出さ
れる位相差Δθが小さくなってくる。この位相差Δθが
一定の範囲以内に入ると、位相比較器2はスイッチ56
の制御端子Cを通じてコンデンサ54を演算増幅器55
から切り離してコンデンサ53に接続する。コンデンサ
ー54は演算増幅器55を通じてコンデンサ53の電圧
と同じ電圧に追従制御されていたので、コンデンサ53
の電圧には変化は生じない。そして、この時点からロー
パスフィルタ5はコンデンサ53の容量値C1にコンデ
ンサ54の比較的大きな容量値C2が加算された時定数
の長いローパスフィルタ構成となるので、高域成分が抑
制された誤差電圧が電圧制御発振器3に印加されること
になり、安定した発振周波数を得ることができるように
なる。一方、コンデンサ53にコンデンサ54を並列接
続する直前までコンデンサ54の電圧は演算増幅器55
によりコンデンサ53の電圧に追従してきているので、
コンデンサ53にコンデンサ54を並列接続した場合で
もコンデンサ53の電圧は変動しないので、ローパスフ
ィルタ5の出力電圧は安定しており、電圧制御発振器3
の出力周波数が一瞬変動するような不都合は少ない。
【0021】なお、上記実施例ではローパスフィルタ5
が1個の構成を例示したが、図2の回路構成図に示すよ
うに、ローパスフィルタ5に加えて複数のローパスフィ
ルタ5−1〜5−Mが直列に接続されるような構成の場
合も同様に適用されるものであり、ローパスフィルタ5
−1〜5−Mとしてローパスフィルタ5と全く同様の回
路構成のものを用い、位相比較器2の出力でそれぞれの
時定数を切替えるような構成とすることにより、周波数
切替え時の高速追従性と定常時の制御安定性を確保する
ことができるものである。
【0022】さらに、上記実施例では演算増幅器55に
接続されるコンデンサとしてコンデンサ54が1個の構
成を例示したが、演算増幅器55に複数の容量の比較的
大きなコンデンサを接続しておき、位相比較器2で検出
される位相差Δθの大きさに基づき、位相差Δθが大き
い状態から小さい状態になるにしたがってコンデンサ5
3に並列投入されるコンデンサの数を徐々に増やして行
くような構成としてもよく、位相差Δθの大きさが大き
い程高速追従性を確保し、位相差Δθが小さくなるにし
たがって徐々に安定性を増やして行くような動作を実現
することができる。このような動作を実現するために
は、図1の構成において、コンデンサ54とスイッチ5
6を複数とし、位相比較器2から位相差Δθに応じて複
数のスイッチ56を段階的に切替えるような構成とすれ
ばよい。
【0023】
【発明の効果】以上のように、この発明によれば、PL
L回路において、基準電圧と電圧制御発振器の出力周波
数の位相を比較して得られる誤差電圧を積分するローパ
スフィルタを構成する容量の小さなコンデンサの電圧に
常時追従する容量の大きなコンデンサを接続したり切り
離したりすることによりローパスフィルタの時定数を切
替えるように構成したので、発振周波数の切替え時には
ローパスフィルタの時定数を小さくして発振周波数の追
従性を高めることができると共に定常状態ではローパス
フィルタの時定数を大きくして安定した周波数/位相の
制御を行なうことができる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例に係るPLL回路の回路構
成図である。
【図2】この発明の他の実施例に係るPLL回路の回路
構成図である。
【図3】従来のPLL回路の回路構成図である。
【符号の説明】
1 基準周波数発振器 2 位相比較器 3 電圧制御発振器 4 分周器 5、5−1、5−M ローパスフィルタ 51、52 抵抗器 53、54 コンデンサ 55 演算増幅器 56 スイッチ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電圧により発振周波数を制御される電圧
    制御発振器と、基準周波数を発生する基準発振器と、前
    記電圧制御発振器の出力周波数を分周する分周器と、前
    記基準発振器の出力位相と前記分周器の出力位相を比較
    して誤差電圧を発生すると共に位相差に応じた制御信号
    を出力する位相比較器と、前記誤差電圧を積分して前記
    電圧制御発振器に与えるローパスフィルタ手段と、ロー
    パスフィルターを構成する、前記第1のコンデンサの端
    子電圧をバッファする演算増幅器と、前記位相比較器か
    らの制御信号に基づき第2のコンデンサを前記第1のコ
    ンデンサまたは前記演算増幅器のいずれかに接続する切
    替え器と、を備えることを特徴とするPLL回路。
  2. 【請求項2】 電圧により発振周波数を制御される電圧
    制御発振器と、基準周波数を発生する基準発振器と、前
    記電圧制御発振器の出力周波数を分周する分周器と、前
    記基準発振器の出力位相と前記分周器の出力位相を比較
    して誤差電圧を発生すると共に位相差に応じた操作信号
    を出力する位相比較器と、前記誤差電圧を積分して前記
    電圧制御発振器に与えるローパスフィルタ手段と、前記
    第1のコンデンサの端子電圧をバッファする演算増幅器
    と、複数個の第2のコンデンサを前記位相比較器からの
    操作信号に基づく割合で前記第1のコンデンサまたは前
    記演算増幅器のいずれかに接続する切替え器と、を備え
    ることを特徴とするPLL回路。
JP4053922A 1992-03-12 1992-03-12 Pll回路 Pending JPH05259902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4053922A JPH05259902A (ja) 1992-03-12 1992-03-12 Pll回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4053922A JPH05259902A (ja) 1992-03-12 1992-03-12 Pll回路

Publications (1)

Publication Number Publication Date
JPH05259902A true JPH05259902A (ja) 1993-10-08

Family

ID=12956217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4053922A Pending JPH05259902A (ja) 1992-03-12 1992-03-12 Pll回路

Country Status (1)

Country Link
JP (1) JPH05259902A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611219A1 (de) * 1996-03-21 1997-09-25 Fraunhofer Ges Forschung Phasenregelschleife mit umschaltbarer Schleifenbandbreite
US6466067B2 (en) 2000-08-04 2002-10-15 Nec Corporation PLL circuit with shortened lock-up time
JP2011041298A (ja) * 2005-08-24 2011-02-24 Qualcomm Inc 同期および追跡動作モードを有する位相同期ループシステム
JP2017195456A (ja) * 2016-04-19 2017-10-26 ザインエレクトロニクス株式会社 Pll周波数シンセサイザ
CN110663186A (zh) * 2017-05-24 2020-01-07 哉英电子股份有限公司 Pll频率合成器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611219A1 (de) * 1996-03-21 1997-09-25 Fraunhofer Ges Forschung Phasenregelschleife mit umschaltbarer Schleifenbandbreite
US6466067B2 (en) 2000-08-04 2002-10-15 Nec Corporation PLL circuit with shortened lock-up time
JP2011041298A (ja) * 2005-08-24 2011-02-24 Qualcomm Inc 同期および追跡動作モードを有する位相同期ループシステム
JP2017195456A (ja) * 2016-04-19 2017-10-26 ザインエレクトロニクス株式会社 Pll周波数シンセサイザ
CN110663186A (zh) * 2017-05-24 2020-01-07 哉英电子股份有限公司 Pll频率合成器
US10819356B2 (en) 2017-05-24 2020-10-27 Thine Electronics, Inc. PLL frequency synthesizer
CN110663186B (zh) * 2017-05-24 2022-10-04 哉英电子股份有限公司 Pll频率合成器

Similar Documents

Publication Publication Date Title
US6188289B1 (en) Wide range voltage controlled oscillator employing two current units
US4752749A (en) Fast response tuner
JP2798142B2 (ja) 周波数シンセサイザ
JPH0548454A (ja) 周波数シンセサイザ
JP2616582B2 (ja) Pll周波数シンセサイザ
JPH0248824A (ja) 位相同期回路
US20170310328A1 (en) Signal generation circuit and signal generation method
JP2778421B2 (ja) チャージポンプ型位相同期ループ
CA1241711A (en) Low-pass filter circuit
JP2003133950A (ja) 入力切替電圧制御発振器及びpll制御発振器
US4972446A (en) Voltage controlled oscillator using dual modulus divider
JPH05259902A (ja) Pll回路
JP2006222939A (ja) Pll回路
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
US5394115A (en) Automatic sweep acquisition circuit for a phase-locked-loop
JP2006514485A (ja) 位相ロックループ回路
JP2644890B2 (ja) 位相同期回路
JP3097080B2 (ja) 位相同期ループ回路
JP3985191B2 (ja) 位相ロックドループ回路
KR100499276B1 (ko) 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
JP4082207B2 (ja) 周波数シンセサイザ
JPH06276090A (ja) Pll回路
KR0148180B1 (ko) 클램프회로를 이용한 위상검출기
JPH0964733A (ja) 周波数シンセサイザ