JP2778421B2 - チャージポンプ型位相同期ループ - Google Patents
チャージポンプ型位相同期ループInfo
- Publication number
- JP2778421B2 JP2778421B2 JP5221572A JP22157293A JP2778421B2 JP 2778421 B2 JP2778421 B2 JP 2778421B2 JP 5221572 A JP5221572 A JP 5221572A JP 22157293 A JP22157293 A JP 22157293A JP 2778421 B2 JP2778421 B2 JP 2778421B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- voltage
- output
- locked loop
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000007599 discharging Methods 0.000 claims description 3
- 241001122767 Theaceae Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は位相同期ループに関し、
特にチャージポンプ型位相同期ループに関する。
特にチャージポンプ型位相同期ループに関する。
【０００２】
【従来の技術】ＭＯＳ集積化回路に適した位相同期ルー
プの構成として、チャージポンプ型位相同期ループがよ
く用いられる。チャージポンプ型位相同期ループの構成
例は、たとえば文献「Ｃｈａｒｇｅ−Ｐｕｍｐ Ｐｈａ
ｓｅ−Ｌｏｃｋ Ｌｏｏｐｓ，ＩＥＥＥ ＴＲＡＮＳＡ
ＣＴＩＯＮ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，Ｖ
ＯＬ．ＣＯＭ−２８，Ｎｏ．１１，ＮＯＶＥＭＢＥＲ
１９８０」に記載されている。従来のチャージポンプ型
位相同期ループ全体の構成を示す図３を参照すると、こ
のチャージポンプ型位相同期ループは、電圧制御発振回
路３１と、ループフィルタ３２と、チャージポンプ３３
と位相比較器３４とを有している。
プの構成として、チャージポンプ型位相同期ループがよ
く用いられる。チャージポンプ型位相同期ループの構成
例は、たとえば文献「Ｃｈａｒｇｅ−Ｐｕｍｐ Ｐｈａ
ｓｅ−Ｌｏｃｋ Ｌｏｏｐｓ，ＩＥＥＥ ＴＲＡＮＳＡ
ＣＴＩＯＮ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，Ｖ
ＯＬ．ＣＯＭ−２８，Ｎｏ．１１，ＮＯＶＥＭＢＥＲ
１９８０」に記載されている。従来のチャージポンプ型
位相同期ループ全体の構成を示す図３を参照すると、こ
のチャージポンプ型位相同期ループは、電圧制御発振回
路３１と、ループフィルタ３２と、チャージポンプ３３
と位相比較器３４とを有している。
【０００３】入力ＩＮと出力ＯＵＴは位相比較器３４で
その位相を比較される。入力ＩＮの位相が出力ＯＵＴの
位相より進んでいればＵＰ信号、遅れていればＤＯＷＮ
信号が出力される。ＵＰまたはＤＯＷＮの信号が出力さ
れる時間は入力ＩＮと出力ＯＵＴの位相差に相当する時
間である。このＵＰまたはＤＯＷＮの信号がループフィ
ルタ３２で平滑され電圧制御発振回路３１に入力される
ので、負帰還の作用により出力信号ＯＵＴの位相は入力
信号ＩＮの位相に近づき、やがて一致する。
その位相を比較される。入力ＩＮの位相が出力ＯＵＴの
位相より進んでいればＵＰ信号、遅れていればＤＯＷＮ
信号が出力される。ＵＰまたはＤＯＷＮの信号が出力さ
れる時間は入力ＩＮと出力ＯＵＴの位相差に相当する時
間である。このＵＰまたはＤＯＷＮの信号がループフィ
ルタ３２で平滑され電圧制御発振回路３１に入力される
ので、負帰還の作用により出力信号ＯＵＴの位相は入力
信号ＩＮの位相に近づき、やがて一致する。
【０００４】さらに、この従来のチャージポンプ型位相
同期ループのループフィルタ３２およびチャージポンプ
３３の具体的構成を示す図４を参照すると、このループ
フィルタ３２は、抵抗値Ｒの抵抗４２と、容量値Ｃの容
量４３とから構成され、チャージポンプ３３は、電流値
ＩＰの定電流源４４および４５と、信号ＵＰにて開閉が
制御されるスイッチ４６と、信号ＤＯＷＮにて開閉が制
御されるスイッチ４７とから構成される。
同期ループのループフィルタ３２およびチャージポンプ
３３の具体的構成を示す図４を参照すると、このループ
フィルタ３２は、抵抗値Ｒの抵抗４２と、容量値Ｃの容
量４３とから構成され、チャージポンプ３３は、電流値
ＩＰの定電流源４４および４５と、信号ＵＰにて開閉が
制御されるスイッチ４６と、信号ＤＯＷＮにて開閉が制
御されるスイッチ４７とから構成される。
【０００５】次に、チャージポンプ型位相同期ループの
ループフィルタ３２およびチャージポンプ３３のそれぞ
れの動作について説明する。
ループフィルタ３２およびチャージポンプ３３のそれぞ
れの動作について説明する。
【０００６】図４に示すチャージポンプ３３は、位相比
較器３４からの入力信号ＵＰが入力されるとスイッチ４
６が閉じ、定電流源４４より電流ＩＰがループフィルタ
３２の抵抗４２と容量４３に流入する。電流ＩＰが流入
している期間中、抵抗４２の両端には電圧値（ＩＰ＊
Ｒ）の矩形状の電圧が、容量４３の端子には傾き（ＩＰ
／Ｃ）の積分電圧が生じる。
較器３４からの入力信号ＵＰが入力されるとスイッチ４
６が閉じ、定電流源４４より電流ＩＰがループフィルタ
３２の抵抗４２と容量４３に流入する。電流ＩＰが流入
している期間中、抵抗４２の両端には電圧値（ＩＰ＊
Ｒ）の矩形状の電圧が、容量４３の端子には傾き（ＩＰ
／Ｃ）の積分電圧が生じる。
【０００７】また、入力信号ＤＯＷＮが入力されるとス
イッチ４７が閉じ、定電流源４５より電流ＩＰが抵抗４
２と容量４３から流出する。電流ＩＰが流出している期
間中、抵抗４２の両端には電圧値（−ＩＰ＊Ｒ）の矩形
状の電圧が、容量４３の端子には傾き（−ＩＰ／Ｃ）の
積分電圧が生じる。
イッチ４７が閉じ、定電流源４５より電流ＩＰが抵抗４
２と容量４３から流出する。電流ＩＰが流出している期
間中、抵抗４２の両端には電圧値（−ＩＰ＊Ｒ）の矩形
状の電圧が、容量４３の端子には傾き（−ＩＰ／Ｃ）の
積分電圧が生じる。
【０００８】チャージポンプ型の位相同期ループは、こ
の電流源４４および４５と容量４３による積分作用によ
りループフィルタの役割を果たしている。抵抗４２が容
量４３に直列に挿入されていることによりループの次数
は２次となる。位相同期ループの特性を決めるファクタ
である自然周波数ωn と減衰率εはそれぞれ次のように
表される。
の電流源４４および４５と容量４３による積分作用によ
りループフィルタの役割を果たしている。抵抗４２が容
量４３に直列に挿入されていることによりループの次数
は２次となる。位相同期ループの特性を決めるファクタ
である自然周波数ωn と減衰率εはそれぞれ次のように
表される。
【０００９】
【００１０】ここで、Ｋ０は電圧制御発振回路の利得で
ある。
ある。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
チャージポンプ型位相同期ループには次に示すような問
題点がある。
チャージポンプ型位相同期ループには次に示すような問
題点がある。
【００１２】すなわち、２次の位相同期ループにおいて
は、減衰率εをε＜１とすると不足制動となって出力に
リンギングが発生する。そのために、通常はε＝１．４
程度の値を用いる。
は、減衰率εをε＜１とすると不足制動となって出力に
リンギングが発生する。そのために、通常はε＝１．４
程度の値を用いる。
【００１３】一方、ループの帯域を決定するのは自然周
波数ωn であるので、所望のεとωn を得るために必要
となる（Ｒ＊Ｃ）の積は式（２）から決定される。とこ
ろが、ループの帯域を狭くしたい場合、言い換えるとω
n を小さくしたい場合には、（Ｒ＊Ｃ）の積を大きくし
なくてはならなくなる。集積化回路においては、大容量
のＣや高抵抗のＲを用いることは、そのチップ面積のう
ち大きな部分を占有する問題点がある。
波数ωn であるので、所望のεとωn を得るために必要
となる（Ｒ＊Ｃ）の積は式（２）から決定される。とこ
ろが、ループの帯域を狭くしたい場合、言い換えるとω
n を小さくしたい場合には、（Ｒ＊Ｃ）の積を大きくし
なくてはならなくなる。集積化回路においては、大容量
のＣや高抵抗のＲを用いることは、そのチップ面積のう
ち大きな部分を占有する問題点がある。
【００１４】
【課題を解決するための手段】本発明のチャージポンプ
型位相同期ループは、外部入力信号と電圧制御発振回路
の出力信号との位相差を検出する位相比較器と、前記位
相比較器の出力信号に従って電流のチャージおよびディ
スチャージを行うチャージポンプと、前記チャージポン
プの出力電流を平滑化して前記電圧制御発振回路の制御
電圧を生成するループフィルタと、前記ループフィルタ
の出力する制御電圧により出力信号の周波数を変化させ
る前記電圧制御発振回路よりなる位相同期ループにおい
て、前記チャージポンプは並列に接続される第１および
第２のチャージポンプを備え、前記ループフィルタは、
一端は前記第１のチャージポンプの出力端に接続され、
他端が固定電位に接続される抵抗と、一端が前記第２の
チャージポンプの出力端に接続され、他端が接地される
容量と、前記抵抗の一端と前記容量の一端が入力され、
前記抵抗の両端に発生する電圧と前記容量の両端に発生
する電圧とを加算して、前記電圧制御発振回路の制御電
圧を生成する加算回路とを備える構成である。
型位相同期ループは、外部入力信号と電圧制御発振回路
の出力信号との位相差を検出する位相比較器と、前記位
相比較器の出力信号に従って電流のチャージおよびディ
スチャージを行うチャージポンプと、前記チャージポン
プの出力電流を平滑化して前記電圧制御発振回路の制御
電圧を生成するループフィルタと、前記ループフィルタ
の出力する制御電圧により出力信号の周波数を変化させ
る前記電圧制御発振回路よりなる位相同期ループにおい
て、前記チャージポンプは並列に接続される第１および
第２のチャージポンプを備え、前記ループフィルタは、
一端は前記第１のチャージポンプの出力端に接続され、
他端が固定電位に接続される抵抗と、一端が前記第２の
チャージポンプの出力端に接続され、他端が接地される
容量と、前記抵抗の一端と前記容量の一端が入力され、
前記抵抗の両端に発生する電圧と前記容量の両端に発生
する電圧とを加算して、前記電圧制御発振回路の制御電
圧を生成する加算回路とを備える構成である。
【００１５】また、本発明の他のチャージポンプ型位相
同期ループは、外部入力信号と電圧制御発振回路の出力
信号との位相差を検出する位相比較器と、前記位相比較
器の出力信号に従って電流のチャージおよびディスチャ
ージを行うチャージポンプと、前記チャージポンプの出
力電流を平滑化して前記電圧制御発振回路の制御電圧を
生成するループフィルタと、前記ループフィルタの出力
する制御電圧により出力信号の周波数を変化させる前記
電圧制御発振回路よりなる位相同期ループにおいて、前
記チャージポンプは並列に接続される第１および第２の
チャージポンプを備え、前記ループフィルタは、非反転
入力端子が前記第１のチャージポンプの出力端子に接続
され反転入力端子が前記第２のチャージポンプの出力端
子に接続され出力端子が前記電圧制御発振回路に接続さ
れた演算増幅回路と、一端が前記第１のチャージポンプ
の出力端子及び前記演算増幅回路の非反転入力端子に接
続され他端が固定電位に接続された抵抗と、一端が前記
第２のチャージポンプの出力端子及び前記演算増幅回路
の反転入力端子に接続され他端が前記演算増幅回路の出
力端子に接続された容量とを備えた構成である。
同期ループは、外部入力信号と電圧制御発振回路の出力
信号との位相差を検出する位相比較器と、前記位相比較
器の出力信号に従って電流のチャージおよびディスチャ
ージを行うチャージポンプと、前記チャージポンプの出
力電流を平滑化して前記電圧制御発振回路の制御電圧を
生成するループフィルタと、前記ループフィルタの出力
する制御電圧により出力信号の周波数を変化させる前記
電圧制御発振回路よりなる位相同期ループにおいて、前
記チャージポンプは並列に接続される第１および第２の
チャージポンプを備え、前記ループフィルタは、非反転
入力端子が前記第１のチャージポンプの出力端子に接続
され反転入力端子が前記第２のチャージポンプの出力端
子に接続され出力端子が前記電圧制御発振回路に接続さ
れた演算増幅回路と、一端が前記第１のチャージポンプ
の出力端子及び前記演算増幅回路の非反転入力端子に接
続され他端が固定電位に接続された抵抗と、一端が前記
第２のチャージポンプの出力端子及び前記演算増幅回路
の反転入力端子に接続され他端が前記演算増幅回路の出
力端子に接続された容量とを備えた構成である。
【００１６】
【００１７】
【実施例】次に、本発明のチャージポンプ型位相同期ル
ープを図面を参照して説明する。本発明の第１の実施例
のチャージポンプ型位相同期ループを示す図１を参照す
ると、この実施例のチャージポンプ型位相同期ループ
は、電圧制御発振回路１と、ループフィルタ１２と、チ
ャージポンプ１３と、位相比較器１４とを有している。
この実施例の電圧制御発振回路１および位相比較器１４
は従来のチャージポンプ型位相同期ループの電圧制御回
路３１および位相比較器３４と同じ機能を有している。
ープを図面を参照して説明する。本発明の第１の実施例
のチャージポンプ型位相同期ループを示す図１を参照す
ると、この実施例のチャージポンプ型位相同期ループ
は、電圧制御発振回路１と、ループフィルタ１２と、チ
ャージポンプ１３と、位相比較器１４とを有している。
この実施例の電圧制御発振回路１および位相比較器１４
は従来のチャージポンプ型位相同期ループの電圧制御回
路３１および位相比較器３４と同じ機能を有している。
【００１８】さらに、この実施例のチャージポンプ型位
相同期ループのループフィルタ１２は、抵抗値Ｒの抵抗
２と、容量値Ｃの容量３と、抵抗２と容量３の端子電圧
を加算する加算回路１５とを有し、チャージポンプ１３
は、電流値ＩＰＲの定電流源４および５と、電流値ＩＰ
Ｃの定電流源６および７と、信号ＵＰにて開閉が制御さ
れるスイッチ８および１０と、信号ＤＯＷＮにて開閉が
制御されるスイッチ９および１１とを有している。
相同期ループのループフィルタ１２は、抵抗値Ｒの抵抗
２と、容量値Ｃの容量３と、抵抗２と容量３の端子電圧
を加算する加算回路１５とを有し、チャージポンプ１３
は、電流値ＩＰＲの定電流源４および５と、電流値ＩＰ
Ｃの定電流源６および７と、信号ＵＰにて開閉が制御さ
れるスイッチ８および１０と、信号ＤＯＷＮにて開閉が
制御されるスイッチ９および１１とを有している。
【００１９】この実施例のチャージポンプ型位相同期ル
ープの構成要素と従来型のチャージポンプ型の位相同期
ループの構成要素の相違は、抵抗２と容量３とが直列に
は接続されておらず、それぞれ定電流源４および５なら
びにスイッチ８および９で構成される第１のチャージポ
ンプと、定電流源６および７ならびにスイッチ１０およ
び１１で構成される第２のチャージポンプとに接続され
ている点と、抵抗端に容量端の電圧を加算する加算回路
１５を有する点である。
ープの構成要素と従来型のチャージポンプ型の位相同期
ループの構成要素の相違は、抵抗２と容量３とが直列に
は接続されておらず、それぞれ定電流源４および５なら
びにスイッチ８および９で構成される第１のチャージポ
ンプと、定電流源６および７ならびにスイッチ１０およ
び１１で構成される第２のチャージポンプとに接続され
ている点と、抵抗端に容量端の電圧を加算する加算回路
１５を有する点である。
【００２０】したがって、この実施例と従来例との動作
上の相違点は次の通りである。すなわち、入力信号ＵＰ
またはＤＯＷＮ信号が入力されると、抵抗２の両端には
電圧値（ＩＰＲ＊Ｒ）の矩形状の電圧が、容量３の両端
には傾き（ＩＰＣ／Ｃ）の積分電圧が生じ、この二つの
電圧が加算回路１５にて加算されて電圧制御発振回路１
に加えられる。
上の相違点は次の通りである。すなわち、入力信号ＵＰ
またはＤＯＷＮ信号が入力されると、抵抗２の両端には
電圧値（ＩＰＲ＊Ｒ）の矩形状の電圧が、容量３の両端
には傾き（ＩＰＣ／Ｃ）の積分電圧が生じ、この二つの
電圧が加算回路１５にて加算されて電圧制御発振回路１
に加えられる。
【００２１】この場合、位相同期ループの特性を決める
ファクタである自然周波数ωn と減衰率εはそれぞれ次
のように表される。
ファクタである自然周波数ωn と減衰率εはそれぞれ次
のように表される。
【００２２】
【００２３】この結果、本発明によるチャージポンプ型
位相同期ループにおいては、（１）式および（４）式を
比較すると、電流値ＩＰが電流値ＩＰＲと電流値ＩＰＣ
に分離されたことによって、パラメータの自由度が１つ
増えている。したがって、電流値ＩＰＲおよびＩＰＣの
比（ＩＰＲ／ＩＰＣ）の値を適切に選択することによっ
て比較的小さな（Ｒ＊Ｃ）の積の値に対しても所望の自
然周波数ωn と減衰率εの値を得られるようになる。
位相同期ループにおいては、（１）式および（４）式を
比較すると、電流値ＩＰが電流値ＩＰＲと電流値ＩＰＣ
に分離されたことによって、パラメータの自由度が１つ
増えている。したがって、電流値ＩＰＲおよびＩＰＣの
比（ＩＰＲ／ＩＰＣ）の値を適切に選択することによっ
て比較的小さな（Ｒ＊Ｃ）の積の値に対しても所望の自
然周波数ωn と減衰率εの値を得られるようになる。
【００２４】このことによって、集積化回路上に実現す
る上で問題とならないレベルの容量の容量値Ｃと抵抗の
抵抗値Ｒのそれぞれの値を選択できるようになり、従来
の回路で見られたような、大容量の容量値Ｃや高抵抗の
抵抗値Ｒを用いることにより非常に大きな面積を占有す
るという欠点は克服できる。
る上で問題とならないレベルの容量の容量値Ｃと抵抗の
抵抗値Ｒのそれぞれの値を選択できるようになり、従来
の回路で見られたような、大容量の容量値Ｃや高抵抗の
抵抗値Ｒを用いることにより非常に大きな面積を占有す
るという欠点は克服できる。
【００２５】次に、本発明の第２の実施例のチャージポ
ンプ型位相同期ループを説明する。
ンプ型位相同期ループを説明する。
【００２６】図２を参照すると、この実施例のチャージ
ポンプ型位相同期ループは、抵抗値Ｒの抵抗２４と、容
量値Ｃの容量２３と、演算増幅回路２５以外は第１の実
施例のチャージポンプ型位相同期ループと同一構成要素
を有しているので、その構成要素には同じ参照符号を付
し図示するだけに留め、詳細な説明は省略する。
ポンプ型位相同期ループは、抵抗値Ｒの抵抗２４と、容
量値Ｃの容量２３と、演算増幅回路２５以外は第１の実
施例のチャージポンプ型位相同期ループと同一構成要素
を有しているので、その構成要素には同じ参照符号を付
し図示するだけに留め、詳細な説明は省略する。
【００２７】また、演算増幅回路２５が加算回路と積分
回路の役割を果たしており、この演算増幅回路２５の出
力には第１の実施例のチャージポンプ型位相同期ループ
と同様の出力が得られるので、第１の実施例の場合とま
ったく同様の効果が得られる。
回路の役割を果たしており、この演算増幅回路２５の出
力には第１の実施例のチャージポンプ型位相同期ループ
と同様の出力が得られるので、第１の実施例の場合とま
ったく同様の効果が得られる。
【００２８】
【発明の効果】以上説明したように、本発明のチャージ
ポンプ型位相同期ループによれば、チャージポンプを並
列に接続される第１および第２のチャージポンプより構
成し、ループフィルタを第１のチャージポンプの出力電
流を流出入させる抵抗と、第２のチャージポンプの出力
電流を積分する容量と、抵抗に発生する電圧と容量に発
生する電圧とを加算する加算回路から構成したことによ
り、従来と比較して小さな抵抗や容量を用いて位相同期
ループを構成することができるという効果を有する。
ポンプ型位相同期ループによれば、チャージポンプを並
列に接続される第１および第２のチャージポンプより構
成し、ループフィルタを第１のチャージポンプの出力電
流を流出入させる抵抗と、第２のチャージポンプの出力
電流を積分する容量と、抵抗に発生する電圧と容量に発
生する電圧とを加算する加算回路から構成したことによ
り、従来と比較して小さな抵抗や容量を用いて位相同期
ループを構成することができるという効果を有する。
【図１】本発明の第１の実施例のチャージポンプ型位相
同期ループの構成を示す図である。
同期ループの構成を示す図である。
【図２】本発明の第２の実施例のチャージポンプ型位相
同期ループの構成を示す図である。
同期ループの構成を示す図である。
【図３】従来のチャージポンプ型位相同期ループの構成
を示す図である。
を示す図である。
【図４】図３に示すチャージポンプ型位相同期ループの
ループフィルタおよびチャージポンプの構成を示すブロ
ック図である。
ループフィルタおよびチャージポンプの構成を示すブロ
ック図である。
１，３１ 電圧制御発振回路 ２，２４，４２ 抵抗 ３，２３，４３ 容量 ４，５，６，７，４４，４５ 定電流源 ８，９，１０，１１，４６，４７ スイッチ １２，２２，３２ ループフィルタ １３，３３ チャージポンプ １４，３４ 位相比較器 １５ 加算器 ２５ 演算増幅回路 ＩＮ 入力信号 ＯＵＴ 出力信号
Claims (2)
- 【請求項１】 外部入力信号と電圧制御発振回路の出力
信号との位相差を検出する位相比較器と、前記位相比較
器の出力信号に従って電流のチャージおよびディスチャ
ージを行うチャージポンプと、前記チャージポンプの出
力電流を平滑化して前記電圧制御発振回路の制御電圧を
生成するループフィルタと、前記ループフィルタの出力
する制御電圧により出力信号の周波数を変化させる前記
電圧制御発振回路よりなる位相同期ループにおいて、前記チャージポンプは並列に接続される第１および第２
のチャージポンプを備え、 前記ループフィルタは、一端
は前記第１のチャージポンプの出力端に接続され、他端
が固定電位に接続される抵抗と、一端が前記第２のチャ
ージポンプの出力端に接続され、他端が接地される容量
と、前記抵抗の一端と前記容量の一端が入力され、前記
抵抗の両端に発生する電圧と前記容量の両端に発生する
電圧とを加算して、前記電圧制御発振回路の制御電圧を
生成する加算回路とを備えることを特徴とするチャージ
ポンプ型位相同期ループ。 - 【請求項２】 外部入力信号と電圧制御発振回路の出力
信号との位相差を検出する位相比較器と、前記位相比較
器の出力信号に従って電流のチャージおよびディスチャ
ージを行うチャージポンプと、前記チャージポンプの出
力電流を平滑化して前記電圧制御発振回路の制御電圧を
生成するループフィルタと、前記ループフィルタの出力
する制御電圧により出力信号の周波数を変化させる前記
電圧制御発振回路よりなる位相同期ループにおいて、前記チャージポンプは並列に接続される第１および第２
のチャージポンプを備え、 前記ループフィルタは、非反
転入力端子が前記第１のチャージポンプの出力端子に接
続され反転入力端子が前記第２のチャージポンプの出力
端子に接続され出力端子が前記電圧制御発振回路に接続
された演算増幅回路と、一端が前記第１のチャージポン
プの出力端子及び前記演算増幅回路の非反転入力端子に
接続され他端が固定電位に接続された抵抗と、一端が前
記第２のチャージポンプの出力端子及び前記演算増幅回
路の反転入力端子に接続され他端が前記演算増幅回路の
出力端子に接続された容量とを備えたことを特徴とする
チャージポンプ型位相同期ループ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221572A JP2778421B2 (ja) | 1993-09-07 | 1993-09-07 | チャージポンプ型位相同期ループ |
| EP94113962A EP0642227A1 (en) | 1993-09-07 | 1994-09-06 | Charge-pump phase-lock loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221572A JP2778421B2 (ja) | 1993-09-07 | 1993-09-07 | チャージポンプ型位相同期ループ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0779159A JPH0779159A (ja) | 1995-03-20 |
| JP2778421B2 true JP2778421B2 (ja) | 1998-07-23 |
Family
ID=16768841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5221572A Expired - Lifetime JP2778421B2 (ja) | 1993-09-07 | 1993-09-07 | チャージポンプ型位相同期ループ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0642227A1 (ja) |
| JP (1) | JP2778421B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995607B2 (en) | 2003-06-27 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Low-pass filter and feedback system |
| US7319732B2 (en) | 2003-06-11 | 2008-01-15 | Matsuhita Electric Industrial Co., Ltd. | Low-pass filter and phase locked loop |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI97579C (fi) * | 1995-04-04 | 1997-01-10 | Nokia Telecommunications Oy | Vaihelukitun silmukan silmukkasuodatin |
| FI107092B (fi) | 1998-12-22 | 2001-05-31 | Nokia Mobile Phones Ltd | Varauspumppuun perustuva vaihelukittu silmukka |
| DE10050294B4 (de) | 2000-10-10 | 2006-08-24 | Atmel Germany Gmbh | PLL-Schaltung |
| US6583675B2 (en) | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| US6690240B2 (en) * | 2002-01-10 | 2004-02-10 | Cirrus Logic, Inc. | Low-jitter loop filter for a phase-locked loop system |
| DE60304193T2 (de) | 2002-05-22 | 2006-08-17 | Matsushita Electric Industrial Co., Ltd., Kadoma | Tiefpassfilter für einen pll, phasenregelkreis und integrierte halbleiterschaltung |
| WO2005025069A1 (en) * | 2003-09-06 | 2005-03-17 | Semtech Neuchâtel SA | Phase locked loop |
| CN1310430C (zh) * | 2004-07-01 | 2007-04-11 | 威盛电子股份有限公司 | 锁相环电路 |
| JP4327144B2 (ja) | 2005-09-30 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | Ｐｌｌ回路におけるアクティブフィルタ。 |
| JP5448870B2 (ja) * | 2009-04-23 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | Ｐｌｌ回路 |
| US10924123B2 (en) * | 2018-12-13 | 2021-02-16 | Texas Instruments Incorporated | Phase-locked loop (PLL) with direct feedforward circuit |
| US11962311B2 (en) | 2021-10-20 | 2024-04-16 | Samsung Electronics Co., Ltd. | Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119520A (en) * | 1980-02-26 | 1981-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Primary low-pass filter |
| US4792705A (en) * | 1986-03-14 | 1988-12-20 | Western Digital Corporation | Fast switching charge pump |
| FR2639164B1 (fr) * | 1988-11-15 | 1994-07-22 | Thomson Csf | Detecteurs de phase et de frequence a dynamique etendue et faible bruit |
| US5008637A (en) * | 1989-11-15 | 1991-04-16 | Level One Communications, Inc. | Fully integrated charge pump phase locked loop |
| JPH046914A (ja) * | 1990-04-24 | 1992-01-10 | Matsushita Electric Ind Co Ltd | Ｐｌｌ装置 |
| US5121085A (en) * | 1991-06-28 | 1992-06-09 | Digital Equipment Corporation | Dual-charge-pump bandwidth-switched phase-locked loop |
| US5319320A (en) * | 1991-08-06 | 1994-06-07 | Seiko Epson Corporation | Phase-locked loop having frequency and phase control current pumps |
-
1993
- 1993-09-07 JP JP5221572A patent/JP2778421B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-06 EP EP94113962A patent/EP0642227A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319732B2 (en) | 2003-06-11 | 2008-01-15 | Matsuhita Electric Industrial Co., Ltd. | Low-pass filter and phase locked loop |
| US6995607B2 (en) | 2003-06-27 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Low-pass filter and feedback system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779159A (ja) | 1995-03-20 |
| EP0642227A1 (en) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778421B2 (ja) | チャージポンプ型位相同期ループ | |
| US6980060B2 (en) | Adaptive method and apparatus to control loop bandwidth of a phase lock loop | |
| EP1216508B1 (en) | Pll loop filter with switched-capacitor resistor | |
| EP1206838B1 (en) | Stable phase locked loop having separated pole | |
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| US5841324A (en) | Charge-based frequency locked loop and method | |
| US7271633B2 (en) | Charge pump structure for reducing capacitance in loop filter of a phase locked loop | |
| CN108736886A (zh) | 追踪与保持充电泵 | |
| JPH09289447A (ja) | Ｐｌｌ回路 | |
| CN212627861U (zh) | 振荡器电路和锁相环电路 | |
| JPH0548454A (ja) | 周波数シンセサイザ | |
| JP3177147B2 (ja) | 位相ロック・ループ回路 | |
| KR101073822B1 (ko) | 위상 고정 루프 필터 | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| KR100499276B1 (ko) | 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JP4062495B2 (ja) | チャージポンプ回路 | |
| JP3286556B2 (ja) | Ｐｌｌ回路のローパスフィルタ | |
| JP3253182B2 (ja) | 周波数調整回路 |