JPH0548454A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH0548454A
JPH0548454A JP3207832A JP20783291A JPH0548454A JP H0548454 A JPH0548454 A JP H0548454A JP 3207832 A JP3207832 A JP 3207832A JP 20783291 A JP20783291 A JP 20783291A JP H0548454 A JPH0548454 A JP H0548454A
Authority
JP
Japan
Prior art keywords
resistor
switch
filter
capacitor
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3207832A
Other languages
English (en)
Other versions
JP2819876B2 (ja
Inventor
Hisashi Adachi
寿史 足立
Hiroaki Kosugi
裕昭 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3207832A priority Critical patent/JP2819876B2/ja
Priority to US07/932,877 priority patent/US5272452A/en
Publication of JPH0548454A publication Critical patent/JPH0548454A/ja
Application granted granted Critical
Publication of JP2819876B2 publication Critical patent/JP2819876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 ループフィルタの特性を低速用と高速用に切
換可能とし、高速用のループフィルタの応答特性を様々
に設定できる周波数シンセサイザを提供する。 【構成】 ループフィルタ４はラグリードフィルタ５と
スイッチ９とバイパス抵抗１０から構成される。位相比
較器３の出力はスイッチ９とバイパス抵抗１０を通して
コンデンサ８に接続する。ループフィルタ４はスイッチ
９が開いているとき低速用となり、スイッチ９が閉じて
いるときは高速用となる。スイッチ９が閉じているとき
のループ応答特性は、バイパス抵抗１０の抵抗値によっ
て決定される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ループフィルタの特性
を切換可能とした周波数シンセサイザに関するものであ
る。
【０００２】
【従来の技術】従来の周波数シンセサイザにおいては、
ループ帯域幅が広ければループの応答速度は早いが信号
の雑音は高く、逆にループ帯域幅が狭ければループの応
答速度は遅いが雑音は低い。そこで、早い応答速度と低
い位相雑音を両立させるために、低速用のループフィル
タと高速用のループフィルタを切り換えて使用すること
が行われている。
【０００３】以下に図面を参照しながら、上記した従来
の周波数シンセサイザの一例について説明する。
【０００４】（図６）は従来の周波数シンセサイザの構
成を示すものである。（図６）において、１は電圧制御
端子に加わる電圧によって出力周波数が変化する電圧制
御発振器、２は分周器、３は基準信号と分周器出力を入
力とする位相比較器、４はループフィルタである。電圧
制御発振器１の出力は２分岐されて一方は分周器２に入
力される。位相比較器３は基準信号と分周器２を入力と
し、ループフィルタ４に出力される。ループフィルタ４
はラグリードフィルタ６５とサブフィルタ７０とスイッ
チ６９から構成される。ラグリードフィルタ６５は抵抗
６６と第２の抵抗６７とコンデンサ６８で構成され、サ
ブフィルタ７０は抵抗７１とコンデンサ７２で構成され
る。抵抗６６の一端は位相比較器３の出力に接続され、
抵抗６６の他端は抵抗６７の一端に接続されると共に抵
抗７１の一端に接続されている。抵抗７１の他端はコン
デンサ７２を介して接地されると共に電圧制御発振器１
の電圧制御端子に接続されている。スイッチ６９は抵抗
６６の両端に接続されており、切換信号により開閉され
る。
【０００５】以上のように構成された従来の周波数シン
セサイザについて、以下その動作について説明する。
【０００６】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成してお
り、基準信号に位相同期した信号を出力する。スイッチ
６９が開かれているとき、ループの帯域幅は狭く、応答
速度は遅いが雑音は低く、低速用のループフィルタとな
る。逆にスイッチ６９が閉じているとき、抵抗６６の両
端が短絡され、ループ帯域幅は広く、応答速度は早いが
雑音は高く、高速用のループフィルタとなる。
【０００７】出力信号の周波数を切り換える場合、切換
を開始するときにスイッチ６９は閉じられ、ある程度引
き込んだ状態に達したときにスイッチ６９は開かれる。
定常状態においてはスイッチ６９は開いている。これに
より、切換の間はループの応答を早くし、定常状態では
雑音を低くすることができる。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、コンデンサ６８への充放電は抵抗６７を
通して行われるため、抵抗６７の抵抗値が大きいときは
充放電時間を十分に短くできず、ループの応答速度を十
分に早くすることができない。また、低速用のループフ
ィルタに対して、高速用のループフィルタは一意に決ま
ってしまうという問題点を有していた。
【０００９】本発明は上記問題点に鑑み、ループフィル
タの特性を低速用と高速用に切換可能とし、高速用のル
ープフィルタの応答特性を様々に設定できる周波数シン
セサイザを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の周波数シンセサイザは、電圧制御発振器
と、前記電圧制御発振器の出力を入力とする分周器と、
前記分周器の出力と基準信号を入力とする位相比較器
と、ループフィルタを備え、前記ループフィルタは少な
くともラグリードフィルタとスイッチとバイパス抵抗を
備え、前記ラグリードフィルタは第１の抵抗と第２の抵
抗とコンデンサで構成され、前記第１の抵抗の一端は前
記位相比較器の出力に接続し、前記第１の抵抗の他端は
前記第２の抵抗の一端に接続すると共に前記電圧制御発
振器の電圧制御端子に接続し、前記第２の抵抗の他端は
前記コンデンサを介して接地され、前記位相比較器の出
力は前記スイッチと前記バイパス抵抗を介して前記コン
デンサと前記第２の抵抗の間に接続し、前記スイッチは
切換信号によって回路を開閉するという構成を備えたも
のである。
【００１１】
【作用】本発明は上記した構成によって、スイッチの開
閉によりループの応答特性が変化する。スイッチが閉じ
ているとき、コンデンサは第１の抵抗及び第２の抵抗を
通して充電されるとともに、バイパス抵抗を通して充放
電される。よって、バイパス抵抗の抵抗値によって充電
経路の抵抗値が変わり、高速用のループフィルタの応答
特性を様々に選択することができる。
【００１２】
【実施例】以下本発明の第１の実施例の周波数シンセサ
イザについて、図面を参照しながら説明する。
【００１３】（図１）は本発明の第１の実施例における
周波数シンセサイザの構成図を示すものである。（図
１）において、１は電圧制御端子に加わる電圧によって
出力周波数が変化する電圧制御発振器、２は分周比が可
変の分周器、３は基準信号と分周器出力を入力とする位
相比較器、４はループフィルタである。
【００１４】電圧制御発振器１の出力は２分岐されて一
方は分周器２に入力される。位相比較器３は基準信号と
分周器２の出力を入力とし、ループフィルタ４に出力す
る。ループフィルタ４はラグリードフィルタ５とスイッ
チ９とバイパス抵抗１０から構成される。ラグリードフ
ィルタ５は抵抗６と抵抗７とコンデンサ８で構成され、
抵抗６の一端は位相比較器３の出力に接続され、抵抗６
の他端は電圧制御発振器１の電圧制御端子に接続される
と共に抵抗７の一端に接続され、抵抗７の他端はコンデ
ンサ８を介して接地される。スイッチ９の一端はバイパ
ス抵抗１０を介して抵抗７とコンデンサ８の間に接続さ
れ、他端は位相比較器３の出力に接続され、切換信号に
より開閉される。
【００１５】以上のように構成されたの第１の実施例に
おける周波数シンセサイザについて、以下その動作につ
いて説明する。
【００１６】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成し、基準
信号に位相同期した信号を出力する。スイッチ９が開か
れているとき、ループフィルタ４は通過帯域幅の狭いラ
グリードフィルタであり、ループの応答速度は遅いが雑
音は低い低速用のループフィルタとなっている。
【００１７】スイッチ９が閉じているとき、バイパス抵
抗１０が抵抗６および抵抗７と並列に接続された状態と
なる。コンデンサ８の充放電電流に比べてループフィル
タ４から電圧制御発振器１の電圧制御端子に流れる電流
は無視できる。よって、ループフィルタ４は、ラグリー
ドフィルタ５において抵抗６と抵抗７の抵抗値の比率は
同じで絶対値を縮小した場合と等価になり、縮小の割合
はバイパス抵抗１０の抵抗値によって決まる。このと
き、ループフィルタの帯域幅は広く、ループの応答速度
は早いが雑音は高く、高速用のループフィルタとなる。
【００１８】出力信号の周波数を切り換える場合、切換
を開始するときにスイッチ９を閉じ、ある程度引き込ん
だ状態に達したときにスイッチを９を開く。定常状態に
おいてはスイッチ９は開いておく。これにより、切換の
間はループの応答を早くし、定常状態では雑音を低くす
ることができる。また、切換の前後で電圧制御発振器１
の電圧制御端子に加わる電圧はほとんど変動しないた
め、周波数切換時の出力信号の周波数変動は小さい。
【００１９】以上のように本実施例によれば、スイッチ
９とバイパス抵抗１０を通して位相比較器３の出力をコ
ンデンサ８に接続している。よって、スイッチ９の開閉
によりループフィルタ４の特性を切り換えることがで
き、スイッチ９を閉じたときのループ応答特性はバイパ
ス抵抗１０の抵抗値によって選択することができる。
【００２０】以下本発明の第２の実施例における周波数
シンセサイザについて、図面を参照しながら説明する。
【００２１】（図２）は本発明の第２の実施例における
周波数シンセサイザの構成図を示すものである。（図
２）に示す構成は基本的には（図１）に示した第１の実
施例の構成と同じであるため、同一箇所には同一の符号
を付して説明を省略する。（図２）において、１は電圧
制御発振器、２は分周器、３は位相比較器、４はループ
フィルタである。
【００２２】電圧制御発振器１の出力は２分岐されて一
方は分周器２に入力される。位相比較器３は基準信号と
分周器２の出力を入力とし、ループフィルタ４に出力す
る。ループフィルタ４はラグリードフィルタ５とスイッ
チ９とバイパス抵抗１０から構成される。ラグリードフ
ィルタ５は抵抗６と抵抗７とコンデンサ８で構成され、
抵抗６の一端は位相比較器３の出力に接続され、抵抗６
の他端は電圧制御発振器１の電圧制御端子に接続される
と共に抵抗７の一端に接続され、抵抗７の他端はコンデ
ンサ８を介して接地される。抵抗６は抵抗１１及び抵抗
１２に分割され、分割点はコンデンサ１３を介して接地
される。スイッチ９の一端はバイパス抵抗１０を介して
抵抗７とコンデンサ８の間に接続され、他端は位相比較
器３の出力に接続され、切換信号により開閉される。
【００２３】以上のように構成されたの第２の実施例に
おける周波数シンセサイザについて、以下その動作につ
いて説明する。
【００２４】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成し、基準
信号に位相同期した信号を出力する。抵抗１１とコンデ
ンサ１３は低域通過フィルタを構成している。スイッチ
９が開かれているとき、ループフィルタ４は通過帯域幅
の狭いラグリードフィルタと低域通過フィルタが組合わ
さったフィルタであり、ループの応答速度は遅いが雑音
は低い低速用のループフィルタとなっている。
【００２５】スイッチ９が閉じているとき、バイパス抵
抗１０が抵抗６および抵抗７と並列に接続された状態と
なる。コンデンサ８の充放電電流に比べてループフィル
タ４から電圧制御発振器１の電圧制御端子に流れる電流
は無視できる。よって、ラグリードフィルタ５は抵抗６
と抵抗７の抵抗値の比率は同じで絶対値を縮小した場合
と等価になり、縮小の割合はバイパス抵抗１０の抵抗値
によって決まる。このとき、ループフィルタの帯域幅は
広く、ループの応答速度は早いが雑音は高く、高速用の
ループフィルタとなる。
【００２６】出力信号の周波数を切り換える場合、切換
を開始するときにスイッチ９を閉じ、ある程度引き込ん
だ状態に達したときにスイッチを９を開く。定常状態に
おいてはスイッチ９は開いておく。これにより、切換の
間はループの応答を早くし、定常状態では雑音を低くす
ることができる。また、抵抗１１とコンデンサ１３から
なる低域通過フィルタによって、出力信号に現われる基
準信号成分のもれ等が低減される。
【００２７】以上のように本実施例によれば、スイッチ
９とバイパス抵抗１０を通して位相比較器３の出力をコ
ンデンサ８に接続している。スイッチ９の開閉によりル
ープフィルタ４の特性を切り換えることができ、スイッ
チ９を閉じたときのループ応答特性はバイパス抵抗１０
の抵抗値によって選択することができる。
【００２８】以下本発明の第３の実施例における周波数
シンセサイザについて、図面を参照しながら説明する。
【００２９】（図３）は本発明の第３の実施例における
周波数シンセサイザの構成図を示すものである。（図
３）に示す構成は基本的には（図１）に示した第１の実
施例の構成と同じであるため、同一箇所には同一の符号
を付して説明を省略する。（図３）において、１は電圧
制御発振器、２は分周器、３は位相比較器、４はループ
フィルタである。
【００３０】ループフィルタ４はラグリードフィルタ１
５、スイッチ１９、バイパス抵抗２０、スイッチ２３か
ら構成される。ラグリードフィルタ１５は抵抗１６と抵
抗１７とコンデンサ１８で構成される。抵抗１６の一端
は位相比較器３の出力に接続され、抵抗１６の他端は電
圧制御発振器１の電圧制御端子に接続されると共に抵抗
１７の一端に接続され、抵抗１７の他端はコンデンサ１
８を介して接地される。抵抗１６は抵抗２１と抵抗２２
に分割され、スイッチ２３の一端は位相比較器３の出力
に接続され、他端は抵抗２１と抵抗２２の間に接続され
ている。スイッチ１９の一端は位相比較器３の出力に接
続され、他端はバイパス抵抗２０を介して抵抗１７とコ
ンデンサ１８の間に接続されている。スイッチ１９とス
イッチ２３は切換信号により開閉される。
【００３１】以上のように構成されたの第３の実施例に
おける周波数シンセサイザについて、以下その動作につ
いて説明する。
【００３２】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成し、基準
信号に位相同期した信号を出力する。まず、スイッチ１
９及びスイッチ２３が開かれているときは、ループフィ
ルタ４は通過帯域幅の狭いラグリードフィルタであり、
ループの応答速度は遅いが雑音は低い低速用のループフ
ィルタとなっている。
【００３３】次に、スイッチ１９及びスイッチ２３が閉
じているときの動作を説明する。スイッチ２３が閉じる
ことにより抵抗２１が短絡される。さらに、スイッチ１
９が閉じることによりバイパス抵抗２０が抵抗２２およ
び抵抗１７と並列に接続された状態となる。コンデンサ
１８の充放電電流に比べてループフィルタ４から電圧制
御発振器１の電圧制御端子に流れる電流は無視できる。
よって、ループフィルタ４はラグリードフィルタ１５に
おける抵抗１６と抵抗１７の比が抵抗２２と抵抗１７の
抵抗値の比となり、かつ、絶対値はバイパス抵抗２０の
抵抗値に応じて縮小された広帯域のラグリードフィルタ
と等価になる。このとき、ループ帯域幅は広く、応答速
度は早いが雑音は高く、高速用のループフィルタとな
る。
【００３４】出力信号の周波数を切り換える場合、切換
を開始するときにスイッチ１９及びスイッチ２３を閉
じ、ある程度引き込んだ状態に達したときにスイッチを
１９及びスイッチ２３を開く。定常状態においてはスイ
ッチ１９及びスイッチ２３は開いておく。これにより、
切換の間はループの応答を早くし、定常状態では雑音を
低くすることができる。また、切換の前後で電圧制御発
振器１の電圧制御端子に加わる電圧はほとんど変動しな
いため、周波数切換時の出力信号の周波数変動は小さ
い。
【００３５】以上のように本実施例によれば、抵抗１６
を抵抗２１と抵抗２２に分割し、スイッチ２３を介して
位相比較器３の出力を抵抗２２と抵抗２３の間に接続し
ている。それとともに、スイッチ１９とバイパス抵抗２
０を通して位相比較器３の出力をコンデンサ１８に接続
している。スイッチ１９及びスイッチ２３の開閉により
ループフィルタ４の特性を切り換えることができ、スイ
ッチ１９及びスイッチ２３を閉じたときのループ応答特
性は、抵抗２２と抵抗１７の抵抗値の比とバイパス抵抗
１０の抵抗値によって選択することができる。
【００３６】以下本発明の第４の実施例における周波数
シンセサイザについて、図面を参照しながら説明する。
【００３７】（図４）は本発明の第４の実施例における
周波数シンセサイザの構成図を示すものである。（図
４）に示す構成は（図３）に示した構成にフィルタを追
加したもので、基本的には（図３）と同じであるため、
同一箇所には同一の符号を付して説明を省略する。（図
４）において、１は電圧制御発振器、２は分周器、３は
位相比較器、４はループフィルタである。
【００３８】ループフィルタ４はラグリードフィルタ１
５、スイッチ１９、バイパス抵抗２０、スイッチ２３、
サブフィルタ３４から構成される。ラグリードフィルタ
１５は抵抗１６と抵抗１７とコンデンサ１８で構成され
る。サブフィルタ３４は抵抗３５、コンデンサ３６、抵
抗３７、コンデンサ３８からなり、抵抗３５の一端はラ
グリードフィルタ１５の出力に接続し、抵抗３５の他端
はコンデンサ３６を介して接地されるとともに抵抗３７
の一端に接続し、抵抗３７の他端はコンデンサ３８を介
して接地されると共に電圧制御発振器１の電圧制御端子
に接続する。
【００３９】以上のように構成された第４の実施例にお
ける周波数シンセサイザについて、以下その動作につい
て説明する。
【００４０】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成し、基準
信号に位相同期した信号を出力する。まず、スイッチ１
９及びスイッチ２３が開かれているときは、ループフィ
ルタ４は狭帯域のラグリードフィルタ１５に、低域通過
フィルタであるサブフィルタ３４が加わった構成であ
り、ループの帯域幅は狭く、応答速度は遅いが雑音は低
い低速用のループフィルタとなっている。また、サブフ
ィルタ３４によって基準信号の出力信号へのもれやスプ
リアス成分等も低減される。
【００４１】次に、スイッチ１９及びスイッチ２３が閉
じているときを説明する。スイッチ２３が閉じることに
より抵抗２１が短絡される。さらに、スイッチ１９が閉
じることによりバイパス抵抗２０が抵抗２２および抵抗
１７と並列に接続された状態となる。コンデンサ１８の
充放電電流に比べてサブフィルタ３４に流れる電流は十
分に小さい。よって、ループフィルタ４はラグリードフ
ィルタ１５における抵抗１６と抵抗１７の比が抵抗２２
と抵抗１７の抵抗値の比となり、かつ、絶対値はバイパ
ス抵抗２０の抵抗値に応じて縮小された広帯域のラグリ
ードフィルタに、低域通過フィルタであるサブフィルタ
３４が加わった構成と等価になる。このとき、ループ帯
域幅は広く、応答速度は早いが雑音は高く、高速用のル
ープフィルタとなる。また、このときにも、基準信号の
出力信号へのもれやスプリアス成分等もサブフィルタ３
４によって低減される。また、切換の前後で電圧制御発
振器１の電圧制御端子に加わる電圧はほとんど変動しな
いため、周波数切換時の出力信号の周波数変動は小さ
い。
【００４２】以上のように本実施例によれば、抵抗１６
を抵抗２１と抵抗２２に分割し、スイッチ２３を介して
位相比較器３の出力を抵抗２２と抵抗２３の間に接続し
ている。それとともに、スイッチ１９とバイパス抵抗２
０を通して位相比較器３の出力をコンデンサ１８に接続
している。スイッチ１９及びスイッチ２３の開閉により
ループフィルタ４の特性を切り換えることができ、スイ
ッチ１９及びスイッチ２３を閉じたときのループ応答特
性は、抵抗２２と抵抗２７の抵抗値の比とバイパス抵抗
１０の抵抗値によって選択することができる。また、サ
ブフィルタ３４によって、基準信号の出力信号へのもれ
やスプリアス成分を低減することができる。
【００４３】以下本発明の第５の実施例における周波数
シンセサイザについて、図面を参照しながら説明する。
【００４４】（図５）は本発明の第５の実施例における
周波数シンセサイザの構成図を示すものである。（図
５）に示す構成は基本的には（図１）に示した構成と同
じであるため同一箇所には同一の符号を付して説明を省
略する。（図５）において、１は電圧制御発振器、２は
分周器、３は位相比較器、４はループフィルタである。
【００４５】ループフィルタ４はラグリードフィルタ４
５、スイッチ４９、バイパス抵抗５０、スイッチ５６か
ら構成される。ラグリードフィルタ４５は抵抗４６と抵
抗４７とコンデンサ４８で構成される。抵抗４６の一端
は位相比較器３の出力に接続し、抵抗４６の他端は電圧
制御発振器１の電圧制御端子に接続すると共に抵抗４７
の一端に接続し、抵抗４７の他端はコンデンサ４８を介
して接地される。抵抗４６は抵抗５１と抵抗５２と抵抗
５３に分割され、抵抗５１と抵抗５２の間の分割点はコ
ンデンサ５４を介して接地され、抵抗５２と抵抗５３の
間の分割点はコンデンサ５５を介して接地される。スイ
ッチ５６は位相比較器３の出力を抵抗５２と抵抗５３の
間に接続する。スイッチ４９はバイパス抵抗５０を通し
て位相比較器３の出力を抵抗４７とコンデンサ４８の間
に接続する。スイッチ４９とスイッチ５６は切換信号に
より開閉される。
【００４６】以上のように構成されたの第５の実施例に
おける周波数シンセサイザについて、以下その動作につ
いて説明する。
【００４７】電圧制御発振器１、分周器２、位相比較器
３、ループフィルタ４は位相同期ループを構成し、基準
信号に位相同期した信号を出力する。まず、スイッチ４
９及びスイッチ５６が開かれているときは、抵抗５１、
コンデンサ５４、抵抗５２及びコンデンサ５５からなる
回路は低域通過フィルタとなり、基準信号のもれやスプ
リアス成分を低減する。ループフィルタ４は低域通過フ
ィルタと狭帯域のラグリードフィルタが組合わさったも
のとなり、ループの帯域幅は狭く、応答速度は遅いが雑
音は低い低速用のループフィルタとなっている。
【００４８】次に、スイッチ４９及びスイッチ５６が閉
じているときの動作を説明する。スイッチ５６が閉じる
ことにより抵抗５１及び抵抗５２が短絡される。さら
に、スイッチ４９が閉じることによりバイパス抵抗５０
が抵抗５３および抵抗４７と並列に接続された状態とな
る。コンデンサ４８の充放電電流に比べてループフィル
タ４から電圧制御発振器１の電圧制御端子に流れる電流
は無視できる。よって、ループフィルタ４はラグリード
フィルタ４５における抵抗４６と抵抗４７の比が抵抗５
３と抵抗４７の抵抗値の比となり、かつ、絶対値はバイ
パス抵抗５０の抵抗値に応じて縮小された広帯域のラグ
リードフィルタと等価になる。このとき、ループ帯域幅
は広く、応答速度は早いが雑音は高く、高速用のループ
フィルタとなる。
【００４９】出力信号の周波数を切り換える場合、切換
を開始するときにスイッチ４９及びスイッチ５６を閉
じ、ある程度引き込んだ状態に達したときにスイッチを
４９及びスイッチ５６を開く。定常状態においてはスイ
ッチ４９及びスイッチ５６は開いておく。これにより、
切換の間はループの応答を早くし、定常状態では雑音を
低くすることができる。また、切換の前後で電圧制御発
振器１の電圧制御端子に加わる電圧はほとんど変動しな
いため、周波数切換時の出力信号の周波数変動は小さ
い。
【００５０】以上のように本実施例によれば、抵抗４６
を抵抗５１と抵抗５２と抵抗５３に分割し、抵抗５１と
抵抗５２の間の分割点はコンデンサ５４を介して接地
し、抵抗５２と抵抗５３の間の分割点はコンデンサ５５
を介して接地し、位相比較器３の出力はスイッチ５６を
介して抵抗５２と抵抗５３の間の分割点に接続してい
る。それとともに、スイッチ４９とバイパス抵抗５０を
通して位相比較器３の出力をコンデンサ４８に接続して
いる。スイッチ４９及びスイッチ５６の開閉によりルー
プフィルタ４の特性を切り換えることができ、スイッチ
４９及びスイッチ５６を閉じたときのループ応答特性
は、抵抗５３と抵抗４７の抵抗値の比とバイパス抵抗５
０の抵抗値によって決定することができる。
【００５１】なお、第２の実施例では抵抗６を２分割し
ているが、三つ以上の任意の数に分割し、各分割点がそ
れぞれコンデンサを介して接地される構成でもよい。
【００５２】また、第４の実施例においては、サブフィ
ルタ３４は抵抗とコンデンサからなる２段の低域通過フ
ィルタを用いているが、１段以上の任意の段数でよい。
【００５３】さらにまた、第５の実施例では抵抗４６を
３分割しているが、２分割以上の任意の分割数でよく、
スイッチ５６の一端は各分割点のいずれに接続してもか
まわない。
【００５４】
【発明の効果】以上のように本発明は、周波数シンセサ
イザにおいて、ループフィルタとしてラグリードフィル
タを用い、位相比較器の出力とラグリードフィルタを構
成するコンデンサとをスイッチとバイパス抵抗を通して
接続することにより、スイッチの開閉でループフィルタ
の特性を切り換えることができる。スイッチが閉じてい
るときの特性はバイパス抵抗の値によって選択すること
ができ、その実用的価値はきわめて大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施例における周波数シンセサ
イザの構成図である。
【図２】本発明の第２の実施例における周波数シンセサ
イザの構成図である。
【図３】本発明の第３の実施例における周波数シンセサ
イザの構成図である。
【図４】本発明の第４の実施例における周波数シンセサ
イザの構成図である。
【図５】本発明の第５の実施例における周波数シンセサ
イザの構成図である。
【図６】従来の周波数シンセサイザの構成図である。
【符号の説明】
１ 電圧制御発振器 ２ 分周器 ３ 位相比較器 ４ ループフィルタ ５，１５，４５，６５ ラグリードフィルタ ６，７，１１，１２，１６，１７，２１，２２，３５，
３７，４６，４７，５１，５２，５３，６６，６７，７
１ 抵抗 ８，１３，１８，３６，３８，４８，５４，５５，６
８，７２ コンデンサ９，１９，２３，４９，５６，６
９ スイッチ １０，２０，５０ バイパス抵抗 ３４，７０ サブフィルタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器と、前記電圧制御発振器
    の出力を入力とする分周器と、前記分周器の出力と基準
    信号を入力とする位相比較器と、ループフィルタを備
    え、前記ループフィルタは少なくともラグリードフィル
    タとスイッチとバイパス抵抗を備え、前記ラグリードフ
    ィルタは第１の抵抗と第２の抵抗とコンデンサで構成さ
    れ、前記位相比較器の出力は複数の分岐出力に分岐さ
    れ、前記第１の抵抗の一端は前記位相比較器の第１の分
    岐出力に接続し、前記第１の抵抗の他端は前記第２の抵
    抗の一端に接続すると共に前記電圧制御発振器の電圧制
    御端子に接続し、前記第２の抵抗の他端は前記コンデン
    サを介して接地され、前記位相比較器の第２の分岐出力
    は前記スイッチと前記バイパス抵抗を介して前記コンデ
    ンサおよび前記第２の抵抗に接続され、前記スイッチは
    切換信号によって開閉されることを特徴とする周波数シ
    ンセサイザ。
  2. 【請求項２】 第１の抵抗は直列に接続された二つ以上
    の抵抗に分割され、各分割点はそれぞれコンデンサを介
    して接地されることを特徴とする請求項１記載の周波数
    シンセサイザ。
  3. 【請求項３】 第１の抵抗は直列に接続された二つ以上
    の抵抗に分割され、第２のスイッチは位相比較器の第３
    の分岐出力および前記第１の抵抗の分割点の一つに接続
    されることを特徴とする請求項１記載の周波数シンセサ
    イザ。
  4. 【請求項４】 第１の抵抗は直列に接続された二つ以上
    の抵抗に分割され、各分割点はそれぞれコンデンサを介
    して接地され、位相比較器の第３の分岐出力は第２のス
    イッチを介して前記分割点の一つに接続されることを特
    徴とする請求項１または請求項２または請求項３記載の
    周波数シンセサイザ。
JP3207832A 1991-08-20 1991-08-20 周波数シンセサイザ Expired - Fee Related JP2819876B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3207832A JP2819876B2 (ja) 1991-08-20 1991-08-20 周波数シンセサイザ
US07/932,877 US5272452A (en) 1991-08-20 1992-08-20 PLL frequency synthesizer with variable bandwidth loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207832A JP2819876B2 (ja) 1991-08-20 1991-08-20 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JPH0548454A true JPH0548454A (ja) 1993-02-26
JP2819876B2 JP2819876B2 (ja) 1998-11-05

Family

ID=16546259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207832A Expired - Fee Related JP2819876B2 (ja) 1991-08-20 1991-08-20 周波数シンセサイザ

Country Status (2)

Country Link
US (1) US5272452A (ja)
JP (1) JP2819876B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202871A (ja) * 1993-12-28 1995-08-04 Nec Corp 位相同期回路
JP2004072757A (ja) * 2002-07-31 2004-03-04 Northrop Grumman Space & Mission Systems Corp 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448763A (en) * 1993-11-09 1995-09-05 Motorola Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
DE69533913T2 (de) * 1994-05-26 2005-05-25 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynthesizer
US5541961A (en) * 1994-08-15 1996-07-30 At&T Corp. Digitally controlled high resolution hybrid phase synthesizer
US5528199A (en) * 1994-12-30 1996-06-18 At&T Corp. Closed-loop frequency control of an oscillator circuit
US5504459A (en) * 1995-03-20 1996-04-02 International Business Machines Corporation Filter network for phase-locked loop circuit
US5568096A (en) * 1995-04-19 1996-10-22 Telefonaktiebolaget Lm Ericsson Apparatus and method for using negative FM feedback in high quality oscillator devices
US5739874A (en) * 1995-06-06 1998-04-14 Thomson Consumer Electronics, Inc. Tuning system for a digital satellite receiver with fine tuning provisions
JP3444727B2 (ja) * 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
EP0782271B1 (en) * 1995-12-28 2002-03-13 Thomson Consumer Electronics, Inc. Phase locked loop with controllable response time
JPH10233816A (ja) * 1997-02-21 1998-09-02 Sharp Corp デジタル衛星受信機
US6630860B1 (en) * 2000-09-20 2003-10-07 Applied Micro Circuits Corporation Programmable phase locked-loop filter architecture for a range selectable bandwidth
KR20030000223A (ko) * 2001-06-22 2003-01-06 엘지전자 주식회사 피엘엘의 고속동기회로
JP2006505170A (ja) * 2002-10-30 2006-02-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アンプバイアス回路、アンプバイアス方法、およびアンプバイアス回路を有する集積回路
US6980060B2 (en) * 2003-10-23 2005-12-27 International Business Machines Corporation Adaptive method and apparatus to control loop bandwidth of a phase lock loop
US7319731B2 (en) * 2004-02-05 2008-01-15 Broadcom Corporation High precision continuous time gmC BPF tuning
US7227484B2 (en) * 2005-06-29 2007-06-05 Nxp, B.V. Startup apparatus and technique for a wireless system that uses time domain isolation
US7436228B1 (en) * 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US7464346B2 (en) * 2006-06-20 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing phase-lock loop circuits
KR100798768B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 최적화된 저역통과여파기를 갖는 ｐｌｌ회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909735A (en) * 1974-04-04 1975-09-30 Ncr Co Slow switch for bandwidth change in phase-locked loop
US4077015A (en) * 1976-01-06 1978-02-28 Motorola, Inc. Dual bandwidth loop filter with sweep generator
JPS61134126A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 位相同期型周波数シンセサイザ
JPS6239342A (ja) * 1985-08-13 1987-02-20 Nissan Shatai Co Ltd 自動車用シ−トベルトの取付け構造
JPS62139138A (ja) * 1985-12-12 1987-06-22 Canon Inc 光学系駆動装置
CA1282465C (en) * 1986-02-27 1991-04-02 Hitachi, Ltd. Phase-locked loop
JPS62216528A (ja) * 1986-03-18 1987-09-24 Fujitsu Ltd 位相同期ル−プ回路
US4752749A (en) * 1986-12-22 1988-06-21 Rockwell International Corporation Fast response tuner
JPH025622A (ja) * 1988-06-23 1990-01-10 Nippon Denso Co Ltd Ｐｌｌ周波数シンセサイザ
JPH02177725A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd Ｐｌｌシンセサイザ回路
JP2748676B2 (ja) * 1990-09-19 1998-05-13 日本電気株式会社 Ｐｌｌ回路
US5146187A (en) * 1991-07-01 1992-09-08 Ericsson Ge Mobile Communications Inc. Synthesizer loop filter for scanning receivers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202871A (ja) * 1993-12-28 1995-08-04 Nec Corp 位相同期回路
JP2004072757A (ja) * 2002-07-31 2004-03-04 Northrop Grumman Space & Mission Systems Corp 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ
JP4543366B2 (ja) * 2002-07-31 2010-09-15 ノースロップ グラマン システムズ コーポレイション 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ

Also Published As

Publication number Publication date
JP2819876B2 (ja) 1998-11-05
US5272452A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
JP2819876B2 (ja) 周波数シンセサイザ
US5173665A (en) Pll frequency synthesizer capable of changing an output frequency at a high speed
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
US4980653A (en) Phase locked loop
JP2748676B2 (ja) Ｐｌｌ回路
US6549599B2 (en) Stable phase locked loop having separated pole
US5332978A (en) Frequency synthesizer
JP2798142B2 (ja) 周波数シンセサイザ
JPH05304471A (ja) 走査レシーバ用改良型シンセサイザループフィルタ
US4115745A (en) Phase lock speed-up circuit
JP2778421B2 (ja) チャージポンプ型位相同期ループ
US5247265A (en) PLL frequency synthesizer capable of changing an output frequency at a high speed
US4972446A (en) Voltage controlled oscillator using dual modulus divider
FI97093B (fi) Nopeasti asettuva vaihelukko
JP3196409B2 (ja) Ｐｌｌ回路
JP2005236431A (ja) 周波数シンセサイザー
JPH05259902A (ja) Ｐｌｌ回路
JPH0267822A (ja) 周波数シンセサイザ
JPS62232221A (ja) Ｐｌｌシンセサイザ回路
JPH0488721A (ja) 周波数シンセサイザ
RU2267860C2 (ru) Синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки
DE3006632C2 (ja)
JP3254334B2 (ja) 周波数シンセサイザ
JPH0856159A (ja) 周波数シンセサイザにおけるループフィルタ切替方式
JPS62286319A (ja) 位相同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees