JP2748676B2 - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路

Info

Publication number
JP2748676B2
JP2748676B2 JP2249102A JP24910290A JP2748676B2 JP 2748676 B2 JP2748676 B2 JP 2748676B2 JP 2249102 A JP2249102 A JP 2249102A JP 24910290 A JP24910290 A JP 24910290A JP 2748676 B2 JP2748676 B2 JP 2748676B2
Authority
JP
Japan
Prior art keywords
loop filter
frequency
output
charge pump
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2249102A
Other languages
English (en)
Other versions
JPH04127719A (ja
Inventor
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2249102A priority Critical patent/JP2748676B2/ja
Priority to EP91115823A priority patent/EP0476605B1/en
Priority to DE69118469T priority patent/DE69118469T2/de
Priority to AU84579/91A priority patent/AU644559B2/en
Priority to CA002051725A priority patent/CA2051725C/en
Priority to US07/762,903 priority patent/US5170130A/en
Publication of JPH04127719A publication Critical patent/JPH04127719A/ja
Application granted granted Critical
Publication of JP2748676B2 publication Critical patent/JP2748676B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPLL回路に関し、特にディジタル無線通信装
置のチャネル指定用に用いられて周波数の引込みを高速
に行う必要があるPLL回路に関する。
〔従来の技術〕
近年、TDMA方式を用いたディジタル移動無線電話機の
実用化が検討されている。これらの方式では、信号をバ
ースト状に送受信し、しかもバースト毎に高速に周波数
ホッピングする機能が要求される。この要求を実現する
ためには、高速に通話チャネルを切替えねばならず、し
たがって周波数引込み時間の極めて短いPLL回路が必要
とされる。
第３図は従来のPLL回路の一例を示すブロック回路図
である。VCO（電圧制御発振器）５の出力信号13は、分
周器６でＮ分周される。この分周された信号８と、基準
信号発生器１の基準信号７との位相差の位相比較器２で
検出する。その位相差検出信号9,10でチャージポンプ回
路３を駆動し、その出力信号11でラグリード型のループ
フィルタ４で平滑化した後、VCO5に制御信号12として印
加する。チャージポンプ回路３は複数個の抵抗14〜18
と、２個のトランジスタ19,20で構成される。また、ル
ープフィルタ４は２個の抵抗21,22とコンデンサ23とで
構成される。
これにより、位相制御ループが形成され、VCO5の出力
周波数が基準信号７の周波数のＮ倍になるように自動的
に調整される。
このPLL回路において、周波数引込み時間を短縮する
対策として、ループフィルタ４のカットオフ周波数を高
くすることが考えられており、これによりループの応答
速度が高まり、周波数引込み時間が短くされる。ところ
が、ループフィルタのカットオフ周波数が高いとループ
の安定度が悪くなり、しかも雑音帯域の増大により、ス
ペクトルの純度が劣化する。
このように、ループフィルタのカットオフ周波数を高
めれば、周波数引込み速度は改善されるが、周波数引込
み後の定常状態における性能が劣化する。
このような問題を解決するために、ループフィルタの
カットオフ周波数を変化させる対策が用いられている。
第４図はその一例の回路図である。この例は、コンデ
ンサ23と並列にアナログスイッチ26とコンデンサ46の直
列回路を接続し、このアナログスイッチ26を切替制御端
子34に印加される信号によってオン，オフさせる構成で
ある。すなわち、周波数引込み段階ではアナログスイッ
チ26をオフにし、ラグリードフィルタを構成するコンデ
ンサの容量をコンデンサ23単独とし、その容量を小さく
して、カットオフ周波数を上げる。また、定常状態にお
いてはアナログスイッチ26をオンさせて、コンデンサの
容量をコンデンサ23と46の和とし、容量を大きくしてカ
ットオフ周波数を下げている。
また、他の対策として第５図に示す回路図がある。こ
の例はラグリードフィルタ４の抵抗値を切替える対策で
あり、抵抗21と直列に抵抗47を付設し、これをアナログ
スイッチ26により短絡し得るように構成している。この
構成では、アナログスイッチ26をオン，オフすることで
ラグリードフィルタに直列に接続された抵抗値が変化さ
れ、これによりラグリードフィルタのカットオフ周波数
が変化される。
〔発明が解決しようとする課題〕
しかしながら、前記した各対策では、それぞれ次のよ
うな問題が生じている。
第４図の対策では、前記したような従来の矛盾は解決
できるが、アナログスイッチ26をオフからオンにする時
にコンデンサ23とコンデンサ46にチャージされた電圧が
異なると、ループフィルタの出力12の電位が不連続に変
化するため、VCO5の出力周波数が全く予期せぬ値に飛ん
でしまうという問題が生じる。
また、第５図の対策では、第４図の対策で生じたよう
な周波数飛びの不具合は防止できる。しかしながら、ラ
グリードフィルタの場合は、抵抗22の値が抵抗21の値に
比べて無視できない程大きくなると、カットオフ周波数
とダンピングファクタを独立に設定することが困難にな
るので、設計の自由度が大きく制約されるという問題が
生じる。
そこで、第４図や第５図のようなラグリードフィルタ
の部品定数を切替えるという対策ではなく、フィルタそ
のものを切替えることが考えられる。例えば、周波数引
込み状態ではノイズが多いが、カットオフ周波数やダン
ピングファクタの設計が自由にでき、高速化が容易なア
クティブフィルタを用い、周波数引込み後はノイズの少
ないラグリードフィルタで安定化する方法が理想的であ
る。しかしながら、この方法においても、第４図の回路
と同様にフィルタの切替え時の出力電位の不連続が生じ
ることは避けられない。
本発明の目的は、フィルタ切替えに伴う従来の方法の
問題点であるフィルタ出力量の不連続が全くない方法を
提供するものである。
〔課題を解決するための手段〕
本発明のPLL回路は、VCOの分周出力と基準信号との位
相差を検出する位相比較器の検出信号により駆動される
チャージポンプ回路の出力を平滑化するための第１のル
ープフィルタを備えたPLL回路に、チャージポンプ回路
の出力を平滑化する第２のループフィルタを設け、周波
数の引込み時には第２のループフィルタの出力を第１の
ループフィルタの電圧保持手段に接続し、周波数の引込
みが完了したときには第２のループフィルタを第１のル
ープフィルタから切り離すように構成している。
また、位相比較器の出力で駆動される第２のチャージ
ポンプ回路と、この第２のチャージポンプ回路の出力を
平滑化する第２のループフィルタを設け、周波数の引込
み時には第２のループフィルタの出力を第１ループフィ
ルタの電圧保持手段に接続し、周波数の引込みが完了し
たときには第２のループフィルタを第１のループフィル
タから切り離すように構成してもよい。
〔作用〕
本発明によれば、周波数の引込み時には、第２のルー
プフィルタを第１のループフィルタの電圧保持手段とし
てのコンデンサに接続してその充放電時間を短縮させる
ことで、周波数引込みの高速化が実現される。また、周
波引込み後は、第２のループフィルタを第１のループフ
ィルタから切り離すことで、コンデンサを本来の時間で
充放電させ、ノイズを低減して周波数の安定化を図る。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例のブロック回路図であ
り、第３図のPLL回路と同一部分には同一符号を付して
ある。
この実施例では、第３図の構成において、チャージポ
ンプ回路３の出力端と、ラグリード型のループフィル
タ、すなわち第１のループフィルタ４のコンデンサ23の
上端との間に、アナログスイッチ24,26を介して第２の
ループフィルタ25が接続されている。この第２のループ
フィルタ25は、抵抗27,28,コンデンサ29および演算増幅
器30で構成されるアクティブフィルタと、抵抗31,32お
よび演算増幅器30で構成される反転増幅器とで構成され
る。また、アナログスイッチ24,26はそれぞれ切替制御
端子34に接続され、この切替制御端子34に入力される信
号によってオン，オフ制御される。
この構成によれば、周波数引込み状態においてはアナ
ログスイッチ24と26を閉じ、第２のループフィルタ25を
通してコンデンサ23に通電することで、コンデンサ23は
通常の充放電電流に第２ループフィルタ25からの充放電
電流が加えられて急速充放電し、これによって周波数引
込み時間を短縮している。一方、周波数引込み完了後は
アナログスイッチ24,26をオフにし、コンデンサ23への
通電を停止することで、コンデンサ23は通常の状態で動
作され、ラグリードフィルタ４で周波数の安定化を行
う。
また、この構成によれば、ラグリードフィルタ４のコ
ンデンサ23には常にVCO5の制御電圧が連続して通電され
るため、第２ループフィルタ25の接続の切替えによる出
力電位の不連続、ひいては周波数の飛びが生じることは
ない。
第２図は本発明の第２実施例のブロック回路図であ
る。この実施例では第１図の回路のアナログスイッチ24
の代わりに第２のチャージポンプ回路35を用いている。
この第２のチャージポンプ回路35はチャージポンプ回路
３と同様の構成をしており、複数個の抵抗36〜40と、２
個のトランジスタ41,42で構成される。そして、この第
２のチャージポンプ回路35は、NANDゲート43,NORゲート
44,インバータ45を通して位相比較器２の出力と切替制
御端子34の切替信号とで駆動されており、この結果チャ
ージポンプ回路３とは相補的な動作をする。したがっ
て、この場合は第１図の抵抗31,32及び演算増幅器33で
構成される反転増幅器が不要になる。
この構成によれば、インバータ45,NANDゲート43,NOR
ゲート44の作用により、切替制御端子34がLOWレベルと
なると、第２のチャージポンプ回路35のトランジスタ4
1,42が共にオフになるので、第１図のアナログスイッチ
24を用いる場合と全く等価な動作が可能となる。これに
より、この実施例においても、ラグリードフィルタ４の
コンデンサ23の充放電を制御し、周波数の引込み時間の
短縮と、周波数の安定化を行うことができる。
〔発明の効果〕
以上説明したように本発明は、第２のループフィルタ
を用い、これをスイッチ手段や第２のチャージポンプ回
路によってオン，オフ制御することで、ラグリードフィ
ルタのコンデンサの充放電を制御することができ、これ
により周波数引き込み状態では高速な周波数の引き込み
を可能とし、周波数引き込み後はノイズの少ない状態で
周波数の安定化を図ることができ、さらにフィルタの切
り替えに伴うフィルタ出力電位の不連続を解消して周波
数の安定保持を図ることができる効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例のブロック回路図、第２図
は本発明の第２実施例のブロック回路図、第３図は従来
のPLL回路のブロック回路図、第４図および第５図はそ
れぞれ従来の異なる対策を施した一部の回路図である。 １……基準信号発生器、２……位相比較器、３……チャ
ージポンプ回路、４……ループフィルタ、５……電圧制
御発振器（VCO）、６……分周器、７……基準信号、８
……分周器出力信号、9,10……チャージポンプ駆動信
号、11……チャージポンプ出力信号、12……VCO制御信
号、13……VCO出力信号、14〜18……抵抗、19,20……ト
ランジスタ、21,22……抵抗、23……コンデンサ、24…
…アナログスイッチ、25……第２のループフィルタ、26
……アナログスイッチ、27,28……抵抗、29……コンデ
ンサ、30……演算増幅器、31,32……抵抗、33……演算
増幅器、34……切替制御端子、35……第２のチャージポ
ンプ回路、36〜40……抵抗、41,42……トランジスタ、4
3……NANDゲート、44……NORゲート、45……インバー
タ、46……コンデンサ、47……抵抗。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】電圧制御発振器と、この電圧制御発振器の
    出力信号を分周する分周器と、この分周器の出力信号の
    位相を基準信号の位相と比較してその位相差を検出する
    位相比較器と、この位相比較器の出力信号で駆動される
    チャージポンプ回路と、このチャージポンプ回路の出力
    を平滑化するための第１のループフィルタとを備え、こ
    の第１のループフィルタに保持される電圧によって前記
    電圧制御発振器の周波数を制御するPLL回路において、
    前記チャージポンプ回路の出力を平滑化する第２のルー
    プフィルタを設け、周波数の引込み時には第２のループ
    フィルタの出力を前記第１のループフィルタの電圧保持
    手段に接続し、周波数の引込みが完了したときには第２
    のループフィルタを第１のループフィルタから切り離す
    ように構成したことを特徴とするPLL回路。
  2. 【請求項２】電圧制御発振器と、この電圧制御発振器の
    出力信号を分周する分周器と、この分周器の出力信号の
    位相を基準信号の位相と比較してその位相差を検出する
    位相比較器と、この位相比較器の出力信号で駆動される
    第１のチャージポンプ回路と、この第１のチャージポン
    プ回路の出力を平滑化するための第１のループフィルタ
    とを備え、この第１のループフィルタに保持される電圧
    によって前記電圧制御発振器の周波数を制御するPLL回
    路において、前記位相比較器の出力で駆動される第２の
    チャージポンプ回路と、この第２のチャージポンプ回路
    の出力を平滑化する第２のループフィルタを設け、周波
    数の引込み時には第２のループフィルタの出力を前記第
    １のループフィルタの電圧保持手段に接続し、周波数の
    引込みが完了したときには第２のループフィルタを第１
    のループフィルタから切り離すように構成したことを特
    徴とするPLL回路。
JP2249102A 1990-09-19 1990-09-19 Ｐｌｌ回路 Expired - Fee Related JP2748676B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2249102A JP2748676B2 (ja) 1990-09-19 1990-09-19 Ｐｌｌ回路
EP91115823A EP0476605B1 (en) 1990-09-19 1991-09-18 Phase lock loop circuit comprising a subsidiary loop filter
DE69118469T DE69118469T2 (de) 1990-09-19 1991-09-18 Phasenregelschleife-Schaltung mit einem zusätzlichen Schleifenfilter
AU84579/91A AU644559B2 (en) 1990-09-19 1991-09-18 Phase lock loop circuit comprising a subsidiary loop filter
CA002051725A CA2051725C (en) 1990-09-19 1991-09-18 Phase lock loop circuit comprising a subsidiary loop filter
US07/762,903 US5170130A (en) 1990-09-19 1991-09-19 Phase lock loop circuit with a subsidiary loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2249102A JP2748676B2 (ja) 1990-09-19 1990-09-19 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
JPH04127719A JPH04127719A (ja) 1992-04-28
JP2748676B2 true JP2748676B2 (ja) 1998-05-13

Family

ID=17187989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2249102A Expired - Fee Related JP2748676B2 (ja) 1990-09-19 1990-09-19 Ｐｌｌ回路

Country Status (6)

Country Link
US (1) US5170130A (ja)
EP (1) EP0476605B1 (ja)
JP (1) JP2748676B2 (ja)
AU (1) AU644559B2 (ja)
CA (1) CA2051725C (ja)
DE (1) DE69118469T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819876B2 (ja) * 1991-08-20 1998-11-05 松下電器産業株式会社 周波数シンセサイザ
JPH06112817A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd Ｐｌｌ 周波数シンセサイザ回路
JP3001735B2 (ja) * 1992-11-10 2000-01-24 三菱電機株式会社 位相同期ループ周波数シンセサイザ
JP2933472B2 (ja) * 1993-10-04 1999-08-16 日本電気アイシーマイコンシステム株式会社 位相同期回路
US5440515A (en) * 1994-03-08 1995-08-08 Motorola Inc. Delay locked loop for detecting the phase difference of two signals having different frequencies
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
JP3795098B2 (ja) * 1994-05-09 2006-07-12 シリコン システムズ インコーポレーテッド 位相検出器型フェーズ・ロック・ループ
US5546053A (en) * 1994-07-27 1996-08-13 Texas Instruments Incorporated Phase locked loop having booster circuit for rapid lockup
US5568096A (en) * 1995-04-19 1996-10-22 Telefonaktiebolaget Lm Ericsson Apparatus and method for using negative FM feedback in high quality oscillator devices
JP3388071B2 (ja) * 1995-09-20 2003-03-17 富士通株式会社 位相同期回路、および位相同期回路を含む半導体装置
JP2836555B2 (ja) 1995-12-15 1998-12-14 日本電気株式会社 Ｐｌｌ回路
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
US5675291A (en) * 1996-02-16 1997-10-07 National Semiconductor Corporation Phase-lock loop with reduced acquistion time
DE19611219A1 (de) * 1996-03-21 1997-09-25 Fraunhofer Ges Forschung Phasenregelschleife mit umschaltbarer Schleifenbandbreite
US5724008A (en) * 1996-05-02 1998-03-03 International Business Machines Corporation Phase-locked loop with charge distribution
JP3119205B2 (ja) * 1997-07-18 2000-12-18 日本電気株式会社 Ｐｌｌ回路
US5959478A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. Phase-locked loop having improved locking times and a method of operation therefore
US6546059B1 (en) * 1999-12-28 2003-04-08 Intel Corporation Adaptive integrated PLL loop filter
US6377091B1 (en) * 2000-02-04 2002-04-23 Cadence Design Systems, Inc. Mechanism for maintaining relatively constant gain in a multi-component apparatus
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
US6844763B1 (en) * 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof
US7872535B2 (en) * 2006-12-06 2011-01-18 Broadcom Corporation Phase locked loop with capacitive loop filter
US7812677B2 (en) * 2007-11-30 2010-10-12 Itt Manufacturing Enterprises, Inc. Synthesizer characterization in real time
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프
CN102131063A (zh) * 2011-01-16 2011-07-20 合肥润东通讯科技有限公司 与数字电视调谐芯片配合工作的有源环路低通滤波器
US10401409B2 (en) * 2016-04-22 2019-09-03 Infineon Technologies Austria Ag Capacitance determination circuit and method for determining a capacitance
JP6858064B2 (ja) * 2016-04-25 2021-04-14 株式会社日立国際電気 Ｐｌｌ回路、受信装置および無線通信装置
DE102018204971B3 (de) 2018-04-03 2019-10-02 Volkswagen Aktiengesellschaft Batteriesystem für ein Kraftfahrzeug und Kraftfahrzeug
CN112671397B (zh) * 2021-01-13 2023-06-09 河南科技大学 辅助锁相环加速充电的开关控制逻辑电路及锁相环电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007429A (en) * 1976-01-19 1977-02-08 Gte International Incorporated Phase-locked loop having a switched lowpass filter
DE3142612A1 (de) * 1981-10-28 1983-05-11 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung mit einem umschaltbaren glaettungsglied
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
US4559505A (en) * 1983-01-04 1985-12-17 Motorola, Inc. Frequency synthesizer with improved priority channel switching
US4745371A (en) * 1985-08-02 1988-05-17 Libera Developments Limited Phase-locked digital synthesizer
US4752749A (en) * 1986-12-22 1988-06-21 Rockwell International Corporation Fast response tuner
JPH0546357Y2 (ja) * 1988-08-12 1993-12-03
US4937536A (en) * 1988-08-19 1990-06-26 Hughes Aircraft Company Fast settling phase lock loop
JPH02100519A (ja) * 1988-10-07 1990-04-12 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ
JPH02177725A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd Ｐｌｌシンセサイザ回路

Also Published As

Publication number Publication date
EP0476605A2 (en) 1992-03-25
CA2051725C (en) 1995-12-19
AU8457991A (en) 1992-03-26
JPH04127719A (ja) 1992-04-28
CA2051725A1 (en) 1992-03-20
EP0476605B1 (en) 1996-04-03
EP0476605A3 (en) 1993-01-13
AU644559B2 (en) 1993-12-09
US5170130A (en) 1992-12-08
DE69118469T2 (de) 1996-11-28
DE69118469D1 (de) 1996-05-09

Similar Documents

Publication Publication Date Title
JP2748676B2 (ja) Ｐｌｌ回路
US5534823A (en) Phase locked loop (PLL) circuit having variable loop filter for shortened locking time
EP0560525B1 (en) Frequency synthesizer
EP1387495B1 (en) Low noise switched low pass filter with benign transients
WO1993005578A1 (en) Frequency synthesizer
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
CA2139904C (en) Pll synthesizer and method of controlling the same
JPH0548454A (ja) 周波数シンセサイザ
JPH0327125B2 (ja)
US4559505A (en) Frequency synthesizer with improved priority channel switching
JPH11163636A (ja) 出力段、チャージポンプ、復調器及び無線電話デバイス
JP3196409B2 (ja) Ｐｌｌ回路
JP2005236431A (ja) 周波数シンセサイザー
JP2885662B2 (ja) Ｐｌｌ回路
JP4653000B2 (ja) プリスケーラ及びバッファ
JP2006067565A (ja) Ｐｌｌ特性切り換え方法およびｐｌｌ回路
JP2004266594A (ja) 高速ｐｌｌ周波数シンセサイザー
JPH0793577B2 (ja) 周波数シンセサイザ
JP2844596B2 (ja) Ｐｌｌ回路
JPH02100519A (ja) 周波数シンセサイザ
JP2524118B2 (ja) 電子同調チユ−ナ用制御回路
JP4082207B2 (ja) 周波数シンセサイザ
JPH082020B2 (ja) 周波数シンセサイザ
JPH05206851A (ja) 周波数シンセサイザ
JPH0786933A (ja) Ｐｌｌシンセサイザ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees