JPH0793577B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0793577B2 JPH0793577B2 JP63218585A JP21858588A JPH0793577B2 JP H0793577 B2 JPH0793577 B2 JP H0793577B2 JP 63218585 A JP63218585 A JP 63218585A JP 21858588 A JP21858588 A JP 21858588A JP H0793577 B2 JPH0793577 B2 JP H0793577B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- loop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、位相同期ループを用い、例えばマルチチャ
ンネルアクセス方式の装置等、高速な周波数切り換えを
要求されるところに用いられる周波数シンセサイザに関
するものである。
ンネルアクセス方式の装置等、高速な周波数切り換えを
要求されるところに用いられる周波数シンセサイザに関
するものである。
［従来の技術］ 近年、多数の通話要求を支障なく満たし、しかも周波数
使用効率を高めるため、多チャンネルによって回線を構
成し、この回線を多数の使用者に割り当て、使用者はそ
の内の空いているチャンネルを使用して通信を行うマル
チチャンネルアクセスと称する方式が用いられている。
このためには多数の周波数を切り換えによって発生させ
る必要があり、このために周波数シンセサイザが用いら
れている。
使用効率を高めるため、多チャンネルによって回線を構
成し、この回線を多数の使用者に割り当て、使用者はそ
の内の空いているチャンネルを使用して通信を行うマル
チチャンネルアクセスと称する方式が用いられている。
このためには多数の周波数を切り換えによって発生させ
る必要があり、このために周波数シンセサイザが用いら
れている。
第７図は従来の周波数シンセサイザの構成を示すブロッ
ク図であり、基準信号と可変分周回路の出力信号の位相
を比較する位相比較回路１、可変分周回路２、ループフ
ィルタ３、入力電圧によって出力信号の周波数が制御さ
れる電圧制御発振器（以下VCOと称する）４、出力信号
の周波数の設定を行う設定回路７から構成される。ルー
プフィルタ３はリードラグ形の回路が用いられ、また各
回路は位相同期ループ（PLL）を形成し、定常状態にお
いてVCOの出力位相は基準信号の位相に同期するように
なっている。
ク図であり、基準信号と可変分周回路の出力信号の位相
を比較する位相比較回路１、可変分周回路２、ループフ
ィルタ３、入力電圧によって出力信号の周波数が制御さ
れる電圧制御発振器（以下VCOと称する）４、出力信号
の周波数の設定を行う設定回路７から構成される。ルー
プフィルタ３はリードラグ形の回路が用いられ、また各
回路は位相同期ループ（PLL）を形成し、定常状態にお
いてVCOの出力位相は基準信号の位相に同期するように
なっている。
出力信号の位相が基準信号の位相に同期しているとき、
基準信号の周波数をfr、VCO4の出力周波数をf0、可変分
周回路２の分周数をＮとすると、定常状態における出力
周波数f0は、次式で表される。
基準信号の周波数をfr、VCO4の出力周波数をf0、可変分
周回路２の分周数をＮとすると、定常状態における出力
周波数f0は、次式で表される。
f0＝Ｎ・fr ……（１） 出力周波数をf01からf02に切り換えるときは分周数をN1
からN2に切り換えれば良い。したがって安定な基準信号
を供給すれば、分周回路に設定する分周数を切り換える
ことにより、複数の安定な周波数を得ることができる。
例えば、基準信号frを12.5KHzとし、分周数Ｎを128,000
から130,000に選べば、出力周波数を1.6GHzから1.625GH
zまで12.5KHzステップに設定することができる。周波数
的に安定な基準信号の供給の下で、複数の安定な周波数
の出力信号を得ることができる。安定状態でVCO4の制御
電圧はループフィルタ３内のコンデンサの端子電圧に等
しく、抵抗R2に流れる電流は零である。
からN2に切り換えれば良い。したがって安定な基準信号
を供給すれば、分周回路に設定する分周数を切り換える
ことにより、複数の安定な周波数を得ることができる。
例えば、基準信号frを12.5KHzとし、分周数Ｎを128,000
から130,000に選べば、出力周波数を1.6GHzから1.625GH
zまで12.5KHzステップに設定することができる。周波数
的に安定な基準信号の供給の下で、複数の安定な周波数
の出力信号を得ることができる。安定状態でVCO4の制御
電圧はループフィルタ３内のコンデンサの端子電圧に等
しく、抵抗R2に流れる電流は零である。
第８図はこのようなPLLシンセサイザの周波数切り換え
時の過渡応答特性の例で、時刻t0で可変分周回路２に設
定する分周数を切り換えたとき、出力周波数が目標の周
波f02に達するまでには、一定の時間（周波数切り換え
時間）を必要とする。周波数切り換えの過渡状態におい
て、第７図のループフィルタ３内のコンデンサ両端電圧
VCは第８図のようにVC1からVC2まで変化することにな
る。したがって周波数切り換え時間は、少なくともこの
コンデンサを充放電するための時間を必要とし、この例
では50ms程度を必要としていた。
時の過渡応答特性の例で、時刻t0で可変分周回路２に設
定する分周数を切り換えたとき、出力周波数が目標の周
波f02に達するまでには、一定の時間（周波数切り換え
時間）を必要とする。周波数切り換えの過渡状態におい
て、第７図のループフィルタ３内のコンデンサ両端電圧
VCは第８図のようにVC1からVC2まで変化することにな
る。したがって周波数切り換え時間は、少なくともこの
コンデンサを充放電するための時間を必要とし、この例
では50ms程度を必要としていた。
周波数切り換え時間を短縮するために、第９図に示す構
成の周波数シンセサイザも提案されている。これが第７
図のものと異なるところは、D/A変換回路６と、加算回
路５が新たに加わっていることである。この回路におい
て、D/A変換回路６に入力信号を与えないとき、その出
力電圧は一定であり、第７図に示した装置と同様の過渡
特性を持つ。加算回路５はD/A変換回路出力電圧VDAと、
ループフィルタ３の出力の和をVCO4の制御電圧VSとして
出力する。定常状態において第９図中の抵抗R1,R2に電
流は流れないため、コンデンサの両端電圧VCとループフ
ィルタ３の出力電圧は等しい。したがってVCO4の制御電
圧VSは次のようになる。
成の周波数シンセサイザも提案されている。これが第７
図のものと異なるところは、D/A変換回路６と、加算回
路５が新たに加わっていることである。この回路におい
て、D/A変換回路６に入力信号を与えないとき、その出
力電圧は一定であり、第７図に示した装置と同様の過渡
特性を持つ。加算回路５はD/A変換回路出力電圧VDAと、
ループフィルタ３の出力の和をVCO4の制御電圧VSとして
出力する。定常状態において第９図中の抵抗R1,R2に電
流は流れないため、コンデンサの両端電圧VCとループフ
ィルタ３の出力電圧は等しい。したがってVCO4の制御電
圧VSは次のようになる。
VS＝VC＋VDA ……（２） 現在の出力周波数をf01としそれに対応したVCO4の制御
電圧VS1とする。今、VDA＝VS1とすれば、VC＝０であ
る。周波数をf01からf02に切り換えるためには、可変分
周回路２の分周数をN1からN2に切り換える。切り換え後
の定常状態において、周波数f02に対応するVCO制御電圧
をVS2とし、分周数の切り換えと同時に、VDA＝VS2とす
れば、VC＝０となり、コンデンサ両端電圧は零のままと
なる。これにより、ループフィルタ内のコンデンサの充
放電時間は短縮される。
電圧VS1とする。今、VDA＝VS1とすれば、VC＝０であ
る。周波数をf01からf02に切り換えるためには、可変分
周回路２の分周数をN1からN2に切り換える。切り換え後
の定常状態において、周波数f02に対応するVCO制御電圧
をVS2とし、分周数の切り換えと同時に、VDA＝VS2とす
れば、VC＝０となり、コンデンサ両端電圧は零のままと
なる。これにより、ループフィルタ内のコンデンサの充
放電時間は短縮される。
このように第９図の構成をとることにより、時刻t0で設
定回路７は可変分周回路２の分周数をN1からN2に切り換
えると同時に、D/A変換回路６がVCO4の出力信号の目標
周波数f02に対応した電圧VS2を出力するように制御電圧
データを与える。VCO4に対してはループフィルタ３内の
コンデンサの端子電圧にD/A変換回路６の出力電圧を加
算した制御電圧が与えられる。このため、周波数切り換
え時間は第10図に示すように短縮できる。
定回路７は可変分周回路２の分周数をN1からN2に切り換
えると同時に、D/A変換回路６がVCO4の出力信号の目標
周波数f02に対応した電圧VS2を出力するように制御電圧
データを与える。VCO4に対してはループフィルタ３内の
コンデンサの端子電圧にD/A変換回路６の出力電圧を加
算した制御電圧が与えられる。このため、周波数切り換
え時間は第10図に示すように短縮できる。
このようにすると、VCO4の制御電圧VSは時刻t0で出力信
号の周波数f01に対応する電圧VS1から目標周波数f02ま
で瞬時に変化するためループフィルタ３内のコンデンサ
の充放電に要する時間は考慮しなくてよい。
号の周波数f01に対応する電圧VS1から目標周波数f02ま
で瞬時に変化するためループフィルタ３内のコンデンサ
の充放電に要する時間は考慮しなくてよい。
［発明が解決しようとする課題］ しかしながらD/A変換回路６によってVCO4の制御電圧を
与えた場合は、出力信号の位相と基準信号の位相が一般
に一致しないため、第10図に示したように、位相同期動
作による過渡応答を生じてこの間、出力周波数が変動す
る。このことにより、第７図のものより切り換え時間は
短縮されるが、VCO4に対する制御電圧が安定するため
に、十分な切り換え時間を必要とし、これでもまだ不十
分であるという問題があった。
与えた場合は、出力信号の位相と基準信号の位相が一般
に一致しないため、第10図に示したように、位相同期動
作による過渡応答を生じてこの間、出力周波数が変動す
る。このことにより、第７図のものより切り換え時間は
短縮されるが、VCO4に対する制御電圧が安定するため
に、十分な切り換え時間を必要とし、これでもまだ不十
分であるという問題があった。
［課題を解決するための手段］ このような問題を解決するためにこの発明は、基準信号
の位相を参照して可変分周回路にリセット信号を与える
ようにしたものである。
の位相を参照して可変分周回路にリセット信号を与える
ようにしたものである。
［作用］ 周波数切り換え時に可変分周回路の出力信号と基準信号
の位相差がほぼ零となるように、可変分周回路がリセッ
トされ、周波数切り換え時の周波数変動が発生しない。
の位相差がほぼ零となるように、可変分周回路がリセッ
トされ、周波数切り換え時の周波数変動が発生しない。
［実施例］ 第１図はこの発明の一実施例を示すブロック図であり、
第９図と異なる点はループスイッチ10が設けられたこ
と、可変分周回路２が基準信号に同期してリセットされ
ることである。この回路において、周波数切り換え時に
設定回路７はループスイッチ10を開くループ制御信号を
送出し、希望周波数に対応した分周データを可変分周回
路２に設定に、同時に基準信号をトリガとして可変分周
回路にリセット信号を送出し、この後にループを閉じる
ループ制御信号を送出し、可変分周回路の出力信号位相
と基準信号位相を一致させる。
第９図と異なる点はループスイッチ10が設けられたこ
と、可変分周回路２が基準信号に同期してリセットされ
ることである。この回路において、周波数切り換え時に
設定回路７はループスイッチ10を開くループ制御信号を
送出し、希望周波数に対応した分周データを可変分周回
路２に設定に、同時に基準信号をトリガとして可変分周
回路にリセット信号を送出し、この後にループを閉じる
ループ制御信号を送出し、可変分周回路の出力信号位相
と基準信号位相を一致させる。
設定回路７は例えば第２図のように構成されており、前
述の制御を行うようになっている。第２図において設定
回路７は基準信号（トリガ）をもとにループ制御信号と
変換信号とリセット信号を送出するタイミング回路70、
希望周波数データを変換信号に従って制御電圧データと
分周データにそれぞれ変換するD/A変換回路用データ変
換回路71、分周回路用データ変換回路72によって構成さ
れている。
述の制御を行うようになっている。第２図において設定
回路７は基準信号（トリガ）をもとにループ制御信号と
変換信号とリセット信号を送出するタイミング回路70、
希望周波数データを変換信号に従って制御電圧データと
分周データにそれぞれ変換するD/A変換回路用データ変
換回路71、分周回路用データ変換回路72によって構成さ
れている。
この回路に希望周波数データが入力されると、タイミン
グ回路70が起動され、ループスイッチ10を開いた後、変
換信号を送出する。D/A変換回路用データ変換回路71お
よび分周回路用データ変換回路72は変換信号を供給され
ると、希望周波数データをそれぞれ制御電圧データおよ
び分周データに変換して、D/A変換回路６および分周回
路２にそれぞれ供給する。その後、タイミング回路10は
基準信号をトリガとして分周回路２をリセットするリセ
ット信号を送出し、ループ制御信号によってループスイ
ッチを閉じて停止する。なお、D/A変換回路用データ交
換回路71および分周回路用データ変換回路72はラッチ機
能を有している。
グ回路70が起動され、ループスイッチ10を開いた後、変
換信号を送出する。D/A変換回路用データ変換回路71お
よび分周回路用データ変換回路72は変換信号を供給され
ると、希望周波数データをそれぞれ制御電圧データおよ
び分周データに変換して、D/A変換回路６および分周回
路２にそれぞれ供給する。その後、タイミング回路10は
基準信号をトリガとして分周回路２をリセットするリセ
ット信号を送出し、ループ制御信号によってループスイ
ッチを閉じて停止する。なお、D/A変換回路用データ交
換回路71および分周回路用データ変換回路72はラッチ機
能を有している。
第３図はこの動作を示すフローチャートであるり、ステ
ップ100から107に示すように、「希望周波数データ受
信、起動、ループスイッチオフ、交換信号送出、D/A変
換回路および分周回路にデータが設定される時間分遅
延、リセット信号送出、ループスイッチオン、停止」の
順序で制御が行われる。
ップ100から107に示すように、「希望周波数データ受
信、起動、ループスイッチオフ、交換信号送出、D/A変
換回路および分周回路にデータが設定される時間分遅
延、リセット信号送出、ループスイッチオン、停止」の
順序で制御が行われる。
第４図は第１図の動作を説明するためのタイミングを示
す図であり、時刻t1にループスイッチ10によって位相同
期ループを開き、VCO4の制御電圧がVS1からVS2まで変化
するように、時刻t2でD/A変換回路６の出力電圧を制御
するとともに、可変分周回路２の分周数をN1からN2に変
更する。周波数がf01からf02Cから変更された出力信号
が可変分周回路２によって分周されると、可変分周回路
２の出力信号と基準信号の周波数は一致するので、時刻
t3で基準信号を参照して（同期させて）可変分周回路２
に対してリセット信号を与えることでリセットを行って
可変分周回路２の出力信号と基準信号の位相を一致させ
る。以上のように位相を一致させた後、時刻t4でループ
スイッチ10によって位相同期ループを閉じると、可変分
周回路２の出力信号と基準信号の位相差が無いため、位
相同期ループが直ちに安定する。
す図であり、時刻t1にループスイッチ10によって位相同
期ループを開き、VCO4の制御電圧がVS1からVS2まで変化
するように、時刻t2でD/A変換回路６の出力電圧を制御
するとともに、可変分周回路２の分周数をN1からN2に変
更する。周波数がf01からf02Cから変更された出力信号
が可変分周回路２によって分周されると、可変分周回路
２の出力信号と基準信号の周波数は一致するので、時刻
t3で基準信号を参照して（同期させて）可変分周回路２
に対してリセット信号を与えることでリセットを行って
可変分周回路２の出力信号と基準信号の位相を一致させ
る。以上のように位相を一致させた後、時刻t4でループ
スイッチ10によって位相同期ループを閉じると、可変分
周回路２の出力信号と基準信号の位相差が無いため、位
相同期ループが直ちに安定する。
第５図は他の実施例を示すブロック図であり、第１図と
異なる点は加算回路を省略し、D/A変換回路６をループ
フィルタ３内のコンデンサの接地電位側端子と接地電位
の間に配置した構成としている。この構成においては、
VCO4の制御電圧VSは第１図の例と同様に、D/A変換回路
６とループフィルタ３の出力の加算値になる。周波数切
り換え時の制御方法は第１図のものと同様であり、また
同様の効果が得られる。
異なる点は加算回路を省略し、D/A変換回路６をループ
フィルタ３内のコンデンサの接地電位側端子と接地電位
の間に配置した構成としている。この構成においては、
VCO4の制御電圧VSは第１図の例と同様に、D/A変換回路
６とループフィルタ３の出力の加算値になる。周波数切
り換え時の制御方法は第１図のものと同様であり、また
同様の効果が得られる。
第６図は他の実施例を示すブロック図であり、第１図の
例と異なる点は演算増幅回路をループフィルタに使用し
ていること、D/A変換回路６の出力を演算増幅回路の非
反転入力に供給している点である。この例においても、
VCO4の制御電圧はループフィルタ３の出力にD/A変換回
路６の出力が加算された値となり、周波数切り換え時の
制御方法は第１図のものと同様であり、また第１図のも
のと同様な効果が得られる。
例と異なる点は演算増幅回路をループフィルタに使用し
ていること、D/A変換回路６の出力を演算増幅回路の非
反転入力に供給している点である。この例においても、
VCO4の制御電圧はループフィルタ３の出力にD/A変換回
路６の出力が加算された値となり、周波数切り換え時の
制御方法は第１図のものと同様であり、また第１図のも
のと同様な効果が得られる。
第11図はループスイッチ機能を有する比較回路の実施例
を説明するための図であって、第11図（ａ）はループス
イッチ機能を有する位相比較回路の概念図であり、第11
図（ｂ）はFETによって位相同期ループの開閉を実現す
るための回路構成である。（ｂ）はFETと論理回路を用
いて構成したループスイッチであって、ループ開閉信号
「０」の入力により位相比較回路の出力に拘らずオア回
路の出力は「１」となり、アンド回路の出力「０」とな
るため、オア回路の出力をゲート入力とするＰチャンネ
ルFETとアンド回路の出力をゲート入力とするＮチャン
ネルFETは共に開放状態になり位相同期ループは開とな
る。ループ開閉信号「１」を入力すると、両FETのゲー
トは位相比較回路の入出力によってドライブされ、位相
同期ループは閉となる。第11図（ｃ）は位相比較回路の
リセットをもってFETを開放状態にするループスイッチ
であって、リセット信号の入力時にＰチャンネルFETの
ゲート入力を「１」にし、、ＮチャンネルFETのゲート
入力を「０」にするように位相比較回路の出力を保持す
ることによって、位相同期ループを開とする。第11図
（ｄ）は位相比較回路の入力をオア回路によって「１」
に保持することによって、位相比較回路の出力が位相同
期状態と同じ状態を示してFETが開放状態となり、位相
同期ループを開とする。
を説明するための図であって、第11図（ａ）はループス
イッチ機能を有する位相比較回路の概念図であり、第11
図（ｂ）はFETによって位相同期ループの開閉を実現す
るための回路構成である。（ｂ）はFETと論理回路を用
いて構成したループスイッチであって、ループ開閉信号
「０」の入力により位相比較回路の出力に拘らずオア回
路の出力は「１」となり、アンド回路の出力「０」とな
るため、オア回路の出力をゲート入力とするＰチャンネ
ルFETとアンド回路の出力をゲート入力とするＮチャン
ネルFETは共に開放状態になり位相同期ループは開とな
る。ループ開閉信号「１」を入力すると、両FETのゲー
トは位相比較回路の入出力によってドライブされ、位相
同期ループは閉となる。第11図（ｃ）は位相比較回路の
リセットをもってFETを開放状態にするループスイッチ
であって、リセット信号の入力時にＰチャンネルFETの
ゲート入力を「１」にし、、ＮチャンネルFETのゲート
入力を「０」にするように位相比較回路の出力を保持す
ることによって、位相同期ループを開とする。第11図
（ｄ）は位相比較回路の入力をオア回路によって「１」
に保持することによって、位相比較回路の出力が位相同
期状態と同じ状態を示してFETが開放状態となり、位相
同期ループを開とする。
［発明の効果］ 以上説明したようにこの発明は、周波数切り換え時に基
準信号に同期させて可変分周回路をリセットするように
したので、周波数切り換え時の基準信号と分周信号の位
相差がなくなり、このことに基ずく周波数変動がなくな
ったので、出力切り換え時間を短くできるという効果を
有する。特に位相同期ループのループ帯域を広くできな
い周波数シンセサイザにおいて定常時の雑音を劣化させ
ることなく、周波数切り換え時間を短くできるので、高
速な周波数切り換えが要求されるマルチチャンネルアク
セスを行う無線装置に極めて有効である。
準信号に同期させて可変分周回路をリセットするように
したので、周波数切り換え時の基準信号と分周信号の位
相差がなくなり、このことに基ずく周波数変動がなくな
ったので、出力切り換え時間を短くできるという効果を
有する。特に位相同期ループのループ帯域を広くできな
い周波数シンセサイザにおいて定常時の雑音を劣化させ
ることなく、周波数切り換え時間を短くできるので、高
速な周波数切り換えが要求されるマルチチャンネルアク
セスを行う無線装置に極めて有効である。
第１図はこの発明の一実施例を示すブロック図第２図は
第１図に用いる設定回路の内部構成を示すブロック図、
第３図は第２図のタイミング回路の動作を示すフローチ
ャート、第４図は第１図の装置の動作を説明するための
タイミングチャート第５図および第６図は他の実施例を
示すブロック図、第７図は従来の一例を示すブロック
図、第８図はその装置の動作を示すグラフ、第９図は従
来装置を改良した装置のブロック図、第10図はその特性
を示すグラフ、第11図はループスイッチの詳細を示す回
路図である。 １……位相比較回路、２……可変分周回路、３……ルー
プフィルタ、６……D/A変換回路、７……設定回路、８
……A/D変換回路、10……ループスイッチ。
第１図に用いる設定回路の内部構成を示すブロック図、
第３図は第２図のタイミング回路の動作を示すフローチ
ャート、第４図は第１図の装置の動作を説明するための
タイミングチャート第５図および第６図は他の実施例を
示すブロック図、第７図は従来の一例を示すブロック
図、第８図はその装置の動作を示すグラフ、第９図は従
来装置を改良した装置のブロック図、第10図はその特性
を示すグラフ、第11図はループスイッチの詳細を示す回
路図である。 １……位相比較回路、２……可変分周回路、３……ルー
プフィルタ、６……D/A変換回路、７……設定回路、８
……A/D変換回路、10……ループスイッチ。
フロントページの続き (72)発明者 垂澤 芳明 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (56)参考文献 特開 昭62−146020（ＪＰ，Ａ) 特開 昭61−269421（ＪＰ，Ａ)
Claims (1)
- 【請求項１】設定周波数に対応する制御電圧が供給され
ることによって発生している発振周波数が変動要因のた
め周波数変化するとき、 発振信号を可変分周回路で分周した信号と基準信号との
位相同期を行う位相同期ループの帰還作用によって， 発振信号の周波数を決定する制御電圧とループフィルタ
出力に発生する補正電圧とを加算して電圧制御発振回路
に供給して発振周波数を設定周波数に制御する周波数シ
ンセサイザにおいて、 周波数切り換え時にループフィルタ入力信号を遮断する
スイッチと、 このループフィルタの制御を行うとともに新たな周波数
を発生させるための制御電圧と可変分周回路をリセット
するためのリセット信号を発生する設定回路を備え、 この設定回路は 周波数切り換え時は先ずループスイッチをオフとし、 新たな周波数を発生させるための制御電圧を発生してこ
れを加算手段に供給し、 その後に基準信号をトリガとして可変分周回路をリセッ
トしてからループスイッチをオンとすることを特徴とす
る周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218585A JPH0793577B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218585A JPH0793577B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267821A JPH0267821A (ja) | 1990-03-07 |
| JPH0793577B2 true JPH0793577B2 (ja) | 1995-10-09 |
Family
ID=16722262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218585A Expired - Fee Related JPH0793577B2 (ja) | 1988-09-02 | 1988-09-02 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793577B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940220B2 (ja) * | 1991-04-20 | 1999-08-25 | 日本電気株式会社 | Ｆｓｋ変調器 |
| US5304951A (en) * | 1992-01-31 | 1994-04-19 | Hughes Aircraft Company | Divider synchronization circuit for phase-locked loop frequency synthesizer |
| US6121844A (en) * | 1997-07-24 | 2000-09-19 | Mitsubishi Denki Kabushiki Kaisha | PLL frequency synthesizer and method for controlling the PLL frequency synthesizer |
| JP4127208B2 (ja) | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
| KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269421A (ja) * | 1985-04-24 | 1986-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 初期位相整合形位相同期ル−プ回路 |
| JPS62146020A (ja) * | 1985-12-20 | 1987-06-30 | Yokogawa Medical Syst Ltd | Ｐｌｌ周波数シンセサイザ |
-
1988
- 1988-09-02 JP JP63218585A patent/JPH0793577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0267821A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202906A (en) | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same | |
| US6553089B2 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
| US5424689A (en) | Filtering device for use in a phase locked loop controller | |
| JP3089485B2 (ja) | 残留エラー訂正を有する分数ｎ周波数合成およびその方法 | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| EP0360442A1 (en) | Frequency sythesizer | |
| US5534823A (en) | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time | |
| US6005444A (en) | Circuits for producing control currents for a current controlled oscillator | |
| JPH11163636A (ja) | 出力段、チャージポンプ、復調器及び無線電話デバイス | |
| CA2442721A1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| US6278333B1 (en) | Phase lock loop with dual state charge pump and method of operating the same | |
| US6229361B1 (en) | Speed-up charge pump circuit to improve lock time for integer-N or fractional-N GSM wireless data/voice applications | |
| JPH0793577B2 (ja) | 周波数シンセサイザ | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6912380B2 (en) | PLL circuit and wireless mobile station with that PLL circuit | |
| US6249160B1 (en) | Clock reproduction and identification apparatus | |
| JP2000196442A (ja) | チャ―ジポンプの出力電流を平衡させる方法とチャ―ジポンプ構成ならびに無線通信装置 | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| US6677789B1 (en) | Rail-to-rail linear charge pump | |
| JPH082020B2 (ja) | 周波数シンセサイザ | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| US7295643B2 (en) | Method and a device for phase and frequency comparison | |
| KR100254788B1 (ko) | 위상동기루프장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |