JPH0267821A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、位相同期ループを用い、例えばマルチチャ
ンネルアクセス方式の装置等、高速な周波数切り換えを
要求されるところに用いられる周波数シンセサイザに関
するものである。

［従来の技術１ 近年、多数の通話要求を支障なく満たし、しかも周波数
使用効率を高めるため、多チャンネルによって回線を構
成し、この回線を多数の使用者に割り当て、使用者はそ
の内の空いているチャンネルを使用して通信を行うマル
チチャンネアクセスと称する方式が用いられている。こ
のためには多数の周波数を切り換えによって発生させる
必要があり、このために周波数シンセサイザが用いられ
ている。

第７図は従来の周波数シンセサイザの構成を示すブロッ
ク図であり、基準信号と可変分周回路の出力信号の位相
を比較する位相比較回路１、可変分周回路２、ループフ
ィルタ３、入力電圧によって出力信号の周波数が制御さ
れる電圧制御発信器（以下ＶＣＯと称する）４、出力信
号の周波数の設定を行う設定回路７から構成される。ル
ープフィルタ３はリードラグ形の回路が用いられ、また
各回路は位相同期ループ（ＰＬＬ）を形成し、定常状態
においてＶＣＯの出力位相は基準信号の位相に同期する
ようになっている。

出力信号の位相が基準信号の位相に同期しているとき、
基準信号の周波数をｆ、　、ＶＣＯ４の出力周波数をｆ
。、可変分周回路２の分周数をＮとすると、定常状態に
おける出力周波数ｆｏは、次式で表される。

ｆｏ＝Ｎ−ｆ、　　・−・・・・・・・・・・・（１）
出力周波数をｆｏｌからｆ。２に切り換えるときは分周
数をＮｌからＮ２に切り換えれば良い、したがって安定
な基準信号を供給すれば、分周回路に設定する分周数を
切り換えることにより、複数の安定な周波数を得ること
ができる０例えば、基準信号ｆ、をｌ：１５ＫＨｚとし
、分周数Ｎを１２８．０００から１３０，０００に選べ
ば、出力周波数を１．６ＧＨｚから１６２５　ＧＨｚま
で、１２．５ＫＨｚステツプに設定するコトができる０
周波数的に安定な基準信号の供給の下で、複数の安定な
周波数の出力信号を得ることがでる。安定状態でＶＣＯ
４の制御電圧はループフィルタ３内のコンデンサの端子
電圧に等しく、抵抗Ｒ２に流れる電流は零である。

第８図はこのようなＰＬＬシンセサイザの周波数切り換
え時の過渡応答特性の例で、時刻１．で可変分周回路２
に設定する分周数を切り換えたとき、出力周波数が目標
の周波ｆ０２に達するまでには、一定の時間（周波数切
り換え時間）を必要とする０周波数切り換えの過渡状態
において、第７図のループフィルタ３内のコンデンサ両
端電圧Ｖ、は第８図のようにＶｃ２からＶｃ２まで変化
することになる。したがって周波数切り換え時間は、少
なくともこのコンデンサを充放電するための時間を必要
とし、この例では５０ｍ５程度を必要としていた。

周波数切り換え時間を短縮するために、第９図に示す構
成の周波数シンセサイザも提案されている。これが第７
区のものと異なるところは、Ｄ／Ａ変換回路６と、加算
回路５が新たに加わっていることである。この回路にお
いて、Ｄ／Ａ変換回路６に入力信号を与えないとき、そ
の出力電圧は一定であり、第７図に示した装置と同様の
過渡特性を持つ、加算回路５はＤ／Ａ変換回路出力電圧
ＶＤ＾と、ループフィルタ３の出力の和をＶｃ０４の制
御電圧Ｖ、として出力する。定常状態において第９図中
の抵抗Ｒ，，Ｒ２に電流は流れないため、コンデンサの
両端電圧■。とループフィルタ３の出力電圧は等しい、
したがってＶＣＯ４の制御電圧■ｓは次のようになる。

Ｖ５＝Ｖｓ＋ｖＤＡ・・・・・・・・・・−（２１現在
の出力周波数をｆ。１としそれに対応したＶＣＯ４の制
御電圧をＶ５□とする。今、ＶｏＡ−Ｖ５Ｉとすれば、
Ｖｃ”Ｏである。周波数をｆ。ｔがらｆ。２に切り換え
るなめには、可変分周回路２の分周数をＮ、からＮ２に
切り換える。切り換え後の定常状態において、周波数ｆ
。２に対応するＶＣＯ制御電圧をＶ５２とし、分周数の
切り換えと同時に。

ｖＤＡ＝ｖｓ２とすれば、ＶＣ＝０となり、コンデンサ
両端電圧は零のままとなる。これにより、ルプフィルタ
内のコンデンサの充放電時間は短縮される。

このように第９図の構成をとることにより、時刻１．で
設定回路７は可変分周回路２の分周数をＮｌからＮ２に
切り換えると同時に、Ｄ／Ａ変換回路６がＶＣＯ４の出
力信号の目標周波数ｆ。２に対応した電圧ｖｓ２を出力
するようにＸａ電圧データを与える。ＶＣＯ４に対して
はループフィルタ３内のコンデンサの端子電圧にＤ／Ａ
変換回路６の出力電圧を加算した制御電圧が与えられる
。このなめ、周波数切り換え時間は第１０図に示すよう
に短縮できる。

このようにすると、ＶＣＯ４の制ｗ電圧■５は時刻ｔ。

で出力信号の周波数ｆｏｌに対応する電圧Ｖ５□から目
標周波数ｆ。２まで瞬時に変化するためループフィルタ
３内のコンデンサの充放電に要する時間は考慮しなくて
よい。

［発明が解決しようとする課題］ しかしながらＤ／Ａ変換回路６によって■ＣＯ４の制御
電圧を与えた場合は、出力信号の位相と基準信号の位相
が一般に一致しないため、第１０図に示したように、位
相同期動作による過渡応答を生じてこの間、出力周波数
が変動する。このことにより、第７図のものより切り換
え時間は短縮されるが、ＶＣＯ４に対する制御電圧が安
定するために、十分な切り換え時間を必要とし、これで
もまだ不十分であるという問題があった。

［課題を解決するための手段］ このような問題を解決するためにこの発明は、基準信号
の位相を参照して可変分周回路にリセット信号を与える
ようにしたものである。

［作用］ 周波数切り換え時に可変分周回路の出力信号と基準信号
の位相差がほぼ零となるように、可変分周回路がリセッ
トされ、周波数切り換え時の周波数変動が発生しない。

［実施例］ 第１図はこの発明の一実施例を示すブロック図であり、
第９図と異なる点はループスイッチ１０が設けられたこ
と、可変分周回路２が基準信号に同期してリセットされ
ることである。この回路において、周波数切り換え時に
設定回路７はループスイッチ１０を開くループ制御信号
を送出し、希望周波数に対応した分周データを可変分周
回路２に設定に、同時に基準信号をトリガとして可変分
周回路にリセット信号を送出し、この後にループを閏じ
るループ制御信号を送出し、可変分周回路の出力信号位
相と基準信号位相を一致させる。

設定回路７は例えば第２図のように構成されており、前
述の制御を行うようになっている。第２図において設定
回路７は基準信号（トリガ）をもとにループ制御信号と
変換信号とリセット信号を送出するタイミング回路７０
、希望周波数データを変換信号に従って制御電圧データ
と分周データにそれぞれ変換するＤ／Ａ変換回路用デー
タ変換回路７１、分周回路用データ変換回路７２によっ
て構成されている。

この回路に希望周波数データが入力されると、タイミン
グ回路７０が起動され、ループスイッチ１０を開いた後
、変換信号を送出する。Ｄ／Ａ変換回路用データ変換回
路７１および分周回路用データ変換回路７２は変換信号
を供給されると、希望周波数データをそれぞれ制御電圧
データおよび分周データに変換して、Ｄ／Ａ変換回路６
および分周回路２にそれぞれ供給する。その後、タイミ
ング回路１０は基準信号をトリガとして分周回路２をリ
セットするリセット信号を送出し、ループ制御信号によ
ってループスイッチを閉じて停止する。なお、Ｄ／Ａ変
換回路用データ変換回路７１および分周回路用データ変
換回路７２はラッチ機能を有している。

第３図はこの動作を示すフローチャートであるり、ステ
ップ１００から１０７に示すように、「希望周波数デー
タ受信、起動、ループスイッチオフ、変換信号送出、Ｄ
／Ａ変換回路および分周回路にデータが設定される時間
分遅延、リセット信号送出、ループスイッチオン、停止
」の順序で制御が行われる。

第４図は第１図の動作を説明するためのタイミングを示
す図であり、時刻ｔ１にループスイッチＩＯによって位
相同期ループを開き、ＶＣＯ４のＩＩＩｔＩＩ電圧が■
ｓ１からＶＳ□まで変化するように、時刻ｔ２でＤ／Ａ
変換回路６の出力電圧を制御するとともに、可変分周回
路２の分周数をＮ１からＮ２に変更する０周波数がｆ、
□からｆ。２ｃ変更された出力信号が可変分周回路２に
よって分周されると、可変分周回路２の出力信号と基準
信号の周波数は一致するので、時刻ｔ３で基準信号を参
照して（同期させて）可変分周回路２に対してリセット
信号を与えることでリセットを行って可変分周回路２の
出力信号と基準信号の位相を一致させる。以上のように
位相を一致させた後、時刻ｔ４でループスイッチ１０に
よって位相同期ループを閉じると、可変分周回路２の出
力信号と基準信号の位相差が無いため、位相同期ループ
が直ちに安定する。

第５図は他の実施例を示すブロック図であり、第１図と
異なる点は加算回路を省略し、Ｄ／Ａ変換回路６をルー
プフィルタ３内のコンデンサの接地電位側端子と接地電
位の間に配置した構成としている。この構成においては
、ＶＣＯ４の制御電圧ＶＳは第１図の例と同様に、Ｄ／
Ａ変換回路６とループフィルタ３の出力の加算値になる
。周波数切り換え時の制御方法は第１図のものと同様で
あり、また同様の効果が得られる。

第６図は他の実施例を示すブロック図であり、第１図の
例と異なる点は演算増幅回路をループフィルタに使用し
ていること、Ｄ／Ａ変換回路６の出力を演算増幅回路の
非反転入力に供給している点である。この例においても
、ＶＣＯ４の制御電圧はループフィルタ３の出力にＤ／
Ａ変換回路６の出力が加算された値となり、周波数切り
換え時の制御方法は第１図のものと同様であり、また第
１図のものと同様な効果が得られる。

第１１図はループスイッチ機能を有する比較回路の実施
例を説明するための図であって、第１１図（ａ）はルー
プスイッチ機能を有する位相比較回路の概念図であり、
第１１図（ｂ）はＦＥＴによって位相同期ループの開閉
を実現するための回路構成である。（ｂ）はＦＥＴと論
理回路を用いて構成したループスイッチであって、ルー
プ開閉信号「ＯＪの入力により位相比較回路の出力に拘
らずオア回路の出力は「１」となり、アンド回路の出力
「０」となるため、オア回路の出力をゲート入力とする
ＰチャンネルＦＥＴとアンド回路の出力をゲート入力と
するＮチャンネルＦＥＴは共に開放状態になり位相同期
ループは開となる。ループ開閉信号「１」を入力すると
、両ＦＥＴのゲートは位相比較回路の入出力によってド
ライブされ、位相同期ループは閉となる。第１１図（Ｃ
）は位相比較回路のリセットをもってＦＥＴを開放状態
にするループスイッチであって、リセット信号の入力時
にＰチャンネルＦＥＴのゲート入力を「１」にし１、Ｎ
チャンネルＦＥ’ｌ’のゲート入力を「０」にするよう
に位相比較回路の出力を保持することによって、位相同
期ループを開とする。

第１１図（ｄ）は位相比較回路の入力をオア回路によっ
て「１」に保持することによって、位相比較回路の出力
が位相同期状態と同じ状態を示してＦＥＴが開放状態と
なり、位相同期ループを開とする。

［発明の効果］ 以上説明したようにこの発明は、周波数切り換え時に基
準信号に同期させて可変分周回路をリセットするように
したので、周波数切り換え時の基準信号と分周信号の位
相差がなくなり、このことに基ずく周波数変動がなくな
ったので、出力切り換え時間を短くできるという効果を
有する。特に位相同期ループのルー７−ＩＦ域を広くで
きない周波数シンセサイザにおいて定常時の雑音を劣化
させることなく、周波数切り換え時間を短くできるので
、高速な周波数切り換えが要求されるマルチチャンネル
アクセスを行う無線装置に極めて有効である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図第２図は
第１図に用いる設定回路の内部構成を示すブロック図、
第３図は第２図のタイミング回路の動作を示すフローチ
ャート、第４図は第１図の装置の動作を説明するための
タイミングチャート第５図および第６図は他の実施例を
示すブロック図、第７図は従来の一例を示すブロック図
、第８図はその装置の動作を示すグラフ、第９図は従来
装置を改良した装置のブロック図、第１０図はその特性
を示すグラフ、第１１図はループスイッチの詳細を示す
回路図である。 １・・・・位相比較回路、２・・・・可変分周回路、３
・・・・ループフィルタ、６・・・・Ｄ／Ａ変換回路、
７・・・・設定回路、８・・・・Ａ／Ｄ変換回路、１０
・−・・ループスィッチ９特許出願人　　日本電信電話
株式会社 代　理　人　　山川政樹（ほか１名） 第 図 第 図 ３　ｔ４ 第 図 第 図 ｔ。 υ）団 第 図 Ｂ３？ＰＪ１−＋ 第 図

Claims (1)

1. 【特許請求の範囲】 設定周波数に対応する制御電圧が供給されることによっ
   て発生している発振周波数が変動要因のため周波数変化
   するとき、 発振信号を可変分周回路で分周した信号と基準信号との
   位相同期を行う位相同期ループによる帰還作用によって
   、 発信信号の周波数を決定する制御電圧とループフィルタ
   出力に発生する補正電圧とを加算して電圧制御発振回路
   に供給して発振周波数を設定周波数に制御する周波数シ
   ンセサイザにおいて、周波数切り換え時にループフィル
   タ入力信号を遮断するループスイッチと、 このループスイッチの制御を行うとともに新たな周波数
   を発生させるための制御電圧を発生する設定回路を備え
   、 この設定回路は 周波数切り換え時は先ずループスイッチをオフとし、 新たな周波数を発生させるための制御電圧を求めてこれ
   を加算手段に供給し、 その後にループスイッチをオンとすることを特徴とする
   周波数シンセサイザ。