JPH04321344A - Ｆｓｋ変調器 - Google Patents
Ｆｓｋ変調器Info
- Publication number
- JPH04321344A JPH04321344A JP3116950A JP11695091A JPH04321344A JP H04321344 A JPH04321344 A JP H04321344A JP 3116950 A JP3116950 A JP 3116950A JP 11695091 A JP11695091 A JP 11695091A JP H04321344 A JPH04321344 A JP H04321344A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- output
- voltage controlled
- controlled oscillator
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＦＳＫ変調器に関し、特
に高速データ通信に使用するＦＳＫ変調器に関する。
に高速データ通信に使用するＦＳＫ変調器に関する。
【０００２】
【従来の技術】従来のＦＳＫ変調器は、図３に示す様に
１０．５ＭＨＺの基準信号を発振する基準発振器１と、
この１０．５ＭＨＺ の基準信号を ２１０分周して５
０ＫＨＺ の位相比較周波数とする第１固定分周器２と
、２０ＭＨＺ 帯の信号を出力する電圧制御発振器（Ｖ
ＣＯ）３と、この電圧制御発振器３の出力と前記１０．
５ＭＨＺ の基準信号とを混合して差の周波数（９ＭＨ
Ｚ 帯）を出力する第１ミキサ４と、この第１ミキサ４
の出力をデータ１３によって決定される分周数（１９９
又は１８１ ）で分周して５０ＫＨＺ の位相比較周
波数を出力する可変分周器５と、前記固定分周器２から
出力される５０ＫＨＺ の信号と前記電圧制御発振器３
の出力を分周した５０ＫＨＺ の位相とを比較する位相
比較器６と、前記電圧制御発振器３の２０ＭＨＺ 帯の
出力を １００分周して ２００ＫＨＺ 帯にする第２
固定分周器７と、第２固定分周器７の出力と基準信号を
混合して１０．７ＭＨＺ とする第２ミキサ８と、不要
な周波数成分をとり除くフィルタ９とで構成されている
。前記電圧制御発振器３は、位相比較器６の出力により
発振周波数が制御される。
１０．５ＭＨＺの基準信号を発振する基準発振器１と、
この１０．５ＭＨＺ の基準信号を ２１０分周して５
０ＫＨＺ の位相比較周波数とする第１固定分周器２と
、２０ＭＨＺ 帯の信号を出力する電圧制御発振器（Ｖ
ＣＯ）３と、この電圧制御発振器３の出力と前記１０．
５ＭＨＺ の基準信号とを混合して差の周波数（９ＭＨ
Ｚ 帯）を出力する第１ミキサ４と、この第１ミキサ４
の出力をデータ１３によって決定される分周数（１９９
又は１８１ ）で分周して５０ＫＨＺ の位相比較周
波数を出力する可変分周器５と、前記固定分周器２から
出力される５０ＫＨＺ の信号と前記電圧制御発振器３
の出力を分周した５０ＫＨＺ の位相とを比較する位相
比較器６と、前記電圧制御発振器３の２０ＭＨＺ 帯の
出力を １００分周して ２００ＫＨＺ 帯にする第２
固定分周器７と、第２固定分周器７の出力と基準信号を
混合して１０．７ＭＨＺ とする第２ミキサ８と、不要
な周波数成分をとり除くフィルタ９とで構成されている
。前記電圧制御発振器３は、位相比較器６の出力により
発振周波数が制御される。
【０００３】この構成では、データ１３がスペースのと
き、可変分周器５は １９９分周を行う。したがって２
０ＭＨＺ 帯の電圧制御発振器３の出力ｆｖｃｏ は、
（ｆＶＣＯ −１０．５ＭＨＺ ）÷ １９９＝５０Ｋ
ＨＺ ∴ｆｖｃｏ ＝ ２０．４５ＭＨＺ となる
様制御される。電圧制御発振器３の出力は、一方では第
２固定分周器７で１００分周された後、１０．５ＭＨＺ
の基準信号と第２ミキサ８において混合され、その出
力周波数は １０７０４．５ＫＨＺ となる。データ１
３がマークの時は、可変分周器５は １８１分周を行う
から、ｆｖｃｏ は、（ｆｖｃｏ −１０．５ＭＨＺ
）÷ １８１＝５０ＫＨＺ ∴ｆｖｃｏ ＝ １９
．５５ＭＨＺ となり、出力周波数に １０６９５．５
ＭＨＺ が得られる。つまり、このＦＳＫ変調器はＰＬ
Ｌ回路を構成し、データ１３によって分周数を変化させ
ることで異なった周波数を出力することになる。
き、可変分周器５は １９９分周を行う。したがって２
０ＭＨＺ 帯の電圧制御発振器３の出力ｆｖｃｏ は、
（ｆＶＣＯ −１０．５ＭＨＺ ）÷ １９９＝５０Ｋ
ＨＺ ∴ｆｖｃｏ ＝ ２０．４５ＭＨＺ となる
様制御される。電圧制御発振器３の出力は、一方では第
２固定分周器７で１００分周された後、１０．５ＭＨＺ
の基準信号と第２ミキサ８において混合され、その出
力周波数は １０７０４．５ＫＨＺ となる。データ１
３がマークの時は、可変分周器５は １８１分周を行う
から、ｆｖｃｏ は、（ｆｖｃｏ −１０．５ＭＨＺ
）÷ １８１＝５０ＫＨＺ ∴ｆｖｃｏ ＝ １９
．５５ＭＨＺ となり、出力周波数に １０６９５．５
ＭＨＺ が得られる。つまり、このＦＳＫ変調器はＰＬ
Ｌ回路を構成し、データ１３によって分周数を変化させ
ることで異なった周波数を出力することになる。
【０００４】
【発明が解決しようとする課題】この従来のＦＳＫ変調
器では、位相比較器６に入力される位相比較周波数の位
相はデータと無関係である。しかし、ＰＬＬ回路に多く
用いられているディジタル位相比較器は入力された２つ
の波形のエッジを検出して、位相を判別する。そのため
、入力データが変化してから変調器の出力が変化するま
での時間にばらつき（ジッタ）が生じる。
器では、位相比較器６に入力される位相比較周波数の位
相はデータと無関係である。しかし、ＰＬＬ回路に多く
用いられているディジタル位相比較器は入力された２つ
の波形のエッジを検出して、位相を判別する。そのため
、入力データが変化してから変調器の出力が変化するま
での時間にばらつき（ジッタ）が生じる。
【０００５】図４にその一例のタイミングチャートを示
す。このチャートは位相比較器が入力データの立ち上が
りのエッジで位相を比較した場合であり、Ｔ１１〜Ｔ１
４が入力データの変化タイミング、Ｔ２１〜Ｔ２４がこ
れに伴う出力データの変化タイミングであり、夫々の時
間差が変調の遅延となる。このように、入力データが位
相比較周波数の立ち上がりの直後で変化した場合には変
調の遅延が大きく、立ち上がりの直前で変化した場合は
遅延が小さい。このため位相比較周波数の一周期の時間
がデータのジッタとなる。因に、図３に示した例では、
データが変化してから電圧制御発振器３の変化が始まる
まで最も長い場合が２０μｓｅｃ であり、最も短い場
合で０μｓｅｃ であるから２０μｓｅｃ のジッタと
なる。本発明の目的はこのようなジッタを解消したＦＳ
Ｋ変調器を提供することにある。
す。このチャートは位相比較器が入力データの立ち上が
りのエッジで位相を比較した場合であり、Ｔ１１〜Ｔ１
４が入力データの変化タイミング、Ｔ２１〜Ｔ２４がこ
れに伴う出力データの変化タイミングであり、夫々の時
間差が変調の遅延となる。このように、入力データが位
相比較周波数の立ち上がりの直後で変化した場合には変
調の遅延が大きく、立ち上がりの直前で変化した場合は
遅延が小さい。このため位相比較周波数の一周期の時間
がデータのジッタとなる。因に、図３に示した例では、
データが変化してから電圧制御発振器３の変化が始まる
まで最も長い場合が２０μｓｅｃ であり、最も短い場
合で０μｓｅｃ であるから２０μｓｅｃ のジッタと
なる。本発明の目的はこのようなジッタを解消したＦＳ
Ｋ変調器を提供することにある。
【０００６】
【課題を解決するための手段】本発明のＦＳＫ変調器は
、安定した基準信号を作る基準発振器と、この基準信号
を分周する第１固定分周器と、電圧制御発振器と、この
電圧制御発振器の出力をデータに応じて決定された数で
分周する可変分周器と、前記第１固定分周器の出力と前
記可変分周器の出力との位相を比較して前記電圧制御発
振器を制御する位相比較器と、前記第１固定分周器と可
変分周器とを入力データが変化した時にリセットするエ
ッジ検出器とを備えている。この場合、電圧制御発振器
の出力を基準信号と混合して周波数変換させて可変分周
器に入力させる第１ミキサと、電圧制御発振器の出力を
分周する第２固定分周器と、この第２固定分周器の出力
を基準信号と混合して周波数変換を行う第２ミキサと、
不要な周波数成分を除去するフィルタとを備えることが
可能である。
、安定した基準信号を作る基準発振器と、この基準信号
を分周する第１固定分周器と、電圧制御発振器と、この
電圧制御発振器の出力をデータに応じて決定された数で
分周する可変分周器と、前記第１固定分周器の出力と前
記可変分周器の出力との位相を比較して前記電圧制御発
振器を制御する位相比較器と、前記第１固定分周器と可
変分周器とを入力データが変化した時にリセットするエ
ッジ検出器とを備えている。この場合、電圧制御発振器
の出力を基準信号と混合して周波数変換させて可変分周
器に入力させる第１ミキサと、電圧制御発振器の出力を
分周する第２固定分周器と、この第２固定分周器の出力
を基準信号と混合して周波数変換を行う第２ミキサと、
不要な周波数成分を除去するフィルタとを備えることが
可能である。
【０００７】
【作用】本発明によれば、入力データが変化したときに
、エッジ検出器によって第１固定分周器と可変分周器を
リセットし、入力データの変化に追従させるため、変調
器の変調に必要な遅延量のばらつきを減少する。
、エッジ検出器によって第１固定分周器と可変分周器を
リセットし、入力データの変化に追従させるため、変調
器の変調に必要な遅延量のばらつきを減少する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、図３
に示した従来構成と同一部分に同一符号を付してある。 即ち、１は１０．５ＭＨｚの基準信号を出力する基準発
振器、２は１／２１０ の分周を行う第１固定分周器、
３は２０ＭＨｚ帯の電圧制御発振器、４は第１ミキサ、
５は分周数が１９９ 又は１８１ の可変分周器、６は
位相比較器、７は１／１００ の分周を行う第２固定分
周器、８は第２ミキサ、９はフィルタである。更に、こ
の構成では、データ１３の変化、即ち信号のエッジを検
出して前記第１固定分周器２と可変分周器５をリセット
させるエッジ検出器１０を設けている。尚、１１は第１
固定分周器２の出力端子、１２は可変分周器５の出力端
子、１４は出力端子である。
る。図１は本発明の一実施例のブロック図であり、図３
に示した従来構成と同一部分に同一符号を付してある。 即ち、１は１０．５ＭＨｚの基準信号を出力する基準発
振器、２は１／２１０ の分周を行う第１固定分周器、
３は２０ＭＨｚ帯の電圧制御発振器、４は第１ミキサ、
５は分周数が１９９ 又は１８１ の可変分周器、６は
位相比較器、７は１／１００ の分周を行う第２固定分
周器、８は第２ミキサ、９はフィルタである。更に、こ
の構成では、データ１３の変化、即ち信号のエッジを検
出して前記第１固定分周器２と可変分周器５をリセット
させるエッジ検出器１０を設けている。尚、１１は第１
固定分周器２の出力端子、１２は可変分周器５の出力端
子、１４は出力端子である。
【０００９】この構成において、電圧制御発振器３の２
０ＭＨＺ 帯の出力は第１ミキサ４で基準発振器１から
の１０．５ＭＨＺ の基準信号と混合され９ＭＨＺ 帯
となり、可変分周器５へ入力される。可変分周器５は入
力された信号をデータ１３のマーク／スペースに応じて
１８１／１９９分周し、５０ＫＨＺ を出力する。ま
たデータ１３が変化した時にはエッジ検出器１０により
リセットされる。又、第１固定分周器２は、１０．５Ｍ
ＨＺ の基準信号を ２１０分周して５０ＫＨＺ を出
力するが、この第１固定分周器２もデータ１３が変化し
た時にはエッジ検出器１０によりリセットされる。一方
、電圧制御発振器３の出力は、第２固定分周器７で １
００分周された後、第２ミキサ８で基準信号と混合され
１０．７ＭＨＺ となる。その後、フィルタ９を通過し
て不要な周波数成分を除去した後、出力端子１４に出力
される。位相比較器６は可変分周器５の出力と第１固定
分周器２の位相を比較し、電圧制御発振器３の発振周波
数を制御する。
０ＭＨＺ 帯の出力は第１ミキサ４で基準発振器１から
の１０．５ＭＨＺ の基準信号と混合され９ＭＨＺ 帯
となり、可変分周器５へ入力される。可変分周器５は入
力された信号をデータ１３のマーク／スペースに応じて
１８１／１９９分周し、５０ＫＨＺ を出力する。ま
たデータ１３が変化した時にはエッジ検出器１０により
リセットされる。又、第１固定分周器２は、１０．５Ｍ
ＨＺ の基準信号を ２１０分周して５０ＫＨＺ を出
力するが、この第１固定分周器２もデータ１３が変化し
た時にはエッジ検出器１０によりリセットされる。一方
、電圧制御発振器３の出力は、第２固定分周器７で １
００分周された後、第２ミキサ８で基準信号と混合され
１０．７ＭＨＺ となる。その後、フィルタ９を通過し
て不要な周波数成分を除去した後、出力端子１４に出力
される。位相比較器６は可変分周器５の出力と第１固定
分周器２の位相を比較し、電圧制御発振器３の発振周波
数を制御する。
【００１０】ここで、２０ＭＨＺ 帯の電圧制御発振器
３の周波数をｆＶＣＯ とすると、データ１３がマーク
のときは、（ｆＶＣＯ −１０．５ＭＨＺ ）÷ １８
１＝５０ＫＨＺ となるのでｆＶＣＯ ＝ １９．５５
ＭＨＺ となる。このとき、出力周波数ｆｏｕｔ は、
ｆｏｕｔ ＝（ｆＶＣＯ ）÷ １００＋１０．５ＭＨ
Ｚ ＝１０．６９５ＭＨＺ となる。同様に、データ１
３がスペースのときは、 （ｆＶＣＯ −１０．５ＭＨＺ ）÷ １９９＝５０Ｋ
ＨＺ ∴ｆＶＣＯ ＝ ２０．４５ＭＨＺ ｆｏｕ
ｔ ＝（ｆＶＣＯ ）÷ １００＋１０．５ＭＨＺ ＝
１０．７０４５ＭＨＺ となり、マーク，スペースに
応じて１０．７ＭＨＺ ± ４．５ＫＨＺ の出力信号
が得られる。
３の周波数をｆＶＣＯ とすると、データ１３がマーク
のときは、（ｆＶＣＯ −１０．５ＭＨＺ ）÷ １８
１＝５０ＫＨＺ となるのでｆＶＣＯ ＝ １９．５５
ＭＨＺ となる。このとき、出力周波数ｆｏｕｔ は、
ｆｏｕｔ ＝（ｆＶＣＯ ）÷ １００＋１０．５ＭＨ
Ｚ ＝１０．６９５ＭＨＺ となる。同様に、データ１
３がスペースのときは、 （ｆＶＣＯ −１０．５ＭＨＺ ）÷ １９９＝５０Ｋ
ＨＺ ∴ｆＶＣＯ ＝ ２０．４５ＭＨＺ ｆｏｕ
ｔ ＝（ｆＶＣＯ ）÷ １００＋１０．５ＭＨＺ ＝
１０．７０４５ＭＨＺ となり、マーク，スペースに
応じて１０．７ＭＨＺ ± ４．５ＫＨＺ の出力信号
が得られる。
【００１１】そして、この構成におけるデータが変化し
た時の動作を図２のタイミングチャートに示す。同図か
ら判るように、第１固定分周器２が入力データの変化点
においてリセットされるため、この分周された信号は入
力データが変化してから一定時間後に立ち上がる。同様
に、可変分周器５も入力データの変化点においてリセッ
トされるため、この信号も入力データが変化してからほ
ぼ一定時間後（変調がかかるため、若干変動する）に立
ち上がる。位相比較器６は双方の波形の立ち上がりの位
相を比較するため、結果として入力データの変化に追従
された各信号の波形を比較することになり、変調器の遅
延量はほぼ一定となる。即ち、同図のＴ１１〜Ｔ１４が
入力データの変化タイミングを示し、Ｔ２１〜Ｔ２４が
出力データの変化タイミングを示しており、夫々の遅延
は略一定となる。因に、図１に示した例では、データが
変化してから電圧制御発振器３の変化が始まるまで、長
い時間がＴ１２〜Ｔ２２で１０μｓｅｃ （１／５０Ｋ
ＨＺ ÷２），短い場合はＴ１１〜Ｔ２１で ９．１μ
ｓｅｃ （ １８１÷（ ２０．４５−１０．５）ＭＨ
Ｚ ÷２）となり、ジッタは ０．９μｓｅｃ となる
。
た時の動作を図２のタイミングチャートに示す。同図か
ら判るように、第１固定分周器２が入力データの変化点
においてリセットされるため、この分周された信号は入
力データが変化してから一定時間後に立ち上がる。同様
に、可変分周器５も入力データの変化点においてリセッ
トされるため、この信号も入力データが変化してからほ
ぼ一定時間後（変調がかかるため、若干変動する）に立
ち上がる。位相比較器６は双方の波形の立ち上がりの位
相を比較するため、結果として入力データの変化に追従
された各信号の波形を比較することになり、変調器の遅
延量はほぼ一定となる。即ち、同図のＴ１１〜Ｔ１４が
入力データの変化タイミングを示し、Ｔ２１〜Ｔ２４が
出力データの変化タイミングを示しており、夫々の遅延
は略一定となる。因に、図１に示した例では、データが
変化してから電圧制御発振器３の変化が始まるまで、長
い時間がＴ１２〜Ｔ２２で１０μｓｅｃ （１／５０Ｋ
ＨＺ ÷２），短い場合はＴ１１〜Ｔ２１で ９．１μ
ｓｅｃ （ １８１÷（ ２０．４５−１０．５）ＭＨ
Ｚ ÷２）となり、ジッタは ０．９μｓｅｃ となる
。
【００１２】
【発明の効果】以上説明したように本発明は、基準発振
器の出力を分周する第１固定分周器と、電圧制御発振器
の出力を分周する可変分周器とを入力データが変化した
時にリセットするエッジ検出器とを備えているので、入
力データが変化したときには第１固定分周器と可変分周
器の各出力が入力データの変化に追従されることになり
、遅延量のばらつきを減少してジッタの少ないＦＳＫ変
調器が構成できる効果がある。
器の出力を分周する第１固定分周器と、電圧制御発振器
の出力を分周する可変分周器とを入力データが変化した
時にリセットするエッジ検出器とを備えているので、入
力データが変化したときには第１固定分周器と可変分周
器の各出力が入力データの変化に追従されることになり
、遅延量のばらつきを減少してジッタの少ないＦＳＫ変
調器が構成できる効果がある。
【図１】本発明のＦＳＫ変調器の一実施例のブロック図
である。
である。
【図２】図１における主要信号のタイミングチャートで
ある。
ある。
【図３】従来のＦＳＫ変調器の一例のブロック図である
。
。
【図４】図３における主要信号のタイミングチャートで
ある。
ある。
１ 基準発振器
２ 第１固定分周器
３ 電圧制御発振器
４ 第１ミキサ
５ 可変分周器
６ 位相比較器
７ 第２固定分周器
８ 第２ミキサ
９ フィルタ
１０ エッジ検出器
１３ データ
Claims (2)
- 【請求項１】 安定した基準信号を作る基準発振器と
、この基準信号を分周する第１固定分周器と、電圧制御
発振器と、この電圧制御発振器の出力をデータに応じて
決定された数で分周する可変分周器と、前記第１固定分
周器の出力と前記可変分周器の出力との位相を比較して
前記電圧制御発振器を制御する位相比較器と、前記第１
固定分周器と可変分周器とを入力データが変化した時に
リセットするエッジ検出器とを備えることを特徴とする
ＦＳＫ変調器。 - 【請求項２】 電圧制御発振器の出力を基準信号と混
合して周波数変換させて可変分周器に入力させる第１ミ
キサと、電圧制御発振器の出力を分周する第２固定分周
器と、この第２固定分周器の出力を基準信号と混合して
周波数変換を行う第２ミキサと、不要な周波数成分を除
去するフィルタとを備える請求項１のＦＳＫ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116950A JP2940220B2 (ja) | 1991-04-20 | 1991-04-20 | Ｆｓｋ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116950A JP2940220B2 (ja) | 1991-04-20 | 1991-04-20 | Ｆｓｋ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04321344A true JPH04321344A (ja) | 1992-11-11 |
| JP2940220B2 JP2940220B2 (ja) | 1999-08-25 |
Family
ID=14699752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116950A Expired - Lifetime JP2940220B2 (ja) | 1991-04-20 | 1991-04-20 | Ｆｓｋ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940220B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272349A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | Ｆｓｋ変調器 |
| JPH0267821A (ja) * | 1988-09-02 | 1990-03-07 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH02262717A (ja) * | 1989-04-03 | 1990-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH0323718A (ja) * | 1989-06-20 | 1991-01-31 | Nec Corp | 位相同期ループ回路 |
-
1991
- 1991-04-20 JP JP3116950A patent/JP2940220B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272349A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | Ｆｓｋ変調器 |
| JPH0267821A (ja) * | 1988-09-02 | 1990-03-07 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH02262717A (ja) * | 1989-04-03 | 1990-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH0323718A (ja) * | 1989-06-20 | 1991-01-31 | Nec Corp | 位相同期ループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940220B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264863A (en) | Pulse swallow type programmable frequency dividing circuit | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| JPS6256689B2 (ja) | ||
| JPH0923158A (ja) | 周波数シンセサイザ | |
| US5838755A (en) | Frequency forming circuit with pulse swallower | |
| JPH04321344A (ja) | Ｆｓｋ変調器 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPS6246337Y2 (ja) | ||
| JPS6333739B2 (ja) | ||
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPH08223038A (ja) | Ｐｌｌ回路 | |
| JPH08213905A (ja) | 位相同期回路及びそれを用いた周波数シンセサイザ | |
| JPH05259903A (ja) | 周波数シンセサイザ | |
| JPH10224217A (ja) | 周波数シンセサイザ | |
| JPH0211174B2 (ja) | ||
| JPH0969859A (ja) | Ｆｓｋ変調回路 | |
| JPH0345936B2 (ja) |