JPH0211174B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、掃引信号発生装置、特に当該掃引信
号発生装置から出力される掃引信号の中心掃引電
圧に素速く設定されるようにした掃引信号発生装
置に関するものである。

パイロツト信号を伴なつた信号の短波受信装
置、例えばISB受信装置における受信部は複数個
の混合器を備え、多重スパーヘテロダイン方式が
採用されている。第１混合器では大まかに第１局
部発振器の発振周波数を変えて受信周波数の電波
を捉え、第２混合器で微調整を行なつて前記受信
電波を捉えるようにしている。

第１図は第２混合器による周波数変換部の回路
構成を示しており、第１混合器で捉えた受信パイ
ロツト信号を第１図図示の回路構成で自動的に微
調整を行ない、受信パイロツト信号の周波数が第
２中間信号周波数に等しくなつたとき、すなわち
同期が確立したとき第２混合器に入力されている
第２局部発振器の発振周波数を固定するようにし
ている。

第１図において、符号２１は第２混合器であ
り、第１中間周波数信号と電圧制御発振器２２か
ら発振された周波数とが当該第２混合器２１で混
合され、第２中間周波数信号が出力される。この
第２中間周波数信号は帯域フイルタ２３を経、第
２中間周波増幅器２４で適宜に増幅された後、ハ
イブリツド２５で２つの信号に分離される。当該
ハイブリツド２５で分離された一方の第２中間周
波数信号は復調回路へ送られるのに対し、他方の
第２中間周波数信号は、例えばパイロツト信号成
分だけを通過させる非常に帯域幅の狭い帯域フイ
ルタ２６に入力する。当該帯域フイルタ２６を通
過した第２中間周波数信号のパイロツト信号成分
は変換器２７内で波形整形等が行なわれた後、帯
域フイルタ２６の帯域内に信号が入つた場合のみ
開かれるゲート回路（図示せず）を通つて、デイ
ジタル位相検波器２８に入力する。該デイジタル
位相検波器２８で基準信号発生器３１からの基準
信号と比較され位相検波された信号はローパスフ
イルタ２９で平滑され、加算器３０に入力する。
一方掃引信号発生装置３１で発生された掃引信号
も加算器３０に入力されており、これらの２つの
信号が電圧制御発振器２２の制御電圧として加算
器３０から出力される。そして電圧制御発振器２
２からは上記制御電圧に対応した周波数の信号が
出力され、前記説明した第２局部発振器の発振周
波数として第２混合器に入力される。

今受信電波の周波数と基準信号周波数との同期
がとれたとき、掃引信号発生装置３１に前記受信
電波の周波数と同期がとれたことを示すサーチ停
止信号が入力すると、掃引信号発生装置３１の掃
引信号は固定される。従つて加算器３０から出力
される制御電圧は一定となり、電圧制御発振器２
２からの発振周波数も同定される。

ところで前記説明の自動周波数制御（AFC）
ループを構成している帯域フイルタ２６はその帯
域幅が極めて狭いため、系の時定数が長くとられ
ている。

従来、加算器３０に入力される掃引信号を発生
する掃引発生装置は発振回路の出力信号を直接掃
引信号として利用するものや、クロツクパルス発
生器、即ち基準信号発生器の出力パルスをデイジ
タルカウンタを用いて計数し、それを加算するこ
とによつて掃引信号を得るものなどがあつた。こ
れらの回路や装置を用い前記説明の時定数の長い
制御系に使用する場合、当然これらの回路や装置
から発生する掃引信号の周期も長いものとなる。
このような系において、第１局部発振器の周波数
を変えて迅速に或る信号を受信したい場合、電圧
制御発振器２２の掃引を停止させる必要を生じる
が、時定数の長い系で掃引信号によつて電圧制御
発振器２２の周波数可変範囲の中心に迅速に設定
するには長い時間がかかることに問題がある。そ
してまた、電圧制御発振器２２の周波数可変範囲
（掃引範囲を含む）の任意の一点で電圧制御発振
器２２を停止しておけば、AFCの同期確立時に
受信信号周波数のドリフトを追従する上でAFC
の追従範囲が、AFC系のもつ追従性能以下に限
定される場合が生じるという問題があつた。した
がつて、第１局部発振器の周波数を変えて迅速に
或るパイロツト信号を探索し、AFCによつてこ
れを制御する場合、電圧制御発振器２２の掃引信
号をその中心電圧に設定できることが望まれる。

本発明は、前記の事情に鑑みなされたもので、
基準信号発生器の発振周波数を分周する第４の分
周器を設け、掃引信号の中心掃引電圧に設定する
際、第１の分周器の分周比N₁に比べて、例えば
１／２倍の値N₃を有する前記第４の分周器の出力を
ラツチ回路に入力するようにして急速に中心掃引
電圧に設定することのできる掃引信号発生装置を
提供することを目的としている。そしてそのため
本発明の掃引信号発生装置は電圧制御発振器を備
えたAFC回路に制御電圧信号を出力するための
掃引信号発生装置であつて、基準信号発生器と、
該基準信号発生器の発振周波数f₀を１／N₁に分
周する第１の分周器と、入力周波数を１／N₁に
分周する第２の分周器と、該第２の分周器の出力
周波数を１／N₂（N₂＜N₁）に分周する第３の分
周器と、前記基準信号発生器の基準信号を前記第
２の分周器に入力するゲート回路と、第３の分周
器の出力で駆動されて発生したパルスによつて前
記ゲート回路をインヒビツトするワンシヨツトマ
ルチバイブレータと、前記第１の分周器及び第２
の分周器の各出力を受けて位相弁別し、位相差に
対応した電気信号を出力する位相弁別器と、中心
設定信号を受けた時、位相弁別器の電圧出力が当
該位相弁別器の最大出力に対して1/2になるパル
スを出力する掃引信号中心設定回路とを備え、該
掃引信号中心設定回路の出力をリセツト信号とし
て前記第３の分周器が受けた時、該第３の分周器
５のワンシヨツトマルチバイブレータに対する駆
動を停止すると共に、前記位相弁別器の出力がそ
の最大出力の1/2に迅速に設定されるように構成
されたことを特徴としている。以下第２図以外の
図面を参照しながら説明する。

第２図は本発明の基礎となつている掃引信号発
生装置の一実施例構成、第３図は本発明に係る掃
引信号発生装置の一実施例構成、第４図は第２
図、第３図の基本動作を説明しているタイムチヤ
ートを示している。

第２図において、符号１は基準信号発生器であ
つて周波数f₀の基準信号を発振させるもの、２は
第１の分周器であつて基準信号発生器１で発振し
た周波数f₀の基準信号を１／N₁に分周するもの、
３はゲート回路であつて基準信号発生器１で発振
した基準信号の通過を制御するもの、４は第２の
分周器であつて第１の分周器２と同一の分周比を
もち、ゲート回路３を通過してくる基準信号発生
器１からの周波数f₀の基準信号を１／N₁に分周
するもの、５は第３の分周器であつて第２の分周
器４から出力される出力信号を１／N₂（N₂＜N₁）
に分周すると共に当該第３の分周器に入力される
ゲート回路１３からの信号によつて分周器の内容
がリセツトされるもの、６はワンシヨツトマルチ
バイブレータであつて第３の分周器５の出力によ
つてパルスを発生し、該パルスのパルス幅に相当
する時間ゲート回路３をインヒビツトする、すな
わちゲートを閉じさせるもの、７は位相弁別器で
あつて次に説明するデイジタル位相検波器とデイ
ジタル−アナログ変換器からなるもの、８はデイ
ジタル位相検波器であつて第１の分周器２の出力
と第２の分周器４の出力との位相差を検出するも
の、９はデイジタル−アナログ変換器であつてデ
イジタル位相検波器８で位相検波された位相差信
号をアナログ量に変換するもの、１３はゲート回
路を表わしている。

次に第４図のタイムチヤートを用いて第２図の
動作について説明する。

今説明を判りやすくするため具体的な１例を挙
げて説明すると、第１の分周器２及び第２の分周
器４の分周比N₁が12、第３の分周器５の分周比
N₂が２に選ばれており、デイジタル位相検波器
８の出力は零、すなわち第１の分周器２の出力信
号と第２の分周器４の出力信号との間に位相差が
ない同相の状態にあるものとする。

第３の分周器５に入力されていたゲート回路１
３の論理「Ｈ」（以下単に「Ｈ」、「Ｌ」のように
記載する）はサーチ停止信号を取り除くことによ
つて、当該ゲート回路１３の出力は「Ｌ」とな
る。従つて第３の分周器５はその機能を発揮する
ようになる。すなわち、ゲート回路３（このとき
当該ゲート回路３は開いている）を通過する基準
信号発振器１からの周波数f₀の基準信号は第２の
分周器４で1/12に分周される。この第２の分周器
４の出力信号は第１の分周器２の出力信号と同期
である。第２の分周器４からの第３番目の出力信
号によつて第３の分周器５は「Ｌ」から「Ｈ」に
立上る。この第３の分周器５の立上りを受けたワ
ンシヨツトマルチバイブレータ６は即時に基準信
号発生器１から発振される周波数f₀の２個分に相
当するパルスP₁を発生する。従つてゲート回路
３はこの間インヒビツトされる。すなわちゲート
回路３は基準信号発生器１からの２個の基準信号
の通過が阻止される。これによつて第１の分周器
２の出力信号と第２の分周器４の出力信号との間
に基準信号発生器１からの２個の基準信号分だけ
位相差が生じる。第４図の第２の分周器４に示さ
れているD₁の斜線部は上記の基準信号発生器１
からの２個分の基準信号を受領しないために
「Ｈ」から「Ｌ」へ立下がるのが遅れる理由を表
わしている。この２個分の基準信号の受領が遅れ
た分周器４からの出力信号を２個カウントし、更
に３個目が第３の分周器５に入力すると、当該第
３の分周器５からワンシヨツトマルチバイブレー
タ６を駆動させる出力信号を出す。これによつて
ワンシヨツトマルチバイブレータ６は前記説明の
如く、即時に基準信号発生器１から発振される周
波数f₀の２個分に相当するパルスP₂が発生し、ゲ
ート回路３のゲートをインヒビツトする。従つて
第１の分周器２の出力信号と第２の分周器４の出
力信号との間に２個の基本信号分だけ更に位相差
が生じる。第４図の第２の分周器４に示されてい
るD₂の斜線部は２個分の基本信号分だけ更に位
相差が生じる理由を表わしている。以下同様にワ
ンシヨツトマルチバイブレータ６が第３の分周器
５によつて駆動され、２個の基本信号分のパルス
幅を有するパルスP₃、P₄、……を発生する毎に
第１の分周器２の出力信号と第２の分周器４の出
力信号との間に２個の基本信号分ずつ位相差が生
じる。この位相差をデイジタル位相検波器８は検
出し、検出された位相差信号をデイジタル−アナ
ログ変換器９で変換することにより位相弁別器７
から段階状の掃引信号が出力される。

ところで、サーチ停止信号が第４図図示の如
く、ワンシヨツトマルチバイブレータ６からパル
ス₂の出力された後にゲート回路１３に入力する
と、当該ゲート回路１３の出力は「Ｌ」から
「Ｈ」に反転する。従つて第３の分周器５の内容
はリセツトされ、そのリセツト状態が保持され
る。第３の分周器５からはワンシヨツトマルチバ
イブレータ６を駆動させる出力が出なくなるの
で、ゲート回路３のゲートはインヒビツトされる
ことがなくなり、基準信号発生器１から発振され
た基準信号は当該ゲート回路３を介して第２の分
周器４に入力される。従つて第１の分周器２の出
力信号と第２の分周器４の出力信号との位相差
は、サーチ停止信号が第３の分周器５に入力され
た時の位相差を保持する。サーチ停止信号が解除
されると第３の分周器５はその分周機能を回復す
るから、新たに第２の分周器４からの出力信号を
２個カウントし、更に３個目の立上り信号でワン
シヨツトマルチバイブレータ６を駆動させる出力
信号を出す。これによりワンシヨツトマルチバイ
ブレータ６は即時にパルスP₃を発生させ、前記
説明の如く、第１の分周器２の出力信号と第２の
分周器４の出力信号との間に２個の基本信号分位
相差を生じさせる。

このようにしてサーチ停止信号がゲート回路１
３を介して第３の分周器５へ入力したときの第１
の分周器２の出力信号と第２の分周器４の出力信
号との位相差に対応した掃引信号が位相弁別器７
から出力され、その出力電圧、すなわち掃引信号
E₃が保持される。当該掃引信号E₃によつて微調
整された受信電波の受信が終り、次の受信電波を
捉えるために、第１局部発振器の発振周波数を変
える。それに先だつて、次の受信電波において
AFCの同期がかかる場合、受信電波の周波数ド
リフトを最大限に追従し得るように、制御電圧発
振器２２の周波数を掃引範囲の中心に設定して待
受状態とするため、次に説明する本発明に係る中
心電圧設定回路が有用となる。

次に第３図の本発明に係る掃引信号発生装置の
一実施例構成を説明する。

図中、符号１ないし９，１３は第２図のものに
対応する。１０は掃引信号中心設定回路であつて
位相弁別器７から出力される掃引信号の中心掃引
電圧に設定させるもの、１１は第４の分周器であ
つて基準信号発生器１から出力される発振周波数
f₀を１／N₃、例えばN₃＝N₁／２に分周するも
の、１２はラツチ回路であつて中心設定信号を受
けた場合、第４の分周器１１の出力で第１の分周
器２の出力のπ／４および3π／４の位相ごとに
掃引を停止させる信号をゲート回路１３に出力す
るものをそれぞれ表わしている。

上記ラツチ回路１２は第１の分周器２の出力の
位相π／４の時点で中心設定信号をラツチし、そ
して出力して第３の分周器５を位相弁別器７の出
力が掃引信号の最大の1/2になるところで駆動停
止させる。なおこのとき、第２の分周器４の出力
は第１の分周器２の出力と位相差がπ／４だけず
れた関係に設定される。また同様に第１の分周器
２の出力の位相3π／４の時点で中心設定信号を
ラツチする。そして第２の分周器４の出力と第１
の分周器２の出力との位相差は3π／４だけずれ
た関係に設定される。

第３図において、中心設定信号がラツチ回路１
２に入力されないときの動作は第２図で詳しく説
明した動作と全く同様の動作が行なわれる。

第４の分周器１１は常に第１の分周器２のπ／
４と3π／４の位相をその立下り時（第４図の↓
印）に検出している。中心設定信号がラツチ回路
１２に入力されたとき、当該ラツチ回路１２は第
４の分周器１１の立下り信号でラツチした信号を
出力し、ゲート回路１３の「Ｈ」出力によつて第
３の分周器５の内容はリセツトされ、そのリセツ
ト状態を第３の分周器５は保持する。この状態で
は、第２の分周器４の出力は第１の分周器２と
π／４だけ位相のずれた出力となり、これは位相
弁別器７に掃引信号の最大の1/2の電圧を出力さ
せる。この時の設定時間は第１の分周器２の出力
周波数周期の1/4でAFC系（回路）の時定数に比
べ極めて短いものとなる。

前記次の受信信号が帯域フイルタ２６に入り、
AFC同期確立後、ラツチ回路１２に入力されて
いる中心設定信号を解除すれば、AFCはAFCの
追従範囲の中心から動作することになる。そして
π／４について説明したが、3π／４のときも全
く同様である。

以上説明した如く、本発明によれば、本発明の
基礎となる掃引信号発生装置に第４の分周器と当
該第４の分周器の出力信号をラツチするラツチ回
路とを設けることにより、サーチ停止信号で任意
の位置で固定された掃引信号を、或いは掃引中の
信号をその中心掃引電圧に急速に設定させること
ができる。

また本発明の掃引信号発生装置を第２局部発振
器の構成の一部に使用すれば制御系の時定数が長
い場合においても、また制御系を途中でリセツト
する場合においても、短時間で掃引信号の中心掃
引電圧に設定でき、中心電波の探索が短時間で行
なえるようになる。

【図面の簡単な説明】

第１図は第２混合器による周波数変換部の回路
構成、第２図は本発明の基礎となつている掃引信
号発生装置の一実施例構成、第３図は本発明に係
る掃引信号発生装置の一実施例構成、第４図は第
２図、第３図の基本動作を説明しているタイムチ
ヤートを示している。 図中、１は基準信号発生器、２は第１の分周
器、３はゲート回路、４は第２の分周器、５は第
３の分周器、６はワンシヨツトマルチバイブレー
タ、７は位相弁別器、８はデイジタル位相検出
器、９はデイジタル−アナログ変換器、１０は掃
引信号中心設定回路、１１は第４の分周器、１２
はラツチ回路、１３はゲート回路、２１は第２混
合器、２２は電圧制御発振器、２３は帯域フイル
タ、２４は第２中間周数増幅器、２５はハイブリ
ツド、２６は帯域フイルタ、２７は変換器、２８
はデイジタル位相検波器、２９はローパスフイル
タ、３０は加算器、３１は掃引信号発生装置をそ
れぞれ表わしている。

Claims (1)

1. 【特許請求の範囲】 １ 電圧制御発振器２２を備えたAFC回路に制
   御電圧信号を出力するための掃引信号発生装置で
   あつて：発振周波数f₀の基準信号発生器１と；該
   基準信号発生器１の発振周波数f₀を１／N₁に分
   周する第１の分周器２と；入力周波数を１／N₁
   に分周する第２の分周器４と；該第２の分周器４
   の出力周波数を１／N₂（N₂＜N₁）に分周する第
   ３の分周器５と；前記基準信号発生器１の基準信
   号を前記第２の分周器４に入力するゲート回路３
   と；第３の分周器５の出力で駆動されて発生した
   パルスによつて前記ゲート回路３をインヒビツト
   するワンシヨツトマルチバイブレータ６と；前記
   第１の分周器２及び第２の分周器４の各出力を受
   けて位相弁別し、位相差に対応した電気信号を出
   力する位相弁別器７と；中心設定信号を受けた
   時、位相弁別器７の電圧出力が当該位相弁別器７
   の最大出力に対して1/2になるパルスを出力する
   掃引信号中心設定回路１０とを備え、該掃引信号
   中心設定回路１０の出力をリセツト信号として前
   記第３の分周器５が受けた時、第３の分周器５の
   ワンシヨツトマルチバイブレータ６に対する駆動
   を前記位相弁別器７の最大出力の1/2の電圧で停
   止するように構成された掃引信号発生装置。 ２ 前記掃引信号中心設定回路１０は基準信号発
   生器１の発振周波数f₀を１／N₃に分周する第４
   の分周器１１と；第１の分周器２のπ／４位相、
   および3π／４ごとの位相でゲート回路１３に中
   心掃引信号をラツチして出力するラツチ回路１２
   とを備え、位相弁別器７の出力がその最大出力の
   １／２に早送りで設定可能に構成されたことを特徴
   とする特許請求の範囲第１項記載の掃引信号発生
   装置。