JPS6182536A - 周波数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、周（支枝変換装置に関するもので、例えば
ケーブルデシビジ９ンシステムのコンバータチューナと
して用いられる。

〔発明の技術的背景３ 従来、１−プルテレビジョンシステム（以下ＣＡＴＶシ
ステムと称する）にて伝送されて来た信号を特定のチャ
ンネルの周波数に変換する場合は、いわゆるコンバータ
チューナが利用されている。このコンバータチューナは
、伝送されて来た高周波信号の中から所望チャンネルの
信号を受信する場合、２回の周波数変換を行なっている
。これは、広帯域で伝送される例えば６０チャンネル分
の高周波テレビジョン信号の中から、特定のチャンネル
（例えば、第２あるいは第３チヤンネル）の信号へ一挙
に周波数変換部ることは困難であるからである。従りて
、伝送されて来た高周波信号を一旦数百ＭＨｚ　　帯の
中間周波信号に変換しく第１周波数変換部）、続いてこ
の中間周波信号を特定のチャンネルの信号に変換する（
第２周波数変換部）方法がとられている。

〔背景技術の問題点〕

従来のコンバータチューナによると、第１周波数変換部
ではｍｌの局部発振装置、第２周波数変換部では第２の
局部発振装置が必要であるが、第１周波数変換部から得
られ喪中間層波信号が数百ＭＨｚ　　帯の高い周波数で
あるため、第２周波数変換部の局部発振周波数も非常に
高いものとなりている。

第２の局部発振装置は、一定の中間周波信号を一定の周
波数の変換出力周波数信号に変換すれば良いという理由
から、水晶発偏器、ＳＡＷ発振器等が用いられる。しか
しながら、これらの発振手段は、回路が複雑であること
、及び変換出力周波数を変更しようとした場合、融通性
が無いという問題がある。特に１地域あるいはユーザに
よりては、テレビジ嘗ン受像機へ入力する高周波信号の
チャンネルを、空きチャンネルに入する場合、上記変換
出力周波数の変更を望むことがある。

〔発明の目的〕

この発明は上記の事（１７Ｋ　Ｎみてなされたもので、
変換出力周波数の変更が容易であり、また中間周波・数
の変更に対しても融通性があり、このような変更があり
ても安定した受信動作を得られるようにした周波数変換
装置を提供することを目的とする。

〔発明の（既要〕

この発明は、第１．第２の周波数変換部にそれぞれ位相
同期ループを形成した局部発振装置５１．５２を設け、
各々の位相同期ループのプログラマブル分周器２３．：
１３に対して、それぞル選局データ及び変換出力周波数
設定データを任意にプリセットできるようにして、中間
周波数の変更、変換出力周波数の変更に容易に対応でき
るようにしたものであるｏしかもこの場合、プログラマ
ブル分周器３３に与える変換出力周波数設定データは、
ロードパルスＬ、０７にて設定されるものであるが、こ
のロードパルスＬＯＩを積分器４０を通して得ることに
より、選局データ設定時に用いられるロードパルスＬＯ
の出力端子から得られるようにして回路構成を簡素化す
るものである。

〔発明の実施例〕

以下、この発明の実施例を図面を参照して説明する〇 第１図はこの発明の一実施例であり、入力端子１１には
、５０　ＭＨｚ　〜４５０ＭＨｚの帯域にわたる高周波
信号が入力される。この入力端子１１からの高周波信号
は、広帯域バンドパスフィルタ１２を介して第１の混合
器１３に入力される。この第１の混合器１・３には、第
１の局部発振器５１からの局部発振出力も入力され、ス
ーパーヘテロゲインによる周波数変換が行なわれるよう
に構成されている。

第１の混合器１３の出力は、中間周波となるように、局
部発振周波数が設定されている。第１の局部発振器５ノ
は、電圧制御発振器２１と、この電圧制御発振器２１の
発振出力を分周する１分周器２２と、この１分周器２２
０分周出力Ｍ　　　　　　　　　　　　　　　　　　　
Ｍを更に分周するプログラマブル分周器２３と、このプ
ログラマブル分周器２３の出力と水晶基単発振器２６の
出力をＸ分周器２７で分周した出力との位相比較を行な
う位相比較器２４と、この位相比較器２４から得られた
位相誤差信号を平滑しこれを前記電圧制御発振器２ノの
制御電圧とする低域フィルタ２５とを具備し、位相閤期
ループＰＬＬを構成している。

受信周波数が変更される場合には、操作部における希望
チャンネルの選択操作（キーボードのチャンネルキー操
作）に応じて、制御回路４１からデータＤＡとそのデー
タ書き込みタイミングを与えるクロックＣＫが出力され
、希望のデータがシフトレジスタ２８に蓄積されると、
データラッチ回路２９にロードパルスＬＯが与えられる
。これによって、データラッチ回路２９には、シフトレ
ジスタ２８の選局データがラッチされ、プログラマブル
分周器２３のプリセット端子にセットされる。上記のデ
ータラッチ回路２９に選局データをセットするタイミン
グチャートは、第２図に示すようにあられせる。

これによってプログラマブル分周器２３のＮ分周比が可
変されるので、電圧制御発振器２１の発振周波数は１／
Ｎ分周比によって定まる周波数に位相ロックする。つま
り、局部発振周波数が可変され受信周波数が変更された
ことになる。

上記のように得られた中間周波信号は、第１のバンドパ
スフィルタ１４、第１の中間周波増幅器１５、第２のバ
ンドパスフィルタ１６を介して、第２の混合器１７に入
力される。この第２の混合器１２には、第２の局部発振
器５２からの局部発振出力も入力され、スーパーへテロ
ダインによる周波数変換が得られるように構成されてい
る。第２の混合器１２の出力は、例えばテレビジラン信
号の所望のチャンネル周波数となるように、前記第２の
局部発振器５１の周波数が設定されている。そして、第
２の混合器１２の出力は、出力バンドパスフィルタ１８
を介して出力端子１９に導出される０ 第２”の局部発振器５２は、電圧制御発掘器３ノと、こ
の電圧制御発振器３ノの発振出力を分周する１分周器３
２と、この上分周器３２のＭ　　　　　　　　　　　　
　　　　　　　Ｍ分周出力を更に分周するプログラマブ
ル分周器３３と、このプログラマブル分周器３３の出力
と水晶基準発振器３６の出力をＸ分周器３７で分周した
出力との位相比較を行なう位相比較器３４と、この位相
比較器３４から得られた位相誤差信号を平滑し、これを
前記電圧制御発振器３ノの制御電圧とする低域フィルタ
３５とを具備し、位相同期ループＰＬＬを構成している
。

ここで、前記プログラマブル分周器３３の分周比（１／
Ｎ）を変更すれば、電圧制御発振器３ノの発振出力周波
数を変更でき、これによりて、変換出力周波数（第２チ
ヤンネル、第３チヤンネル、第５チヤンネル・・・）を
任意に変更することかできる。

この変更手段に本回路は特徴を備えている０つまり、プ
ログラマブル分周器３３のプリセット端には、データラ
ッチ回路３９の出力データ、即ち、変換局１皮微設定デ
ータが与えられる０この場合、データラッチ回路３９に
は、ロードパルスＬＯＩによって、シフトレジスタ３８
の記憶データが転送される。このシフトレジスタ３８に
対しては、制御回路４ノからデータＤＡとそのデータ書
き込みタイミングを与えるクロックＣＫが印加され、こ
のシフトレジスタ３８に所望のデータか蓄積されると、
パルス幅の広いロードパルスＬＯが出力される。この１
１吉果、このロードパルスＬＯは、積分器４０を介して
ロードパルスＬＯＩとなり、データラッチ回路３９に与
えられることになる０このときのタイミングチャートは
、第３図に示すようになる０このように、変換出力周波
数を設定する２作は、例えば電源投入時に得られる。選
局時には、パルス幅の短い第２図のロードパルスＬＯが
出力されるが、このロードパルスは、積分器４０がある
ため、第２周波数変換部のデータラッチ回路３９には、
入力しない。

今、上記の周波数変換装置において、入力周波数ヲｆ、
Ｎ、中間周波数をｆｔｐ　、第１の局部発振器仝１の発
振出力周波数をｆｌ、水晶基準発振器２６の発振出力周
波数をｆｒ＠ｆ　　とすると、Ｌ　＝　ｆｔ＊　＋　ｆ
□、　　　　　・・・・・・（１）となる。

次に、第２の局部発振器５２の発振出力周波数ｆ、は、 ｆｔ　＝　７１　ｒ　”　１ｏｕｔ　　　　　・・・・
・・（３）となる。ｆｒｅｆ　　Ｆ！、水晶基準発振器
３６の発振出力周波数であり、ｆｏ、Ｔｔ　　は出力端
子１９の出力周波数。

従って上記の回路において、周波数安定度は、基準発振
周波数Δｆｒｅｆの−ｒ−倍となる。

今、ｆ、、１＝４ＭＨｚ　、に＝５１２　、Ｍ＝２５６
゜Ｎ　＝　５００　　とすれば、ｂ　＝１０００ＭＨｚ
　となる。

このとき、Δｆｒｅｔ　＝０．４　ＭＨｚ　　とすれば
、ｆ。

のドリフトは となり、高い周波数においても安定した発振が得られる
。

上記の回路では、水晶基準発振器が第１．第２の周波数
変換部で別々に設けられた。これにより、この水晶基準
発振器のドリフトが出力周波数１゜。、に加算されるこ
とがあるが、何れか一方の基準発振器を用いるようにし
、第１．第２の周波数変換部の水晶基準発振器を共有化
すれば、ドリフトが同一方向となるため、出力周波数ｆ
。Ｕｔ　　のドリフトを減少できる。

つまり、ｆ、＝ｆ２でドリフト＋Δｆとすれば１、ｒｒ
ｒ　＝　（ｆｌ　＋　Δｆ　）　−ｊ’ｔＮｊｌＦ＝　
（ｆｔ＋Δｆ）−ｆｏｔ＋ｔから、 （ｊ′ＩＬΔ／）　　ｊｔＮ−（／’ｍ＋Δｆ　）　−
ｆｏｏｔｊ　ｏｕｔ＝　（Ｊ’ｓ十Δｆ）−（ハ＋Δｆ
）＋１１Ｎ、”　ｆＯＩＩｔ”　ｆＩＮ が成立し、基顯発根器のドリフトが変換出力にあられれ
なくなる。

第４図は、制御回路４１の一例を示している。

通常の選局動作では、スイッチ６３．６４は、それぞれ
ロードパルス発生器６５（パルス幅の短いパルスを発生
する）と、選局データ発生器６２を選択している。そし
てキーボード７０の選局操作が行なわれると、タイミン
グパルス発生器６９のタイミングコントロールニヨって
、出力インターフェース６２から選局データが出力され
、出力インターフェース６１からパルス幅の短いロード
パルスが出力される。

次に、変換出力周波数設定データは、たとえば、システ
ムの電源がオンされたときに出力される。つまり、′ｒ
！！、源投入検小投入検出器７２カニシステム入を検出
すると、スイッチ６３．６４を切換える。このときは、
スイッチ６３はパルス幅の長いロードパルスを発生する
ロードパルス発生器６６を選択し、スイッチ６４は変換
出力周波数設定データ発生器６８を選択する。この変換
出力周波数設定データ発生器６８の出力データは、操作
キー７７によって、ユーザの希望チャ／ネルに対応した
データである０こｆ′Ｌ！でよって、タイミングパルス
発生器６９のコントロールに基づき、変換出力周波数設
定データは、第２の周波数変換部のプロゲラ１ブル分周
器３３に設定される。

〔発明の効果〕

以上説明したように、この発明によると、第１の周波数
変換部及びこの第１の周波数変換部の出力を更に周波数
変換する第２の周波数変換部の各局部発振装置に位相同
期ループを用い、この位相同期ループ内のプログラマブ
ル分周器２３．３．ＪＫ分周データを入力できる構成と
している。

この場合、第２の周波数変換部に設けられたプログラマ
ブル分周器３３に変換周波数設定データを与える場合は
、そのデータラッチ回路３９に与オーられるロードパル
スＬ０１が積分器４０を介して与えられるようにして−
る。このため、制御回路４１の出力ラインは、第１の周
波数変換部に選局データを与えるラインと共通化でき、
回路構成を簡単にできる。また、このような回路構成に
すれば、ユーザの希望に応じて任意の変換出力周波数（
ｆｌ、ｕｔ）を設定でき融通性がある。さらに、中間周
波数の変更があっ］　　　た場合にも、分周比を容易に
変更できるので、各種送１ｉ　信号に対応できるという
利点もある０

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
、第３図はそれぞれこの発明の詳細な説明するのに示し
たタイミングチャート、第４図は第１図の制御回路の例
を示す回路図である。 １３・・・第１の混合器、１２・・・第２の混合器、２
９．３９・・・データ２ノテ回路、２８．３８・・・シ
フトレジスタ、４０・・・積分器、５１・・・第１の局
部発振装置、５２・・・第２の局部発振装置。

Claims (1)

1. 【特許請求の範囲】 高周波入力信号が導入される第１の混合器と、この混合
   器に第１の局部発振信号を加える第１の電圧制御発振器
   と、この第１の電圧制御発振器の出力を分周する第１の
   プログラマブル分周器と、この第１のプログラマブル分
   周器の分周出力と基準発振出力との位相比較を行なう第
   １の位相比較器と、この第１の位相比較器の出力を平滑
   して前記電圧制御発振器の発振周波数制御端に与える第
   １の低域フィルタと、 前記第１のプログラマブル分周器の分周比設定端子に選
   局データを与える第１のデータラッチ回路と、この第１
   のデータラッチ回路に第１のロードパルスが与えられた
   場合に保持データをラッチさせる第１のシフトレジスタ
   と、 前記第１の混合器の出力信号が導入される第２の混合器
   と、この第２の混合器に第２の局部発振信号を加える第
   ２の電圧制御発振器と、この第２の電圧制御発振器の出
   力を分周する第２のプログラマブル分周器と、この第２
   のプログラマブル分周器の分周出力と基準発振出力との
   位相比較を行なう第２の位相比較器と、この第２の位相
   比較器の出力を平滑して前記第２の電圧制御発振器の発
   振周波数制御端に与える第２の低域フィルタと、 前記第２のプログラマブル分周器の分周比設定端子に変
   換出力周波数設定データを与える第２のデータラッチ回
   路と、第２のデータラッチ回路に第２のロードパルスが
   与えられた場合に保持データをラッチさせる第２のシフ
   トレジスタと、 前記第１、第２のロードパルスを１つの出力端から出力
   し、前記第２のロードパルスの経路には積分器を挿入し
   てなるロードパルス導入手段とを具備したことを特徴と
   する周波数変換装置。