JPH03171822A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH03171822A JPH03171822A JP1310294A JP31029489A JPH03171822A JP H03171822 A JPH03171822 A JP H03171822A JP 1310294 A JP1310294 A JP 1310294A JP 31029489 A JP31029489 A JP 31029489A JP H03171822 A JPH03171822 A JP H03171822A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ｗｉ要〕
例えば，衛星通信用周波数変換装置の局部発振器に使用
する周波数シンセサイザに関し、周波数シンセサイザの
出力周波数の分解能を損なうことな（，ＳＳＢ位相雑音
特性を改善することを目的とし、 第１の電圧制御発振器からの第１の出力信号と入力した
周波数Ｎｔ ｒａｔの信号とを混合し＋ Ｎｌ分周して
得た混合・分周信号が，周波数ｆＲ１の第１の基準信号
と位相同期する様に該第１の電圧制御発振器の周波数を
制御することにより，周波数（Ｎｌｆ■＋ Ｎ，ｆ■）
の第１の出力信号を送出する第１の位相同期回路を有す
る周波数シンセサイザにおいて、第２の電圧制御発振器
からの第２の出力信号をＮｇ？周した分周信号が，該第
１の基準信号を用いて生成した周波数Ｎ３ ｆａｘの第
２の基準信号と位相同期する様に該第２の電圧制ｉＴＪ
発振器の発振周波数を制御して周波数（Ｎ ３ ｆ ＊
■）Ｎ２の第２の出力信号を得た後，Ｎ，分周して該第
１の位相同期回路に送出する第２の位相同期手段を付加
する様に構成する。
する周波数シンセサイザに関し、周波数シンセサイザの
出力周波数の分解能を損なうことな（，ＳＳＢ位相雑音
特性を改善することを目的とし、 第１の電圧制御発振器からの第１の出力信号と入力した
周波数Ｎｔ ｒａｔの信号とを混合し＋ Ｎｌ分周して
得た混合・分周信号が，周波数ｆＲ１の第１の基準信号
と位相同期する様に該第１の電圧制御発振器の周波数を
制御することにより，周波数（Ｎｌｆ■＋ Ｎ，ｆ■）
の第１の出力信号を送出する第１の位相同期回路を有す
る周波数シンセサイザにおいて、第２の電圧制御発振器
からの第２の出力信号をＮｇ？周した分周信号が，該第
１の基準信号を用いて生成した周波数Ｎ３ ｆａｘの第
２の基準信号と位相同期する様に該第２の電圧制ｉＴＪ
発振器の発振周波数を制御して周波数（Ｎ ３ ｆ ＊
■）Ｎ２の第２の出力信号を得た後，Ｎ，分周して該第
１の位相同期回路に送出する第２の位相同期手段を付加
する様に構成する。
本発明は，例えば，衛星通信用周波数変換装置の局部発
振器に使用する周波数シンセサイザに関するものである
。
振器に使用する周波数シンセサイザに関するものである
。
衛星通信用地球局の周波数変換装置は１広帯域な送受信
帯域内の割り当てられた周波数において，信号の送受信
が行える様に周波数変換を行っている。
帯域内の割り当てられた周波数において，信号の送受信
が行える様に周波数変換を行っている。
例えば、Ｋｕ帯域では送信周波数が１４．０〜ｌ４．５
ＧＨｚ （帯域幅は５００ Ｍｔｌｚ）内の割り当てら
れた周波数となる為．周波数変換装置の局部発振２３と
しては出力周波数の分解能（周波数可変時のステソプ幅
）が小さく．高安定であることの他に，近年はＳＳＢ位
相雑音が少ないことが要求されている。
ＧＨｚ （帯域幅は５００ Ｍｔｌｚ）内の割り当てら
れた周波数となる為．周波数変換装置の局部発振２３と
しては出力周波数の分解能（周波数可変時のステソプ幅
）が小さく．高安定であることの他に，近年はＳＳＢ位
相雑音が少ないことが要求されている。
また、周波数の有効利用やコストの点から，送受信周波
数の選択が容易に行えることも要求されている。
数の選択が容易に行えることも要求されている。
この為、位相同期回路を用いた周波数シンセサイザが一
般に用いられているが，出力周波数が非常に高く，且つ
広帯域であること等から出力周波数の分解能を小さくす
ると，基準周波数の逓倍数が増加するが．この増加に伴
って基準信号の雑音やその周辺回路の熱雑音が増大し，
周波数シンセサイザ出力のＳＳＢ位相雑音が増加する。
般に用いられているが，出力周波数が非常に高く，且つ
広帯域であること等から出力周波数の分解能を小さくす
ると，基準周波数の逓倍数が増加するが．この増加に伴
って基準信号の雑音やその周辺回路の熱雑音が増大し，
周波数シンセサイザ出力のＳＳＢ位相雑音が増加する。
そこで、周波数シンセサイザの出力周波数の分解能を損
なうことな（，ＳＳＢ位相雑音特性を改善することが必
要である。
なうことな（，ＳＳＢ位相雑音特性を改善することが必
要である。
第３図は周波数シンセサイザの原理図で，何れも位相同
期回路を使用したものである。以下，図の動作を説明す
る。尚， １２．１６はループフィルタを示す． 先ず、第３図（ａ）は直接分周方式で．電圧制御発振器
（以下， ＶＣＯと省略する）１３の出力信号（周波数
ｒ０。Ｌ）を分周器ｌ４でＮ分周して得たＮ分周信号の
位相と．入力する周波数ｆ．の基準信号の位相とを位相
比較器Ｕで位相比較し，位相差が所定値となる様にＶＣ
Ｏの発振周波数を制御する。
期回路を使用したものである。以下，図の動作を説明す
る。尚， １２．１６はループフィルタを示す． 先ず、第３図（ａ）は直接分周方式で．電圧制御発振器
（以下， ＶＣＯと省略する）１３の出力信号（周波数
ｒ０。Ｌ）を分周器ｌ４でＮ分周して得たＮ分周信号の
位相と．入力する周波数ｆ．の基準信号の位相とを位相
比較器Ｕで位相比較し，位相差が所定値となる様にＶＣ
Ｏの発振周波数を制御する。
第３図（ｂ）はＶＣＯ １７の出力信号と周波数ｆＬの
周波数変換用信号とを混合器ｌ９で混合した後，分周器
ｌ８でＮ分周した混合・分周信号の位相と，人力する周
波数ｆ，の基準信号の位相とを位相比較器ｌ５で位相比
較し，位相差が所定値となる様にＶＣＯの発振周波数を
制御する。
周波数変換用信号とを混合器ｌ９で混合した後，分周器
ｌ８でＮ分周した混合・分周信号の位相と，人力する周
波数ｆ，の基準信号の位相とを位相比較器ｌ５で位相比
較し，位相差が所定値となる様にＶＣＯの発振周波数を
制御する。
この時のｖＣＯの出力周波数はそれぞれ（ａ） 直接
分周方式 ｆ。，， ＝Ｎｆ＊ （１）（ｂ）
混合方式 ｆｏ−ｔ ＝Ｎ ｆｍ ＋ ｆｔ
（２）となり，分周数Ｎを変化することにより，出力
周波数ｒ。ｕｔはｆ，のステップ幅で変化することにな
る。
分周方式 ｆ。，， ＝Ｎｆ＊ （１）（ｂ）
混合方式 ｆｏ−ｔ ＝Ｎ ｆｍ ＋ ｆｔ
（２）となり，分周数Ｎを変化することにより，出力
周波数ｒ。ｕｔはｆ，のステップ幅で変化することにな
る。
第４図は従来例のブロック図を示す。
図中，１０は基準信号発生器で，通常は水晶発振器（χ
ＯＳＣ）を用いている．２は分解能が粗い周波数シンセ
サイザであり．回路構或は上記第３図（ｂ）の混合方式
である．３は分解能が細かい周波数シンセサイザで．・
回路構成は上記第３図（ａ）の直接分周方式であるが．
以下，前者をＰＬＬ．．後者をＰＬＬ，とする。尚，こ
れらの動作は上記と同じである。
ＯＳＣ）を用いている．２は分解能が粗い周波数シンセ
サイザであり．回路構或は上記第３図（ｂ）の混合方式
である．３は分解能が細かい周波数シンセサイザで．・
回路構成は上記第３図（ａ）の直接分周方式であるが．
以下，前者をＰＬＬ．．後者をＰＬＬ，とする。尚，こ
れらの動作は上記と同じである。
ここで、分周器３５は細かい分解能を得る為に基準信号
発生器の出力を分周するが． ｐｔ．ｔ．ｚの基準信号
の周波数ｆｌＩ（以下，ｆえと省略する）を低くすると
（１）式からステップ幅が狭くなり，その分だけ分周器
３４の分周数Ｎ２は大きくなる。また、逓倍器４０はＰ
ＬＬ ，の出力をＨ逓倍し．所要の出力周波数を得る為
のものである． この様に，分解能の細かいＰＬＬｔと分解能の粗い１’
ＬＬ ，とを組み合わせ，更に逓倍器４０でＨ逓倍する
ことにより出力周波数ｆ。ｕｔは ｆｏｕＬ ＝Ｍ （Ｎ＋ ｆｓ＋＋＋Ｎｚ ｆｅｚ）
（３）となり．所要の周波数帯において広帯域で
分解能が小さい周波数シンセサイザを実現している。
発生器の出力を分周するが． ｐｔ．ｔ．ｚの基準信号
の周波数ｆｌＩ（以下，ｆえと省略する）を低くすると
（１）式からステップ幅が狭くなり，その分だけ分周器
３４の分周数Ｎ２は大きくなる。また、逓倍器４０はＰ
ＬＬ ，の出力をＨ逓倍し．所要の出力周波数を得る為
のものである． この様に，分解能の細かいＰＬＬｔと分解能の粗い１’
ＬＬ ，とを組み合わせ，更に逓倍器４０でＨ逓倍する
ことにより出力周波数ｆ。ｕｔは ｆｏｕＬ ＝Ｍ （Ｎ＋ ｆｓ＋＋＋Ｎｚ ｆｅｚ）
（３）となり．所要の周波数帯において広帯域で
分解能が小さい周波数シンセサイザを実現している。
ここで， ｆａｌ＞ ｆａｘであり＋ Ｎｌ＋Ｎ！は
分周器２４．？４の分因数である。
分周器２４．？４の分因数である。
しかし、第４図の回路構或では分解能をより細かくする
には，前述した様にＰＬＬ，のｒＩＩ■を低くすること
になり，これは結果的に（１）弐に示す様にｆ８の逓倍
数を大きくすることになる。
には，前述した様にＰＬＬ，のｒＩＩ■を低くすること
になり，これは結果的に（１）弐に示す様にｆ８の逓倍
数を大きくすることになる。
しかし，これはｆＲに含まれる雑音やその周辺回路の熱
雑音（位相比較器の雑音で代表される）も同しく逓倍さ
れることになり，周波数シンセサイザの出力信号のＳＳ
Ｂ位相雑音が劣化することになる。
雑音（位相比較器の雑音で代表される）も同しく逓倍さ
れることになり，周波数シンセサイザの出力信号のＳＳ
Ｂ位相雑音が劣化することになる。
以下，これらを詳細に説明する。
第４図に示す周波数シンセサイザの出力周波数として１
２．８〜ｌ３．３ Ｇｌｌｚを５Ｍｔｌｚステップ幅で
可変可能にするには，逓倍器４０の逓倍数門を８とする
と， ＰＬＬ．の出力側では１６００＝１６６２．５
Ｍｌｌｚを０．６２５Ｍｌｌｚステップ幅で出力する必
要がある。
２．８〜ｌ３．３ Ｇｌｌｚを５Ｍｔｌｚステップ幅で
可変可能にするには，逓倍器４０の逓倍数門を８とする
と， ＰＬＬ．の出力側では１６００＝１６６２．５
Ｍｌｌｚを０．６２５Ｍｌｌｚステップ幅で出力する必
要がある。
そこで．細かいステップ幅を作るｐｔ．ｔ．ｔの基準周
波数ｒ。は０．６２５ Ｍｌｌｚとなる（これは，分周
器３５で基準信号発生器１０の出力周波数１０ ＭＨｚ
を１６分周すれば得られる。） ？た，粗いステップ幅を作るＰＬＬ ，の基準周波数ｆ
■として上記１０ ＭＨｚをそのまま使用すると， Ｐ
ＬＬ１の出力ａ点の周波数は分周器２４の分周数Ｎ１を
変化することにより１０ ＭＨｚのステップ幅で変化す
ることになる。
波数ｒ。は０．６２５ Ｍｌｌｚとなる（これは，分周
器３５で基準信号発生器１０の出力周波数１０ ＭＨｚ
を１６分周すれば得られる。） ？た，粗いステップ幅を作るＰＬＬ ，の基準周波数ｆ
■として上記１０ ＭＨｚをそのまま使用すると， Ｐ
ＬＬ１の出力ａ点の周波数は分周器２４の分周数Ｎ１を
変化することにより１０ ＭＨｚのステップ幅で変化す
ることになる。
同様に，分周器３４の分周数Ｎ２を変化することにより
， ＰＬＬｚの出力ｂ点の周波数は０．６２５ Ｍｌｌ
ｚステップ幅で変化することになるので．分周数を設定
して組み合わせることにより，ａ点の周波数を０．６２
５ Ｍ｝１ｚステップ幅で１６００〜１６６２．５ Ｍ
Ｈｚに渡って変化することができる。
， ＰＬＬｚの出力ｂ点の周波数は０．６２５ Ｍｌｌ
ｚステップ幅で変化することになるので．分周数を設定
して組み合わせることにより，ａ点の周波数を０．６２
５ Ｍ｝１ｚステップ幅で１６００〜１６６２．５ Ｍ
Ｈｚに渡って変化することができる。
ここで、（３）式に示す様にＰＬＬ．ＰＬＬｚの分周数
Ｎ１Ｎ２はＰＬＬ．の出力周波数によって決定されるが
，ｖＣ０３３の可変幅の実現性やＮ，とＮ２の比が大き
くならない様にすることなどを考慮して，ｂ点の出力を
４００ 〜４１０ ＭＩＬｚとすると，分周器２４の分
周数Ｎ，は１２０〜１６６，分周器３４の分周数Ｎ，は
６４０〜６５６となる。
Ｎ１Ｎ２はＰＬＬ．の出力周波数によって決定されるが
，ｖＣ０３３の可変幅の実現性やＮ，とＮ２の比が大き
くならない様にすることなどを考慮して，ｂ点の出力を
４００ 〜４１０ ＭＩＬｚとすると，分周器２４の分
周数Ｎ，は１２０〜１６６，分周器３４の分周数Ｎ，は
６４０〜６５６となる。
換言すれば，ｂ点の周波数はｆ＊ｚ ・０．６２５ Ｍ
ｆｌｚを６４０〜６５６逓倍したものであり，ａ点の周
波数？上記（３）式に示す様にｆｉ＋＝ １０ＭＩｌｚ
を１２０〜１６６逓倍したものにｂ点の周波数を加えた
ものとなる。
ｆｌｚを６４０〜６５６逓倍したものであり，ａ点の周
波数？上記（３）式に示す様にｆｉ＋＝ １０ＭＩｌｚ
を１２０〜１６６逓倍したものにｂ点の周波数を加えた
ものとなる。
更に，出力端においては，逓倍２Ｓ４０にまり８逓倍さ
れる。
れる。
次に、ＳＳＢ位相雑音について述べる。
一ｉに， ＰＬＬの雑音特性はループの自然角周波数ω
０の内側と外側で異なり，ω７の外側では雑音はνＣＯ
の持つ雑音が支配的であるが，ω７の内側では位相比較
器でのノイズフロアがＰＬＬにより逓倍されて劣化した
（増大した）雑音が支配的である。
０の内側と外側で異なり，ω７の外側では雑音はνＣＯ
の持つ雑音が支配的であるが，ω７の内側では位相比較
器でのノイズフロアがＰＬＬにより逓倍されて劣化した
（増大した）雑音が支配的である。
このノイズフロアＮ，による雑音Ｐ，ｌは分周数Ｎを用
いて次式の様に表される。
いて次式の様に表される。
Ｐ， ＝Ｎｔ ＋２０１１ｏｇ Ｎ （４）（４
）式から， ｒ’ＬＬの低雑音化には分周数Ｎを小さく
すること，換言すればＮｆの逓倍数を小さくするこ゜と
が有効である． また，位相比較器２１． ３１で発生する熱雑音も前記
のｒ■，ｒ■と同様に逓倍されることになる。逓倍によ
る熱雑音の劣化量は逓倍数をＮとすると劣化量・２０ｆ
ｏｇＮ で表されるので ＰＬＬ ｌでは２０ ｆｏｇ １６６ ＝ ４４．４
ｄＢｐＬＬｚでは２０ ｆｏｇ ６５６ ＝ ５６．３
ｄＢと劣化し，逓倍器４０によって，更に２（Ｈ！ｏ
ｇ８＝ １８ｄＢ劣化することになる。
）式から， ｒ’ＬＬの低雑音化には分周数Ｎを小さく
すること，換言すればＮｆの逓倍数を小さくするこ゜と
が有効である． また，位相比較器２１． ３１で発生する熱雑音も前記
のｒ■，ｒ■と同様に逓倍されることになる。逓倍によ
る熱雑音の劣化量は逓倍数をＮとすると劣化量・２０ｆ
ｏｇＮ で表されるので ＰＬＬ ｌでは２０ ｆｏｇ １６６ ＝ ４４．４
ｄＢｐＬＬｚでは２０ ｆｏｇ ６５６ ＝ ５６．３
ｄＢと劣化し，逓倍器４０によって，更に２（Ｈ！ｏ
ｇ８＝ １８ｄＢ劣化することになる。
ここで、位相比較器の雑音レベルはｌｌｌｚ当たり約−
１５０ ｄＢ，の雑音レベルであるので，上記の劣化を
考えると周波数シンセサイザ出力では１５０ ＋（５６
．３ ＋１８）＝−７５．７ｄＢ， ／Ｈｚの雑音レベ
ルとなる。
１５０ ｄＢ，の雑音レベルであるので，上記の劣化を
考えると周波数シンセサイザ出力では１５０ ＋（５６
．３ ＋１８）＝−７５．７ｄＢ， ／Ｈｚの雑音レベ
ルとなる。
これは，仮にＰＬＬによる劣化がなかったとしても，７
５．７ｄＢｃ ／Ｈｚより良い雑音レベルの周波数シン
セサイザは作れないことになる。
５．７ｄＢｃ ／Ｈｚより良い雑音レベルの周波数シン
セサイザは作れないことになる。
尚、ここでは出力周波数を５ＭＩｌｚステップ幅にした
時について述べたが，更に細かいステップ幅を作る為に
はｆ，が小さくなるので，分周数が大きくなり．更にＳ
ＳＢ位相雑音が劣化する。
時について述べたが，更に細かいステップ幅を作る為に
はｆ，が小さくなるので，分周数が大きくなり．更にＳ
ＳＢ位相雑音が劣化する。
従って，周波数シンセサイザの出力周波数の分解能を小
さくした場合， ＳＳＢ位相雑音が劣化すると云う問題
が生していた。
さくした場合， ＳＳＢ位相雑音が劣化すると云う問題
が生していた。
本発明は周波数シンセサイザの出力周波数の分解能をＪ
ｆｌなうことな（，ＳＳＢ位相雑音特性を改善すること
を目的とする。
ｆｌなうことな（，ＳＳＢ位相雑音特性を改善すること
を目的とする。
？課題を解決する為の手段〕
第１図は本発明の原理ブロック図を示す。
図中、２は第１のＴＬＩ′Ｅ′ｙＩ御発振器からの第１
の出力信号と人力した周波数Ｎｚ ｂｚの信号とを混合
しｒ Ｎｌ分周して得た混合・分周信号が，周波数『訓
の第１の基準信号と位相同期する様に該第１の電圧制御
発振器の周波数を制御することにより，周波数（Ｎｌｆ
■十Ｎ．ｆ．■〉の第１の出力信号を送出する第１の位
相同期回路である。
の出力信号と人力した周波数Ｎｚ ｂｚの信号とを混合
しｒ Ｎｌ分周して得た混合・分周信号が，周波数『訓
の第１の基準信号と位相同期する様に該第１の電圧制御
発振器の周波数を制御することにより，周波数（Ｎｌｆ
■十Ｎ．ｆ．■〉の第１の出力信号を送出する第１の位
相同期回路である。
また、３は第２の電圧制御発振器からの第２の出力信号
をＮ２分周した分周信号が．該第１の基準信号を用いて
生成した周波数Ｎ， ｆｌｌ２の第２の基単信号と位相
同期する様に該第２の電圧制御発振器？発振周波数を制
御して周波数（Ｎ，ｆ■）Ｎ２の第２の出力信号を得た
後， Ｎ３分周して該第１の位相同期回路に送出する第
２の位相同期手段である。
をＮ２分周した分周信号が．該第１の基準信号を用いて
生成した周波数Ｎ， ｆｌｌ２の第２の基単信号と位相
同期する様に該第２の電圧制御発振器？発振周波数を制
御して周波数（Ｎ，ｆ■）Ｎ２の第２の出力信号を得た
後， Ｎ３分周して該第１の位相同期回路に送出する第
２の位相同期手段である。
？作用］
本発明では第２の位相同朋手段から第１の同期回路に送
出する周波数ｆＬ（・Ｎ．ｆ．■）はＮｉ分周している
ので，第２の電圧制御発振器の出力周波数はＮ３ ｆＬ
となる。
出する周波数ｆＬ（・Ｎ．ｆ．■）はＮｉ分周している
ので，第２の電圧制御発振器の出力周波数はＮ３ ｆＬ
となる。
また．第２の位相同期手段内の第２の位相同期回路のス
テップ幅もＮ３ ｆ倍となるので第２の基準周波数もＮ
３ ｆｌｌ！でよいことになる。これは，第２の位相同
期回路の出力周波数がＮ，倍になっても分同数はＮ２の
ままで変化しないと云うことである。
テップ幅もＮ３ ｆ倍となるので第２の基準周波数もＮ
３ ｆｌｌ！でよいことになる。これは，第２の位相同
期回路の出力周波数がＮ，倍になっても分同数はＮ２の
ままで変化しないと云うことである。
次に，第１の位相同期回路および第２の位相同期回路の
逓倍による雑音の劣化量は第１の位相同期回路ではｒｔ
を従来例と同じくしているので，２０４！ｏｇＮ１ と
なる。しかし、第２の位相同期回路での劣化は ２０ｆｏｇ（ Ｎｚ／Ｎ＋） （４）’となる
。
逓倍による雑音の劣化量は第１の位相同期回路ではｒｔ
を従来例と同じくしているので，２０４！ｏｇＮ１ と
なる。しかし、第２の位相同期回路での劣化は ２０ｆｏｇ（ Ｎｚ／Ｎ＋） （４）’となる
。
従って．本発明では従来例に較べて２０ １ ｏｇＮ，
だけ位相雑音が改善されることになる。
だけ位相雑音が改善されることになる。
〔実施例］
第２図は本発明の実施例のブロック図を示す。
ここで、位相比較器２１，ループフィルタ２２，電圧制
御発振器２３，分周器２４，混合器２５は第１の位相同
期回路２の構成部分、位相比較器３１．ループフィルタ
３２．電圧制御発振器３３，分周器３４〜３６は３ 第２の位相同期手段会の構戒部分を示す。また．全図を
通じて同一符号は同一対象物を示す。
御発振器２３，分周器２４，混合器２５は第１の位相同
期回路２の構成部分、位相比較器３１．ループフィルタ
３２．電圧制御発振器３３，分周器３４〜３６は３ 第２の位相同期手段会の構戒部分を示す。また．全図を
通じて同一符号は同一対象物を示す。
尚、位相比較器３１，ループフィルタ３２，電圧制御発
振器３３，分周器３４． ３５の部分を第２の位相同期
回路とする。
振器３３，分周器３４． ３５の部分を第２の位相同期
回路とする。
以下，図の動作を説明するが，周波数シンセサイザの出
力周波数とステップ幅は従来例と同じく１２．８〜１３
．３ Ｇｌｌｚ． ５ＭＨｚとすると，第１の位相同
朋回路のａ点では１６００〜１６６２．５ Ｍｌｌｚ，
０．６２５ Ｍｌｌｚステンプ幅の周波数の信号が出
力され，またｂ点では４００ 〜４１０ Ｍｌｌｚ，
０．６２５ Ｍｌｌｚステップ幅の信号が入力する。
力周波数とステップ幅は従来例と同じく１２．８〜１３
．３ Ｇｌｌｚ． ５ＭＨｚとすると，第１の位相同
朋回路のａ点では１６００〜１６６２．５ Ｍｌｌｚ，
０．６２５ Ｍｌｌｚステンプ幅の周波数の信号が出
力され，またｂ点では４００ 〜４１０ Ｍｌｌｚ，
０．６２５ Ｍｌｌｚステップ幅の信号が入力する。
ここで，分周器３６の分周数Ｎ，＝２とすると，ｖＣ０
３３の出力周波数のステップ幅はｂ点の２倍となるの
で， ８００ 〜８２０ ＭＨｚ， １．２５ ＭＨｚ
ステップの周波数となる。これにより，第２の基準信号
の周波数はＮｚ ｂｚ＝ ２ Ｘ Ｏ．６５ ＭＨｚ
＝１．２５ Ｍｌ（ｚとなる。
３３の出力周波数のステップ幅はｂ点の２倍となるの
で， ８００ 〜８２０ ＭＨｚ， １．２５ ＭＨｚ
ステップの周波数となる。これにより，第２の基準信号
の周波数はＮｚ ｂｚ＝ ２ Ｘ Ｏ．６５ ＭＨｚ
＝１．２５ Ｍｌ（ｚとなる。
そこで、第２の位相同期回路の出力周波数が２倍になっ
ても，分周器３４の分周数Ｎ２は従来例と同じ＜６４０
〜６５６と変化しない。しかし、分周器３６により２分
周されているので，分周器３４の見かけの分同数は３２
０〜３２８になる。
ても，分周器３４の分周数Ｎ２は従来例と同じ＜６４０
〜６５６と変化しない。しかし、分周器３６により２分
周されているので，分周器３４の見かけの分同数は３２
０〜３２８になる。
ＳＳＢ位相雑音の劣化量は（４）′式から２０ｌｏｇ（
６５６／２）・５０．３ ｄＢとなり，従来例に較べ
て６ｄＢ改善される。
６５６／２）・５０．３ ｄＢとなり，従来例に較べ
て６ｄＢ改善される。
周波数シンセサイザ出力では
−１５０ ＋（５０．３ ＋１８）＝−８１．７ｄｂｃ
／Ｈｚの雑音レベルとなる。これは周波数シンセサイザ
のステップ幅を従来例と同じくしても， ＳＳＢ位相雑
音が６ｄＢ改善される。
／Ｈｚの雑音レベルとなる。これは周波数シンセサイザ
のステップ幅を従来例と同じくしても， ＳＳＢ位相雑
音が６ｄＢ改善される。
即ち１ノイズフロアの見かけ上の逓倍数を小さくできる
ので，周波数シソセサイザの出力周波数の分解能を小さ
くしてもＳＳＢ位相雑音の劣化を少なくできる。また逆
に分解能を摂なうことなく，ＳＳＯ位相雑音特性を改善
することができ周波数変換装置のｒ［能向上に寄与する
所が大きい。
ので，周波数シソセサイザの出力周波数の分解能を小さ
くしてもＳＳＢ位相雑音の劣化を少なくできる。また逆
に分解能を摂なうことなく，ＳＳＯ位相雑音特性を改善
することができ周波数変換装置のｒ［能向上に寄与する
所が大きい。
以上詳細に説門した様に、本発明によれば周波数シンセ
サイザの出力周波数の分解能を＋ｎなうことな（，ＳＳ
Ｂ位相雑音特性を改善することが出来ると云う効果があ
る。
サイザの出力周波数の分解能を＋ｎなうことな（，ＳＳ
Ｂ位相雑音特性を改善することが出来ると云う効果があ
る。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は周波数
ジンセサイザの原理図、第４図は従来例のブロック図を
示す。 図において、 ２は第１の位相同期回路、 ３は第２の位相同期手段を示す。 本発明の原種ブロック図 Ｓ１ 図 木免明の芙冷ク］のブロンク囚 第 ２ 図 夷 ３ 囚 ３ 従来例のブロソク図 第４図
ジンセサイザの原理図、第４図は従来例のブロック図を
示す。 図において、 ２は第１の位相同期回路、 ３は第２の位相同期手段を示す。 本発明の原種ブロック図 Ｓ１ 図 木免明の芙冷ク］のブロンク囚 第 ２ 図 夷 ３ 囚 ３ 従来例のブロソク図 第４図
Claims (1)
- 【特許請求の範囲】 第１の電圧制御発振器（２３）からの第１の出力信号と
入力した周波数Ｎ＿２ｆ＿Ｒ＿Ｚの信号とを混合し、Ｎ
＿１分周して得た混合・分周信号が、周波数ｆ＿Ｒ＿１
の第１の基準信号と位相同期する様に該第１の電圧制御
発振器の周波数を制御することにより、 周波数（Ｎ＿１ｆ＿Ｒ＿１＋Ｎ＿２ｆ＿Ｒ＿２）（Ｎ＿
１、Ｎ＿２は正の整数）の第１の出力信号を送出する第
１の位相同期回路（２）を有する周波数シンセサイザに
おいて、 第２の電圧制御発振器（３３）からの第２の出力信号を
Ｎ＿２分周した分周信号が、該第１の基準信号を用いて
生成した周波数Ｎ＿３ｆ＿Ｒ＿２（Ｎ＿３は正の整数）
の第２の基準信号と位相同期する様に該第２の電圧制御
発振器の発振周波数を制御して周波数 （Ｎ＿３ｆ＿Ｒ＿２）Ｎ＿２の第２の出力信号を得た後
、該第２の出力信号をＮ＿３分周して周波数Ｎ＿２ｆ＿
ｎ＿２の信号を該第１の位相同期回路に送出する第２の
位相同期手段を付加したことを特徴とする周波数シンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310294A JPH03171822A (ja) | 1989-11-29 | 1989-11-29 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310294A JPH03171822A (ja) | 1989-11-29 | 1989-11-29 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171822A true JPH03171822A (ja) | 1991-07-25 |
Family
ID=18003489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310294A Pending JPH03171822A (ja) | 1989-11-29 | 1989-11-29 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03171822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
-
1989
- 1989-11-29 JP JP1310294A patent/JPH03171822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
| JP2014195295A (ja) * | 2009-02-13 | 2014-10-09 | Qualcomm Incorporated | 複数の同調ループを有する周波数シンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US4720688A (en) | Frequency synthesizer | |
| NO302599B1 (no) | Frekvenssyntetiserer samt fremgangsmåte derved | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| JP2528952B2 (ja) | 位相ノイズおよびポスト同調ドリフトを消去するための装置および方法 | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| JPH0946225A (ja) | マイクロ波・ミリ波帯位相同期発振回路 | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
| JPH03171822A (ja) | 周波数シンセサイザ | |
| GB2098419A (en) | Electrical frequency adjusting arrangements | |
| US6191657B1 (en) | Frequency synthesizer with a phase-locked loop with multiple fractional division | |
| JPS6362701B2 (ja) | ||
| JPS6059822A (ja) | 周波数変換回路 | |
| JPH08307259A (ja) | 周波数シンセサイザ | |
| JPS6359223A (ja) | 局部発振器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPS6182536A (ja) | 周波数変換装置 | |
| JPS63102419A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH0449292B2 (ja) | ||
| JPS601926A (ja) | 超高周波帯送受信機 |