JPH08307259A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH08307259A JPH08307259A JP7110998A JP11099895A JPH08307259A JP H08307259 A JPH08307259 A JP H08307259A JP 7110998 A JP7110998 A JP 7110998A JP 11099895 A JP11099895 A JP 11099895A JP H08307259 A JPH08307259 A JP H08307259A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference signal
- frequency synthesizer
- synthesizer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
基準信号100の周波数値、基準信号100の分周器1
2の分周比Nを、制御部17から夫々独立に設定する。
発振出力200の周波数値が、これら両分周比の比及び
基準信号の周波数値で決定されるため、シンセサイザの
チューニング範囲を広帯域化できる。
Description
し、特に各種通信機に用いられる周波数シンセサイザに
関する。
て図2を参照して説明する。図において従来の周波数シ
ンセサイザは、制御信号の電圧値に応じた発振出力20
0を送出する電圧制御発振器15と、この発振出力20
0を分周する分周器18と、この分周出力と基準信号1
00との位相を比較する位相比較器13と、この位相比
較結果を瀘波した後制御信号として電圧制御発振器15
に与えるループフィルタ14とを含んで構成されてい
る。
振出力200が分周器18を経由して位相比較器13に
帰還されており、これにより周知の位相同期ループが形
成され、基準信号に応じた発振出力200が得られる。
においては、周波数チューニング範囲を広げる方法とし
て、一般にループフィルタ14の帯域を広げる方法が採
られる。
の周波数シンセサイザにおいて、ループフィルタの帯域
を広げると、位相同期ループのループバンドが広がって
位相雑音等が生じる等、信号純度が劣化するという欠点
がある。また、信号純度を良くしようとすると、ループ
フィルタの帯域を狭くしなければならず、周波数チュー
ニング範囲を広帯域にすることができないという欠点が
ある。
報には、受信機の局発信号の自動調整方式に関する技術
が開示されている。しかし、これはアナログ回路で行っ
ていたものをディジタル化しているにすぎず、上述した
欠点を解決することはできない。
るためになされたものであり、その目的は周波数チュー
ニング範囲を広帯域にすることのできる周波数シンセサ
イザを提供することである。
セサイザは、制御信号に応じた発振出力を送出する発振
手段と、この発振出力をM分周(Mは正の整数)する第
1の分周手段と、基準信号と前記第1の分周手段の出力
との位相比較結果を前記制御信号として前記発振手段に
入力する位相比較手段とを有する周波数シンセサイザで
あって、前記基準信号をN分周(Nは正の整数)する第
2の分周手段を含み、この分周後の信号を前記位相比較
手段に入力するようにしたことを特徴とする。
の周波数値、基準信号の分周器の分周比を、夫々独立に
設定する。発振出力の周波数値が、これら両分周比の比
及び基準信号の周波数値で決定されるため、シンセサイ
ザのチューニング範囲を広帯域化できる。
る。
一実施例の構成を示すブロック図であり、図2と同等部
分は同一符号により示されている。図において、本発明
の一実施例による周波数シンセサイザが従来のものと異
なる点は、設定された周波数値を有する基準信号100
を出力するディジタル周波数シンセサイザ(DDS;D
irect Digital Synthsizer)
11と、この出力された基準信号100をN分周(Nは
正の整数、以下同じ)する分周器12と、従来の発振器
の代りに設けられ発振出力200をM分周(Mは正の整
数、以下同じ)する分周器16とを含んで構成されてい
る点である。なお、ディジタル周波数シンセサイザ11
には図示せぬ水晶発振器等からの基準信号が入力されて
いる。
は、図示せぬ外部入力に応じて設定値170〜172を
出力する制御部17をも含んで構成されている。そし
て、設定値170はディジタル周波数シンセサイザ11
に入力され、基準信号100の周波数が制御される。ま
た、設定値171は分周器12に入力され、分周比Nが
制御される。さらにまた、設定値172は分周器16に
入力され、分周比Mが制御される。
振出力200が分周器18を経由して位相比較器13に
帰還されており、従来と同様に周知の位相同期ループが
形成され、基準信号に応じた発振出力200が得られ
る。
18は、その分周比Mが設定値172によって制御され
る。また、本来そのまま位相比較器13に入力されるべ
き基準信号100が分周器12において分周され、その
分周比Nが設定値171によって制御される。さらにま
た、基準信号100の周波数自体も、設定値170によ
って制御される。これら各設定値170〜172は、互
いに独立して別々に定めることができる。
発振出力の周波数をf0 とすると、 f0 =(M/N)・fr となる。この式において、分周比M及びN並びに周波数
fr は、上述したように、制御部17によって任意に設
定することができる。
に、分周器12が挿入されていない場合は、分周器18
の分周比をMとすると、 f0 =M・fr となる。
器12が挿入されていない場合は基準周波数の整数倍の
周波数の出力しか得られない。ところが、本例のように
分周器12が挿入されている場合はM/Nであり、M及
びNをステップ的に変化させても任意の倍率の周波数を
出力することができるのである。つまり、本例では基準
信号を分周する分周器を挿入することによって、周波数
チューニング範囲を広げているのである。
0自体の周波数が自由に設定できるため、ループフィル
タ14の帯域を狭くすることができる。したがって、位
相雑音等が少なくなり、信号純度の高い信号を広帯域に
出力することができるのである。
1の出力である基準信号の周波数を制御部17によって
連続的に変化させることができ、位相連続な周波数スイ
ープを実現できるのである。
発振出力200の周波数f0 に対し、一般的にf0 ±1
0[%]程度である。
ループ内の分周器の分周比、基準信号の周波数値、基準
信号の分周器の分周比を、夫々独立に設定することによ
り、シンセサイザのチューニング範囲を広帯域化でき、
信号純度の高い信号を広帯域に出力することができると
いう効果がある。
成を示すブロック図である。
ク図である。
の周波数シンセサイザにおいて、ループフィルタの帯域
を広げると、位相同期ループのループバンドが広がって
位相雑音の劣化等、信号純度が劣化するという欠点があ
る。また、信号純度を良くしようとすると、ループフィ
ルタの帯域を狭くしなければならず、周波数チューニン
グ範囲を広帯域にすることができないという欠点があ
る。
振出力200が分周器16を経由して位相比較器13に
帰還されており、従来と同様に周知の位相同期ループが
形成され、基準信号に応じた発振出力200が得られ
る。
16は、その分周比Mが設定値172によって制御され
る。また、本来そのまま位相比較器13に入力されるべ
き基準信号100が分周器12において分周され、その
分周比Nが設定値171によって制御される。さらにま
た、基準信号100の周波数自体も、設定値170によ
って制御される。これら各設定値170〜172は、互
いに独立して別々に定めることができる。
Claims (3)
- 【請求項1】 制御信号に応じた発振出力を送出する発
振手段と、この発振出力をM分周(Mは正の整数)する
第1の分周手段と、基準信号と前記第1の分周手段の出
力との位相比較結果を前記制御信号として前記発振手段
に入力する位相比較手段とを有する周波数シンセサイザ
であって、前記基準信号をN分周(Nは正の整数)する
第2の分周手段を含み、この分周後の信号を前記位相比
較手段に入力するようにしたことを特徴とする周波数シ
ンセサイザ。 - 【請求項2】 前記Mの値及び前記Nの値を、外部から
夫々独立に設定する分周比設定手段をさらに有すること
を特徴とする請求項1記載の周波数シンセサイザ。 - 【請求項3】 前記基準信号の周波数値を、外部から設
定する基準周波数設定手段をさらに有することを特徴と
する請求項1又は2記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7110998A JPH08307259A (ja) | 1995-05-10 | 1995-05-10 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7110998A JPH08307259A (ja) | 1995-05-10 | 1995-05-10 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08307259A true JPH08307259A (ja) | 1996-11-22 |
Family
ID=14549818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7110998A Pending JPH08307259A (ja) | 1995-05-10 | 1995-05-10 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08307259A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570455B2 (en) | 2001-03-08 | 2003-05-27 | Fujitsu Limited | Rubidium atom oscillator generating a stable frequency |
JP2011172071A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
KR101191280B1 (ko) * | 2005-05-17 | 2012-10-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 피.엘.엘. 주파수 설정회로 |
JPWO2011024323A1 (ja) * | 2009-08-28 | 2013-01-24 | 株式会社 マクロスジャパン | 携帯電話通信機能抑止装置 |
-
1995
- 1995-05-10 JP JP7110998A patent/JPH08307259A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570455B2 (en) | 2001-03-08 | 2003-05-27 | Fujitsu Limited | Rubidium atom oscillator generating a stable frequency |
KR101191280B1 (ko) * | 2005-05-17 | 2012-10-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 피.엘.엘. 주파수 설정회로 |
JPWO2011024323A1 (ja) * | 2009-08-28 | 2013-01-24 | 株式会社 マクロスジャパン | 携帯電話通信機能抑止装置 |
JP2011172071A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
US8125255B2 (en) | 2010-02-19 | 2012-02-28 | Nihon Dempa Kogyo Co., Ltd | PLL circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2861542B2 (ja) | 位相ロックループシンセサイザ | |
US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
JP3516590B2 (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
JP2000031820A (ja) | 周波数合成器 | |
JP2001127554A (ja) | 電圧制御発振器 | |
JP2002043939A (ja) | Pll周波数シンセサイザ回路 | |
JPH06268544A (ja) | 改善された合成器を利用する通信システム及び高速高分解能同調方法 | |
JPH08307259A (ja) | 周波数シンセサイザ | |
JP2001069003A (ja) | Pll制御回路及びその制御方法 | |
US20020070780A1 (en) | PLL circuit and frequency division method reducing spurious noise | |
JPH07154246A (ja) | 位相同期ループおよび動作方法 | |
JPH11205138A (ja) | ルビジウム原子発振器 | |
JP2000172213A (ja) | ポジション制御回路 | |
JP3248453B2 (ja) | 発振装置 | |
JP2001230670A (ja) | Pll発振回路 | |
JPS63305619A (ja) | Pllシンセサイザ装置 | |
JPH1093431A (ja) | Pll回路 | |
JP3053838B2 (ja) | 映像中間周波回路 | |
JPH06326603A (ja) | Pll周波数シンセサイザ回路 | |
JPH02262717A (ja) | 周波数シンセサイザ | |
JPH0998084A (ja) | 位相同期発振回路 | |
KR960011423B1 (ko) | 주파수 합성시 잡음억제 방법 | |
JPH09246967A (ja) | Pll周波数シンセサイザ回路 | |
JPS637022A (ja) | 位相同期発振器 | |
JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050316 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070412 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070705 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070718 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130810 |
|
LAPS | Cancellation because of no payment of annual fees |