JPS637022A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS637022A JPS637022A JP61151982A JP15198286A JPS637022A JP S637022 A JPS637022 A JP S637022A JP 61151982 A JP61151982 A JP 61151982A JP 15198286 A JP15198286 A JP 15198286A JP S637022 A JPS637022 A JP S637022A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- voltage
- phase
- frequency
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は周波数シンセサイザ等に用いる位相同期発振
器に関するものである。
器に関するものである。
第２図は従来の位相同期発振器を示すブロック図である
。図において、ｌは基準信号入力端子、２は信号出力端
子、３は局発信号入力端子、４は電圧により発振周波数
が変わるＶＣＯ２５はＶＣＯ４の出力信号をミキシング
ダウンするミキサー、６は不要信号を除去するローパス
フィルタ、７はミキシングダウンした信号と基準信号と
の位相差を比較する位相比較器、８は位相比較器７で検
出した位相誤差電圧をＶＣＯ４にフィードバックするル
ープフィルタ、９はＶＣＯ４の発振周波数を粗同調する
ためのディジタル制御信号入力端子、１０はＶＣＯ４の
感度差（電圧対周波数）を補正するＲＯＭ、１１はディ
ジタル信号をアナログ信号に変換するＤ／Ａコンバータ
、１２は加算器である。なお第７図はｖＣＯの一例の一
般的なコルピッツ型発振器の回路図であり、図において
、バラクタダイオード１５は制御電圧１６の電圧により
コンデンサの容量が変わる。
。図において、ｌは基準信号入力端子、２は信号出力端
子、３は局発信号入力端子、４は電圧により発振周波数
が変わるＶＣＯ２５はＶＣＯ４の出力信号をミキシング
ダウンするミキサー、６は不要信号を除去するローパス
フィルタ、７はミキシングダウンした信号と基準信号と
の位相差を比較する位相比較器、８は位相比較器７で検
出した位相誤差電圧をＶＣＯ４にフィードバックするル
ープフィルタ、９はＶＣＯ４の発振周波数を粗同調する
ためのディジタル制御信号入力端子、１０はＶＣＯ４の
感度差（電圧対周波数）を補正するＲＯＭ、１１はディ
ジタル信号をアナログ信号に変換するＤ／Ａコンバータ
、１２は加算器である。なお第７図はｖＣＯの一例の一
般的なコルピッツ型発振器の回路図であり、図において
、バラクタダイオード１５は制御電圧１６の電圧により
コンデンサの容量が変わる。
次に動作について説明する。第２図の様に構成された位
相同期発振器の出力周波数（ｆｏ）は局発信号（ｆ、）
にてミキシングダウンした信号と基準信号（ｒＲ）を位
相比較器７にて位相比較し、ループフィルタ８にてＶＣ
Ｏ４に位相誤差電圧をフィードバックすることにより ｆｏ＝ｆｔ ｆｍ（但しｆＬ＞ｆ、とじた場合）とな
ることは周知の通りである。
相同期発振器の出力周波数（ｆｏ）は局発信号（ｆ、）
にてミキシングダウンした信号と基準信号（ｒＲ）を位
相比較器７にて位相比較し、ループフィルタ８にてＶＣ
Ｏ４に位相誤差電圧をフィードバックすることにより ｆｏ＝ｆｔ ｆｍ（但しｆＬ＞ｆ、とじた場合）とな
ることは周知の通りである。
次にディジタル制御信号９は、たとえば、第３図の様に
局発信号（ｆＬ）が２波以上出力されている場合、任意
の周波数を選択する必要があるため、まずＲＯＭＩＩに
てＶＣＯの感度差（電圧対周波数。−般的にＶＣＯは出
力周波数により感度が相当変化する（第４図参照））を
補正し、Ｄ／Ａ変換器１１にてディジタル信号をアナロ
グ信号に変換し、ＶＣＯ４に入力することによりＶＣＯ
４を粗同調することができる（第５図）。
局発信号（ｆＬ）が２波以上出力されている場合、任意
の周波数を選択する必要があるため、まずＲＯＭＩＩに
てＶＣＯの感度差（電圧対周波数。−般的にＶＣＯは出
力周波数により感度が相当変化する（第４図参照））を
補正し、Ｄ／Ａ変換器１１にてディジタル信号をアナロ
グ信号に変換し、ＶＣＯ４に入力することによりＶＣＯ
４を粗同調することができる（第５図）。
いま出力周波数を第３図のｆ。、に設定する場合、ＶＣ
Ｏ４の粗同調周波数が第３図のＡの範囲の場合ＶＣＯ４
の発振周波数が増加するように、またＢの範囲の場合そ
れが減少するように位相同期ループが働き、最終的にｆ
ｏｌの周波数となる。すなわち、「。１−ｆＬＩ ｆ
ｌｌとなる。またＣ （＝Ａ＋Ｂ）の範囲はループフィ
ルタ８の最大出力電圧で設定しく第３図のＢの範囲は基
準信号（ｆＲ）によって制限され、Ａの範囲は局発信号
（ｆＬ）の周波数間隔によって制限されるため、無制限
に周波数ロック範囲を広くすることはできない。）、こ
の範囲内に粗同調周波数（粗同調周波数設定誤差（第５
図のＡ）は第３図のＣの範囲内になければならない。）
が設定できれば、位相同期ループはロックすることがで
きる（すなわち、ｆｏＩ＝ｆＬＩ−ｆＲの出力周波数を
得ることができる）。
Ｏ４の粗同調周波数が第３図のＡの範囲の場合ＶＣＯ４
の発振周波数が増加するように、またＢの範囲の場合そ
れが減少するように位相同期ループが働き、最終的にｆ
ｏｌの周波数となる。すなわち、「。１−ｆＬＩ ｆ
ｌｌとなる。またＣ （＝Ａ＋Ｂ）の範囲はループフィ
ルタ８の最大出力電圧で設定しく第３図のＢの範囲は基
準信号（ｆＲ）によって制限され、Ａの範囲は局発信号
（ｆＬ）の周波数間隔によって制限されるため、無制限
に周波数ロック範囲を広くすることはできない。）、こ
の範囲内に粗同調周波数（粗同調周波数設定誤差（第５
図のＡ）は第３図のＣの範囲内になければならない。）
が設定できれば、位相同期ループはロックすることがで
きる（すなわち、ｆｏＩ＝ｆＬＩ−ｆＲの出力周波数を
得ることができる）。
従来の位相同期発振器は以上のように構成されているの
で、ＶＣＯ４の感度が発振周波数により異なるためルー
プフィルタ８の最大出力電圧が一定の場合、周波数ロッ
ク範囲が周波数により変化するという問題点があった。
で、ＶＣＯ４の感度が発振周波数により異なるためルー
プフィルタ８の最大出力電圧が一定の場合、周波数ロッ
ク範囲が周波数により変化するという問題点があった。
第３図の例ではループフィルタ８の出力電圧が一定であ
るため、ロック範囲はｆｏｌではＣであるが、ｆｏｇで
はＤとなる。
るため、ロック範囲はｆｏｌではＣであるが、ｆｏｇで
はＤとなる。
この発明は上記のような問題点を解消するためになされ
たもので、ｖＣＯの発振周波数に関係なく周波数ロック
範囲を一定にすることのできる位相同期発振器を得るこ
とを目的とする。
たもので、ｖＣＯの発振周波数に関係なく周波数ロック
範囲を一定にすることのできる位相同期発振器を得るこ
とを目的とする。
この発明に係る位相同期発振器は、ＶＣＯの粗同調制御
信号により、ループフィルタの出力に設けたリミッティ
ング回路のリミッティング電圧を制御できる様に構成し
たものである。
信号により、ループフィルタの出力に設けたリミッティ
ング回路のリミッティング電圧を制御できる様に構成し
たものである。
この発明における位相同期発振器では、粗同調制御信号
によりリミッティング電圧を制御できるように構成した
ので、ＶＣＯの粗同調周波数（ＲＯＭにてｖＣＯの感度
を補正している）に応じて位相同期ループの誤差電圧の
最大電圧が決定されるため、周波数ロック範囲を常に一
定することができる。
によりリミッティング電圧を制御できるように構成した
ので、ＶＣＯの粗同調周波数（ＲＯＭにてｖＣＯの感度
を補正している）に応じて位相同期ループの誤差電圧の
最大電圧が決定されるため、周波数ロック範囲を常に一
定することができる。
第１図はこの発明の一実施例による位相同期発振器のブ
ロック図である。
ロック図である。
第１図において、１〜１２は従来の技術で説明したもの
と全く同一である。１３はディジタル制御信号をＤ／Ａ
変換器１１にてアナログ電圧に変換した電圧に応じてリ
ミッティング電圧を変えることができるリミッティング
回路である。
と全く同一である。１３はディジタル制御信号をＤ／Ａ
変換器１１にてアナログ電圧に変換した電圧に応じてリ
ミッティング電圧を変えることができるリミッティング
回路である。
次に動作について説明する。第１図の様に構成された位
相同期発振器の出力周波数（ｆｏ）はｆｏ−ｆｔ ｆ
Ｒ（但しｆＬ＞ｆｏとした場合）となることは従来の技
術で説明した通りである。
相同期発振器の出力周波数（ｆｏ）はｆｏ−ｆｔ ｆ
Ｒ（但しｆＬ＞ｆｏとした場合）となることは従来の技
術で説明した通りである。
また第３図の様に局発信号（ｆＬ ）が２波以上出力さ
れている場合、ディジタル制御信号をＲＯＭｌ０に入力
してＶＣＯ４の感度差を補正し、Ｄ／Ａ変換器１１にて
アナログ電圧に変換し、ＶＣＯ４に入力することにより
、第５図の様に、ＶＣＯ４を粗同調することができる。
れている場合、ディジタル制御信号をＲＯＭｌ０に入力
してＶＣＯ４の感度差を補正し、Ｄ／Ａ変換器１１にて
アナログ電圧に変換し、ＶＣＯ４に入力することにより
、第５図の様に、ＶＣＯ４を粗同調することができる。
さらにこのＤ／Ａ変換器１１の出力電圧はリミッティン
グ回路１３に入力されており、リミッティング回路１３
は位相比較器７にて検出された位相誤差電圧の最大出力
電圧をＤ／Ａ変換器１１の出力電圧に応じて変化させる
ことができる。第６図はリミッティング回路の一例を示
す回路図であり、図において、アンプのゲインを変える
ことによりリミッティングレベルが変わる。
グ回路１３に入力されており、リミッティング回路１３
は位相比較器７にて検出された位相誤差電圧の最大出力
電圧をＤ／Ａ変換器１１の出力電圧に応じて変化させる
ことができる。第６図はリミッティング回路の一例を示
す回路図であり、図において、アンプのゲインを変える
ことによりリミッティングレベルが変わる。
−方Ｄ／Ａ変換器１１の出力電圧は、ＶＣＯ４の感度差
を補正した電圧であるため、リミッティング回路１３の
リミッティングレベル（最大出力電圧）は常にＶＣＯ４
の周波数変化幅が一定となるよう動作する。故にＲＯＭ
ｌ０のＶＣＯ感度差補正精度内で周波数ロック範囲を一
定にすることができる。
を補正した電圧であるため、リミッティング回路１３の
リミッティングレベル（最大出力電圧）は常にＶＣＯ４
の周波数変化幅が一定となるよう動作する。故にＲＯＭ
ｌ０のＶＣＯ感度差補正精度内で周波数ロック範囲を一
定にすることができる。
以上のように、この発明によれば、位相同期発振器にお
いて、ＶＣＯの出力周波数を粗同調する電圧によって位
相誤差電圧を出力するループフィルタの出力に接続され
たリミッティング回路のリミッティングレベルを決定で
きるようにしたので、ＶＣＯの発振周波数に関係なく、
周波数ロック範囲を一定にできる効果がある。
いて、ＶＣＯの出力周波数を粗同調する電圧によって位
相誤差電圧を出力するループフィルタの出力に接続され
たリミッティング回路のリミッティングレベルを決定で
きるようにしたので、ＶＣＯの発振周波数に関係なく、
周波数ロック範囲を一定にできる効果がある。
第１図はこの発明の一実施例による位相同期発振器のブ
ロック図、第２図は従来の位相同期発振器のブロック図
９、第３図は第１図、第２図の動作説明図、第４図、第
５図はＶＣＯの電圧対周波数特性図、第６図はこの発明
の一実施例に用いるリミッティング回路の一例を示す回
路図、第７図はｖＣＯの一例を示す回路図である。 １は基準信号入力端子、２は信号出力端子、３は局発信
号入力端子、４はＶＣＯ１５はミキサ、６はローパスフ
ィルタ、７は位相比較器、８はループフィルタ、９はデ
ィジタル制Ｗ５信号入力端子、１０はＲＯＭ、１１はＤ
／Ａコンバータ、１２は加算器、１３はリミッティング
回路である。 なお図中同一符号は同−叉は相当部分を示す。
ロック図、第２図は従来の位相同期発振器のブロック図
９、第３図は第１図、第２図の動作説明図、第４図、第
５図はＶＣＯの電圧対周波数特性図、第６図はこの発明
の一実施例に用いるリミッティング回路の一例を示す回
路図、第７図はｖＣＯの一例を示す回路図である。 １は基準信号入力端子、２は信号出力端子、３は局発信
号入力端子、４はＶＣＯ１５はミキサ、６はローパスフ
ィルタ、７は位相比較器、８はループフィルタ、９はデ
ィジタル制Ｗ５信号入力端子、１０はＲＯＭ、１１はＤ
／Ａコンバータ、１２は加算器、１３はリミッティング
回路である。 なお図中同一符号は同−叉は相当部分を示す。
Claims (1)
- （１）電圧により発振周波数が変わるＶＣＯと、該ＶＣ
Ｏの発振周波数を粗同調する制御部と、該ＶＣＯの発振
周波数を基準信号と比較する位相比較器と、該位相比較
器により検出した位相誤差電圧を上記ＶＣＯにフィード
バックするループフィルタを備えた位相同期発振器にお
いて、 上記ループフィルタの出力に接続され発振周波数粗同調
信号に応じてリミッティングレベルが変わるリミッティ
ング回路を設け、該リミッティング回路の出力信号と上
記発振周波数粗同調信号との合成信号により上記ＶＣＯ
の発振周波数を制御するようにしたことを特徴とする位
相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151982A JPS637022A (ja) | 1986-06-27 | 1986-06-27 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151982A JPS637022A (ja) | 1986-06-27 | 1986-06-27 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS637022A true JPS637022A (ja) | 1988-01-12 |
Family
ID=15530474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151982A Pending JPS637022A (ja) | 1986-06-27 | 1986-06-27 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS637022A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124640A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Ind Co Ltd | シンセサイズド信号発生装置 |
| KR100789073B1 (ko) * | 2000-10-20 | 2007-12-26 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 타이밍 복원 회로 |
-
1986
- 1986-06-27 JP JP61151982A patent/JPS637022A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124640A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Ind Co Ltd | シンセサイズド信号発生装置 |
| KR100789073B1 (ko) * | 2000-10-20 | 2007-12-26 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 타이밍 복원 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06343166A (ja) | 高周波受信装置 | |
| EP1039640B1 (en) | PLL circuit | |
| US3546617A (en) | Digital frequency synthesizer | |
| US5329250A (en) | Double phase locked loop circuit | |
| JPS637022A (ja) | 位相同期発振器 | |
| JPS588617B2 (ja) | ジユシンキ | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPS5925410B2 (ja) | 受信機 | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH0156580B2 (ja) | ||
| JPH08307259A (ja) | 周波数シンセサイザ | |
| KR100380580B1 (ko) | 에이엠밴드패스필터를이용한에프엠스테레오복조기 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH0349473Y2 (ja) | ||
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JP2829548B2 (ja) | ローカル信号発生回路 | |
| JPH01260926A (ja) | Ｐｌｌ発振回路 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JPS59152735A (ja) | 送受信装置 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| JPH0637825A (ja) | Ｆｓｋ受信器 |