JPS5924191Y2 - シンセサイザ−受信機のａｆｃ回路 - Google Patents
シンセサイザ−受信機のａｆｃ回路Info
- Publication number
- JPS5924191Y2 JPS5924191Y2 JP9733279U JP9733279U JPS5924191Y2 JP S5924191 Y2 JPS5924191 Y2 JP S5924191Y2 JP 9733279 U JP9733279 U JP 9733279U JP 9733279 U JP9733279 U JP 9733279U JP S5924191 Y2 JPS5924191 Y2 JP S5924191Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- afc
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Noise Elimination (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は局部発振回路をＰＬＬ（位相同期ループ）で構
成した所謂シンセサイザー受信機のＡＦＣ回路に関する
。
成した所謂シンセサイザー受信機のＡＦＣ回路に関する
。
最近、受信精度の向上並びに自動掃引、プリセット等の
各種機能が容易に達成されることから、第１図に示すよ
うにラジオ受信機の局部発振回路１をＰＬＬ２で構成し
たシンセサイザー受信機が多用されている。
各種機能が容易に達成されることから、第１図に示すよ
うにラジオ受信機の局部発振回路１をＰＬＬ２で構成し
たシンセサイザー受信機が多用されている。
これはＰＬＬ２を構成するプログラマブル分周器３の分
周比Ｎを変更することにより、電圧制御発振器４より基
準周波数発振器５の基準周波数倍の発振周波数が得られ
るもので、通常基準周波数ｆｒを受信バンドの局間周波
数に設定することにより、局部発振周波数ｆ。
周比Ｎを変更することにより、電圧制御発振器４より基
準周波数発振器５の基準周波数倍の発振周波数が得られ
るもので、通常基準周波数ｆｒを受信バンドの局間周波
数に設定することにより、局部発振周波数ｆ。
が電圧制御発振器４より局間周波数ステップで得られテ
゛イジタル的に選局することが出来るものである。
゛イジタル的に選局することが出来るものである。
而してこのＰＬＬ２では電圧制御発振器４よりの局部発
振周波数ｆ。
振周波数ｆ。
の分周出力と、基準周波数ｆｒを位相比較器６にて常に
その位相及び周波数を比較し、誤差が生じた場合には誤
差出力でもって電圧制御発振器４を制御し、局部発振周
波数ｆ。
その位相及び周波数を比較し、誤差が生じた場合には誤
差出力でもって電圧制御発振器４を制御し、局部発振周
波数ｆ。
の変動を補正しており、局部発振周波数ｆ。
は基準周波数発振器５を構成する水晶発振器の精度で得
られる。
られる。
斯様にシンセサイザー受信機では、局部発振周波数ｆ。
は自動補正されながら精度良く得られる為、局部発振周
波数ｆ。
波数ｆ。
の変動はほとんど問題とならないが、中間周波トランス
あるいはセラミックフィルター等の温度特性により、最
適同調点が変動することがあり、この変動によりステレ
オマルチプレックスの分離度あるいは弱電界時のＳＮ比
が低下する等の問題が生じ、シンセサイザー受信機に於
いてもＡＦＣ回路を設は変動を補正することが考えられ
るが、ＰＬＬ２では前述のように局部発振周波数ｆ。
あるいはセラミックフィルター等の温度特性により、最
適同調点が変動することがあり、この変動によりステレ
オマルチプレックスの分離度あるいは弱電界時のＳＮ比
が低下する等の問題が生じ、シンセサイザー受信機に於
いてもＡＦＣ回路を設は変動を補正することが考えられ
るが、ＰＬＬ２では前述のように局部発振周波数ｆ。
の変動を自動補正するよう構成されている為、ＰＬＬ２
に単にＡＦＣ電圧を供給しても無意味となり、局部発振
周波数ｆ。
に単にＡＦＣ電圧を供給しても無意味となり、局部発振
周波数ｆ。
以外の要素に起因する周波数変動は補正されない。
そこで従来は第２図に示すように、ＰＬＬ２により制御
され局部発振器として作用する第２電圧制御発振器７を
設け、この第２電圧制御発振器７に検波回路８よりＡＦ
Ｃ電圧を加えることによリ、シンセサイザー受信機に於
いてＡＦＣを作用させている。
され局部発振器として作用する第２電圧制御発振器７を
設け、この第２電圧制御発振器７に検波回路８よりＡＦ
Ｃ電圧を加えることによリ、シンセサイザー受信機に於
いてＡＦＣを作用させている。
然し乍らこの方式では、現在受信中の局から他の局を選
局する場合プログラマブル分周器３の分周比Ｎを変更し
ても、ＡＦＣが作用していることにより第１電圧制御発
振器４の発振周波数は変更されたとしても、第２電圧制
御発振器７の発振周波数は変更されないことになり選局
できない事が生じる。
局する場合プログラマブル分周器３の分周比Ｎを変更し
ても、ＡＦＣが作用していることにより第１電圧制御発
振器４の発振周波数は変更されたとしても、第２電圧制
御発振器７の発振周波数は変更されないことになり選局
できない事が生じる。
従って本考案はこの点に鑑みなされたもので、選局開始
と同時に発生されるミューティング信号を利用しＡＦＣ
回路を遮断するよう構成したことを特徴とするシンセサ
イザー受信機のＡＦＣ回路を提供するものである。
と同時に発生されるミューティング信号を利用しＡＦＣ
回路を遮断するよう構成したことを特徴とするシンセサ
イザー受信機のＡＦＣ回路を提供するものである。
以下本考案の一実施例を第３図に基づき説明する。
尚第１、第２図と同一構成要素については同一図番で示
し、本案により改良された部分につき説明する。
し、本案により改良された部分につき説明する。
９はＰＬＬ２のプログラマブル分周器３を制御する制御
回路で、プログラマブル分周器３の分周比を設定するカ
ウンターよりなる分周比設定手段１０と、該手段を制御
するアップ方向掃引キー１１とダウン方向掃引キー１２
がそれぞれフリップフロップ１３．１４を介して分周比
設定手段１０に接続され、フリップフロップ１３．１４
のリセット端子Ｒには中間周波増幅回路１５より受信検
出信号が接続されている。
回路で、プログラマブル分周器３の分周比を設定するカ
ウンターよりなる分周比設定手段１０と、該手段を制御
するアップ方向掃引キー１１とダウン方向掃引キー１２
がそれぞれフリップフロップ１３．１４を介して分周比
設定手段１０に接続され、フリップフロップ１３．１４
のリセット端子Ｒには中間周波増幅回路１５より受信検
出信号が接続されている。
一方フリップフロップ１３．１４の出力がＯＲゲート１
６を介してミューティング制御回路１７に供給されてい
る。
６を介してミューティング制御回路１７に供給されてい
る。
又ＯＲゲート１６の出力はインバーター１８を介して、
一方の入力に検波回路８よりＡＦＣ電圧が供給されてい
るＡＮＤゲート１９の他方の入力に加えられ、ＡＮＤゲ
ート１９の出力から第２電圧制御発振器７にＡＦＣ電圧
が供給されている。
一方の入力に検波回路８よりＡＦＣ電圧が供給されてい
るＡＮＤゲート１９の他方の入力に加えられ、ＡＮＤゲ
ート１９の出力から第２電圧制御発振器７にＡＦＣ電圧
が供給されている。
次に斯る構成よりなる本考案の動作につき説明する。
放送を受信中は中間周波増幅回路１５よりの受信検出信
号により、フリップフロップ１３．１４はリセットされ
ており、ＯＲゲート１６よりのミューティング信号は発
生されずミューティング制御回路１７は作動しない。
号により、フリップフロップ１３．１４はリセットされ
ており、ＯＲゲート１６よりのミューティング信号は発
生されずミューティング制御回路１７は作動しない。
又ＯＲゲート１６出力がＬレベルになっていることによ
り、ＡＮＤゲート１９の他方の入力はインバーター１８
によりＨレベルに維持されＡＮＤゲート１９が開かれて
ＡＦＣ電圧が第２電圧制御発振器７に供給されることに
より、ＡＦＣが作用し最適同調点を保持している。
り、ＡＮＤゲート１９の他方の入力はインバーター１８
によりＨレベルに維持されＡＮＤゲート１９が開かれて
ＡＦＣ電圧が第２電圧制御発振器７に供給されることに
より、ＡＦＣが作用し最適同調点を保持している。
この受信状態から他の局を選局しようとしてアップある
いはダウン方向掃引キー１１．１２を操作すると、フリ
ップフロップ１３あるいは１４がセットされることによ
り、分周比設定手段１０の値が変更されプログラマブル
分周器３の分周比Ｎを変更すると共に、ＯＲゲート１６
よりのミューティング信号の発生でミューティング制御
回路１７を制御し選局中の雑音を遮断する。
いはダウン方向掃引キー１１．１２を操作すると、フリ
ップフロップ１３あるいは１４がセットされることによ
り、分周比設定手段１０の値が変更されプログラマブル
分周器３の分周比Ｎを変更すると共に、ＯＲゲート１６
よりのミューティング信号の発生でミューティング制御
回路１７を制御し選局中の雑音を遮断する。
又インバーター１８の出力でＡＮＤゲート１９を閉じる
ことにより、第２電圧制御発振器７へのＡＦＣ電圧を遮
断する。
ことにより、第２電圧制御発振器７へのＡＦＣ電圧を遮
断する。
したがって第２電圧制御発振器７は、ＡＦＣ電圧に影響
されることなく、プログラマブル分周器３の変更された
分周比に対応して発振するようＰＬＬ２により制御され
る。
されることなく、プログラマブル分周器３の変更された
分周比に対応して発振するようＰＬＬ２により制御され
る。
そして放送が受信されると、中間周波増幅回路１５より
の受信検出信号でフリップフロップ１３あるいは１４が
リセットされることにより、ミューティング制御が解除
されると共にＡＮＤゲート１９が開かれてＡＦＣ電圧が
第２電圧制御発振器７に供給され受信状態となる。
の受信検出信号でフリップフロップ１３あるいは１４が
リセットされることにより、ミューティング制御が解除
されると共にＡＮＤゲート１９が開かれてＡＦＣ電圧が
第２電圧制御発振器７に供給され受信状態となる。
尚前述の説明ではフリップフロップ１３．１４の出力を
ミューティング信号として利用し、この信号により同時
にＡＦＣ回路を制御したが、例えばＰＬＬ２を構成する
位相比較器６よりのロック検出信号を利用しても良い。
ミューティング信号として利用し、この信号により同時
にＡＦＣ回路を制御したが、例えばＰＬＬ２を構成する
位相比較器６よりのロック検出信号を利用しても良い。
上述の如く本考案のシンセサイザー受信機のＡＦＣ回路
は、掃引操作で発生されるミューティング信号を利用し
、選局開始と同時にＡＦＣ回路を遮断するよう構成した
ことにより、シンセサイザー受信機にＡＦＣを作用させ
ると共に選局操作を可能としたもので極めて実用的効果
大なるものである。
は、掃引操作で発生されるミューティング信号を利用し
、選局開始と同時にＡＦＣ回路を遮断するよう構成した
ことにより、シンセサイザー受信機にＡＦＣを作用させ
ると共に選局操作を可能としたもので極めて実用的効果
大なるものである。
第１図はシンセサイザー受信機の一般的な構成を示す図
、第２図はＡＦＣを具備したシンセサイザー受信機の構
成を示す図、第３図は本考案のシンセサイザー受信機の
ＡＦＣ回路を示す図である。 １・・・・・・局部発振回路、２・・・・・・Ｐ Ｌ
Ｌ、７・・・・・・第２電圧制御発振器、牙・・・・・
制御回路、１７・・・・・・ミューティング制御回路。
、第２図はＡＦＣを具備したシンセサイザー受信機の構
成を示す図、第３図は本考案のシンセサイザー受信機の
ＡＦＣ回路を示す図である。 １・・・・・・局部発振回路、２・・・・・・Ｐ Ｌ
Ｌ、７・・・・・・第２電圧制御発振器、牙・・・・・
制御回路、１７・・・・・・ミューティング制御回路。
Claims (1)
- 第１の電圧制御発振器と、この第１の電圧制御発振器の
出力を分周するプログラマブル分周器と、このプログラ
マブル分周器の出力信号と基準信号とを位相比較する位
相比較器と、この位相比較器の出力を直流化する低域濾
波器と、この低域濾波器の出力により発振周波数が制御
される上記第１の電圧制御発振器と第２の電圧制御発振
器で局部発振回路を構成したシンセサイザー受信機に於
いて、選局操作で発生されるミューティング信号により
作動されるミューティング回路と、上記ミューティング
信号の発生期間中前記第２の電圧制御発振器にＡＦＣ電
圧を供給するＡＦＣ電圧供給手段と、前記選択操作によ
る放送局の検出で前記ＡＦＣ電圧供給手段を不作動とす
る制御手段とを具備してなるシンセサイザー受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733279U JPS5924191Y2 (ja) | 1979-07-13 | 1979-07-13 | シンセサイザ−受信機のａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733279U JPS5924191Y2 (ja) | 1979-07-13 | 1979-07-13 | シンセサイザ−受信機のａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5615128U JPS5615128U (ja) | 1981-02-09 |
| JPS5924191Y2 true JPS5924191Y2 (ja) | 1984-07-18 |
Family
ID=29330136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9733279U Expired JPS5924191Y2 (ja) | 1979-07-13 | 1979-07-13 | シンセサイザ−受信機のａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924191Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712146B2 (ja) * | 1982-08-05 | 1995-02-08 | セイコーエプソン株式会社 | Ｖｆｏ回路 |
| JPS5927615A (ja) * | 1982-08-05 | 1984-02-14 | Seiko Epson Corp | 電圧制御発振回路 |
| JPH0770999B2 (ja) * | 1991-02-12 | 1995-07-31 | セイコーエプソン株式会社 | 電圧制御発振回路 |
-
1979
- 1979-07-13 JP JP9733279U patent/JPS5924191Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5615128U (ja) | 1981-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0124332A3 (en) | A double conversion tuner | |
| JPS627728B2 (ja) | ||
| US4232393A (en) | Muting arrangement of a radio receiver with a phase-locked loop frequency synthesizer | |
| EP0303715B1 (en) | Receiver | |
| JPH0993090A (ja) | 受信機 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| US4172995A (en) | SSB transceiver | |
| US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| JPS5883446A (ja) | 受信機 | |
| JPS627729B2 (ja) | ||
| JPS596012Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPS6157740B2 (ja) | ||
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| KR840000227B1 (ko) | 수신기의 동조제어장치 | |
| JPS6246337Y2 (ja) | ||
| JPH01130630A (ja) | Ｒｄｓ受信機 | |
| JP2815980B2 (ja) | Ｐｌｌ周波数シンセサイザー受信機のチャンネルステップ設定方法 | |
| JPH03270507A (ja) | Ａｆｃ回路 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JPS639153Y2 (ja) | ||
| JPH06152458A (ja) | Ｐｌｌ選局装置 | |
| JPS5883447A (ja) | 受信機 |