JPS5927615A - 電圧制御発振回路 - Google Patents

電圧制御発振回路

Info

Publication number
JPS5927615A
JPS5927615A JP57136684A JP13668482A JPS5927615A JP S5927615 A JPS5927615 A JP S5927615A JP 57136684 A JP57136684 A JP 57136684A JP 13668482 A JP13668482 A JP 13668482A JP S5927615 A JPS5927615 A JP S5927615A
Authority
JP
Japan
Prior art keywords
circuit
signal
frequency
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57136684A
Other languages
English (en)
Other versions
JPH0566047B2 (ja
Inventor
Katsuyuki Ikeda
勝幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Epson Corp
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK, Epson Corp filed Critical Seiko Epson Corp
Priority to JP57136684A priority Critical patent/JPS5927615A/ja
Priority to GB08319600A priority patent/GB2127636B/en
Priority to US06/520,270 priority patent/US4567448A/en
Priority to DE19833328420 priority patent/DE3328420A1/de
Publication of JPS5927615A publication Critical patent/JPS5927615A/ja
Priority to HK36988A priority patent/HK36988A/xx
Priority to US07/798,064 priority patent/USRE34317E/en
Publication of JPH0566047B2 publication Critical patent/JPH0566047B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は位相固足ルーフ（Ｐ　Ｌ　Ｌ　Ｓ　ｐｈａｓｅ
ｌＬｏｃｋθｄ　Ｌｏｏｐ）等に用いられゐ゛１圧制仰
発振回路に関丁＾。本発明は電圧制御発掘回路の特にフ
リーラン同ｔｆ１．に！１．の安定化を計った回路に関
丁ゐ。
従来よりＴ直圧制御発振回路に非常に多く発表されてい
る。第３図に例としてＰＬＬ用１チツプ相補ＭＯ８集積
回路（ＯＭＣ）Ｓ・ＩＣ）に用いられている電圧制御発
振回路を掲げる。ＮチャネルトランジスタＮ、のゲート
に加えられゐ制御電圧によりコンデンサＯ，に流入丁ゐ
電流を制御し発振周波数ヲコントロールする。抵抗ＲＨ
＊　Ｒ２はそれぞれ制量電圧感度係数、フリーラン周波
数？決足丁ゐ。
−ｉた他の例として第４図には特公昭５６−８６５０９
により公知の電圧制御発振回路？示す。
該回路はリングオシノー夕に流入する′電流をソー７に
接続さｆ′Ｌだトランジス４Ｔ４．〜Ｔ４６のゲート′
亀圧により制圓し発振周波数ケ制呻するものである、こ
の回路に第４図の回路に比較し外相部品が不要で消費電
力、実装スペースも小さい利点があるが正確で安定な発
振回路は作りにくい、また第３図の回路でも安定度ぼ光
分とは言えない、一般に′電圧制御発振回路にし安定度
の製水されるのはフリーラン周波数及び電圧制御感度係
数である。前者は＠圧制圓発振回路の制御端子に加えら
れる電圧（制（財）１に圧）が基準レベルのときの発振
同波数であ／）、、基準レベルは則常制仰可能な入力′
嘔±範囲の中央、例えば０ＭＯ８・ＩＣでは電蝕電圧の
ｙ２に選ばれ、制御電圧ｆＶｃ・　基準レベルの電ｌＥ
勿ＶｓとしてΔＶｃケ △Ｖｃ＝Ｖｃ−ｖθ　　・・・・・・・・・・・・・・
・・・・＋１１、と足颯丁ればフリーラン周波−に！ｉ
、はΔＶｃ＝０のときの発掘周波数と６い直しても良い
。電圧側（財）感度係数Ｋｖに ｆｏ＝ｆｃ＋Ｋｖ・△Ｖ　・旧・・・・・・・・・・・
・・・＋２１とし゛Ｃ定義され４．ｆ’ｃはフリーラン
周波数−ｆ。
は電圧側（財）発振回路の発振周波数である。
フリーラン周波数ｆｃのドリフｔｉＪＰＬＬにおいては
系のキャプチャレンジのドリフトとなって悪影響があら
れれろ、−！ｉた、回路部品冗数のばらつきによるｆｃ
のばらつきは無視できない程肝に大きく、従来はコスト
高倉覚悟した上で高精度部品勿用い／）か、組立後に半
固定抵抗や半固定コンデンサにより調整、合せ込み會す
る必要があった。
また゛屯圧制呻感度係−１１１，ＫｖのドリフトはＰＬ
Ｌを構成した場合、糸の応答速１度のドリフトとなって
悪影響があられれる。
これ等のドリフトの原因は１〜囲温度の変化、使用電源
のｆ姑０部品足載の経時変化等である。脣にｆＣの変動
はこれ等の要因により大きくドリフトする８一方Ｋｖは
回路の構１戎部品の相対梢度により決１ゐ様にてゐこと
ができ半導体集積ＩＦ！１路技術等により累子値の絶対
ａ　ｍ’になくとも相対的に光分なトラッキング特性を
持たせることによりその変ｗＪを小さくできる。
本発明は従来の市田制闘発振回路のドリフトを押える回
路方式に関″ｆるものであって回路の＋１４成部品の冗
なのばらつ＠変動にょる発振回路の足載（ｆｃ＋Ｋｖ）
の変動ケ小さくし回路の安定性ケ増太丁ゐことにあめ、 本発明の他の目的は回路に歓の絶対絹度に対しての変動
衡押えることにまり集積回路化しやすい電圧制御発振回
路ケ提供丁ゐことにある。
第１図に本発明の概念ケ示す図であ７）−１０１゜１０
３は同一の特性ケ壱する様に設計さ７した信号合成手段
で例えば端子１０９に与えら几ゐ信号ｃ以下、電圧値と
して話を７丁める。電流直、電荷値等他の＠埋置でも話
に同じである、ンケＶ、、。
端子１１０に加わる信号Ｘ圧ｋＶ２□　、Ｇ４号合成手
段１０１の出力端子１１４にあらｖ　ｎ　／）電圧？ｖ
ｏ１　とてゐと ｖｔｌｌ　＝ｆ　Ｉ　ＶＨＩＶ２１　）　　・・・・・
・・・・・・・・・・・・・・・・（３）ｆに任意関数 の様な特性を有丁ゐ回路である６以下、闇卑のために ｖｏ、　＝ａｖ、ｌ＋ｂｖ２．＋ｃ　・・・・・・・・
・・・・・・・・・・（４１とするＭ　　（ａ　Ｉｂ　
＋　Ｃは足載］同様に端子１１１．端子１１２に加えら
れる電圧ケそれぞｎｖ、ｆｆｉ・Ｖｔ、とし侶刀含改手
段１０３の出力端子１１５の電圧ｋ　ＶＯ２としたとき
Ｖｏ、＝ａＶ、、＋ｂＶ２２十〇　　・・・・・・・・
・・・・・・・・・・（５）と丁ゐ、、１ｏ２・１０４
は特性のそろった電圧制御発（辰回路であり出力信刀の
周波数Ｆ、　、　Ｆ、はＦ、　＝ＫＶ　Ｖｏ、　＋ｄ　
　・・・・・・・・・・・・・・・・・・・・・・山・
・＋６１Ｆ２＝Ｋｖ　Ｖｏ、＋ｄ　・・・・・・・・・
・・・・・・・・・・・・・・・・・・＋７１と丁ゐ（
ｄに足載〕。１ｒＪ７に位相比較回路で篭圧制（至）発
振回路１０４の出力と安定な周波数の発振をする発振回
路１０７（例えば水晶発振回路）の出力信号と位相比Ｍ
ｋしその位相差に比例し１辷量の信号音出力する。１０
５ＩｒＬローパスフイルタ＋１．、ＰＦ’）で位相比較
回路の出力から希望丁／）信号成分のみ？とり出丁ため
に通常入れられる。
Ｉ、ＰＦ１０５の出力に第２の信号合成回路１０３の第
２の入力端子１１２に負帰還″ｆ／）、′ｔなゎち第２
の電圧制量波数回路１ｏ４９位相比較回路１ｏ６．ＬＰ
Ｆ１０５．Ｇｉｎ合成手段１０３ｉｄＰＬＬを構成し第
２の電圧側（財）発振回路の発掘周波数は発振回路１０
７の発振周波数ｆ　ｒ　ｅ　ｆ’と等しくなる。電圧制
御発振回路１０４の出力周波数は位相比較回路１０６．
ＬＰＦ１０５の特性によりｆｒｅｆと位相１で完全に一
致させることもできるし、捷たｆｒｅｆの突発的′ｆＸ
、変化に対しては追従しない様に丁ゐこともできる。発
振回路１０７に通常、充分安定な発振ケチゐ回路ケ用い
るので系の応答ケ速くしても問題はない。また゛甑圧制
−発掘回路１０４の出力量ａ数とｆｒｅｆば周波数のみ
追従し１位相に誤差があってもよいから回路の構成に７
）”なり自由度がある。発振回路１０７が不安冗でジッ
タ等？有する時は系の設計によりその影響を軽イ威でき
る、 さて、電源！出のｆ動、温度考付、経時変化等子より電
圧制御発振回路１０４のフリーラン周波数が変動した場
合を考えよう。このとき系は自動的に端子１１２に加わ
る′電圧ケ上げ下げして′電圧側（財）発揚回路１０４
の発振周波数はｆｒｅｆ　’ｚ保つ。
また帛２の信号合成手段１０３の第１０制呻端子１１１
に任意の電圧値ケ与えた場合もその電圧値にかかわらず
第２０′亀圧制御発振回路の発掘周波数はｆｒｅｆとな
る様、端子１１２の電ｌ：Ｅは自動的に調整さｎ６゜ 従って、第２の＠刀合成回路の第１の入力端子１１１に
基準となる電圧ｖ８を与えると第２の入力端子１１２は
目動的にレベル調整され電圧制御発掘回路１０４０発低
周波数ｆｒθｆに等しくなる。
第１図に示す様に第２の信号合成手段１０３の第２の入
力端子１１２の′電圧を第１の信号合成手段１０１の第
２の入力端子１０１にも与えると第１・第２の信号合成
手段、電圧制御発振回路はそれぞれ特性がそろっている
ので第１９電圧制御発撮回路１０２の発掘同波数は第１
の信号合成手段１０１の第１の入力端子１０９に与えら
れる電圧がｖ８のときｆｒｅｆとなる。　ｆｒθｆｔ希
望丁ゐ希望−ラン周波数ｆｃに等しく設定しておけば端
子１０９の’［、ＦＥがｖ８のとき′に圧制御発振回路
１０２の発振周波数はｆｃ　となる。従って第１図の回
路全体ケ端子１０９ケ制御端子、１１３ケ出力端子とす
る電圧制御発振回路とすればフリーラン周波数がｆｃの
電圧側倒回路１に実現できたことになる、回路内の２つ
の信号合成手段１０１．、ＩＤ３゜′電圧制御発振回路
１０２．１０４の％性は等しいと仮定して鐘論をしてき
たが、この仮定は極めて妥当なものである。特にモノリ
シック集積回路化した場合、各々は数ミリ角のチップ上
に高祠度で対称性よく作り込むことができる。各々の回
路は同時に製造されるため経時変化があったとしても同
一の経過時１…であり特性が各々で異ってくることは少
ない、−１ｆｃｔ源電圧や温度変化に対しても同一の電
源にて使用されるし、またーきわめて近い場所に配欧さ
れているため双方に温度差を生じ特性が異ってくること
も少ない、集積回路の設計時に各々の回あの対称性？光
分配慮しておけは、も特性の変動は互いにキャンセルし
あってドリフトの少ない安定な′屯出制呻発（膜回路ケ
実現でき心。
第２図に以上の本発明の考え力にもとづき半導体集積回
路により実現できる電圧制御発振回路の具体例を示す図
である。２０１に信号合成回路でトランジス４Ｔ１及び
Ｔ２のゲート電圧ケ変えろことにより各々のドレイン％
流ケ変える、Ｔ１・Ｔ２のドレイン電流は合成（加算）
これトランジスタＴＩｇに流れ込み′電圧に変換される
。この電圧に第１の屯田制御発１辰回路の制御′亀出で
あり、ＭＯ８トランジスタで構成される′醒圧制鉾発振
回路２０２に入力される。この回路にトランジスタＴ？
　＋　ＴＩ６　＋Ｔ８＊　ＴｌＢ・・・・・・ＴＯ，Ｔ
□　により構成さＡゐ奇数段のインバータによりリング
オシレータケ構成し、各々のトランジス夛のソースにさ
らにトランジスタＴ４　ｓ　Ｔ５　＊・・・Ｔ６・Ｔ１
５　＋　Ｔ１６　＋・・・Ｔｌｔ　　ｋ直列に入れ、こ
れ等のトランジスタのゲート電位を制−丁ゐことに、１
ｌｔ）リングオシノー夕に電源より流入丁ゐ電流ケ制御
し発振周波数を制御子ゐものである。本発明の例では端
子２１２．２１４の電位が低くなるａ’ｒ、、のドレイ
ンｔＥ（’ＧＥＥ制鐸発振回発振２Ｏ２の制御電圧〕が
上昇し発振周波数が上ゐ。′ｆなわち（４）式において
ａ、ｂが負、（６）式に分いてＫｖが正の場合である。
端子２１２．２１４のレベルが扁いときに高い周波数で
発１辰させたけｔば例えば２０１．２０２の回路のトラ
ンジスタの極性ケイべて逆（Ｐチャネルトランジスタｉ
Ｎチャネルに、ＮチャネルトランジスタＩｐチャネルに
）に丁れば、ａ＋　ｂが負、Ｋｖが負となり達成できる
。
２０５．２０６は出力を得７：Ｉためのバッファ回路で
ある。
２０３．２０４はそれぞれ２０１．２０２と同様の回路
構５Ｘ、を持つ信号合成回路、電圧制御発振回路である
。内部槽Ｆ７父は同じなので図では内部？省略しである
。第２の電圧制御発振回路の出力にパンフッ２０フケ通
し位相比較回路２０８に入力される。２１１に水晶＠蚤
回路でフリーラン周波数の基準となる周Ｖ数ｆｒｅｆ（
＝ｆｃｌケ発振丁ゐ発掘回路である。通常はこの情焉は
位相比較回路２０８に人力され第２の電圧制御発振回路
２０Ａの出力と位相比較されるとともに他の回路のタイ
ミングクロック、システムクロックなどと共用される。
もし他の１ｇ回路の要求するクロック信号等の同波数と
希望１ゐｆＣとが異る場合ｒユノード２１９′ｆ：たは
２１８の一刀か双方に分周回路や周波数変換回路ケ入れ
ることにより水晶波数回路２１１の発振周波数の整数倍
、整数分の１、それ等の差、整数ぶんの整数等にｆｃ２
設定することが口Ｊ能である、分周回路や周波数変換回
路にデジタル回路で構成でき半導体集積回路化に際して
伺ら障害は生じない、２１７ｕローパスフイルタで位相
比較１ｇ回路２０８の出力に含１れる尚周波成分ケ除去
丁ゐ。出力に第２の信号合成回路２０３の第２０入力端
子２１５に帰還される。、第１の入力端子２１３にはｆ
ｃケ発掘させたい人力信号レベル（基準レベル）を与え
るべく電源屯田？分圧する抵抗Ｒ８１゜Ｒ１２が接続さ
れている。抵抗は半導体集積回路内に正確なものは作り
にくいが相対積度は非常に高く作ることが可能である。
この端子には例えばツェナータイオードによる基準′電
圧等のもつと正確な１Ｍ、Ｅ＃１を接続しても良い。第
１及び第２の信号合成回路の第２の入力端子２１４．２
１５にはローパスフィルタ２１７内部の異ったところか
ら信号ケとり出し接続しているが抵抗Ｒ１はＰＬＬ系の
安定化のために必要な抵抗であって第１図の場合と本質
的に異るものではない。
第２図の構ｔｊ３ｉ、　ｆ見ると抵抗Ｒ１１〜Ｒ３１，
コンデンサ０１１〜Ｃ８３，水晶発振子ｘ２除けばすべ
てＭＯ８トランジスタで構成されている。抵抗−コンデ
ンサは絶対精度が要求されることは無い、庇って抵抗は
半導体集積回路に内蔵できる６また必要とする発」辰周
彼数のレンジによっても異るがコンチンすＣ１１も内蔵
が可能であゐＣとが多い。低い周波数が必要なときに出
力端子２１６に分周回路を接続丁ゐことにより、ＰＬＬ
系に高い周波数で発掘させておけばＯ，も小谷城で済み
集積回路化が容易となる、 以上述べた様に不発明によれば高稍度部品ケ用いること
なくきわめて安定な電圧制御発振回路を実現でき心。高
梢度あ部品ケ用いる必要が無い〃・ら半導体集積回路化
かき１ノめで容易となり実装上、ＪＭ造上のメリットが
太きい。
不発明によゐ例（第１・２図）と従来例（第６・４図）
全比較すると不発明の刀が刀）な９榛雑になっており従
来例に比較してあ″１リメリットが無い様に思われ心か
も知れない。しかし事実は逆なのであって半導体集積回
路上に第２図の回路ケ構成丁ゐ場合そのチップ上に占め
る面積はわず〃）である。第４図の従来例の様に外信部
品を必要と丁ゐときは半導体集積回路上のポンディング
パッドの１１！］積や出カドランジス４（例えば第４図
のコンデンサＣ，（外刊）を駆動子ゐ２番・Ｐ５・す２
・Ｎ３・抵抗Ｒ□・Ｒ，（外句）會駆動丁６Ｐ１・Ｎｓ
）に大きなものが必要となりそれ等の占め小面積の力が
本発明の回路に比べはるかに人きくなっているのである
。
また本発明では水晶発振回路の様な安定な発儂回路ヶ必
要とするが１通常大規模集積回路では電圧制呻発振回路
の池に安定な基準パルス列が必費な場合が多く、これと
共用すれば良いので本発明を実施するにあたって障害と
はならない、また本発明では第１図のノード１１６また
は１１７．第２図のノード２１Ｂ、２１９に直列に分周
回路または周波４３１．変換回路を入れ−その分間比等
を論理回路で制−することによシ同一の回路で任意にフ
リーラン周波数を設定することができる。
この様に本発明は集積回路化の容易な電圧制−発撮回路
ケ安定化する方法全示し、デジタル集積回路にも容易に
組込める電田側斜発（辰回路ヶ示した。本発明ケ実施す
ればコスト、実装スペースを減少でき機器を実現してい
く上で大いに貢献できる−
【図面の簡単な説明】
第１．２図は本発明の実施例を示す図、第３・４図は従
来の′畦圧制−発幾回路ケ示す図である。 １０１・２０１・・・第１の信号合成回路１０３．２０
３・・・第２の信号片成回路１０２．２０２・・・第１
の軍、王制ｆ卸発掘回路ｉｇ４，２ｐａ・・・第２の′
電圧制−発掘回路１０６．２０８・・・位相比較ｌＯ１
路１０５．２１７・・・ローパスフィルタ１０７．２１
１・・・基準周波数発掘回路１０９．２１２・・・第１
の＠刀合成回路の第１の入力端子。側斜端子 １１０・２１４・・・第１の信号合成回路の第２の入力
端子 １１１．２１５・・・第２の信号合成回路烙の第１の入
力端子 １１２．２１５・・・第２の信号合成ｌ！ｌ！ｌ路の第
２の入力端子 １１３．２１６・・・出力端子 以　　　上 出願人　株式会社諏訪祠工沓 代理人　弁理士最上　　務 第２図

Claims (1)

  1. 【特許請求の範囲】 ｉｌ＋　　少なくも以下の構成費件 ａ、第１−第２の端子＋１０９．１１０３に与えられた
    信号ｒ受けてそれ等の信号を合成し出力丁／）第１の手
    段−１０１ ｂ、前記手段１０．１と同じ特性ケ有する第２の手段−
    １０３ ｓ、　　ｉｉｌ記第１の信号合成手段１０１の信号によ
    り発振周波数を制御される第１の発振回路−０２ ｄ、＠記発振回路１０２と同じ粘性ｒ持ち前記第２の信
    号合成手段１０３の信号により制御される第２の発振回
    路−１０４′ ｅ、基準となる＠Ｊ波数の信号を発すゐ手段−０７ を有し前記第２の発振回路１０４の出力は前記基準とな
    る周波数の信号ケ発する手段１０７より発せられ／）＠
    号と位相を比較し、その結果により前記第２の発振回路
    １０４の出力周波数を調整すべく前記第２の信号合成手
    段１０３の第２の入力端子１１２に佃−リを加え＋０ま
    た前記第２の信号、合成手段１１１の第１の入力端子に
    は基準レベルとなるレベル＠タケ与え前ＢＣ第１の信号
    合成手段１０１の第２の入力端子１１０にはｉＩＪ記第
    ２の信号合成手段１０３の第２の入力端子１１２に印加
    される信号會与える。さらに前記第１の信号合成手段１
    ０１の第１の入力端子１０９を制御端子、男−の発振回
    １ｉ１０２の出カケ出力と’ｆゐことを％命とするｔＦ
    Ｅ制ｇ４発振回路、
JP57136684A 1982-08-05 1982-08-05 電圧制御発振回路 Granted JPS5927615A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP57136684A JPS5927615A (ja) 1982-08-05 1982-08-05 電圧制御発振回路
GB08319600A GB2127636B (en) 1982-08-05 1983-07-20 Voltage controlled oscillator circuit
US06/520,270 US4567448A (en) 1982-08-05 1983-08-04 Variable frequency oscillator
DE19833328420 DE3328420A1 (de) 1982-08-05 1983-08-05 Spannungsgesteuerter oszillator und verwendung desselben bei einem frequenzvariablen oszillator fuer ein plattenspeicherlaufwerk
HK36988A HK36988A (en) 1982-08-05 1988-05-19 Voltage controlled oscillator circuit
US07/798,064 USRE34317E (en) 1982-08-05 1991-11-27 Variable frequency oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57136684A JPS5927615A (ja) 1982-08-05 1982-08-05 電圧制御発振回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3018748A Division JPH0770999B2 (ja) 1991-02-12 1991-02-12 電圧制御発振回路

Publications (2)

Publication Number Publication Date
JPS5927615A true JPS5927615A (ja) 1984-02-14
JPH0566047B2 JPH0566047B2 (ja) 1993-09-21

Family

ID=15181052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57136684A Granted JPS5927615A (ja) 1982-08-05 1982-08-05 電圧制御発振回路

Country Status (3)

Country Link
JP (1) JPS5927615A (ja)
GB (1) GB2127636B (ja)
HK (1) HK36988A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144929A (ja) * 1984-12-19 1986-07-02 Nec Corp 位相同期発振回路
JPS61214615A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615128U (ja) * 1979-07-13 1981-02-09
JPS57181232A (en) * 1981-04-30 1982-11-08 Fujitsu Ltd Voltage-controlled oscillator circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143438A (en) * 1976-05-24 1977-11-30 Hitachi Ltd Pulse transformer for thyristor driving
US4131861A (en) * 1977-12-30 1978-12-26 International Business Machines Corporation Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615128U (ja) * 1979-07-13 1981-02-09
JPS57181232A (en) * 1981-04-30 1982-11-08 Fujitsu Ltd Voltage-controlled oscillator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144929A (ja) * 1984-12-19 1986-07-02 Nec Corp 位相同期発振回路
JPS61214615A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 集積回路

Also Published As

Publication number Publication date
JPH0566047B2 (ja) 1993-09-21
GB2127636B (en) 1986-04-23
GB8319600D0 (en) 1983-08-24
GB2127636A (en) 1984-04-11
HK36988A (en) 1988-05-27

Similar Documents

Publication Publication Date Title
US5936441A (en) Clock pulse generator
US5847617A (en) Variable-path-length voltage-controlled oscillator circuit
US7876163B2 (en) Voltage-controlled oscillator circuit and phase locked loop circuit using the same
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US7148757B2 (en) Charge pump-based PLL having dynamic loop gain
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US5349309A (en) Second order phase locked loop
KR100251263B1 (ko) 주파수 체배 회로
US7379521B2 (en) Delay circuit with timing adjustment function
JP2002111449A (ja) 電圧制御発振回路およびそれを備える位相同期ループ回路
US8054139B2 (en) Voltage-controlled oscillator topology
US5319320A (en) Phase-locked loop having frequency and phase control current pumps
JP2010252094A (ja) Ｐｌｌ回路
JP2011078054A (ja) 電流源、電子機器および集積回路
CN116015287B (zh) 一种基于频率转电压电路校正tdc步进的方法及装置
KR100657839B1 (ko) 전원 전압의 노이즈에 둔감한 딜레이 셀
US5345186A (en) Retriggered oscillator for jitter-free phase locked loop frequency synthesis
JP7363441B2 (ja) チャージポンプ回路、ｐｌｌ回路および発振器
JPS5927615A (ja) 電圧制御発振回路
US20060158260A1 (en) Device and method for carrying out frequency synthesis
CN101573870B (zh) Pll老化电路以及半导体集成电路
CN110572151B (zh) 一种锁相环电路
JP2007325028A (ja) チャージポンプ回路及び位相同期ループ回路
JP4510039B2 (ja) 位相同期回路
JP2737747B2 (ja) 電圧制御発振回路