JP7363441B2 - チャージポンプ回路、ｐｌｌ回路および発振器 - Google Patents

チャージポンプ回路、ｐｌｌ回路および発振器 Download PDF

Info

Publication number
JP7363441B2
JP7363441B2 JP2019223508A JP2019223508A JP7363441B2 JP 7363441 B2 JP7363441 B2 JP 7363441B2 JP 2019223508 A JP2019223508 A JP 2019223508A JP 2019223508 A JP2019223508 A JP 2019223508A JP 7363441 B2 JP7363441 B2 JP 7363441B2
Authority
JP
Japan
Prior art keywords
current source
circuit
current
output
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019223508A
Other languages
English (en)
Other versions
JP2021093643A (ja
Inventor
遼 市川
久浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019223508A priority Critical patent/JP7363441B2/ja
Priority to CN202011427742.4A priority patent/CN112953521B/zh
Priority to US17/117,319 priority patent/US11165433B2/en
Publication of JP2021093643A publication Critical patent/JP2021093643A/ja
Application granted granted Critical
Publication of JP7363441B2 publication Critical patent/JP7363441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、チャージポンプ回路、ＰＬＬ回路および発振器に関する。
従来、入力信号に応じて出力端子に電流を供給し、または出力端子から電流を引き抜くチャージポンプ回路が知られている。例えば、特許文献１においては、ＰＬＬ回路に用いられるチャージポンプ回路において、電流供給用の電流源がＰ型のデプレション型ＭＯＳトランジスター（１２３ａ）で構成され、電流引き抜き用の電流源がＮ型のデプレション型ＭＯＳトランジスターで構成された技術が開示されている。
特開２００７－１１６４８８号公報
上述の従来技術においては、チャージポンプ回路を構成する電流供給用の電流源と、電流引き抜き用の電流源とのそれぞれが異なる導電型のＭＯＳトランジスターである。ＭＯＳトランジスターにおいてＮ型またはＰ型のチャネルを形成するためには、一般的には、半導体の製造工程においてイオン注入や拡散等の工程が実行される。Ｎ型、Ｐ型のチャネルのそれぞれは、異なるイオンの注入等によって形成されるため、異なる工程で形成される。従って、Ｎ型、Ｐ型のチャネルの特性を同一にすることは極めて困難である。チャージポンプ回路を流れる電流は、チャージポンプ回路を構成する電流源に含まれるＭＯＳトランジスターのチャネルの特性によって決まる。従って、チャージポンプ回路を構成する電流源に含まれるＭＯＳトランジスターのチャネルの特性がばらついていると、チャージポンプ回路を流れる電流を調整することが困難であった。
上記課題を解決するためのチャージポンプ回路は、ＰＬＬ回路が備える位相比較器からの信号に基づいて出力ノードに導通する電流源を切り替えるスイッチ回路と、高電位ノードとスイッチ回路との間に設けられた電流源である第１の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって出力ノードに電流を供給する第１の電流源と、低電位ノードとスイッチ回路との間に設けられた電流源である第２の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって出力ノードから電流を引き抜く第２の電流源と、を備える。
本発明の一実施形態にかかる発振器の構成図。 本発明の一実施形態にかかるフラクショナルＮ－ＰＬＬ回路の構成例を示す図。 チャージポンプ回路を示す図である。 チャージポンプ回路を示す図である。 チャージポンプ回路の電流雑音を示す図である。 カレントミラー回路を有するチャージポンプ回路の構成例である。 第２実施形態にかかるチャージポンプ回路を示す図である。 第３実施形態にかかるチャージポンプ回路を示す図である。 第４実施形態にかかるチャージポンプ回路を示す図である。 第５実施形態にかかるチャージポンプ回路を示す図である。 電圧フォロア回路の構成例を示す図である。 カレントミラー回路を有する電圧フォロア回路の構成例を示す図である。
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）発振器の構成：
（１－１）フラクショナルＮ－ＰＬＬ回路の構成：
（１－２）チャージポンプ回路の構成：
（１－３）電流の調整：
（２）第２実施形態：
（３）第３実施形態：
（４）第４実施形態：
（５）第５実施形態：
（６）他の実施形態：
（１）発振器の構成：
図１は本発明の一実施形態にかかる発振器の構成図である。発振器１は、発振回路２と振動子３とを含む発振器であり、発振回路２と振動子３は不図示のパッケージに収容されている。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
発振回路２は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、差動出力端子であるＯＵＴ＿Ｐ端子及びＯＵＴ＿Ｎ端子、外部インターフェース用のＳＤＡ端子及びＳＣＬ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ＿Ｐ端子、ＯＵＴ＿Ｎ端子、ＳＤＡ端子及びＳＣＬ端子は、発振器１の外部端子（不図示）にも接続される。
本実施形態では、発振回路２は、発振用回路１０、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０、出力回路４０、レギュレーター５０、レギュレーター６０、制御回路７０、シリアルインターフェース（Ｉ／Ｆ）回路８０及び不揮発メモリー９０を含んで構成される。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。発振回路２は、１チップ化された半導体集積回路（ＩＣ：integrated circuit）であってもよいし、複数チップのＩＣで構成されていてもよいし、一部がディスクリート部品で構成されていてもよい。
発振用回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づくクロック信号（発振信号）ＲＥＦＣＬＫを出力する。例えば、振動子３と発振用回路１０により構成される発振回路は、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々のタイプの発振回路であってもよい。
フラクショナルＮ－ＰＬＬ回路２０は、制御回路７０から入力される分周比に応じて、クロック信号ＲＥＦＣＬＫの周波数（リファレンス周波数）を整数倍または（整数＋分数）倍したクロック信号ＰＬＬＣＬＫを生成する。ここで、分周比の整数部分（整数分周比）をＮ、分数部分（分数分周比）をＦ／Ｍとすると、クロック信号ＲＥＦＣＬＫの周波数ｆREFCLKとクロック信号ＰＬＬＣＬＫの周波数ｆPLLCLKとの間には、次式（１）の関係が成り立つ。
Figure 0007363441000001
分周回路３０は、フラクショナルＮ－ＰＬＬ回路２０が出力するクロック信号ＰＬＬＣＬＫを、制御回路７０から入力される出力分周比Ｐ（Ｐは１以上の整数）で分周し、クロック信号ＣＬＫＯを生成する。ここで、クロック信号ＰＬＬＣＬＫの周波数ｆPLLCLKとクロック信号ＣＬＫＯの周波数ｆＣＬＫＯとの間には、次式（２）の関係が成り立つ。
Figure 0007363441000002
従って、式（１）と式（２）より、クロック信号ＲＥＦＣＬＫの周波数ｆREFCLKとクロック信号ＣＬＫＯの周波数ｆＣＬＫＯとの間には、次式（３）の関係が成り立つ。
Figure 0007363441000003
出力回路４０は、分周回路３０が出力するクロック信号ＣＬＫＯを、非反転信号ＣＫＰと反転信号ＣＫＮとから成る差動信号に変換する。この非反転信号ＣＫＰは出力端子ＯＵＴ＿Ｐから外部に出力され、反転信号ＣＫＮは出力端子ＯＵＴ＿Ｎから外部に出力される。出力回路４０は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＰＥＣＬ（Positive Emitter Coupled Logic）回路、ＬＶＰＥＣＬ（Low Voltage PECL）回路等の差動出力回路であってもよい。ただし、出力回路４０は、シングルエンドの出力回路であってもよい。
レギュレーター５０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ１を生成する。この一定電圧Ｖｒｅｇ１は、発振用回路１０の電源電圧及びフラクショナルＮ－ＰＬＬ回路２０の一部の回路の電源電圧として供給される。
レギュレーター６０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ２を生成する。この一定電圧Ｖｒｅｇ２は、フラクショナルＮ－ＰＬＬ回路２０の一部の回路及び分周回路３０の電源電圧として供給される。
本実施形態では、一定電圧Ｖｒｅｇ１と一定電圧Ｖｒｅｇ２は同じ電圧であるが、Ｖｒｅｇ１を電源電圧とする回路とＶｒｅｇ２を電源電圧とする回路とのインターフェース部分で誤動作が生じない限りにおいて、Ｖｒｅｇ１とＶｒｅｇ２が異なっていてもよい。
本実施形態では、シリアルインターフェース回路８０は、Ｉ2Ｃ規格のデジタルインターフェース回路であり、ＳＤＡ端子からシリアルデータ信号が入出力され、ＳＣＬからクロック信号が入力される。このＳＤＡ端子とＳＣＬ端子及びシリアルインターフェース回路８０を介して、外部装置から、制御回路７０が有する不図示の制御レジスターや不揮発メモリー９０に対するリード／ライトが可能に構成される。なお、シリアルインターフェース回路８０は、Ｉ2Ｃ以外の通信規格のインターフェース回路であってもよい。また、発振器１は、インターフェース専用の外部端子（図１では、ＳＤＡ端子及びＳＣＬ端子）を備えていなくてもよく、例えば、外部からモードを切り替えることで、ＯＵＴ＿Ｐ端子やＯＵＴ＿Ｎ端子、あるいは不図示の機能端子がインターフェース用の外部端子に兼用される構成であってもよい。
制御回路７０は、不図示の制御レジスターを有し、制御レジスターの設定値に応じて、発振用回路１０、フラクショナルＮ－ＰＬＬ回路２０及び分周回路３０の各動作を制御する。制御レジスターには、チャージポンプ回路２２の電流源における電流の大きさの設定、発振用回路１０の周波数調整値等の設定、フラクショナルＮ－ＰＬＬ回路２０の整数分周比Ｎや分数分周比Ｆ／Ｍの設定、分周回路３０の出力分周比Ｐの設定などが可能である。本実施形態では、外部装置が、シリアルインターフェース回路８０を介して、電流の大きさＩ、整数分周比Ｎ、分数分周比Ｆ／Ｍ、出力分周比Ｐを設定してフラクショナルＮ－ＰＬＬ回路２０に供給する。そして、分周回路３０は、出力分周比Ｐに応じてクロック信号ＰＬＬＣＬＫを分周し、ＯＵＴ＿Ｐ端子及びＯＵＴ＿Ｎ端子から式（３）により決まる周波数のクロック信号が出力される。
不揮発メモリー９０は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等で実現され、発振器１の起動時（電源投入時）に必要なデータなどが記憶される。例えば、不揮発メモリー９０には、発振制御用回路の周波数調整等の制御データ、チャージポンプ回路２２の電流源における電流の大きさＩ、整数分周比Ｎ、分数分周比Ｆ／Ｍ及び出力分周比Ｐの各初期値などが記憶されていてもよい。制御回路７０は、発振器１の起動時（電源投入時）などに、不揮発メモリー９０に記憶されているデータを読み出して制御レジスターに設定し、各種の制御を行う。
（１－１）フラクショナルＮ－ＰＬＬ回路の構成：
図２は、第１実施形態におけるフラクショナルＮ－ＰＬＬ回路２０の構成例を示す図である。図２に示すように、フラクショナルＮ－ＰＬＬ回路２０は、位相比較器（ＰＦＤ：Phase Frequency Detector）２１、チャージポンプ回路（ＣＰ：Charge Pump）２２、ローパスフィルター（ＬＰＦ：Lowpass Filter）２３、電圧制御発振回路（ＶＣＯ）２４、分周回路２５、分周設定回路２７及びクロック生成回路２８を含んで構成される。
位相比較器２１は、発振用回路１０が出力するクロック信号ＲＥＦＣＬＫと分周回路２５が出力するクロック信号ＦＢＣＬＫの位相差を比較し、比較結果をパルス電圧として出力する。
チャージポンプ回路２２は、位相比較器２１が出力するパルス電圧を電流に変換する。ローパスフィルター２３は、チャージポンプ回路２２が出力する電流を平滑化し、電圧に変換する。電圧制御発振回路２４は、ローパスフィルター２３の出力電圧を制御電圧として、制御電圧に応じて周波数が変化するクロック信号ＰＬＬＣＬＫを出力する。電圧制御発振回路２４は、制御電圧範囲に対して複数の出力周波数範囲を設定可能であってもよい。
分周回路２５は、電圧制御発振回路２４の出力から電圧制御発振回路２４の入力に至る信号経路上に設けられ、分周設定回路２７の出力信号を分周比として、電圧制御発振回路２４が出力するクロック信号ＰＬＬＣＬＫを分周したクロック信号ＦＢＣＬＫを出力する。分周設定回路２７の出力信号の時間平均値は、制御回路７０から入力される整数分周比Ｎと分数分周比Ｆ／Ｍとの和（Ｎ＋Ｆ／Ｍ）と一致する。そして、クロック信号ＲＥＦＣＬＫの位相とクロック信号ＦＢＣＬＫの位相が同期した定常状態では、式（１）で計算されるクロック信号ＰＬＬＣＬＫの周波数がクロック信号ＲＥＦＣＬＫの周波数と一致し、これによりクロック信号ＣＬＫＯは式（３）で表される所望の周波数（目標周波数）となる。
分周設定回路２７は、分数分周比Ｆ／Ｍを用いてデルタシグマ変調を行い、分周回路２５の分周比を設定する。本実施形態では、分周設定回路２７は、デルタシグマ変調回路１２０と加減算回路１３０を含んで構成される。デルタシグマ変調回路１２０は、クロック生成回路２８が出力するクロック信号ＤＳＭＣＬＫに同期して、分数分周比Ｆ／Ｍを積分して量子化するデルタシグマ変調を行う。加減算回路１３０は、デルタシグマ変調回路１２０が出力するデルタシグマ変調信号と整数分周比Ｎとを加減算する。この加減算回路１３０の出力信号は、分周設定回路２７の出力信号として分周回路２５に入力される。分周設定回路２７の出力信号は、整数分周比Ｎの付近の範囲の複数の整数分周比が時系列に変化し、その時間平均値はＮ＋Ｆ／Ｍと一致する。
例えば、クロック信号ＲＥＦＣＬＫの周波数を１００ＭＨｚ、クロック信号ＰＬＬＣＬＫの目標周波数を３４２５ＭＨｚとすると、分周設定回路２７の出力信号の時間平均値、すなわち分周回路２５の分周比の時間平均値は３４．２５となる必要がある。そこで、整数分周比Ｎを３４に、分数分周比Ｆ／Ｍを０．２５に設定すべきである。
３４．２５は非整数であるため、デルタシグマ変調回路１２０によるデルタシグマ変調により分周回路２５の分周比（整数値）を時系列的に変化させることにより近似的に３４．２５の分周比を実現する。例えば、ある所定期間を複数の期間に分割し、分割した複数の期間の３／４では分周回路２５の分周比を３４とし、残りの１／４の期間では分周回路２５の分周比を３５とすれば、当該所定期間内のクロック信号ＦＢＣＬＫのパルス数で考えると３４．２５分周に近似することができる。
（１－２）チャージポンプ回路の構成：
以上のように、本実施形態にかかる発振器１は、チャージポンプ回路２２を備えている。チャージポンプ回路２２は、位相比較器２１が出力するパルス電圧を電流に変換し、変換された電流がローパスフィルター２３で平滑化されて電圧に変換される。図３は、本実施形態にかかるチャージポンプ回路２２の回路を示す図である。図３に示すチャージポンプ回路２２は、第１の電流源２２１と第２の電流源２２２とスイッチ回路２２３とミラー用電流源２２４とカレントミラー電流源２２５とを備えている。
本実施形態においてチャージポンプ回路２２は、高電位ノードである電源ノードＶｄｄと、低電位ノードであるグラウンドとを備える。チャージポンプ回路２２においては、電源ノードＶｄｄと電流供給ノードＮ１１との間に第１の電流源２２１が設けられる。また、電流供給ノードＮ１１と出力ノードＶｃとの間にスイッチ回路２２３が設けられ、出力ノードＶｃとグラウンドとの間に第２の電流源２２２（ブリーダー電流源）が設けられる。
第１の電流源２２１は、並列に接続された複数のＮ型のデプレション型ＭＯＳトランジスターであるトランジスターＴ１１を備えている（並列に接続された素子を特に区別しない場合、図内では素子の一つに符号を付す。以下同様）。さらに、第１の電流源２２１においてトランジスターＴ１１と電源ノードＶｄｄとの間には、トランジスターＴ１１に対して直列に電流源スイッチ回路Ｓ１１が設けられている。トランジスターＴ１１のそれぞれにおいては、ゲートとソースとが接続され、自己バイアス回路が構成される。また、トランジスターＴ１１のドレインが電流源スイッチ回路Ｓ１１の一端に接続され、ソースが電流供給ノードＮ１１に接続される。従って、電流源スイッチ回路Ｓ１１がオンになると、トランジスターＴ１１には、当該トランジスターＴ１１の特性で決まる一定の電流が流れ、並列接続されたトランジスターＴ１１を流れる電流の和が電流供給ノードＮ１１に供給される。
第２の電流源２２２は、並列に接続された複数のＮ型のデプレション型ＭＯＳトランジスターであるトランジスターＴ１２を備えている。さらに、第２の電流源２２２においてトランジスターＴ１２と出力ノードＶｃとの間には、トランジスターＴ１２に対して直列に電流源スイッチ回路Ｓ１２が設けられている。トランジスターＴ１２のそれぞれにおいては、ゲートとソースとが接続され、自己バイアス回路が構成される。また、トランジスターＴ１２のドレインが電流源スイッチ回路Ｓ１２の一端に接続され、ソースがグラウンドに接続される。従って、電流源スイッチ回路Ｓ１２がオンになると、トランジスターＴ１２には、当該トランジスターＴ１２の特性で決まる一定の電流が流れ、並列接続されたトランジスターＴ１２を流れる電流の和が出力ノードＶｃから引き抜かれる。
ミラー用電流源２２４は、並列に接続された複数のＮ型のデプレション型ＭＯＳトランジスターであるトランジスターＴ１４を備えている。さらに、ミラー用電流源２２４においてトランジスターＴ１４と電源ノードＶｄｄとの間には、トランジスターＴ１４に対して直列に電流源スイッチ回路Ｓ１４が設けられている。トランジスターＴ１４のそれぞれにおいては、ゲートとソースとが接続され、自己バイアス回路が構成される。また、トランジスターＴ１４のドレインが電流源スイッチ回路Ｓ１４の一端に接続され、ソースがカレントミラー電流源２２５に接続される。従って、電流源スイッチ回路Ｓ１４がオンになると、トランジスターＴ１４には、当該トランジスターＴ１４の特性で決まる一定の電流が流れ、並列接続されたトランジスターＴ１４を流れる電流の和がカレントミラー電流源２２５に供給される。
カレントミラー電流源２２５は、Ｎ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴ１５ａ，Ｔ１５ｂを備えている。トランジスターＴ１５ａは、ミラー用電流源２２４とグラウンドとの間に設けられ、ミラー用電流源２２４の出力がドレイン、グラウンドがソースに接続される。トランジスターＴ１５ｂは、電流引き抜きノードＮ１２とグラウンドとの間に設けられ、電流引き抜きノードＮ１２がドレイン、グラウンドがソースに接続される。
さらに、トランジスターＴ１５ａにおいてはドレインとゲートとが接続されており、トランジスターＴ１５ａ，Ｔ１５ｂのゲート同士が接続される。従って、トランジスターＴ１５ａ，Ｔ１５ｂはカレントミラー回路を構成している。このため、ミラー用電流源２２４から出力された電流と同一の電流がミラーされ、トランジスターＴ１５ｂに流れる。
スイッチ回路２２３は、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄと、オペアンプによって構成された電圧フォロア回路Ａ１１とを備えている。スイッチ回路Ｓ１ｕ，Ｓ１ｘｕの一方の端子は電流供給ノードＮ１１に接続される。スイッチ回路Ｓ１ｕの他方は出力ノードＶｃに接続される。出力ノードＶｃには電圧フォロア回路Ａ１１の入力端子Ｎ１ｉが接続される。スイッチ回路Ｓ１ｘｕの他方の端子は、ノードＮｏに接続され、ノードＮｏには電圧フォロア回路Ａ１１の出力端子Ｎ１ｏが接続される。
スイッチ回路Ｓ１ｄおよびスイッチ回路Ｓ１ｘｄの一方の端子は電流引き抜きノードＮ１２に接続される。電流引き抜きノードＮ１２は、カレントミラー電流源２２５によって電流が引き抜かれるノードである（詳細は後述）。スイッチ回路Ｓ１ｄの他方の端子は出力ノードＶｃおよび電圧フォロア回路Ａ１１の入力端子Ｎ１ｉに接続され、スイッチ回路Ｓ１ｘｄの他方の端子はノードＮｏおよび電圧フォロア回路Ａ１１の出力端子Ｎ１ｏに接続される。
本実施形態において、スイッチ回路Ｓ１ｕとスイッチ回路Ｓ１ｘｕとはオン・オフの状態が互いに逆になるように動作し、スイッチ回路Ｓ１ｄとスイッチ回路Ｓ１ｘｄとはオン・オフの状態が互いに逆になるように動作する。図３は、電流供給ノードＮ１１と出力ノードＶｃとが電圧フォロア回路Ａ１１の入力端子Ｎ１ｉに接続され、カレントミラー電流源２２５の電流引き抜きノードＮ１２が電圧フォロア回路Ａ１１の出力端子Ｎ１ｏに接続された状態である。図４は、電流供給ノードＮ１１が電圧フォロア回路Ａ１１の出力端子Ｎ１ｏに接続され、出力ノードＶｃと電流引き抜きノードＮ１２が電圧フォロア回路Ａ１１の入力端子Ｎ１ｉに接続された状態である。
本実施形態において、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄは、位相比較器２１の出力に応じてオン・オフの状態が変化する。位相比較器２１は、位相比較器に対する入力信号としてのクロック信号ＲＥＦＣＬＫの位相が、フィードバック信号としてのクロック信号ＦＢＣＬＫの位相よりも進んでいる場合、そのことを示すＵＰ信号を出力する。また、位相比較器２１は、位相比較器に対する入力信号としてのクロック信号ＲＥＦＣＬＫの位相が、フィードバック信号としてのクロック信号ＦＢＣＬＫの位相よりも遅れている場合、そのことを示すＤＯＷＮ信号を出力する。ＵＰ信号が出力されている場合、クロック信号ＲＥＦＣＬＫ，ＦＢＣＬＫの位相を一致させるためには、クロック信号ＦＢＣＬＫの位相を進める必要がある。そこで、本実施形態においては、位相比較器２１からＵＰ信号がチャージポンプ回路２２に入力されている場合、第１の電流源２２１から出力ノードＶｃに対して電流を供給する。
このために、本実施形態においては、位相比較器２１からＵＰ信号がチャージポンプ回路２２に入力されている場合、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄのそれぞれが、オン，オフ，オフ，オンとなり、図３に示す状態になる。この結果、第１の電流源２２１から電流供給ノードＮ１１に供給された電流は出力ノードＶｃに達する。この状態においては、一部の電流が第２の電流源２２２によって引き抜かれるものの、残りの電流は出力ノードＶｃからローパスフィルター２３に供給される。この結果、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が進み、クロック信号ＦＢＣＬＫの位相も進む。
また、ＤＯＷＮ信号が出力されている場合、クロック信号ＲＥＦＣＬＫ，ＦＢＣＬＫの位相を一致させるためには、クロック信号ＦＢＣＬＫの位相を遅らせる必要がある。そこで、本実施形態においては、位相比較器２１からＤＯＷＮ信号がチャージポンプ回路２２に入力されている場合、第２の電流源２２２及びカレントミラー電流源２２５によって出力ノードＶｃから電流を引き抜く。本実施形態において、位相比較器２１からＤＯＷＮ信号がチャージポンプ回路２２に入力されている場合、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄのそれぞれが、オフ，オン，オン，オフとなり、図４に示す状態になる。この結果、第１の電流源２２１から出力ノードＶｃに電流が供給されない状態になる。一方、出力ノードＶｃには第２の電流源２２２およびカレントミラー電流源２２５が接続された状態になるため、これらの電流源によって出力ノードＶｃから電流が引き抜かれる。この結果、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が遅れ、クロック信号ＦＢＣＬＫの位相も遅れる。
以上のように、本実施形態においては、フラクショナルＮ－ＰＬＬ回路２０が備える位相比較器２１からの信号に基づいて、第１の電流源２２１が出力ノードＶｃに導通するか否かが切り替えられる。一方、本実施形態において第２の電流源２２２は、スイッチ回路２２３による切替によらず、出力ノードＶｃに接続された状態である。従って、本実施形態において、第２の電流源２２２は、位相比較器２１からの出力に依存せずに出力ノードＶｃから電流を引き抜くブリーダー電流源として機能する。
なお、本実施形態においては、ＵＰ信号とＤＯＷＮ信号との双方に応じてスイッチ回路２２３が動作するが、ＵＰ信号とＤＯＷＮ信号との一方に応じてスイッチ回路２２３が動作してもよい。また、ＵＰ信号とＤＯＷＮ信号との双方が出力されていない場合、出力ノードＶｃからの電流の引き抜きが停止されてもよい。この場合、スイッチ回路２２３においては、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄのそれぞれが、オフ，オン，オフ，オンとなることが好ましい。
本実施形態にかかるスイッチ回路２２３は、上述のように電圧フォロア回路Ａ１１を備えている。このため、チャージポンプ回路２２の出力ノードＶｃにおける電圧を安定させることができ、ノイズを抑制することができる。具体的には、電圧フォロア回路Ａ１１は、電圧フォロア回路Ａ１１の出力端子Ｎ１ｏと入力端子Ｎ１ｉの電圧を一致させるように動作する。従って、電圧フォロア回路Ａ１１がない場合と比較して、スイッチの切替に伴う電圧の変動や、エラーの際の電圧の変動を抑制することができる。
例えば、図４に示す状態において電圧フォロア回路Ａ１１が存在しない状態を想定する。この場合、ノードＮｏにはスイッチ回路Ｓ１ｘｕ、Ｓ１ｘｄ以外の回路等は接続されない。出力ノードＶｃにはスイッチ回路Ｓ１ｕ、Ｓ１ｄ、出力ノードＶｃ以外の回路等は接続されない。この場合においてスイッチ回路Ｓ１ｕ，Ｓ１ｘｄがオフ，スイッチ回路Ｓ１ｘｕ，Ｓ１ｄがオンである場合、第１の電流源２２１から出力される電流は出力ノードＶｃに流れない。また、電流供給ノードＮ１１はスイッチ回路Ｓ１ｘｕによってノードＮｏと導通する。しかし、スイッチ回路Ｓ１ｘｄはオフであるため、第１の電流源２２１から出力される電流は、ノードＮｏから他の部分に流れることができず、電荷が蓄積されやすくなる。この結果、ノードＮｏの電圧は、スイッチ回路２２３切替前の状態から変動しやすくなり、例えば、電源ノードＶｄｄと同等の電圧に近づく。
スイッチ回路２２３による切替が行われると、電流供給ノードＮ１１はノードＮｏから切り離され、出力ノードＶｃに接続された状態になる。しかし、上述のように、ノードＮｏの電圧が変動し、電源ノードＶｄｄと同等の電圧に近づいているような状態であった場合、スイッチ回路２２３による切替が行われた段階で、出力ノードＶｃの電圧と大きく異なる電圧が、出力ノードＶｃに印加される。この結果、出力ノードＶｃの電圧が急変し得る。このような電圧の変動が発生すると、チャージポンプ回路２２からノイズが発生する状態となってしまう。
本実施形態にかかるスイッチ回路２２３は、図３，図４に示されるように電圧フォロア回路Ａ１１を備えている。従って、当該電圧フォロア回路Ａ１１の出力端子Ｎ１ｏの電圧と入力端子Ｎ１ｉの電圧とは、一致する。このため、図４に示すようにスイッチ回路Ｓ１ｕ，Ｓ１ｘｄがオフであって、第１の電流源２２１から出力される電流がノードＮｏに流れ、他に流れない状態となっても、出力端子Ｎ１ｏの電圧と入力端子Ｎ１ｉの電圧とは、同一に保たれる。従って、ノードＮｏの電圧と出力ノードＶｃの電圧とが同一に保たれる。このため、スイッチ回路２２３による切替が行われて図３に示す状態になったとしても、出力ノードＶｃにおける電圧の変動は抑制される。このようなノイズ抑制の動作は、エラーが発生した場合、例えば、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄのそれぞれが、オン，オフ，オン，オフとなった場合であっても機能する。また、電流の引き抜きが停止されたことによって、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄのそれぞれが、オフ，オン，オフ，オンとなった場合であっても、当該ノイズ抑制の動作は機能する。
（１－３）電流の調整：
本実施形態にかかるチャージポンプ回路２２は電流源を備えており、上述のように制御回路７０が、チャージポンプ回路２２の電流源における電流の大きさＩを制御レジスターに設定することによって、電流の大きさＩを調整可能である。具体的には、本実施形態の第１の電流源２２１においては、図３に示されるように、電流源スイッチ回路Ｓ１１とトランジスターＴ１１とが直列接続された組が複数個並列に接続される。従って、第１の電流源２２１においては、電流源スイッチ回路Ｓ１１の中からオンにするスイッチを選択することにより、電流供給ノードＮ１１に流れる電流の総和を調整可能である。本実施形態においては、第２の電流源２２２およびミラー用電流源２２４においても同様の構成を備えており、電流の大きさを調整可能である。
図３においては、第１の電流源２２１、第２の電流源２２２およびミラー用電流源２２４の電流の大きさが、値Ｉ１１，Ｉ１２，Ｉ１４として指定される。すなわち、上述の電流の大きさＩは、詳細には、値Ｉ１１，Ｉ１２，Ｉ１４という３個の数値によって特定される。値は、各電流源の大きさを指定する値であってよく、電流値であってもよいし、オンにすべきスイッチを指定する符号であってもよく、種々の構成を採用可能である。いずれにしても、第１の電流源２２１、第２の電流源２２２およびミラー用電流源２２４のそれぞれにおいては、値Ｉ１１，Ｉ１２，Ｉ１４に応じてオンにすべきスイッチをオンにし、オフにすべきスイッチをオフにする。この結果、各電流源から、指定された電流が出力される。
このように、チャージポンプ回路２２を構成する電流源が出力する電流を調整し、チャージポンプ回路２２を想定通りに機能させるためには、出力ノードＶｃに供給される電流と出力ノードＶｃから引き抜かれる電流とを設計通りの値に調整できることが好ましい。例えば、多くのチャージポンプ回路においては、第１の電流源２２１から出力ノードＶｃに供給される電流と、出力ノードＶｃから第２の電流源２２２によって引き抜かれる電流とが一致するように、または相関するように設計される。電流が相関しているとは、出力ノードＶｃに供給される電流と出力ノードＶｃから引き抜かれる電流とが既定の関係を有している状態であることを指す。
例えば、電流が一致している場合には相関している。また、図３に示す例のように第２の電流源２２２が位相比較器２１からのＵＰ信号に依存せず、常に電流を引き抜く構成である場合、第１の電流源２２１からの供給される電流は、第２の電流源２２２によって引き抜かれる電流より大きくなっている必要がある。第１の電流源２２１からの供給される電流が、第２の電流源２２２によって引き抜かれる電流より一定値大きくなる関係にある場合、両者は相関している。
チャージポンプ回路２２においては、値Ｉ１１，Ｉ１２，Ｉ１４によって電流源に流れる電流が決まるが、電流源の構造上、電流値を任意に変化させることはできない。すなわち、各電流源においては、電流源を構成するトランジスターに接続されたスイッチがオンまたはオフにされることによって電流の大きさが調整される。このため、各電流源において離散的にしか電流が変化しない。
このような制約下において第１の電流源２２１から供給される電流と第２の電流源２２２によって引き抜かれる電流とを想定通りの値に調整するためには、トランジスターに接続されたスイッチのオンまたはオフによって変化する電流が、第１の電流源２２１と第２の電流源２２２とで相関していることが好ましい。すなわち、スイッチのオンまたはオフによって変化する電流が、第１の電流源２２１と第２の電流源２２２とで相関していると、第１の電流源２２１から供給される電流と第２の電流源２２２によって引き抜かれる電流とを一致させたり、一致させた後に一定値だけ大きくしたりする調整が容易である。
例えば、第１の電流源２２１を構成するトランジスターＴ１１と、第２の電流源２２２を構成するトランジスターＴ１２とに流れる電流の大きさが同一であるなど、これらのトランジスターが共通の特性である場合、第１の電流源２２１と第２の電流源２２２とにおいて、同数のスイッチをオンにして同数のトランジスターを動作させれば、第１の電流源２２１から供給される電流と第２の電流源２２２によって引き抜かれる電流とを一致させることができる。第１の電流源２２１から供給される電流と第２の電流源２２２によって引き抜かれる電流とが一致すれば、第１の電流源２２１で電流が流れるトランジスターの個数をさらに増加させることによって、トランジスター１個分の電流×個数で増加する電流値を決定することができる。
しかし、第１の電流源２２１を構成するトランジスターＴ１１と、第２の電流源２２２を構成するトランジスターＴ１２と、の特性がばらついていると、調整が非常に困難である。例えば、第１の電流源２２１を構成するトランジスターＴ１１と第２の電流源２２２を構成するトランジスターＴ１２とが異なる導電型のデプレション型ＭＯＳトランジスターである構成を想定する。また、第１の電流源２２１を構成する複数のトランジスターＴ１１に異なる導電型のトランジスターが含まれる場合や、第２の電流源２２２を構成するトランジスターＴ１２に異なる導電型のトランジスターが含まれる場合を想定する。
導電型としての極性（Ｎ型またはＰ型）は、イオン注入や拡散等においてチャネルとなる元素の種類を変えることによって決定される。従って、異なる導電型のデプレション型ＭＯＳトランジスターは、異なる工程で製造される。そして、異なる工程で製造された異なるデプレション型ＭＯＳトランジスターの特性（トランジスターに流れる電流の大きさ）を揃えることは困難である。このため、第１の電流源２２１と第２の電流源２２２との一方が他方と異なる導電型のトランジスターで構成されていたり、同一の電流源に異なる導電型のトランジスターが混在していたりすると、電流の調整が困難である。
一方、同一の工程で製造すれば、同一の導電型のトランジスターの特性を揃えることができる。そこで、本実施形態のように、第１の電流源２２１を構成するトランジスターＴ１１と、第２の電流源２２２を構成するトランジスターＴ１２とを同一の工程で製造し、同一の導電型とすれば、各トランジスターに共通の特性を与えることができる。このため、第１の電流源２２１と第２の電流源２２２とに共通の特性を与えることができる。本実施形態における第１の電流源２２１および第２の電流源２２２は、このようなトランジスターによって構成されるため、第１の電流源２２１および第２の電流源２２２の電流が想定通りの関係（値）になるように容易に調整することができる。
なお、本実施形態においては、ミラー用電流源２２４も第１の電流源２２１および第２の電流源２２２と同様の回路構成を有しており、値Ｉ１４によってミラー用電流源２２４から供給される電流を調整することができる。そして、ミラー用電流源２２４においても、ミラー用電流源２２４を構成するトランジスターＴ１４を、第１の電流源２２１および第２の電流源２２２と同一の工程で製造することが好ましい。この構成によれば、第１の電流源２２１および第２の電流源２２２を構成するトランジスターＴ１１，Ｔ１２とミラー用電流源２２４を構成するトランジスターＴ１４とに共通の特性を与えることができる。この結果、カレントミラー電流源２２５によって引き抜く電流の大きさを、第１の電流源２２１および第２の電流源２２２との関係で容易に調整することが可能である。
すなわち、ミラー用電流源２２４によって供給される電流の大きさは、カレントミラー電流源２２５によってミラーされ、トランジスターＴ１５ｂで引き抜かれる電流の大きさとなる。そこで、トランジスターＴ１１，Ｔ１２とトランジスターＴ１４とが共通の特性を有していれば、カレントミラー電流源２２５によって引き抜く電流の大きさを、第１の電流源２２１および第２の電流源２２２と相関させながら調整することが可能である。
さらに、本実施形態によれば、従来のチャージポンプ回路と比較して、電流ノイズを低減することができる。図５は、チャージポンプ回路の電流雑音を示す図である。横軸は、周波数（Ｈｚ）であり直流から既定の周波数までの範囲を対数で示している。縦軸は出力雑音（Ａ／（Ｈｚ）1/2）である。図５においては、チャージポンプ回路の出力に現れる電流雑音の絶対量を、直流から既定の周波数までの各周波数について示している。また、図５においては、実線によって本実施形態のチャージポンプ回路２２、すなわち、第１の電流源２２１および第２の電流源２２２のトランジスターがＮ型のデプレション型ＭＯＳトランジスターを利用した場合の電流雑音を示している。また、粗い破線によって、図３に示す構成における第１の電流源２２１のトランジスターをＰ型のデプレション型ＭＯＳトランジスターに置換した構成（対比構成）における電流雑音を示している。細かい破線によって、カレントミラー型のチャージポンプ回路（対比構成）を利用した場合の電流雑音を示している。
図５に示すように、本実施形態のチャージポンプ回路２２は、クロック信号ＰＬＬＣＬＫの全周波数に渡って、対比構成である従来のチャージポンプ回路（異なる導電型のトランジスターが利用された回路、カレントミラー型の回路）より電流雑音が小さく、ノイズレベルが小さいことがわかる。
なお、カレントミラー型の回路は、例えば、図６に示すような構成である。図６においては、図３と同一の構成については同一の符号で示される。図６に示す構成において、第１の電流源２２１ａは、Ｐ型のエンハンスメント型ＭＯＳトランジスターを備えている。第１の電流源２２１ａは、電源ノードＶｄｄとスイッチ回路２２３との間に設けられ、バイアス回路２２６で生成されたバイアス電圧がゲートに印加される。また、当該トランジスターのソースは電源ノードＶｄｄに接続され、ドレインはスイッチ回路２２３側に接続される。
ミラー用電流源２２４ａは、Ｐ型のエンハンスメント型ＭＯＳトランジスターを備えている。ミラー用電流源２２４ａは、電源ノードＶｄｄとカレントミラー電流源２２５との間に設けられ、バイアス回路２２６で生成されたバイアス電圧がゲートに印加される。また、当該トランジスターのソースは電源ノードＶｄｄに接続され、ドレインはカレントミラー電流源２２５側に接続される。
以上の回路において、スイッチ回路２２３が位相比較器２１からのＵＰ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオン，オフ，オフ，オンとし、ＤＯＷＮ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオフ，オン，オン，オフに切り替えることにより、チャージポンプ回路として機能する。
このようなカレントミラー型の回路においては、バイアス回路２２６から電流源に雑音が伝達することがあり、低雑音化が困難である。しかし、本実施形態にかかるチャージポンプ回路２２においては、バイアス回路２２６を用いることなく第１の電流源２２１（およびミラー用電流源２２４）を構成することができるため、電流雑音を低減することができる。
（２）第２実施形態：
図７は、本発明の他の実施形態にかかるチャージポンプ回路２２ｂを示す回路図である。チャージポンプ回路２２ｂは、第１の電流源２２１ｂと第２の電流源２２２ｂとスイッチ回路２２３とを備えている。スイッチ回路２２３は、第１の実施形態と同一の構成である。第１の電流源２２１ｂは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。第２の電流源２２２ｂは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。第１の電流源２２１ｂ、第２の電流源２２２ｂにおいても、トランジスターは自己バイアス回路を構成している。
第１の電流源２２１ｂのトランジスターは電源ノードＶｄｄとスイッチ回路２２３との間に設けられており、トランジスターのドレインが電源ノードＶｄｄ、ソースが電流供給ノードＮ１１に接続される。
第２の電流源２２２ｂのトランジスターはスイッチ回路２２３とグラウンドとの間に設けられており、トランジスターのドレインが電流引き抜きノードＮ１２、ソースがグラウンドに接続される。本実施形態においては、出力ノードＶｃにブリーダー電流源が接続されておらず、出力ノードＶｃから電流を引き抜く電流源は第２の電流源２２２ｂである。
本実施形態において、スイッチ回路２２３は、位相比較器２１からのＵＰ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオン，オフ，オフ，オンとする。この結果、第１の電流源２２１ｂから出力ノードＶｃに電流が供給され、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が進み、クロック信号ＦＢＣＬＫの位相も進む。
一方、スイッチ回路２２３は、位相比較器２１からのＤＯＷＮ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオフ，オン，オン，オフとする。この結果、第１の電流源２２１ｂから出力ノードＶｃに電流が供給されず、第２の電流源２２２ｂによって出力ノードＶｃから電流が引き抜かれる状態になる。この場合、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が遅れ、クロック信号ＦＢＣＬＫの位相も遅れる。
以上の構成によれば、チャージポンプ回路２２ｂによって位相比較器２１の出力に応じた電流を出力することが可能である。また、第１の電流源２２１ｂおよび第２の電流源２２２ｂのトランジスターは双方ともＮ型であるため、同一の工程で製造することが可能であり、双方のトランジスターに共通の特性を与えることができる。従って、例えば、双方のトランジスターに流れる電流を容易に一致させることができる。
第１の電流源２２１ｂおよび第２の電流源２２２ｂのトランジスターを異なる導電型のトランジスターで構成する場合、各トランジスターの特性が共通になるように、各導電型のチャネルの製造工程で注入される元素の量を調整することも想定される。しかし、各導電型のチャネルの製造工程は異なる工程であり、チャネルを形成するために注入される元素も異なるため、各導電型のチャネルの特性を合わせることは実際には困難である。しかし、本実施形態においては、第１の電流源２２１ｂおよび第２の電流源２２２ｂのトランジスターが同一の導電型であるＮ型であるため、各トランジスターの特性が共通になる。従って、第１の電流源２２１および第２の電流源２２２を流れる電流を想定通りの値に調整することが容易である。
（３）第３実施形態：
図８は、本発明の他の実施形態にかかるチャージポンプ回路２２ｃを示す回路図である。チャージポンプ回路２２ｃは、第１の電流源２２１ｃとミラー用電流源２２４ｃとスイッチ回路２２３とカレントミラー電流源２２５とを備えている。本実施形態において、第２の電流源は、ミラー用電流源２２４ｃとカレントミラー電流源２２５とによって構成される。スイッチ回路２２３とカレントミラー電流源２２５とは、第１の実施形態と同一の構成である。
第１の電流源２２１ｃは、Ｐ型のデプレション型ＭＯＳトランジスターを１個備えている。ミラー用電流源２２４ｃは、Ｐ型のデプレション型ＭＯＳトランジスターを１個備えている。第１の電流源２２１ｃ、ミラー用電流源２２４ｃにおいてトランジスターは自己バイアス回路を構成している。
第１の電流源２２１ｃのトランジスターは電源ノードＶｄｄとスイッチ回路２２３との間に設けられており、トランジスターのソースが電源ノードＶｄｄ、ドレインが電流供給ノードＮ１１に接続される。ミラー用電流源２２４ｃのトランジスターは電源ノードＶｄｄとカレントミラー電流源２２５との間に設けられており、トランジスターのソースが電源ノードＶｄｄ、ドレインがカレントミラー電流源２２５に接続される。
カレントミラー電流源２２５は、Ｎ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴ１５ａ，Ｔ１５ｂを備えている。トランジスターＴ１５ａは、ミラー用電流源２２４ｃとグラウンドとの間に設けられ、ミラー用電流源２２４ｃの出力がドレイン、グラウンドがソースに接続される。トランジスターＴ１５ｂは、電流引き抜きノードＮ１２とグラウンドとの間に設けられ、電流引き抜きノードＮ１２がドレイン、グラウンドがソースに接続される。本実施形態においては、出力ノードＶｃにブリーダー電流源が接続されておらず、出力ノードＶｃから電流を引き抜く電流源はカレントミラー電流源２２５である。
本実施形態において、スイッチ回路２２３は、位相比較器２１からのＵＰ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオン，オフ，オフ，オンとする。この結果、第１の電流源２２１ｃから出力ノードＶｃに電流が供給され、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が進み、クロック信号ＦＣＣＬＫの位相も進む。
一方、スイッチ回路２２３は、位相比較器２１からのＤＯＷＮ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオフ，オン，オン，オフとする。この結果、第１の電流源２２１ｃから出力ノードＶｃに電流が供給されず、カレントミラー電流源２２５によって出力ノードＶｃから電流が引き抜かれる状態になる。この場合、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が遅れ、クロック信号ＦＣＣＬＫの位相も遅れる。
以上の構成によれば、チャージポンプ回路２２ｃによって位相比較器２１の出力に応じた電流を出力することが可能である。また、第１の電流源２２１ｃおよびミラー用電流源２２４ｃのトランジスターは双方ともＰ型であるため、同一の工程で製造することが可能であり、双方のトランジスターに共通の特性を与えることができる。従って、例えば、双方のトランジスターに流れる電流を容易に一致させることができる。
第１の電流源２２１ｃおよびミラー用電流源２２４ｃのトランジスターを異なる導電型のトランジスターで構成する場合、各トランジスターの特性が共通になるように、各導電型のチャネルの製造工程で注入される元素の量を調整することも想定される。しかし、各導電型のチャネルの製造工程は異なる工程であり、チャネルを形成するために注入される元素も異なるため、各導電型のチャネルの特性を合わせることは実際には困難である。
本実施形態においては、第１の電流源２２１ｃおよびミラー用電流源２２４ｃのトランジスターが同一の導電型であるＰ型であるため、各トランジスターの特性が共通になる。ミラー用電流源２２４ｃに流れる電流はカレントミラー回路を構成するトランジスターＴ１５ａによってミラーされ、トランジスターＴ１５ｂにも同一の電流が流れる。従って、第１の電流源２２１によって出力ノードＶｃに供給される電流と、第２の電流源としてのミラー用電流源２２４ｃおよびカレントミラー電流源２２５によって出力ノードＶｃから引き抜かれる電流を一致させるなど、想定通りの値に調整することが容易である。
（４）第４実施形態：
図９は、本発明の他の実施形態にかかるチャージポンプ回路２２ｄを示す回路図である。チャージポンプ回路２２ｄは、第１の電流源２２１ｄとミラー用電流源２２４ｄとスイッチ回路２２３とカレントミラー電流源２２５とを備えている。本実施形態において、第２の電流源は、ミラー用電流源２２４ｄとカレントミラー電流源２２５とによって構成される。スイッチ回路２２３とカレントミラー電流源２２５とは、第１の実施形態と同一の構成である。
第１の電流源２２１ｄは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。ミラー用電流源２２４ｄは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。第１の電流源２２１ｄ、ミラー用電流源２２４ｄにおいてトランジスターは自己バイアス回路を構成している。
第１の電流源２２１ｄのトランジスターは電源ノードＶｄｄとスイッチ回路２２３との間に設けられており、トランジスターのドレインが電源ノードＶｄｄ、ソースが電流供給ノードＮ１１に接続される。ミラー用電流源２２４ｄのトランジスターは電源ノードＶｄｄとカレントミラー電流源２２５との間に設けられており、トランジスターのドレインが電源ノードＶｄｄ、ソースがカレントミラー電流源２２５に接続される。
カレントミラー電流源２２５は、Ｎ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴ１５ａ，Ｔ１５ｂを備えている。トランジスターＴ１５ａは、ミラー用電流源２２４ｄとグラウンドとの間に設けられ、ミラー用電流源２２４ｄの出力がドレイン、グラウンドがソースに接続される。トランジスターＴ１５ｂは、電流引き抜きノードＮ１２とグラウンドとの間に設けられ、電流引き抜きノードＮ１２がドレイン、グラウンドがソースに接続される。本実施形態においては、出力ノードＶｃにブリーダー電流源が接続されておらず、出力ノードＶｃから電流を引き抜く電流源はカレントミラー電流源２２５である。
本実施形態において、スイッチ回路２２３は、位相比較器２１からのＵＰ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオン，オフ，オフ，オンとする。この結果、第１の電流源２２１ｄから出力ノードＶｃに電流が供給され、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が進み、クロック信号ＦＢＣＬＫの位相も進む。
一方、スイッチ回路２２３は、位相比較器２１からのＤＯＷＮ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオフ，オン，オン，オフとする。この結果、第１の電流源２２１ｄから出力ノードＶｃに電流が供給されず、カレントミラー電流源２２５によって出力ノードＶｃから電流が引き抜かれる状態になる。この場合、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が遅れ、クロック信号ＦＢＣＬＫの位相も遅れる。
以上の構成によれば、チャージポンプ回路２２ｄによって位相比較器２１の出力に応じた電流を出力することが可能である。また、第１の電流源２２１ｄおよびミラー用電流源２２４ｄのトランジスターは双方ともＮ型であるため、同一の工程で製造することが可能であり、双方のトランジスターに共通の特性を与えることができる。従って、例えば、双方のトランジスターに流れる電流を容易に一致させることができる。
第１の電流源２２１ｄおよびミラー用電流源２２４ｄのトランジスターを異なる導電型のトランジスターで構成する場合、各トランジスターの特性が共通になるように、各導電型のチャネルの製造工程で注入される元素の量を調整することも想定される。しかし、各導電型のチャネルの製造工程は異なる工程であり、チャネルを形成するために注入される元素も異なるため、各導電型のチャネルの特性を合わせることは実際には困難である。
しかし、本実施形態においては、第１の電流源２２１ｄおよびミラー用電流源２２４ｄのトランジスターが同一の導電型であるＮ型であるため、各トランジスターの特性が共通になる。ミラー用電流源２２４ｄに流れる電流はカレントミラー回路を構成するトランジスターＴ１５ａによってミラーされ、トランジスターＴ１５ｂにも同一の電流が流れる。従って、第１の電流源２２１によって出力ノードＶｃに供給される電流と、第２の電流源としてのミラー用電流源２２４ｄおよびカレントミラー電流源２２５によって出力ノードＶｃから引き抜かれる電流を一致させるなど、想定通りの値に調整することが容易である。
なお、図９に示す構成は、図８に示す構成において、第１の電流源２２１ｃおよびミラー用電流源２２４ｃのデプレション型ＭＯＳトランジスターをＰ型からＮ型に置換した構成である。Ｎ型のデプレション型ＭＯＳトランジスターとＰ型のデプレション型ＭＯＳトランジスターとでは、一般にＮ型の方が小型であるため、図９に示す構成は、図８に示す構成よりも回路規模を小さくすることができる。従って、他の実施形態において電流源はＰ型のデプレション型ＭＯＳトランジスター、Ｎ型のデプレション型ＭＯＳトランジスターのいずでも構成可能であるが、後者であれば前者よりも回路規模を小さくすることができる。
（５）第５実施形態：
図１０は、本発明の他の実施形態にかかるチャージポンプ回路２２ｅを示す回路図である。チャージポンプ回路２２ｅは、第１の電流源２２１ｅとミラー用電流源２２４ｅとスイッチ回路２２３とカレントミラー電流源２２５とブリーダー電流源２２２ｅを備えている。本実施形態において、第２の電流源は、ミラー用電流源２２４ｅとカレントミラー電流源２２５とによって構成されるとみなされてもよいし、ブリーダー電流源２２２ｅによって構成されるとみなされてもよいし、これらの電流源の双方が第２の電流源であってもよい。スイッチ回路２２３とカレントミラー電流源２２５とは、第１の実施形態と同一の構成である。
第１の電流源２２１ｅは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。ミラー用電流源２２４ｅは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。ブリーダー電流源２２２ｅは、Ｎ型のデプレション型ＭＯＳトランジスターを１個備えている。第１の電流源２２１ｅ、ミラー用電流源２２４ｅ、ブリーダー電流源２２２ｅにおいてトランジスターは自己バイアス回路を構成している。
第１の電流源２２１ｅのトランジスターは電源ノードＶｄｄとスイッチ回路２２３との間に設けられており、トランジスターのドレインが電源ノードＶｄｄ、ソースが電流供給ノードＮ１１に接続される。ミラー用電流源２２４ｅのトランジスターは電源ノードＶｄｄとカレントミラー電流源２２５との間に設けられており、トランジスターのドレインが電源ノードＶｄｄ、ソースがカレントミラー電流源２２５に接続される。ブリーダー電流源２２２ｅのトランジスターは、出力ノードＶｃとグラウンドとの間に設けられており、トランジスターのドレインが出力ノードＶｃ、ソースがグラウンドに接続される。
カレントミラー電流源２２５は、Ｎ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴ１５ａ，Ｔ１５ｂを備えている。トランジスターＴ１５ａは、ミラー用電流源２２４ｅとグラウンドとの間に設けられ、ミラー用電流源２２４ｅの出力がドレイン、グラウンドがソースに接続される。トランジスターＴ１５ｂは、電流引き抜きノードＮ１２とグラウンドとの間に設けられ、電流引き抜きノードＮ１２がドレイン、グラウンドがソースに接続される。本実施形態においては、出力ノードＶｃにブリーダー電流源が接続されるため、カレントミラー電流源２２５、ブリーダー電流源２２２ｅのいずれかまたは双方によって出力ノードＶｃから電流を引き抜くことができる。
本実施形態においては、第１の電流源２２１ｅ、ミラー用電流源２２４ｅ、ブリーダー電流源２２２ｅに流れる電流を調整可能である。すなわち、本実施形態においては、電源ノードＶｅとグラウンドとの間に複数の分圧抵抗Ｒ１，Ｒ２，Ｒ３～Ｒｎ（ｎは抵抗素子の数を示す整数）が直列に接続される。各分圧抵抗の間には調整電圧を取り出すためのノードＮ１～Ｎｎ－１が設けられている。各ノードＮ１～Ｎｎ－１は選択回路Ｓｅに入力される。
選択回路Ｓｅは、第１の電流源２２１ｅ、ミラー用電流源２２４ｅ、ブリーダー電流源２２２ｅのバックゲートに接続されたノードＮ１ｅ，Ｎ４ｅ，Ｎ２ｅを備えている。選択回路Ｓｅは、任意のノードＮ１～Ｎｎ－１の調整電圧を選択し、任意のノードＮ１ｅ，Ｎ４ｅ，Ｎ２ｅに印加することができる。具体的には、本実施形態にかかる選択回路Ｓｅは、上述の第１実施形態と同様に値Ｉ１１，Ｉ１２，Ｉ１４の入力を受け付け、値Ｉ１１，Ｉ１２，Ｉ１４に応じてノードＮ１ｅ，Ｎ４ｅ，Ｎ２ｅに印加される調整電圧を選択することができる。選択回路Ｓｅの回路は、値Ｉ１１，Ｉ１２，Ｉ１４に応じて導通するノードを選択するスイッチ回路など、公知の種々の回路によって構成可能である。
ＭＯＳトランジスターにおいては、バックゲート端子とソース端子とに電位差があると閾値が変化する。従って、選択回路Ｓｅによってバックゲートに印加する調整電圧を選択することにより、第１の電流源２２１ｅ、ミラー用電流源２２４ｅ、ブリーダー電流源２２２ｅに流れる電流の大きさを選択することができる。以上の構成によれば、例えば、第１の電流源２２１を流れる電流の大きさを、ミラー用電流源２２４ｅおよびブリーダー電流源２２２ｅに流れる電流の大きさの和よりも大きくするなどの調整を容易に実施可能である。
さらに、本実施形態において、スイッチ回路２２３は、位相比較器２１からのＵＰ信号に応じてスイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオン，オフ，オフ，オンとする。この結果、第１の電流源２２１ｅから出力ノードＶｃに電流が供給されると同時にブリーダー電流源２２２ｅが出力ノードＶｃから電流を引き抜く。この結果、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が進み、クロック信号ＦＢＣＬＫの位相も進む。
一方、スイッチ回路２２３は、位相比較器２１からＤＯＷＮ信号が出力されている場合に、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄをオフ，オン，オン，オフとする。この結果、第１の電流源２２１ｅから出力ノードＶｃに電流が供給されず、カレントミラー電流源２２５およびブリーダー電流源２２２ｅによって出力ノードＶｃから電流が引き抜かれる状態になる。この場合、ローパスフィルター２３の出力電圧に基づいて電圧制御発振回路２４から出力されるクロック信号ＰＬＬＣＬＫの位相が遅れ、クロック信号ＦＢＣＬＫの位相も遅れる。
以上の構成によれば、チャージポンプ回路２２ｅによって位相比較器２１の出力に応じた電流を出力することが可能である。また、第１の電流源２２１ｅ、ミラー用電流源２２４ｅおよびブリーダー電流源２２２ｅのトランジスターはＮ型であるため、同一の工程で製造することが可能であり、双方のトランジスターに共通の特性を与えることができる。従って、第１の電流源２２１ｅ、ミラー用電流源２２４ｅおよびブリーダー電流源２２２ｅのそれぞれに流れる電流の大きさとバックゲートに印加される電圧との関係が同じ関係であるとみなすことができる。
このため、選択回路Ｓｅの選択により、第１の電流源２２１ｅ、ミラー用電流源２２４ｅおよびブリーダー電流源２２２ｅのそれぞれに流れる電流の関係を所望の関係にすることができる。例えば、スイッチ回路Ｓ１ｕ，Ｓ１ｘｕ，Ｓ１ｄ，Ｓ１ｘｄがオン，オフ，オフ，オンとなっている状態において、第１の電流源２２１ｅによって供給される電流を、ブリーダー電流源２２２ｅで引き抜かれる電流よりも一定値大きくするような調整を容易に実行可能である。また、第１の電流源２２１ｅによって供給される電流を、カレントミラー電流源２２５によって引き抜かれる電流と一致させるような調整を容易に実行可能である。
（６）他の実施形態：
上述の実施形態は本発明を実施するための例であり、他にも種々の実施形態を採用可能である。例えば、ＰＬＬ回路はフラクショナルＮ－ＰＬＬ回路ではなく、デルタシグマ変調回路１２０を備えないＰＬＬ回路、すなわち、クロック信号ＰＬＬＣＬＫを整数倍するＰＬＬ回路であってもよい。本発明の一実施形態にかかるＰＬＬ回路の適用対象は限定されず種々の対象、例えば、各種の電子機器、車両の電装品等に使用可能である。
上述の実施形態において、チャージポンプ回路を製造する工程には、同一の導電型のチャネルを形成するための工程が１回含まれている。同一の導電型のチャネルを形成するための工程が２回以上実行される場合、同一の導電型のデプレション型ＭＯＳトランジスターは同一の工程で製造されることが好ましい。
さらに、上述の実施形態を構成する素子や回路に各種の変更が加えられてもよい。例えば、カレントミラー電流源２２５を構成するトランジスターＴ１５ａ，Ｔ１５ｂはデプレション型でもよい。また、図３等に示すスイッチ回路２２３において、電圧フォロア回路Ａ１１を省略してもよい。さらに、図７，図８，図９，図１０において、各電流源を構成するデプレション型ＭＯＳトランジスターを並列に接続し、スイッチ回路で電流の大きさが選択可能であってもよい。むろん、電流の大きさは分圧抵抗によって選択可能でもよい。
さらに、チャージポンプ回路を構成するスイッチ回路において電流源と同一の導電型のデプレション型ＭＯＳトランジスターが利用されても良い。図１１は、スイッチ回路２２３に含まれる電圧フォロア回路Ａ１１を構成するオペアンプの構成例を示す図である。電圧フォロア回路Ａ１１は、電源ノードＶｄｄに対してソースが接続された３個のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴａ１，Ｔａ２，Ｔａ６を備えている。
トランジスターＴａ１，Ｔａ２，Ｔａ６のドレインはノードＮ１３，Ｎ２４，Ｎ６７に接続される。ノードＮ６７は、電圧フォロア回路Ａ１１の出力ノードＶｏｕｔでもある。ノードＮ１３，Ｎ２４にはＮ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴａ３，Ｔａ４のドレインが接続される。トランジスターＴａ３，Ｔａ４のソースは、Ｎ型のデプレション型ＭＯＳトランジスターであるトランジスターＴａ５のドレインに接続される。トランジスターＴａ５のソースはグラウンドに接続される。ノードＮ６７には、Ｎ型のデプレション型ＭＯＳトランジスターであるトランジスターＴａ７のドレインが接続される。トランジスターＴａ７のソースはグラウンドに接続される。
トランジスターＴａ１，Ｔａ２のゲートは互いに接続されており、トランジスターＴａ１のゲートはノードＮ１３に接続される。トランジスターＴａ６のゲートはノードＮ２４に接続されており、さらに、トランジスターＴａ６のゲートは、直列に接続されたコンデンサーＣｉおよび抵抗素子Ｒｉを介してノードＮ６７に接続される。
トランジスターＴａ３，Ｔａ４のバックゲートは互いに接続されており、これらのゲートはさらにトランジスターＴａ５のバックゲートとも接続される。さらに、トランジスターＴａ５，Ｔａ７のゲート、ソース間は短絡されており、自己バイアス回路が形成される。従って、トランジスターＴａ５，Ｔａ７は、同一の導電型のデプレション型ＭＯＳトランジスターであり、定電流源として機能する。そして、トランジスターＴａ５，Ｔａ７は、同一の導電型であるため、例えば、両者に流れる電流の大きさを同一にするなどの調整を容易に行うことができる。
以上の構成によれば、多くのオペアンプが備えるカレントミラー回路を省略することができる。図１２は、一般的なオペアンプによって構成された電圧フォロア回路Ａ１１ａの構成例を示している。図１２においては、図１１に示す電圧フォロア回路Ａ１１と同様の構成については同一の符号で示している。すなわち、トランジスターＴａ１，Ｔａ２，Ｔａ３，Ｔａ４，Ｔａ６、コンデンサーＣｉ、抵抗素子Ｒｉ、ノードＮ１３，Ｎ２４，Ｎ６７とこれらの配線は図１１と同様である。ただし、電圧フォロア回路Ａ１１ａにおいてトランジスターＴａ５は備えないため、トランジスターＴａ３，Ｔａ４のバックゲートは互いに接続され、さらにグラウンドに接続される。
電圧フォロア回路Ａ１１ａにおいては、電流源がカレントミラー回路によって構成される。当該カレントミラー回路の構成は図６に示す構成と同様であり、図６と同一の符号によって各部を示している。すなわち、ミラー用電流源２２４ａは、Ｐ型のエンハンスメント型ＭＯＳトランジスターを備えている。ミラー用電流源２２４ａは、電源ノードＶｄｄとカレントミラー電流源２２５ａとの間に設けられ、バイアス回路２２６で生成されたバイアス電圧がゲートに印加される。また、当該トランジスターのソースは電源ノードＶｄｄに接続され、ドレインはカレントミラー電流源２２５側に接続される。
カレントミラー電流源２２５ａは、Ｎ型のエンハンスメント型ＭＯＳトランジスターであるトランジスターＴ１５ａ，Ｔ１５ｂ，Ｔ１５ｃを備えている。トランジスターＴ１５ａは、ミラー用電流源２２４ａとグラウンドとの間に設けられ、ミラー用電流源２２４ａの出力がドレイン、グラウンドがソースに接続される。トランジスターＴ１５ｂは、トランジスターＴａ３，Ｔａ４とグラウンドとの間に設けられ、トランジスターＴａ３，Ｔａ４のソースがトランジスターＴ１５ｂのドレイン、グラウンドがトランジスターＴ１５ｂのソースに接続される。
トランジスターＴ１５ｃは、出力ノードＶｏｕｔとグラウンドとの間に設けられ、出力ノードＶｏｕｔがトランジスターＴ１５ｃのドレイン、グラウンドがトランジスターＴ１５ｃのソースに接続される。さらに、トランジスターＴ１５ａにおいてはドレインとゲートとが接続されており、トランジスターＴ１５ａ，Ｔ１５ｂ，Ｔ１５ｃのゲート同士が接続される。以上のように、電圧フォロア回路Ａ１１ａとしてのオペアンプは、カレントミラー電流源を含むように構成することも可能である。
以上のカレントミラー電流源においては、トランジスターＴ１５ｂ、Ｔ１５ｃ以外の部分、例えば、バイアス回路やミラー用電流源２２４ａ、トランジスターＴ１５ａに常に電流が流れているため、電力が消費される。しかし、図１１に示す電圧フォロア回路Ａ１１のように、バイアス回路やミラー用電流源２２４ａ、トランジスターＴ１５ａが存在しない構成とすれば、常時流れている電流を削減することができるため、消費電力量が低減される。
スイッチ回路は、ＰＬＬ回路が備える位相比較器からの信号に基づいて出力ノードに導通する電流源を切り替えることができればよい。すなわち、チャージポンプ回路においては、第１の電流源によって出力ノードに電流を供給する状態と、第２の電流源によって出力ノードから電流を引き抜く状態とを切り替えることによって、出力ノードの電流を制御する。当該電流の制御は、位相比較器からの信号に基づいて実施されるため、スイッチ回路は、当該位相比較器からの信号に応じて出力ノードの電流に関与する電流源を切り替えることができればよい。
スイッチ回路は、位相比較器からの信号に基づいて状態を切り替えることができればよく、この限りにおいてスイッチの数は任意である。また、信号に応じて状態を切り替えるための構成は、種々の構成を採用可能であり、例えばＭＯＳトランジスター、バイポーラトランジスター等のトランジスターであってもよいし、他にも、各種のスイッチが利用されて良い。
位相比較器からの信号は、位相比較器における比較結果を示していればよい。従って、位相比較器に対する入力信号の位相がフィードバック信号の位相よりも進んでいることを示すＵＰ信号と、遅れていることを示すＤＯＷＮ信号と、の双方または一方であってよい。ＵＰ信号と、ＤＯＷＮ信号との一方がチャージポンプ回路に入力される場合、信号が入力していない期間は入力している期間と異なる動作が行われる。例えば、ＵＰ信号が入力されている期間はチャージポンプ回路から出力ノードに電流を供給し、ＵＰ信号が入力されていない期間にチャージポンプ回路が出力ノードから電流を引き抜く構成を採用可能である。むろん、上述の実施形態のように、ＵＰ信号等の信号の状態にかかわらず出力ノードから電流を引き抜くブリーダー電流源が設けられてもよい。また、位相比較器からの信号は、ノイズキャンセルのための回路（例えば、位相比較器の不感帯における信号を補正する回路等）を介して出力された信号であってもよい。
第１の電流源は、高電位ノードとスイッチ回路との間に設けられた電流源である第１の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって出力ノードに電流を供給することができればよい。すなわち、第１の電流源は、高電位ノードから電力供給を受けて出力ノードに電流を供給する。第１の電流源における電流の値は、デプレション型ＭＯＳトランジスターが自己バイアス回路を構成することによって決まる値である。自己バイアス回路は、デプレション型ＭＯＳトランジスターを流れる電流が定電流になるように構成されれば良い。従って、ゲートとソースとの間の電圧が特定の電圧（例えば０）になるように構成されていれば良い。高電位ノードは、低電位ノードと比較して高電位となるノードであり、例えば、プラス電源である。第１の電流源は、当該高電位ノードから電力供給を受けて出力ノードに電流を供給することができればよい。
導電型は、ＭＯＳトランジスターのチャネルを流れるキャリアの極性（電子またはホール）に対応しており、Ｎ型またはＰ型である。第１の電流源における導電型は第１導電型であり、第２の電流源における導電型も第１導電型である。すなわち、第１の電流源と第２の電流源とでは、導電型が同一である。第１導電型は、Ｎ型であってもよいし、Ｐ型であってもよいが、Ｎ型であると（第１の電流源と第２の電流源との双方がＮ型であると）、回路規模を小さくすることが可能であり好ましい。すなわち、Ｎ型のデプレション型ＭＯＳトランジスターとＰ型のデプレション型ＭＯＳトランジスターとでは、一般にＮ型の方が小型であるため、第１の電流源および第２の電流源のデプレション型ＭＯＳトランジスターをＮ型にすれば、Ｐ型にした場合と比較して回路規模が小さくなる。
第２の電流源は、低電位ノードとスイッチ回路との間に設けられた電流源である第２の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって出力ノードから電流を引き抜くことができればよい。すなわち、第２の電流源は、出力ノードから電流を引き抜いて低電位ノードに流すことができればよい。第２の電流源における電流の値は、デプレション型ＭＯＳトランジスターが自己バイアス回路を構成することによって決まる値である。ここでも自己バイアス回路は、デプレション型ＭＯＳトランジスターを流れる電流が定電流になるように構成されれば良い。従って、ゲートとソースとの間の電圧が特定の電圧（例えば０）になるように構成されていれば良い。低電位ノードは、高電位ノードと比較して低電位となるノードであり、例えば、グラウンドやマイナス側電源である。
１…発振器、２…発振回路、３…振動子、１０…発振用回路、２０…フラクショナルＮ－ＰＬＬ回路、２１…位相比較器、２２，２２ｂ，２２ｃ，２２ｄ，２２ｅ…チャージポンプ回路、２３…ローパスフィルター、２４…電圧制御発振回路、２５…分周回路、２７…分周設定回路、２８…クロック生成回路、３０…分周回路、４０…出力回路、５０…レギュレーター、６０…レギュレーター、７０…制御回路、８０…シリアルインターフェース回路、９０…不揮発メモリー、１２０…デルタシグマ変調回路、１３０…加減算回路、２２１，２２１ａ，２２１ｂ，２２１ｃ，２２１ｄ，２２１ｅ…第１の電流源、２２２，２２２ｂ，２２２ｅ…ブリーダー電流源、２２３…スイッチ回路、２２４，２２４ａ，２２４ｂ，２２４ｃ，２２４ｄ，２２４ｅ…ミラー用電流源、２２５，２２５ａ…カレントミラー電流源、２２６…バイアス回路

Claims (8)

  1. ＰＬＬ回路が備える位相比較器からの信号に基づいて出力ノードに導通する電流源を切り替えるスイッチ回路と、
    高電位ノードと前記スイッチ回路との間に設けられた前記電流源である第１の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって前記出力ノードに電流を供給する第１の電流源と、
    低電位ノードと前記スイッチ回路との間に設けられた前記電流源である第２の電流源であって、自己バイアス回路を構成する第１導電型のデプレション型ＭＯＳトランジスターによって前記出力ノードから電流を引き抜く第２の電流源と、
    を備えるチャージポンプ回路。
  2. 前記第２の電流源は、
    前記位相比較器からＤＯＷＮ信号が出力されているときに前記出力ノードから電流を引き抜くＤＯＷＮ電流源と、
    前記位相比較器からの出力に依存せずに前記出力ノードから電流を引き抜くブリーダー電流源と、
    の少なくとも一方である、
    請求項１に記載のチャージポンプ回路。
  3. 前記第１の電流源および前記第２の電流源の少なくとも一方は、
    外部からの指示に応じて電流の大きさを調整する調整回路を備えている、
    請求項１または請求項２に記載のチャージポンプ回路。
  4. 前記第１の電流源および前記第２の電流源の少なくとも一方は、
    並列に接続された複数の前記第１導電型のデプレション型ＭＯＳトランジスターを備え、
    前記調整回路は、
    複数の前記第１導電型のデプレション型ＭＯＳトランジスターのそれぞれに対して直列に接続されたスイッチとして動作する電流源スイッチ回路である、
    請求項３に記載のチャージポンプ回路。
  5. 前記調整回路は、
    複数の調整電圧を生成する分圧抵抗と、
    前記分圧抵抗が生成した前記複数の調整電圧の１つを選択し、前記第１導電型のデプレション型ＭＯＳトランジスターのバックゲートに印加する選択回路と、を備える、
    請求項３に記載のチャージポンプ回路。
  6. 前記スイッチ回路は、
    電圧フォロア回路を備え、
    前記第１の電流源から電流が供給される電流供給ノードと前記出力ノードとが前記電圧フォロア回路の入力端子に接続され、電流源が電流を引き抜く電流引き抜きノードが前記電圧フォロア回路の出力端子に接続された状態と、
    前記電流供給ノードが前記出力端子に接続され、前記出力ノードと前記電流引き抜きノードが前記入力端子に接続された状態と、を切り替える、
    請求項１～請求項５のいずれか一項に記載のチャージポンプ回路。
  7. 入力信号とフィードバック信号との位相差を比較して比較結果を示すパルス信号を出力する前記位相比較器と、
    前記位相比較器が出力する前記パルス信号を電流に変換する請求項１～請求項６のいずれか一項に記載のチャージポンプ回路と、
    前記チャージポンプ回路が出力する電流を平滑化された電圧に変換するローパスフィルターと、
    前記ローパスフィルターの出力電圧を制御電圧として、前記制御電圧に応じて周波数が変化する出力信号を出力する電圧制御発振回路と、
    前記電圧制御発振回路の出力から前記位相比較器の入力に至る信号経路上に設けられ、前記フィードバック信号を出力する分周回路と、
    を備えるＰＬＬ回路。
  8. 請求項７に記載のＰＬＬ回路を備える発振器。
JP2019223508A 2019-12-11 2019-12-11 チャージポンプ回路、ｐｌｌ回路および発振器 Active JP7363441B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019223508A JP7363441B2 (ja) 2019-12-11 2019-12-11 チャージポンプ回路、ｐｌｌ回路および発振器
CN202011427742.4A CN112953521B (zh) 2019-12-11 2020-12-09 电荷泵电路、pll电路和振荡器
US17/117,319 US11165433B2 (en) 2019-12-11 2020-12-10 Charge pump, PLL circuit, and oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019223508A JP7363441B2 (ja) 2019-12-11 2019-12-11 チャージポンプ回路、ｐｌｌ回路および発振器

Publications (2)

Publication Number Publication Date
JP2021093643A JP2021093643A (ja) 2021-06-17
JP7363441B2 true JP7363441B2 (ja) 2023-10-18

Family

ID=76234787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019223508A Active JP7363441B2 (ja) 2019-12-11 2019-12-11 チャージポンプ回路、ｐｌｌ回路および発振器

Country Status (3)

Country Link
US (1) US11165433B2 (ja)
JP (1) JP7363441B2 (ja)
CN (1) CN112953521B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255033A1 (ja) 2021-06-03 2022-12-08 株式会社デンソー 地図更新システム、地図更新装置及び記憶媒体
US20250100838A1 (en) 2022-02-07 2025-03-27 Ricoh Company, Ltd. Medium processing apparatus and image forming system
CN116032216B (zh) * 2022-12-13 2024-02-13 无锡迈尔斯通集成电路有限公司 一种基于耗尽管的自偏置张弛振荡器
CN117452065A (zh) * 2023-10-10 2024-01-26 圣邦微电子（北京）股份有限公司 频率检测电路、开关变换器和电子设备
CN120567166B (zh) * 2025-07-30 2025-11-21 中国人民解放军国防科技大学 一种全局动态自偏置低噪声锁相环电路及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300019A (ja) 2001-04-02 2002-10-11 Fuji Electric Co Ltd 電力変換器の駆動回路
JP2007116488A (ja) 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd Ｐｌｌ回路及びその位相同期方法
JP2009239526A (ja) 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 位相同期回路
JP2011130518A (ja) 2009-12-15 2011-06-30 New Japan Radio Co Ltd チャージポンプ回路
JP2013097505A (ja) 2011-10-31 2013-05-20 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
JP2017195456A (ja) 2016-04-19 2017-10-26 ザインエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264822A (ja) * 1985-05-20 1986-11-22 Hitachi Ltd Ｐｌｌ回路
US5412309A (en) * 1993-02-22 1995-05-02 National Semiconductor Corporation Current amplifiers
JP3068587B1 (ja) * 1999-01-29 2000-07-24 日本電気アイシーマイコンシステム株式会社 Ｐｌｌ回路
JP2001203570A (ja) * 2000-01-21 2001-07-27 Hitachi Ltd Ｐｌｌ回路及び半導体集積回路
JP2005012581A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 電圧電流変換回路及びこれを用いたｐｌｌ回路
TWI263960B (en) * 2004-06-14 2006-10-11 Richtek Technology Corp A LED (light emitting diode) driver using depletion transistor as current source
US7298221B2 (en) * 2005-02-22 2007-11-20 Integrated Device Technology, Inc. Phase-locked loop circuits with current mode loop filters
US20070132491A1 (en) * 2005-12-12 2007-06-14 Chang-Fu Kuo Phase-locked loop with compensated loop bandwidth
JP2007295165A (ja) * 2006-04-24 2007-11-08 Oki Electric Ind Co Ltd チャージポンプ回路及びこれを用いたｐｌｌ回路
CN101498950A (zh) * 2008-12-25 2009-08-05 四川登巅微电子有限公司 带反馈调节的电流镜像电路和方法
US8400199B2 (en) * 2010-11-26 2013-03-19 Mediatek Inc. Charge pump, phase frequency detector and charge pump methods
JP5630294B2 (ja) * 2011-01-27 2014-11-26 富士通セミコンダクター株式会社 Ｐｌｌ回路および半導体装置
US20130265104A1 (en) * 2012-04-05 2013-10-10 Mediatek Singapore Pte. Ltd. Method and apparatus for current control in a circuit
JP6330571B2 (ja) 2014-08-19 2018-05-30 富士電機株式会社 半導体装置
JP2016063437A (ja) * 2014-09-18 2016-04-25 ソニー株式会社 ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路および半導体装置
US9419632B1 (en) * 2016-04-22 2016-08-16 Via Alliance Semiconductor Co., Ltd. Charge pump for use in phase-locked loop
US10778111B1 (en) * 2019-09-13 2020-09-15 Eridan Communications, Inc. Voltage controlled adjustable current source

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300019A (ja) 2001-04-02 2002-10-11 Fuji Electric Co Ltd 電力変換器の駆動回路
JP2007116488A (ja) 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd Ｐｌｌ回路及びその位相同期方法
JP2009239526A (ja) 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 位相同期回路
JP2011130518A (ja) 2009-12-15 2011-06-30 New Japan Radio Co Ltd チャージポンプ回路
JP2013097505A (ja) 2011-10-31 2013-05-20 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
JP2017195456A (ja) 2016-04-19 2017-10-26 ザインエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ

Also Published As

Publication number Publication date
US20210184685A1 (en) 2021-06-17
US11165433B2 (en) 2021-11-02
CN112953521A (zh) 2021-06-11
JP2021093643A (ja) 2021-06-17
CN112953521B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
JP7363441B2 (ja) チャージポンプ回路、ｐｌｌ回路および発振器
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US9106128B2 (en) Charge pump circuit and phase-locked loop including the charge pump circuit
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
CN113315512B (zh) 电荷泵电路、pll电路和振荡器
US7719331B2 (en) PLL circuit
US10291238B2 (en) Semiconductor device and PLL circuit
CN105099441B (zh) 电荷泵电路和锁相环电路
JP4818173B2 (ja) アナログｄｌｌ回路
JP2008042339A (ja) 半導体装置
JP2001024485A (ja) Ｐｌｌ回路
US8598958B1 (en) Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range
JP5020721B2 (ja) 位相ロックループ回路
JP7726722B2 (ja) チャージポンプ回路及びｐｌｌ回路
US10924126B2 (en) Oscillator closed loop frequency control
CN120578258A (zh) 调节电路、电路装置以及振荡器
JP2024129361A (ja) 回路装置および発振器
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路
KR20050071808A (ko) 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로
CN112673574A (zh) 振荡电路和锁相回路
JP2002009615A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200821

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230918

R150 Certificate of patent or registration of utility model

Ref document number: 7363441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150