JP2016063437A - ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路および半導体装置 - Google Patents

Abstract

【課題】チャージポンプ動作停止中のチャージポンプ回路に流れるリーク電流を低減する。
【解決手段】ローパスフィルタに接続された共通の出力ノードにチャージポンプ電流を発生させる複数のチャージポンプ回路を備えており、チャージポンプ回路はそれぞれ、出力ノードに対する吐き出し型の定電流源としての第１電流源と、第１電流源と出力ノードとの接続を切り替える第１スイッチと、出力ノードに対する吸い込み型の定電流源としての第２電流源と、第２電流源と出力ノードとの接続を切り替える第２スイッチと、を有し、チャージポンプ回路の少なくとも１つは、当該チャージポンプ回路がチャージポンプ動作停止中に、第１電流源と第１スイッチとの間の第１ノードと、第２電流源と第２スイッチとの間の第２ノードと、出力ノードと、を等電位に調整する等電位化手段を有する。
【選択図】図２

Description

本技術は、ＰＬＬ回路および半導体装置に関する。

従来、ＰＬＬ回路においては、基準クロックの周波数帯域が広い場合、又は、発振周波数帯域が広い場合に、オープンループゲインを一定の範囲内に抑えて位相余裕を確保する必要がある。このため、特許文献１には、チャージポンプ電流を調整可能とする技術が開示されている。

特許文献１には、チャージポンプ電流の調整範囲が広い場合は、出大電流用のチャージポンプと小電流用のチャージポンプと並列配置して切り替え可能にすることで回路特性を最適化する技術も開示されている。これにより、各チャージポンプに流れる電流範囲を２〜３倍程度に限定することにより、チャージポンプを構成するＭＯＳトランジスタの最適化も容易になる。

また、特許文献２には、チャージポンプ回路のチャージポンプ動作中に、チャージポンプが電流出力をオフしている期間も捨て電流を流すパスを設けてチャージポンプの過渡的特性の向上を図る技術について開示されている。

特開２００１−１６０７５２号公報 特開２００４−２０８１４２号公報

しかしながら、上述した特許文献１に記載の技術では、小電流用のチャージポンプのみを使用している時にも、使用していない大電流用のチャージポンプが出力ノードに接続されていることになる。

このとき、大電流用のチャージポンプは、全てのＭＯＳトランジスタをオフ状態に制御してもリーク電流が流れてしまい、このリーク電流が出力ノードに流れてしまう。特に、大電流用のチャージポンプはトランジスタサイズが大きいため、チャージポンプ出力電流に対するリーク電流の割合が大きくなる。

このチャージポンプ動作停止中のチャージポンプに流れるリーク電流は、後段のループフィルタの電圧を少しずつ変えていく。チャージポンプは、ＰＬＬのクロック周期毎にしかパルスを出さないため、例えばクロック周期が１０ＭＨｚの場合には１００ｎｓｅｃの期間においてリーク電流を出し続けることになり、それをチャージポンプで元に戻すという電圧の上下動がループフィルタの電圧揺らぎになる。その電圧揺らぎが周波数変換されて出力クロックのジッタ特性を悪化させる。

また、チャージポンプ動作停止中のチャージポンプに流れるリーク電流は、熱雑音やフリッカー等のノイズを出して出力クロックに影響を与える。すなわち、本来はチャージポンプ動作中のチャージポンプだけのノイズで済むはずが、チャージポンプ動作停止中のチャージポンプのオフリークにより発生するノイズまで重畳されてしまう。

本技術は、前記課題に鑑みてなされたもので、複数のチャージポンプ回路でループフィルタの充電を行うＰＬＬ回路において、チャージポンプ動作停止中のチャージポンプ回路に流れるリーク電流を低減し、リーク電流に起因する出力クロックのジッタ特性の悪化を抑制することを目的とする。

本技術の態様の１つは、基準信号と被比較信号との位相・周波数を比較する位相周波数比較器と、当該位相周波数比較器の比較結果に従ってローパスフィルタに電流を供給するチャージポンプ部と、を備えるＰＬＬ回路であって、前記チャージポンプ部は、前記ローパスフィルタに接続された共通の出力ノードにチャージポンプ電流を発生させる複数のチャージポンプ回路を備えており、前記チャージポンプ回路はそれぞれ、前記出力ノードに対する吐き出し型の定電流源としての第１電流源と、前記第１電流源と前記出力ノードとの接続を切り替える第１スイッチと、前記出力ノードに対する吸い込み型の定電流源としての第２電流源と、前記第２電流源と前記出力ノードとの接続を切り替える第２スイッチと、を有し、前記チャージポンプ回路の少なくとも１つは、当該チャージポンプ回路がチャージポンプ動作停止中に、前記第１電流源と前記第１スイッチとの間の第１ノードと、前記第２電流源と前記第２スイッチとの間の第２ノードと、前記出力ノードと、を等電位に調整する等電位化手段を有する、ＰＬＬ回路である。

なお、このようなＰＬＬ回路は、他の機器やシステムに組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は、上述したＰＬＬ回路の構成に対応した工程を有する制御方法、上述した装置の構成に対応した機能をコンピュータに実現させる制御プログラム、当該制御プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。

本技術によれば、複数のチャージポンプ回路でループフィルタの充電を行うＰＬＬ回路において、チャージポンプ動作停止中のチャージポンプ回路に流れるリーク電流を低減し、リーク電流に起因する出力クロックのジッタ特性の悪化を抑制することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。

第１の実施形態にかかるＰＬＬ回路を示すブロック図である。 第１の実施形態にかかるチャージポンプ回路の構成を説明する図である。 第２の実施形態のＰＬＬ回路が備えるチャージポンプ回路の構成を示す図である。 チャージポンプ動作中における各種制御信号の一例を示す図である。 チャージポンプ動作中における各種制御信号の一例を示す図である。 チャージポンプ動作停止中における各種制御信号の一例を示す図である。 チャージポンプ動作停止中における各種制御信号の一例を示す図である。 変形例１にかかるチャージポンプ回路の構成を示す図である。 変形例２にかかるチャージポンプ回路の構成を示す図である。 変形例３にかかるチャージポンプ回路の構成を示す図である。 変形例４にかかるチャージポンプ回路の構成を示す図である。 変形例５にかかるチャージポンプ回路の構成を示す図である。 変形例６にかかるチャージポンプ回路の構成を示す図である。

以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）変形例：

（Ａ）第１の実施形態：
図１は本実施形態にかかる電子機器としてのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１を示すブロック図である。ＰＬＬ回路１は、例えば半導体装置のチップ上に１個の回路ブロックとして形成される。

ＰＬＬ回路１は、位相周波数比較部（ＰＦＤ）１０、チャージポンプ部（ＣＰ）２０、ループフィルタ（ＬＰＦ）３０、電圧制御発振部（ＶＣＯ）４０及び分周器（１／Ｎ）５０を備えている。

位相周波数比較部１０は、複数の位相周波数比較部としての位相周波数比較部１０Ａ，１０Ｂを有している。なお、位相周波数比較部１０は、１つの位相周波数比較部で構成してもよく、この場合、位相周波数比較部１０はチャージポンプ動作を行わせるチャージポンプ回路に対しては後述する図４や図５に示す制御信号を生成して出力し、チャージポンプ動作を停止させるチャージポンプ回路に対しては後述する図６や図７に示す制御信号をロジック回路等で生成して入力する。

各位相周波数比較部１０Ａ，１０Ｂは、半導体装置の内部又は外部から供給される基準信号としての基準クロックＣＫｒと、分周器５０から供給される被比較信号としての分周クロックＣＫｖとの間の位相又は周波数を比較し、当該比較の結果、基準クロックＣＫｒと分周クロックＣＫｖとの位相差又は周波数差に応じたパルス幅で生成した制御信号を後段のチャージポンプ部２０へ供給する。

図２は、本実施形態にかかるチャージポンプ部２０の構成を説明する図である。チャージポンプ部２０は、複数のチャージポンプ回路としてのチャージポンプ回路２０Ａ，２０Ｂを有している。なお、本実施形態では、チャージポンプ回路２０Ａを大電流用の第１チャージポンプ回路とし、チャージポンプ回路２０Ｂを小電流用の第２チャージポンプ回路とする。

チャージポンプ回路２０Ａは、位相周波数比較部１０から入力される制御信号Ｃｔｌ１１及び制御信号Ｃｔｌ１２に応じて、チャージ電流Ｉｕｐ１またはディスチャージ電流Ｉｄｎ１を出力ノードＮｏｕｔへ供給する。出力ノードＮｏｕｔはループフィルタ３０を介して電圧制御発振部４０に接続されている。

同様に、チャージポンプ回路２０Ｂは、位相周波数比較部１０から入力される制御信号Ｃｔｌ２１及び制御信号Ｃｔｌ２２に応じて、チャージ電流Ｉｕｐ２またはディスチャージ電流Ｉｄｎ２を出力ノードＮｏｕｔへ供給する。

チャージポンプ回路２０Ａが出力ノードＮｏｕｔに供給するチャージ電流Ｉｕｐ１とチャージポンプ回路２０Ｂが出力ノードＮｏｕｔに供給するチャージ電流Ｉｕｐ２は互いに異なる電流値となるように調整されており、またチャージポンプ回路２０Ａが出力ノードＮｏｕｔに供給するディスチャージ電流Ｉｄｎ１とチャージポンプ回路２０Ｂが出力ノードＮｏｕｔに供給するディスチャージ電流Ｉｄｎ２も互いに異なる電流値となるように調整されている。これにより、チャージポンプ回路２０Ａ，２０Ｂを使い分けることにより、出力ノードＮｏｕｔへ供給するチャージポンプ電流を調整することが可能となる。なお、チャージ電流Ｉｕｐ１とチャージ電流Ｉｕｐ２、ディスチャージ電流Ｉｄｎ１とディスチャージ電流Ｉｄｎ２は同じ値としてもよく、この場合、チャージポンプ回路２０Ａとチャージポンプ回路２０Ｂの双方からのチャージ電流やディスチャージ電流を出力と、チャージポンプ回路２０Ａとチャージポンプ回路２０Ｂの一方からのチャージ電流やディスチャージ電流を出力とを使い分けることにより、出力ノードＮｏｕｔへ供給するチャージポンプ電流を調整することができる。

複数のチャージポンプ回路は排他的に動作することができる。すなわち、ＰＬＬ回路１において、チャージポンプ回路２０Ａが選択されてチャージポンプ動作中は、チャージポンプ回路２０Ｂがチャージポンプ動作を停止し、チャージポンプ回路２０Ｂが選択されてチャージポンプ動作中は、チャージポンプ回路２０Ａがチャージポンプ動作を停止するという排他的な動作が可能である。

なお、位相周波数比較部１０Ａ，１０Ｂについても排他的に動作可能であり、チャージポンプ動作中のチャージポンプ回路に対応する位相周波数比較部が動作するように構成されている。すなわち、チャージポンプ回路２０Ａのチャージポンプ動作中は位相周波数比較部１０Ａが動作し、チャージポンプ回路２０Ａのチャージポンプ動作停止中は位相周波数比較部１０Ａも停止する。一方、チャージポンプ回路２０Ｂのチャージポンプ動作中は位相周波数比較部１０Ｂが動作し、チャージポンプ回路２０Ｂのチャージポンプ動作停止中は位相周波数比較部１０Ｂも停止する。

チャージポンプ回路２０Ａは、高電位側の定電流源Ｉｓ１１、低電位側の定電流源Ｉｓ１２、高電位側のスイッチ回路ＳＷ１１、低電位側のスイッチ回路ＳＷ１２、及び等電位化手段２１を備えている。

定電流源Ｉｓ１１は、スイッチ回路ＳＷ１１を介して出力ノードＮｏｕｔに接続されており、出力ノードＮｏｕｔに対する吐き出し型の定電流源として機能する。

定電流源Ｉｓ１２は、スイッチ回路ＳＷ１２を介して出力ノードＮｏｕｔに接続されており、出力ノードＮｏｕｔに対する吸い込み型の定電流源として機能する。

定電流源Ｉｓ１１及び定電流源Ｉｓ１２は、制御信号Ｃｔｌ１０によって電流供給のオン／オフが制御される。

スイッチ回路ＳＷ１１は、制御信号Ｃｔｌ１１によってオン／オフを制御されるものであり、例えば、ＭＯＳトランジスタ等の半導体スイッチ素子により構成される。

スイッチ回路ＳＷ１２は、制御信号Ｃｔｌ１２によってオン／オフを制御されるものであり、例えば、ＭＯＳトランジスタ等の半導体スイッチ素子により構成される。

等電位化手段２１は、ノードＮ１１とノードＮ１２と出力ノードＮｏｕｔとを等電位化する。これにより、スイッチ回路ＳＷ１１及びスイッチ回路ＳＷ１２の両端にかかる電圧が同一となり、各スイッチ回路を流れるリーク電流が理想的にはゼロになる。

これにより、スイッチ回路ＳＷ１１及びスイッチ回路ＳＷ１２をオフ状態に制御した時に、他方のチャージポンプ回路２０Ｂが出力ノードＮｏｕｔへ供給するチャージ電流Ｉｕｐ２やディスチャージ電流Ｉｄｎ２にチャージポンプ回路２０Ａに起因するリーク電流を重畳させずに済む。

チャージポンプ回路２０Ｂは、高電位側の定電流源Ｉｓ２１、低電位側の定電流源Ｉｓ２２、高電位側のスイッチ回路ＳＷ２１、低電位側のスイッチ回路ＳＷ２２、及び等電位化手段２２を備えている。

定電流源Ｉｓ２１は、スイッチ回路ＳＷ２１を介して出力ノードＮｏｕｔに接続されており、出力ノードＮｏｕｔに対する吐き出し型の定電流源として機能する。

定電流源Ｉｓ２２は、スイッチ回路ＳＷ２２を介して出力ノードＮｏｕｔに接続されており、出力ノードＮｏｕｔに対する吸い込み型の定電流源として機能する。

定電流源Ｉｓ２１及び定電流源Ｉｓ２２は、制御信号Ｃｔｌ２０によって電流供給のオン／オフが制御される。

スイッチ回路ＳＷ２１は、制御信号Ｃｔｌ２１によってオン／オフを制御されるものであり、例えば、ＭＯＳトランジスタ等の半導体スイッチ素子により構成される。

スイッチ回路ＳＷ２２は、制御信号Ｃｔｌ２２によってオン／オフを制御されるものであり、例えば、ＭＯＳトランジスタ等の半導体スイッチ素子により構成される。

等電位化手段２２は、ノードＮ２１とノードＮ２２と出力ノードＮｏｕｔとを等電位化する。これにより、スイッチ回路ＳＷ２１及びスイッチ回路ＳＷ２２の両端にかかる電圧が同一となり、各スイッチを流れるリーク電流が理想的にはゼロになる。

これにより、スイッチ回路ＳＷ２１及びスイッチ回路ＳＷ２２をオフ状態に制御した時に、他方のチャージポンプ回路２０Ａが出力ノードＮｏｕｔへ供給するチャージ電流Ｉｕｐ１やディスチャージ電流Ｉｄｎ１にチャージポンプ回路２０Ｂに起因するリーク電流を重畳させずに済む。

ループフィルタ３０は、チャージポンプ回路の出力ノードＮｏｕｔと接地電位ＧＮＤとの間に接続されるループフィルタ容量としてのキャパシタを有する。このキャパシタは、チャージポンプ部２０から出力されるチャージ電流Ｉｕｐ及びディスチャージ電流Ｉｄｎに応じて充電または放電し、キャパシタの充電量に応じた制御電圧を発生して電圧制御発振部４０に出力する。なお、キャパシタだけでなくループフィルタ抵抗としての抵抗素子を直列に接続することで、ループの安定性を高めてもよい。

ループフィルタ３０は、チャージポンプ回路２０Ａ，２０Ｂを介して位相周波数比較部１０から出力される比較信号を平滑化する平滑化部として機能する。ループフィルタ３０は、例えばローパスフィルタで構成され、チャージポンプ回路２０Ａ又はチャージポンプ回路２０Ｂにより生成されたチャージポンプ電流を積分し、電圧制御発振部４０の発振周波数を制御するためのループフィルタ出力電圧を生成する。このループフィルタ出力電圧は、電圧制御発振部４０の発振制御信号として使用される。

ループフィルタ３０では、チャージポンプ部２０が出力するチャージポンプ電流に基づいてループフィルタの一方の端子（つまり電圧電流変換部の入力）に電圧信号（チャージポンプ電圧と称する）が生成される。コンデンサへの充放電動作となるので、ループフィルタ３０は、位相周波数比較部１０からの比較結果信号の所定のカットオフ周波数（ロールオフ周波数やポールともいう）以上の周波数成分を減衰させて、電圧制御発振部４０に供給する制御電圧を平滑化するように、少なくとも１つのカットオフ周波数を呈する低域通過フィルタとして機能する。

電圧制御発振部４０は、ループフィルタ３０が生成した制御電圧に応じて発振周波数が制御される。すなわち、電圧制御発振部４０は、制御電圧に応じた発振周波数の出力クロックを生成して分周器５０へ供給する。

分周器５０は、電圧制御発振部４０から入力される出力クロックを、不図示の制御部から供給される逓倍率設定データに応じて設定される分周比Ｎで分周し、分周クロックＣＫｖを位相周波数比較部１０に供給する。

次に、チャージポンプ部２０の動作について説明する。

チャージポンプ回路２０Ａ，２０Ｂは、一方がチャージポンプ動作を行いつつ他方がチャージポンプ動作を停止する排他的な動作を行うとき、チャージポンプ動作停止中のチャージポンプ回路にリーク電流が発生する。このリーク電流がスイッチ回路に流れると、出力ノードＮｏｕｔにリーク電流が流入して後段のループフィルタの電圧を変動させる。また、このようなリーク電流は、熱雑音やフリッカー等のノイズを出して、出力クロックに影響を与える。

そこで、チャージポンプ回路２０Ａのチャージポンプ動作停止中は、スイッチ回路ＳＷ１１，ＳＷ１２をオフするとともに定電流源Ｉｓ１１，Ｉｓ１２の電流出力を停止しつつ、等電位化手段２１によりノードＮ１１とノードＮ１２と出力ノードＮｏｕｔを等電位化する。

すなわち、スイッチ回路ＳＷ１１の両端のノードＮ１１と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ１２の両端のノードＮ１２と出力ノードＮｏｕｔが同電位となる。これにより、スイッチ回路ＳＷ１１から出力ノードＮｏｕｔへのリーク電流が防止され、また、スイッチ回路ＳＷ１２から出力ノードＮｏｕｔへのリーク電流が防止される。

さらに、定電流源Ｉｓ１１及び定電流源Ｉｓ１２のリーク電流が等電位化手段２１を介して流れるため、リーク電流の熱雑音やフリッカー等のノイズが出力ノードＮｏｕｔに流れ込まず、出力クロックに影響を与えることが無い。

同様に、チャージポンプ回路２０Ｂのチャージポンプ動作停止中は、スイッチ回路ＳＷ２１，ＳＷ２２をオフし、定電流源Ｉｓ２１，Ｉｓ２２の電流出力を停止しつつ、等電位化手段２２によりノードＮ２１とノードＮ２２を等電位化する。

すなわち、スイッチ回路ＳＷ２１の両端のノードＮ２１と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ２２の両端のノードＮ２２と出力ノードＮｏｕｔが同電位となる。これにより、スイッチ回路ＳＷ２１から出力ノードＮｏｕｔへのリーク電流が防止され、また、スイッチ回路ＳＷ２２から出力ノードＮｏｕｔへのリーク電流が防止される。

さらに、定電流源Ｉｓ２１及び定電流源Ｉｓ２２のリーク電流が等電位化手段２２を介して流れるため、リーク電流の熱雑音やフリッカー等のノイズが出力ノードＮｏｕｔに流れ込まず、出力クロックに影響を与えることが無い。

特に、大電流用のチャージポンプ回路２０Ａのチャージポンプ動作停止中に流れるリーク電流は、小電流用のチャージポンプ回路２０Ｂのチャージポンプ電流に近い値になるため、そのリーク電流が出力ノードＮｏｕｔへ流れ込むとＰＬＬ回路のジッタ特性に大きく影響する。従って、チャージポンプ回路２０Ａのリーク電流の出力ノードＮｏｕｔへの流入を防止することによりＰＬＬ回路のジッタ特性を大きく改善することができる。

（Ｂ）第２の実施形態：
次に、第１の実施形態のＰＬＬ回路が備えるチャージポンプ回路をより具体化した例について説明する。図３は、本実施形態のＰＬＬ回路が備えるチャージポンプ回路１２０の構成を示す図である。なお、上述した第１の実施形態と共通する構成については同じ符号を付して詳細な説明を省略する。

チャージポンプ回路１２０は、大電流用のチャージポンプ回路１２０Ａ、小電流用のチャージポンプ回路１２０Ｂ、後述する各定電流源にバイアス電圧を供給するためのカレントミラー回路１３０、後述する各定電流源とカレントミラー回路１３０との接続を切り替えるスイッチ回路ＳＷ３０，ＳＷ３１、後述する各定電流源回路のオン／オフを切り替えるスイッチ回路ＳＷ４１，ＳＷ４２，ＳＷ５１，ＳＷ５２、及び、アンプＧ１を備えている。

チャージポンプ回路１２０Ａにおいては、吐き出し型の定電流源Ｉｓ１１と、スイッチ回路ＳＷ１１、ＳＷ１２と、吸い込み型の定電流源Ｉｓ１２とが定電圧源とグランドの間に直列接続され、スイッチ回路ＳＷ１１、ＳＷ１２の直列回路に、スイッチ回路ＳＷ１３、ＳＷ１４の直列回路が並列接続される。

本実施形態において、スイッチ回路ＳＷ１１，ＳＷ１３はｐＭＯＳトランジスタで構成され、スイッチ回路ＳＷ１２，ＳＷ１４はｎＭＯＳトランジスタで構成されている、

スイッチ回路ＳＷ１１、ＳＷ１２の接続点である出力ノードＮｏｕｔは、ボルテージフォロワ、すなわち、利得が１倍のアンプＧ１を通じてスイッチ回路ＳＷ１３、ＳＷ１４の接続点であるノードＮ１３に接続される。出力ノードＮｏｕｔは次段のループフィルタ３０に接続される。

定電流源Ｉｓ１１は、チャージ電流Ｉｕｐ１の供給源であり、定電流源Ｉｓ１２は、ディスチャージ電流Ｉｄｎ１の供給源である。これら定電流源Ｉｓ１１，Ｉｓ１２の出力電流（チャージ電流Ｉｕｐ１、ディスチャージ電流Ｉｄｎ１）の大きさは連動して制御される。

図４は、チャージポンプ回路１２０Ａのチャージポンプ動作中における、位相周波数比較部１０からスイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４に供給される制御信号ｕｐ１，ｘｕｐ１，ｘｄｎ１，ｄｎ１、および、定電流源Ｉｓ１１，Ｉｓ１２の制御信号ＴＰ１，ＴＮ１の一例を示す図である。

制御信号ＴＰ１，ＴＮ１は、チャージポンプ回路１２０Ａのチャージポンプ動作中、定電流源Ｉｓ１１，Ｉｓ１２を常時オンするべく、定電流を流すための任意の電圧となる。

制御信号ｘｕｐ１，ｄｎ１は、基準クロックＣＫｒと分周クロックＣＫｖとの間の位相周波数差に応じたパルス幅を持つパルス信号であり、制御信号ｕｐ１は、制御信号ｘｕｐ１の論理レベルを反転させた信号であり、制御信号ｘｄｎ１は制御信号ｄｎの論理レベルを反転させた信号である。

このため、スイッチ回路ＳＷ１１がオンのときはスイッチ回路ＳＷ１３がオフになり、スイッチ回路ＳＷ１１がオフのときはスイッチ回路ＳＷ１３がオンになる。

これにより、スイッチ回路ＳＷ１１がオフのとき、定電流源Ｉｓ１１とスイッチ回路ＳＷ１１との接続点であるノードＮ１１の電位は、アンプＧ１により出力ノードＮｏｕｔと等しい電位に保たれる。つまり、スイッチ回路ＳＷ１１の両端が同電位となり、スイッチ回路ＳＷ１１にリーク電流が流れない。

また、スイッチ回路ＳＷ１２がオンのときはスイッチ回路ＳＷ１４がオフになり、スイッチ回路ＳＷ１２がオフのときはスイッチ回路ＳＷ１４がオンになる。

これにより、スイッチ回路ＳＷ１２がオフのとき、定電流源Ｉｓ１２とスイッチ回路ＳＷ１２との接続点であるノードＮ１２の電位は、アンプＧ１により出力ノードＮｏｕｔと等しい電位に保たれる。つまり、スイッチ回路ＳＷ１２の両端は同電位となり、スイッチ回路ＳＷ１２にリーク電流が流れない。

また、出力ノードＮｏｕｔとノードＮ１３とがアンプＧ１により同電位に保持されるので、スイッチ回路ＳＷ１１〜ＳＷ１４が切り換わっても、出力ノードＮｏｕｔおよびノードＮ１３の電位が変化することがなく、したがって、いわゆるチャージ・シェアリング効果がなく、定電流源Ｉｓ１１の定電流と定電流源Ｉｓ１２の定電流とのマッチング特性がよくなる。さらに、定電流源Ｉｓ１１、Ｉｓ１２自身がオン／オフ動作をすることがないので、チャージポンプ回路として高速で動作をさせることができる。

チャージポンプ回路１２０Ｂにおいては、吐き出し型の定電流源Ｉｓ２１と、スイッチ回路ＳＷ２１、ＳＷ２２と、吸い込み型の定電流源Ｉｓ２２とが定電圧源とグランドの間に直列接続され、スイッチ回路ＳＷ２１、ＳＷ２２の直列回路に、スイッチ回路ＳＷ２３、ＳＷ２４の直列回路が並列接続される。

本実施形態において、スイッチ回路ＳＷ２１，ＳＷ２３はｐＭＯＳトランジスタで構成され、スイッチ回路ＳＷ２２，ＳＷ２４はｎＭＯＳトランジスタで構成されている、

スイッチ回路ＳＷ２１、ＳＷ２２の接続点である出力ノードＮｏｕｔは、ボルテージフォロワのアンプＧ１を通じてスイッチ回路ＳＷ２３、ＳＷ２４のノードＮ２３に接続されている。

定電流源Ｉｓ２１は、チャージ電流Ｉｕｐ２の供給源であり、定電流源Ｉｓ２２は、ディスチャージ電流Ｉｄｎ２の供給源である。これら定電流源Ｉｓ２１，Ｉｓ２２の出力電流（チャージ電流Ｉｕｐ２、ディスチャージ電流Ｉｄｎ２）の大きさは連動して制御される。

図５は、チャージポンプ回路１２０Ｂのチャージポンプ動作中に、位相周波数比較部１０からスイッチ回路ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４に供給される制御信号ｕｐ２，ｘｕｐ２，ｘｄｎ２，ｄｎ２、および、定電流源Ｉｓ２１，Ｉｓ２２の制御信号ＴＰ２，ＴＮ２の一例を示す図である。

制御信号ＴＰ２，ＴＮ２は、チャージポンプ回路１２０Ｂのチャージポンプ動作中、定電流源Ｉｓ２１，Ｉｓ２２を常時オンするべく、定電流を流すための任意の電圧となる。

制御信号ｘｕｐ２，ｄｎ２は、基準クロックＣＫｒと分周クロックＣＫｖとの間の位相周波数差に応じたパルス幅を持つパルス信号であり、制御信号ｕｐ２は、制御信号ｘｕｐ２の論理レベルを反転させた信号であり、制御信号ｘｄｎ２は制御信号ｄｎ２の論理レベルを反転させた信号である。

このため、スイッチ回路ＳＷ２１がオンのときはスイッチ回路ＳＷ２３がオフになり、スイッチ回路ＳＷ２１がオフのときはスイッチ回路ＳＷ２３がオンになる。

これにより、スイッチ回路ＳＷ２１がオフのとき、定電流源Ｉｓ２１とスイッチ回路ＳＷ２１との接続点であるノードＮ２１の電位は、アンプＧ１により出力ノードＮｏｕｔと等しい電位に保たれる。つまり、スイッチ回路ＳＷ２１の両端は同電位となり、スイッチ回路ＳＷ２１にリーク電流が流れない。

また、スイッチ回路ＳＷ２２がオンのときはスイッチ回路ＳＷ２４がオフになり、スイッチ回路ＳＷ２２がオフのときはスイッチ回路ＳＷ２４がオンになる。

これにより、スイッチ回路ＳＷ２２がオフのとき、定電流源Ｉｓ２２とスイッチ回路ＳＷ２２との接続点であるノードＮ２２の電位は、アンプＧ１により出力ノードＮｏｕｔと等しい電位に保たれる。つまり、スイッチ回路ＳＷ２２の両端は同電位となり、スイッチ回路ＳＷ２２にリーク電流が流れない。

また、出力ノードＮｏｕｔとノードＮ２３とがアンプＧ１により同電位に保持されるので、スイッチ回路ＳＷ２１〜ＳＷ２４が切り換わっても、出力ノードＮｏｕｔおよびノードＮ２３の電位が変化することがなく、したがって、いわゆるチャージ・シェアリング効果がなく、定電流源Ｉｓ２１の定電流と定電流源Ｉｓ２２の定電流とのマッチング特性がよくなる。さらに、定電流源Ｉｓ２１、Ｉｓ２２自身がオンオフ動作をすることがないので、チャージポンプ回路として高速で動作をさせることができる。

以上説明したように、チャージポンプ回路１２０Ａ，１２０Ｂは、チャージポンプ動作中のリーク電流を抑制可能に構成されている。次に、チャージポンプ回路がチャージポンプ動作停止中の動作について説明する。

チャージポンプ動作停止中のチャージポンプ回路には、リーク電流が流れる。このリーク電流がスイッチ回路ＳＷ１１，ＳＷ１２に流れると、出力ノードＮｏｕｔにリーク電流が流入して後段のループフィルタの電圧を変動させる。また、このようなリーク電流は、熱雑音やフリッカー等のノイズを出して、出力クロックに影響を与える。

そこで、チャージポンプ回路１２０Ａのチャージポンプ動作停止中は、スイッチ回路ＳＷ１１，ＳＷ１２をオフし、定電流源Ｉｓ１１，Ｉｓ１２の電流出力を停止しつつも、スイッチ回路ＳＷ１３，ＳＷ１４をオンに維持する。

図６は、チャージポンプ回路１２０Ａのチャージポンプ動作停止中に、位相周波数比較部１０からスイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４に供給される制御信号ｕｐ１，ｘｕｐ１，ｘｄｎ１，ｄｎ１、および、定電流源Ｉｓ１１，Ｉｓ１２の制御信号ＴＰ１，ＴＮ１の一例を示す図である。

制御信号ＴＰ１は、ｐＭＯＳトランジスタで構成される定電流源Ｉｓ１１をオフするべくＨレベルの電圧となる。一方、制御信号ＴＮ１は、ｎＭＯＳトランジスタで構成される定電流源Ｉｓ１２をオフするべくＬレベルの電圧となる。

制御信号ｘｕｐ１は、ｐＭＯＳトランジスタで構成されるスイッチ回路ＳＷ１１をオフさせるべくＨレベルの電圧となり、制御信号ｄｎ１は、ｎＭＯＳトランジスタで構成されるスイッチ回路ＳＷ１２をオフさせるべくＬレベルの電圧となる。

一方、制御信号ｕｐ１は、ｐＭＯＳトランジスタで構成されるスイッチ回路ＳＷ１３をオンさせるべくＬレベルの電圧となり、制御信号ｘｄｎ１は、ｎＭＯＳトランジスタで構成されるスイッチ回路ＳＷ１４をオンさせるべくＨレベルの電圧となる。

これにより、スイッチ回路ＳＷ１１，ＳＷ１２をオフしつつ、これらと並列にノードＮ１１，Ｎ１２間を接続するスイッチ回路ＳＷ１３，ＳＷ１４をオンすることができる。そして、スイッチ回路ＳＷ１３，ＳＷ１４の間のノードＮ１３と出力ノードＮｏｕｔとは、アンプＧ１により接続されている。

これにより、スイッチ回路ＳＷ１１の両端のノードＮ１１と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ１１から出力ノードＮｏｕｔへのリーク電流が防止される。また、スイッチ回路ＳＷ１２の両端のノードＮ１２と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ１２から出力ノードＮｏｕｔへのリーク電流が防止される。

さらに、停止中の定電流源Ｉｓ１１及び定電流源Ｉｓ１２で発生するリーク電流は、スイッチ回路ＳＷ１３からアンプＧ１を介してスイッチ回路ＳＷ１４へ流れるため、リーク電流による熱雑音やフリッカー等のノイズが出力ノードＮｏｕｔへ流れ込むことがなく、チャージポンプ回路１２０Ａに起因する後段のループフィルタの電圧変動が抑制され、ＰＬＬ回路のジッタ特性への影響を抑制できる。

同様に、チャージポンプ回路１２０Ｂのチャージポンプ動作停止中は、スイッチ回路ＳＷ２１，ＳＷ２２をオフし、定電流源Ｉｓ２１，Ｉｓ２２の電流出力を停止しつつも、スイッチ回路ＳＷ２３，ＳＷ２４をオンに維持する。

図７は、チャージポンプ回路１２０Ｂのチャージポンプ動作停止中に、位相周波数比較部１０からスイッチ回路ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４に供給される制御信号ｕｐ２，ｘｕｐ２，ｄｎ２，ｘｄｎ２、および、定電流源Ｉｓ２１，Ｉｓ２２の制御信号ＴＰ２，ＴＮ２の一例を示す図である。

制御信号ＴＰ２は、ｐＭＯＳトランジスタで構成される定電流源Ｉｓ２１をオフするべくＨレベルの電圧となる。一方、制御信号ＴＮ２は、ｎＭＯＳトランジスタで構成される定電流源Ｉｓ２２をオフするべくＬレベルの電圧となる。

制御信号ｘｕｐ２は、ｐＭＯＳトランジスタで構成されるスイッチ回路ＳＷ２１をオフさせるべくＨレベルの電圧となり、制御信号ｄｎ２は、ｎＭＯＳトランジスタで構成されるスイッチ回路ＳＷ２２をオフさせるべくＬレベルの電圧となる。

一方、制御信号ｕｐ２は、ｐＭＯＳトランジスタで構成されるスイッチ回路ＳＷ２３をオンさせるべくＬレベルの電圧となり、制御信号ｘｄｎ２は、ｎＭＯＳトランジスタで構成されるスイッチ回路ＳＷ２４をオンさせるべくＨレベルの電圧となる。

これにより、スイッチ回路ＳＷ２１，ＳＷ２２をオフしつつ、これらと並列にノードＮ２１，Ｎ２２間を接続するスイッチ回路ＳＷ２３，ＳＷ２４をオンする。そして、スイッチ回路ＳＷ２３，ＳＷ２４の間のノードＮ２３と出力ノードＮｏｕｔとは、アンプＧ１により接続されている。

これにより、スイッチ回路ＳＷ２１の両端のノードＮ２１と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ２１から出力ノードＮｏｕｔへのリーク電流が防止される。また、スイッチ回路ＳＷ２２の両端のノードＮ２２と出力ノードＮｏｕｔが同電位となり、スイッチ回路ＳＷ２２から出力ノードＮｏｕｔへのリーク電流が防止される。

さらに、停止中の定電流源Ｉｓ２１及び定電流源Ｉｓ２２で発生するリーク電流は、スイッチ回路ＳＷ２３からアンプＧ１を介してスイッチ回路ＳＷ２４へ流れるため、リーク電流による熱雑音やフリッカー等のノイズが出力ノードＮｏｕｔに流れ込むことがなく、チャージポンプ回路１２０Ｂに起因する後段のループフィルタの電圧変動が抑制され、ＰＬＬ回路のジッタ特性への影響を抑制できる。

特に、大電流用のチャージポンプ回路１２０Ａのチャージポンプ動作停止中に流れるリーク電流は、小電流用のチャージポンプ回路１２０Ｂのチャージポンプ電流に近い値になるため、そのリーク電流が出力ノードＮｏｕｔへ流れ込むとＰＬＬ回路のジッタ特性に大きく影響する。従って、チャージポンプ回路１２０Ａのリーク電流の出力ノードＮｏｕｔへの流入を防止することにより、ＰＬＬ回路のジッタ特性が大きく改善される。

なお、このようなリーク電流を低減させる方法として、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２を構成するトランジスタ素子のＬ長を大きくする対策も考えられるが、この対策では、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２のオン抵抗が増加してチャージポンプ回路の応答特性が悪化し、その結果、ＰＬＬ回路の出力クロックのジッタ特性が悪化する等の不具合が生じる。また、ゲート容量が大きくなるため余分な寄生容量が増加してチャージポンプ回路の特性はさらに悪化する。

これに対し、本実施形態にかかるＰＬＬ回路では、チャージポンプ回路の特性悪化を抑制しながらリーク電流をなくせる。すなわち、大電流用のチャージポンプ回路１２０Ａと小電流用のチャージポンプ回路１２０Ｂの併用により、基準クロックの周波数帯域あるいは発信周波数帯域を広げつつ、リーク電流を低減したチャージポンプ回路１２０を実現できる。そして、このようなチャージポンプ回路１２０を搭載したＰＬＬ回路において低ジッタを実現することができる。この結果、従来、基準クロックの周波数帯域あるいは発信周波数帯域を広げるために複数の低ジッタのＰＬＬ回路を搭載していたシステムにおいて、１つのＰＬＬ回路で同様の機能を実現できることとなり、回路面積やコストを削減できる。

（Ｃ）変形例：
次に、図８〜図１３を参照して、チャージポンプ回路の各種変形例について説明する。なお、図８〜図１３に示す変形例では、第２の実施形態と共通する構成については同じ符号を付して説明を行う。

［変形例１］
図８に示す変形例１では、チャージポンプ回路１２０ＡのノードＮ１３と出力ノードＮｏｕｔとを接続するアンプＧ１と、チャージポンプ回路１２０ＢのノードＮ２３と出力ノードＮｏｕｔとを接続するアンプＧ２とを、別体として設けてある。このように、チャージポンプ回路毎にアンプを設ける構成とした場合でも、リーク電流の出力ノードＮｏｕｔへの流入を防止して、ＰＬＬ回路のジッタ特性を改善することができる。

［変形例２］
図９に示す変形例２では、図８に示す変形例１と同様にチャージポンプ回路毎にアンプを設けつつ、スイッチ回路ＳＷ１３、ＳＷ１４とは別途に等電位化手段を構成するスイッチ回路を各チャージポンプ回路に設けてある。

すなわち、チャージポンプ回路１２０Ａにおいては、ノードＮ１１とノードＮ１３との間に等電位化手段としてのスイッチ回路ＳＷ７１を設け、ノードＮ１２とノードＮ１３の間に等電位化手段としてのスイッチ回路ＳＷ７２を設けてある。

スイッチ回路ＳＷ７１をオンに制御するとノードＮ１１とノードＮ１３との間が同電位となり、スイッチ回路ＳＷ７２をオンに制御するとノードＮ１２とノードＮ１３の間が同電位となる。そして、アンプＧ１の作用により、ノードＮ１３と出力ノードＮｏｕｔが同電位となる。これにより、ノードＮ１１、ノードＮ１２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

同様に、チャージポンプ回路１２０Ｂにおいては、ノードＮ２１とノードＮ２３との間に等電位化手段としてのスイッチ回路ＳＷ７３を設け、ノードＮ２２とノードＮ２３との間に等電位化手段としてのスイッチ回路ＳＷ７４を設けてある。

スイッチ回路ＳＷ７３をオンに制御するとノードＮ２１とノードＮ２３との間が同電位となり、スイッチ回路ＳＷ７４をオンに制御するとノードＮ２２とノードＮ２３の間が同電位となる。そして、アンプＧ２の作用により、ノードＮ２３と出力ノードＮｏｕｔが同電位となる。これにより、ノードＮ２１、ノードＮ２２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

［変形例３］
図１０に示す変形例３では、スイッチ回路ＳＷ１３，ＳＷ１４，ＳＷ２３，ＳＷ２４を設けない構成としてある。

すなわち、チャージポンプ回路１２０Ａにおいては、出力ノードＮｏｕｔと、ノードＮ１１，Ｎ１２と、の間がアンプＧ１を介して接続してあり、更に、アンプＧ１とノードＮ１１の間はスイッチ回路ＳＷ８１を介して接続され、アンプＧ１とノードＮ１２の間はスイッチ回路ＳＷ８２を介して接続されている。

このため、スイッチ回路ＳＷ８１をオンに制御するとノードＮ１１と出力ノードＮｏｕｔとの間が同電位となり、スイッチ回路ＳＷ８２をオンに制御するとノードＮ１２と出力ノードＮｏｕｔの間が同電位となる。そして、スイッチ回路ＳＷ８１，ＳＷ８２を双方ともオンに制御することにより、ノードＮ１１とノードＮ１２も同電位となる。これにより、ノードＮ１１、ノードＮ１２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

同様に、チャージポンプ回路１２０Ｂにおいては、出力ノードＮｏｕｔと、ノードＮ２１，Ｎ２２と、の間がアンプＧ２を介して接続してあり、更に、アンプＧ２とノードＮ２１の間はスイッチ回路ＳＷ８３を介して接続され、アンプＧ２とノードＮ２２の間はスイッチ回路ＳＷ８４を介して接続されている。

このため、スイッチ回路ＳＷ８３をオンに制御するとノードＮ２１と出力ノードＮｏｕｔとの間が同電位となり、スイッチ回路ＳＷ８４をオンに制御するとノードＮ２２と出力ノードＮｏｕｔの間が同電位となる。そして、スイッチ回路ＳＷ８３，ＳＷ８４を双方ともオンに制御することにより、ノードＮ２１とノードＮ２２も同電位となる。これにより、ノードＮ２１、ノードＮ２２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

［変形例４］
図１１に示す変形例４では、上述した第２の実施形態と同様の構成に加えて、スイッチ回路ＳＷ１３，ＳＷ１４とは別途に上述した変形例２と同様の等電位化手段を構成するスイッチ回路を各チャージポンプ回路に設けてある。

このような構成であっても、チャージポンプ回路１２０Ａにおいては、ノードＮ１１、ノードＮ１２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止し、チャージポンプ回路１２０Ｂにおいては、ノードＮ２１、ノードＮ２２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

［変形例５］
図１２に示す変形例５では、上述した変形例３と同様のスイッチ構成を採用しつつ、チャージポンプ回路１２０Ａ，１２０Ｂとでアンプを共通化してある。

このような構成であっても、チャージポンプ回路１２０Ａにおいては、ノードＮ１１、ノードＮ１２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止し、チャージポンプ回路１２０Ｂにおいては、ノードＮ２１、ノードＮ２２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

［変形例６］
図１３に示す変形例６では、図１２に示す変形例５の構成から、出力ノードＮｏｕｔに対するスイッチ回路と定電流源の位置関係を入れ替えた例を示してある。

すなわち、チャージポンプ回路１２０Ａにおいては、出力ノードＮｏｕｔに近い位置に定電流源Ｉｓ１１，Ｉｓ１２を配置し、定電流源Ｉｓ１１よりも定電圧源に近い位置にスイッチ回路ＳＷ１１を配置し、定電流源Ｉｓ１２よりもグランドに近い位置にスイッチ回路ＳＷ１２を配置してある。また、チャージポンプ回路１２０Ｂにおいては、出力ノードＮｏｕｔに近い位置に定電流源Ｉｓ２１，Ｉｓ２２を配置し、定電流源Ｉｓ２１よりも定電圧源に近い位置にスイッチ回路ＳＷ２１を配置し、定電流源Ｉｓ２２よりもグランドに近い位置にスイッチ回路ＳＷ２２を配置してある。

なお、この場合も、定電流源Ｉｓ１１とスイッチ回路ＳＷ１１の接続点をノードＮ１１とし、定電流源Ｉｓ１２とスイッチ回路ＳＷ１２の接続点をノードＮ１２とし、定電流源Ｉｓ２１とスイッチ回路ＳＷ２１の接続点をノードＮ２１とし、定電流源Ｉｓ２２とスイッチ回路ＳＷ２２の接続点をノードＮ２２として示してある。

このような構成であっても、チャージポンプ回路１２０Ａにおいては、ノードＮ１１、ノードＮ１２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止し、チャージポンプ回路１２０Ｂにおいては、ノードＮ２１、ノードＮ２２、及び出力ノードＮｏｕｔを等電位にしてリーク電流を防止することができる。

なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

そして、本技術は、以下のような構成を取ることができる。

（１）
基準信号と被比較信号との位相周波数を比較する位相周波数比較器と、当該位相周波数比較器の比較結果に従ってローパスフィルタに電流を供給するチャージポンプ部と、を備えるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であって、
前記チャージポンプ部は、前記ローパスフィルタに接続された共通の出力ノードにチャージポンプ電流を発生させる複数のチャージポンプ回路を備えており、
前記チャージポンプ回路はそれぞれ、前記出力ノードに対する吐き出し型の定電流源としての第１電流源と、前記第１電流源と前記出力ノードとの接続を切り替える第１スイッチと、前記出力ノードに対する吸い込み型の定電流源としての第２電流源と、前記第２電流源と前記出力ノードとの接続を切り替える第２スイッチと、を有し、
前記チャージポンプ回路の少なくとも１つは、当該チャージポンプ回路がチャージポンプ動作停止中に、前記第１電流源と前記第１スイッチとの間の第１ノードと、前記第２電流源と前記第２スイッチとの間の第２ノードと、前記出力ノードと、を等電位に調整する等電位化手段を有する、ＰＬＬ回路。

（２）
前記複数のチャージポンプ部は、前記ローパスフィルタに大電流を供給するための第１チャージポンプ回路と小電流を供給するための第２チャージポンプ回路とを有し、
前記第１チャージポンプ回路がチャージポンプ動作停止中であって前記第２チャージポンプ回路がチャージポンプ動作中に、前記第１チャージポンプ回路が有する前記等電位化手段が前記第１チャージポンプ回路の第１ノードと第２ノードと出力ノードとを等電位に調整する、前記（１）に記載のＰＬＬ回路。

（３）
前記チャージポンプ回路の少なくとも１つは、直列接続された第３スイッチと第４スイッチにより前記第１ノードと前記第２ノードの間を接続され、前記第３スイッチと前記第４スイッチの間の第３ノードと前記出力ノードとは電圧フォロアアンプにより接続されており、
前記等電位化手段は、前記チャージポンプ回路がチャージポンプ動作停止中に、前記第３スイッチと前記第４スイッチをオンすることにより、前記第１ノードと前記第２ノードと前記出力ノードとを等電位に調整する、前記（１）又は前記（２）に記載のＰＬＬ回路。

（４）
前記チャージポンプ回路の少なくとも２つが前記等電位化手段を有し、これら２つのチャージポンプ回路において前記電圧フォロアアンプが共通化されている、前記（３）に記載のＰＬＬ回路。

（５）
前記第３スイッチ及び前記第４スイッチを有するチャージポンプ回路において、前記第３スイッチと前記第１スイッチが前記第１ノードに接続され、前記第４スイッチと前記第２スイッチが前記第２ノードに接続されており、
当該チャージポンプ回路がチャージポンプ動作中において、前記第１スイッチと第３スイッチは一方がオンのとき他方がオフし、前記第２スイッチと第４スイッチも一方がオンのとき他方がオフする、前記（３）又は前記（４）に記載のＰＬＬ回路。

（６）
前記（１）〜前記（５）の何れか１つに記載のＰＬＬ回路を備えた半導体装置。

１…ＰＬＬ回路、１０…位相周波数比較部、１０Ａ…位相周波数比較部、１０Ｂ…位相周波数比較部、２０…チャージポンプ部、２０Ａ…チャージポンプ回路、２０Ｂ…チャージポンプ回路、２１…等電位化手段、２２…等電位化手段、３０…ループフィルタ、４０…電圧制御発振部、５０…分周器、１２０…チャージポンプ回路、１２０Ａ…チャージポンプ回路、１２０Ｂ…チャージポンプ回路、１３０…カレントミラー回路、Ｇ１…アンプ、Ｇ２…アンプ、Ｉｓ１１…定電流源、Ｉｓ１２…定電流源、Ｉｓ２１…定電流源、Ｉｓ２２…定電流源、Ｎ１１…ノード、Ｎ１２…ノード、Ｎ１３…ノード、Ｎ２１…ノード、Ｎ２２…ノード、Ｎ２３…ノード、Ｎｏｕｔ…出力ノード、ＳＷ１１…スイッチ回路、ＳＷ１２…スイッチ回路、ＳＷ１３…スイッチ回路、ＳＷ１４…スイッチ回路、ＳＷ２１…スイッチ回路、ＳＷ２２…スイッチ回路、ＳＷ２３…スイッチ回路、ＳＷ２４…スイッチ回路、ＳＷ３０…スイッチ回路、ＳＷ３１…スイッチ回路、ＳＷ４１…スイッチ回路、ＳＷ４２…スイッチ回路、ＳＷ５１…スイッチ回路、ＳＷ５２…スイッチ回路、ＳＷ７１…スイッチ回路、ＳＷ７２…スイッチ回路、ＳＷ７３…スイッチ回路、ＳＷ７４…スイッチ回路、ＳＷ８１…スイッチ回路、ＳＷ８２…スイッチ回路、ＳＷ８３…スイッチ回路、ＳＷ８４…スイッチ回路

Claims (6)

1. 基準信号と被比較信号との位相周波数を比較する位相周波数比較器と、当該位相周波数比較器の比較結果に従ってローパスフィルタに電流を供給するチャージポンプ部と、を備えるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であって、
   前記チャージポンプ部は、前記ローパスフィルタに接続された共通の出力ノードにチャージポンプ電流を発生させる複数のチャージポンプ回路を備えており、
   前記チャージポンプ回路はそれぞれ、前記出力ノードに対する吐き出し型の定電流源としての第１電流源と、前記第１電流源と前記出力ノードとの接続を切り替える第１スイッチと、前記出力ノードに対する吸い込み型の定電流源としての第２電流源と、前記第２電流源と前記出力ノードとの接続を切り替える第２スイッチと、を有し、
   前記チャージポンプ回路の少なくとも１つは、当該チャージポンプ回路がチャージポンプ動作停止中に、前記第１電流源と前記第１スイッチとの間の第１ノードと、前記第２電流源と前記第２スイッチとの間の第２ノードと、前記出力ノードと、を等電位に調整する等電位化手段を有する、ＰＬＬ回路。
2. 前記複数のチャージポンプ部は、前記ローパスフィルタに大電流を供給するための第１チャージポンプ回路と小電流を供給するための第２チャージポンプ回路とを有し、
   前記第１チャージポンプ回路がチャージポンプ動作停止中であって前記第２チャージポンプ回路がチャージポンプ動作中に、前記第１チャージポンプ回路が有する前記等電位化手段が前記第１チャージポンプ回路の第１ノードと第２ノードと出力ノードとを等電位に調整する、請求項１に記載のＰＬＬ回路。
3. 前記チャージポンプ回路の少なくとも１つは、直列接続された第３スイッチと第４スイッチにより前記第１ノードと前記第２ノードの間を接続され、前記第３スイッチと前記第４スイッチの間の第３ノードと前記出力ノードとは電圧フォロアアンプにより接続されており、
   前記等電位化手段は、前記チャージポンプ回路がチャージポンプ動作停止中に、前記第３スイッチと前記第４スイッチをオンすることにより、前記第１ノードと前記第２ノードと前記出力ノードとを等電位に調整する、請求項１に記載のＰＬＬ回路。
4. 前記チャージポンプ回路の少なくとも２つが前記等電位化手段を有し、これら２つのチャージポンプ回路において前記電圧フォロアアンプが共通化されている、請求項３に記載のＰＬＬ回路。
5. 前記第３スイッチ及び前記第４スイッチを有するチャージポンプ回路において、前記第３スイッチと前記第１スイッチが前記第１ノードに接続され、前記第４スイッチと前記第２スイッチが前記第２ノードに接続されており、
   当該チャージポンプ回路がチャージポンプ動作中において、前記第１スイッチと第３スイッチは一方がオンのとき他方がオフし、前記第２スイッチと第４スイッチも一方がオンのとき他方がオフする、請求項３に記載のＰＬＬ回路。
6. 請求項１に記載のＰＬＬ回路を備えた半導体装置。

Images