JPH0993090A - 受信機 - Google Patents
受信機Info
- Publication number
- JPH0993090A JPH0993090A JP7267926A JP26792695A JPH0993090A JP H0993090 A JPH0993090 A JP H0993090A JP 7267926 A JP7267926 A JP 7267926A JP 26792695 A JP26792695 A JP 26792695A JP H0993090 A JPH0993090 A JP H0993090A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- tuning
- output
- control loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 99
- 230000000052 comparative effect Effects 0.000 abstract 1
- 230000009189 diving Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【目的】 選局時間を短縮し、受信周波数の切換えに伴
う聴感上の違和感の無い受信機を提供することを目的と
する。 【構成】 ＶＣＯを含み、複数の周波数に同調可能であ
り、受信された信号より変調信号を復調し復調出力を出
力する受信部と、与えられた選局周波数に関する情報に
基づき、ＶＣＯの発振周波数を制御する同調制御部とを
有し、同調制御部には、選局周波数に関する情報を保持
する保持部と、基準信号と選局周波数に関する情報に基
づきＶＣＯ出力を分周した比較信号との位相差に基づく
ＶＣＯの制御を成す第１の周波数制御ループと、ＶＣＯ
出力と選局周波数との周波数差に基づくＶＣＯの制御を
成す第２の周波数制御ループと、第１の周波数制御ルー
プによるＶＣＯの制御と第２の周波数制御ループによる
ＶＣＯの制御とを適宜選択し、ＶＣＯの出力周波数を選
局周波数に収束させ、これを維持する制御部とを備えた
受信機。
う聴感上の違和感の無い受信機を提供することを目的と
する。 【構成】 ＶＣＯを含み、複数の周波数に同調可能であ
り、受信された信号より変調信号を復調し復調出力を出
力する受信部と、与えられた選局周波数に関する情報に
基づき、ＶＣＯの発振周波数を制御する同調制御部とを
有し、同調制御部には、選局周波数に関する情報を保持
する保持部と、基準信号と選局周波数に関する情報に基
づきＶＣＯ出力を分周した比較信号との位相差に基づく
ＶＣＯの制御を成す第１の周波数制御ループと、ＶＣＯ
出力と選局周波数との周波数差に基づくＶＣＯの制御を
成す第２の周波数制御ループと、第１の周波数制御ルー
プによるＶＣＯの制御と第２の周波数制御ループによる
ＶＣＯの制御とを適宜選択し、ＶＣＯの出力周波数を選
局周波数に収束させ、これを維持する制御部とを備えた
受信機。
Description
【０００１】
【０００１】
【０００２】
【産業上の利用分野】本発明は、所望の受信周波数に受
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
【０００３】
【０００２】
【０００４】
【従来の技術】ＦＭ、ＡＭ等の受信機は、大別して、受
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用いたものが知られている。
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用いたものが知られている。
【０００５】
【０００３】ＰＬＬは、図６に示すように、基準信号ｆ
ｒとプログラマブルデバイダ１０４の出力ｆｖとが入力
され、両入力の位相差を検出し誤差パルスＥｏを出力す
る位相比較器１０１と、位相比較器１０１より出力され
た誤差パルスＥｏを平滑化するローパスフィルタ（ＬＰ
Ｆ）１０２と、ＬＰＦ１０２の出力ＶＤにて発振周波数
が決定される電圧制御発振器（以下、ＶＣＯと称する）
１０３と、ＶＣＯ１０３の出力信号ｆｏを分周し、分周
された出力ｆｖを出力するプログラマブルデバイダ１０
４とから成るループで構成され、位相比較器１０１から
の誤差パルスにてＶＣＯの発振周波数ｆｏを制御するこ
とで、設定すべきＶＣＯの発振周波数に収束させ、これ
を維持するものである。
ｒとプログラマブルデバイダ１０４の出力ｆｖとが入力
され、両入力の位相差を検出し誤差パルスＥｏを出力す
る位相比較器１０１と、位相比較器１０１より出力され
た誤差パルスＥｏを平滑化するローパスフィルタ（ＬＰ
Ｆ）１０２と、ＬＰＦ１０２の出力ＶＤにて発振周波数
が決定される電圧制御発振器（以下、ＶＣＯと称する）
１０３と、ＶＣＯ１０３の出力信号ｆｏを分周し、分周
された出力ｆｖを出力するプログラマブルデバイダ１０
４とから成るループで構成され、位相比較器１０１から
の誤差パルスにてＶＣＯの発振周波数ｆｏを制御するこ
とで、設定すべきＶＣＯの発振周波数に収束させ、これ
を維持するものである。
【０００６】
【０００４】プログラマブルデバイダ１０４による分周
値Ｍｉは、設定すべきＶＣＯ出力周波数に応じて図示し
ない制御部からのプログラム入力にて適宜変更され、分
周値Ｍｉの変更にて複数の周波数の設定が可能となる。
値Ｍｉは、設定すべきＶＣＯ出力周波数に応じて図示し
ない制御部からのプログラム入力にて適宜変更され、分
周値Ｍｉの変更にて複数の周波数の設定が可能となる。
【０００７】また、ＰＬＬでは、ＶＣＯの出力信号ｆｏ
の周波数は、原理的に基準信号ｆｒの周波数の整数倍に
収束する。即ち、受信機の同調精度は、基準信号ｆｒに
より決定されることになる。
の周波数は、原理的に基準信号ｆｒの周波数の整数倍に
収束する。即ち、受信機の同調精度は、基準信号ｆｒに
より決定されることになる。
【０００８】
【０００５】
【０００９】
【発明が解決しようとする課題】ＰＬＬを用いた周波数
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間（ロックアップタイム）が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したＰＬＬのループ定数を設定するとループ
の系が安定せず実用に適さない。
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間（ロックアップタイム）が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したＰＬＬのループ定数を設定するとループ
の系が安定せず実用に適さない。
【００１０】したがって、従来のＰＬＬを用いた周波数
シンセサイザのループ定数の設定は、前述の各々の条件
を実用に耐え得る範囲で満たすように設定していたの
で、ロックアップタイムを著しく短縮することが困難で
あり、受信周波数を切換える際には、ミュート処理によ
り復調出力を減衰させていた。
シンセサイザのループ定数の設定は、前述の各々の条件
を実用に耐え得る範囲で満たすように設定していたの
で、ロックアップタイムを著しく短縮することが困難で
あり、受信周波数を切換える際には、ミュート処理によ
り復調出力を減衰させていた。
【００１１】
【０００６】以上の点に鑑み、本発明は、選局時間を短
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
【００１２】
【０００７】
【００１３】
【課題を解決するための手段】請求項１記載の発明は、
ＶＣＯを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、Ｖ
ＣＯの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきＶＣＯ
出力を分周した比較信号との位相差に基づくＶＣＯの制
御を成す第１の周波数制御ループと、ＶＣＯ出力と選局
周波数との周波数差に基づくＶＣＯの制御を成す第２の
周波数制御ループと、第１の周波数制御ループによるＶ
ＣＯの制御と第２の周波数制御ループによるＶＣＯの制
御とを適宜選択し、ＶＣＯの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
ＶＣＯを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、Ｖ
ＣＯの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきＶＣＯ
出力を分周した比較信号との位相差に基づくＶＣＯの制
御を成す第１の周波数制御ループと、ＶＣＯ出力と選局
周波数との周波数差に基づくＶＣＯの制御を成す第２の
周波数制御ループと、第１の周波数制御ループによるＶ
ＣＯの制御と第２の周波数制御ループによるＶＣＯの制
御とを適宜選択し、ＶＣＯの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
【００１４】
【０００８】また請求項２記載の発明は、請求項１記載
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第２の周波
数制御ループによるＶＣＯの制御から、第１の周波数制
御ループによるＶＣＯの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第２の周波
数制御ループによるＶＣＯの制御から、第１の周波数制
御ループによるＶＣＯの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
【００１５】
【０００９】また請求項３記載の発明は、請求項１記載
の受信機において、第２の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたＶＣＯの発振周波数と、選局周波数との
周波数差を再度検出するときに、ＶＣＯの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
ＶＣＯの発振周波数を計測しないことを特徴とする。
の受信機において、第２の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたＶＣＯの発振周波数と、選局周波数との
周波数差を再度検出するときに、ＶＣＯの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
ＶＣＯの発振周波数を計測しないことを特徴とする。
【００１６】
【００１０】
【００１７】
【作用】本発明は以上のように構成したので、請求項１
記載の発明によれば、第１の周波数制御ループと第２の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
記載の発明によれば、第１の周波数制御ループと第２の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
【００１８】
【００１１】また請求項２記載の発明によれば、請求項
１記載の受信機において、第２の周波数制御ループによ
るＶＣＯの制御から、第１の周波数制御ループによるＶ
ＣＯの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第１、第２の周波数制御ループを統合的に制御で
きる。
１記載の受信機において、第２の周波数制御ループによ
るＶＣＯの制御から、第１の周波数制御ループによるＶ
ＣＯの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第１、第２の周波数制御ループを統合的に制御で
きる。
【００１９】
【００１２】また請求項３記載の発明によれば、請求項
１記載の受信機において、第２の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたＶＣＯの発振周波数と、選局周波数
との差を再度検出するときに、ＶＣＯの発振周波数が周
波数差に応じた発振周波数に安定するまでは、ＶＣＯの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
１記載の受信機において、第２の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたＶＣＯの発振周波数と、選局周波数
との差を再度検出するときに、ＶＣＯの発振周波数が周
波数差に応じた発振周波数に安定するまでは、ＶＣＯの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
【００２０】
【００１３】
【００２１】
【実施例】つぎに本発明の好適な実施例を図１乃至図５
に基づいて以下に説明する。
に基づいて以下に説明する。
【００２２】図１は本発明における受信機の主要部分を
示すブロック図である。
示すブロック図である。
【００２３】受信機１は、受信部２と、同調制御部３と
から構成される。
から構成される。
【００２４】
【００１４】受信部２は、ＶＣＯ４を含み、同調制御部
３の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
３の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
【００２５】
【００１５】同調制御部３は、設定すべき周波数に受信
部２の同調周波数を設定する制御を成すものであり、図
示しないＣＰＵ等から与えられた選局周波数情報、即
ち、選局に伴うＶＣＯ４の発振周波数に関する情報を保
持する保持部５と、基準信号と、ＶＣＯ４の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部６にて検出し、検出された位相差に基づくＶＣＯ４
の制御を成す第１の周波数制御ループ（位相比較ルー
プ）と、ＶＣＯ４の出力と選局周波数情報との周波数差
を周波数差検出部７にて検出し、検出された周波数差に
基づくＶＣＯ４の制御を成す第２の周波数制御ループ
（周波数比較ループ）と、第１の周波数制御ループによ
るＶＣＯ４の制御と第２の周波数制御ループによるＶＣ
Ｏ４の制御とを適宜選択し、ＶＣＯ４の出力周波数を選
局周波数に収束させ、維持する制御部８とから構成され
る。
部２の同調周波数を設定する制御を成すものであり、図
示しないＣＰＵ等から与えられた選局周波数情報、即
ち、選局に伴うＶＣＯ４の発振周波数に関する情報を保
持する保持部５と、基準信号と、ＶＣＯ４の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部６にて検出し、検出された位相差に基づくＶＣＯ４
の制御を成す第１の周波数制御ループ（位相比較ルー
プ）と、ＶＣＯ４の出力と選局周波数情報との周波数差
を周波数差検出部７にて検出し、検出された周波数差に
基づくＶＣＯ４の制御を成す第２の周波数制御ループ
（周波数比較ループ）と、第１の周波数制御ループによ
るＶＣＯ４の制御と第２の周波数制御ループによるＶＣ
Ｏ４の制御とを適宜選択し、ＶＣＯ４の出力周波数を選
局周波数に収束させ、維持する制御部８とから構成され
る。
【００２６】
【００１６】具体的には、先ず、選局周波数の指定、使
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないＣＰＵより、新た
なＶＣＯの発振周波数を指示する分周値データが同調制
御部３に入力される。入力された分周値データは保持部
５にて保持される。
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないＣＰＵより、新た
なＶＣＯの発振周波数を指示する分周値データが同調制
御部３に入力される。入力された分周値データは保持部
５にて保持される。
【００２７】
【００１７】次に、制御部８は、周波数差検出部７を制
御し、現在のＶＣＯの発振周波数と保持された分周値デ
ータとから、現在のＶＣＯの発振周波数と目標とするＶ
ＣＯの発振周波数との差分を求め、求めた差分に基づき
ＶＣＯ４の発振周波数を制御する。即ち、第２の周波数
制御ループによりＶＣＯ４の発振周波数が変更される。
御し、現在のＶＣＯの発振周波数と保持された分周値デ
ータとから、現在のＶＣＯの発振周波数と目標とするＶ
ＣＯの発振周波数との差分を求め、求めた差分に基づき
ＶＣＯ４の発振周波数を制御する。即ち、第２の周波数
制御ループによりＶＣＯ４の発振周波数が変更される。
【００２８】
【００１８】第２の周波数制御ループにより、設定すべ
きＶＣＯの発振周波数の近傍にＶＣＯ４の発振周波数が
変更されると、制御部８は、位相差検出部６を含む従来
のＰＬＬで構成された第１の周波数制御ループを選択
し、ＶＣＯ４の発振周波数の微調整を行う。
きＶＣＯの発振周波数の近傍にＶＣＯ４の発振周波数が
変更されると、制御部８は、位相差検出部６を含む従来
のＰＬＬで構成された第１の周波数制御ループを選択
し、ＶＣＯ４の発振周波数の微調整を行う。
【００２９】
【００１９】換言すると、第２の周波数制御ループにて
高速に目標周波数近傍にＶＣＯ４の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第１の周波数制御ループでＶＣＯ４の発振周波数の微調
整を行うことで同調能力が確保される。
高速に目標周波数近傍にＶＣＯ４の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第１の周波数制御ループでＶＣＯ４の発振周波数の微調
整を行うことで同調能力が確保される。
【００３０】
【００２０】図２に図１の同調制御部３の詳細を示す。
同調制御部３は、マスタークロック発生部１１と、第１
の周波数制御ループを構成するための位相比較器１３、
ループ選択部１４、プログラムデバイダ１５と、第２の
周波数制御ループを構成するためのＶＣＯカウンタ１
６、周波数差検出器１７、デジタルチャージポンプ１
８、Ｄ／Ａコンバータ１９と、入力される選局周波数、
即ち、分周値データＭｉを保持する保持手段としての保
持部５と、第１の周波数制御ループの位相比較の基準信
号ｆｒを生成するためのリファレンスデバイダ１２と、
カウンタなどを含み各部の動作を制御する同期制御部２
０と、周波数差検出器１７にて求めた周波数差が所定値
以内かを判定するロック検出器２１とから構成される。
同調制御部３は、マスタークロック発生部１１と、第１
の周波数制御ループを構成するための位相比較器１３、
ループ選択部１４、プログラムデバイダ１５と、第２の
周波数制御ループを構成するためのＶＣＯカウンタ１
６、周波数差検出器１７、デジタルチャージポンプ１
８、Ｄ／Ａコンバータ１９と、入力される選局周波数、
即ち、分周値データＭｉを保持する保持手段としての保
持部５と、第１の周波数制御ループの位相比較の基準信
号ｆｒを生成するためのリファレンスデバイダ１２と、
カウンタなどを含み各部の動作を制御する同期制御部２
０と、周波数差検出器１７にて求めた周波数差が所定値
以内かを判定するロック検出器２１とから構成される。
【００３１】また、デジタルチャージポンプ１８は、ラ
ッチ回路２２と、加算または減算を行う加減算器２３よ
り構成される。
ッチ回路２２と、加算または減算を行う加減算器２３よ
り構成される。
【００３２】
【００２１】次に、現在設定されているＶＣＯ４の発振
周波数ｆｖｃｏ´を、ＣＰＵより指示のあった発振周波
数ｆｖｃｏへ変更する場合を例にとり、図３のタイムチ
ャートを参照しつつ、本発明の同調制御部３の動作を説
明する。
周波数ｆｖｃｏ´を、ＣＰＵより指示のあった発振周波
数ｆｖｃｏへ変更する場合を例にとり、図３のタイムチ
ャートを参照しつつ、本発明の同調制御部３の動作を説
明する。
【００３３】
【００２２】先ず、ＶＣＯ４の発振周波数をｆｖｃｏに
変更するために、発振周波数ｆｖｃｏに対応する分周値
データＭｉがＣＰＵより同調制御部３に入力される。
変更するために、発振周波数ｆｖｃｏに対応する分周値
データＭｉがＣＰＵより同調制御部３に入力される。
【００３４】入力された分周値データＭｉは、シフトレ
ジスタなどで構成された保持部５に保持される。他方、
ＣＰＵからは、図３（ａ）に示すような、データ送出終
了を示す終了識別データ（データＥＮＤ）が同期制御部
２０に対して出力される。同期制御部２０は、終了識別
データをうけ、各部の制御を統合的に行う。即ち、終了
識別データが同期制御部２０の動作の基準となる。
ジスタなどで構成された保持部５に保持される。他方、
ＣＰＵからは、図３（ａ）に示すような、データ送出終
了を示す終了識別データ（データＥＮＤ）が同期制御部
２０に対して出力される。同期制御部２０は、終了識別
データをうけ、各部の制御を統合的に行う。即ち、終了
識別データが同期制御部２０の動作の基準となる。
【００３５】
【００２３】終了識別データをうけた同期制御部２０
は、図３（ｂ）に示すように、マスタークロックに同期
した所定期間のカウントパルスをＶＣＯカウンタ１６に
出力する。所定期間は、同期制御部２０内のカウンタの
カウント値にて判定される。
は、図３（ｂ）に示すように、マスタークロックに同期
した所定期間のカウントパルスをＶＣＯカウンタ１６に
出力する。所定期間は、同期制御部２０内のカウンタの
カウント値にて判定される。
【００３６】
【００２４】また、カウントパルスの出力と同期して、
図３（ｈ）に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部１４と、位相比較器
１３の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ１２、プログラムデバイ
ダ１５の分周動作を制御する。
図３（ｈ）に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部１４と、位相比較器
１３の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ１２、プログラムデバイ
ダ１５の分周動作を制御する。
【００３７】ここでは、位相比較に基づく第１の周波数
制御ループに代わり、周波数差に基づく第２の周波数制
御ループが選択されると共に、リファレンスデバイダ１
２、プログラムデバイダ１５の分周動作が停止され、位
相比較器１３の出力がハイインピーダンス状態となる。
制御ループに代わり、周波数差に基づく第２の周波数制
御ループが選択されると共に、リファレンスデバイダ１
２、プログラムデバイダ１５の分周動作が停止され、位
相比較器１３の出力がハイインピーダンス状態となる。
【００３８】
【００２５】ＶＣＯカウンタ１６は、カウントパルスが
入力されている間（カウントパルスが高レベルの間）は
入力されるＶＣＯの発振周波数ｆｖｃｏ´をカウント
し、カウントＮｉ値を出力する。
入力されている間（カウントパルスが高レベルの間）は
入力されるＶＣＯの発振周波数ｆｖｃｏ´をカウント
し、カウントＮｉ値を出力する。
【００３９】
【００２６】同期制御部２０は、図３（ｃ）に示す同期
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部２０にて管
理されている。
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部２０にて管
理されている。
【００４０】同期信号を受けた周波数差検出器１７は、
ＶＣＯカウンタの出力Ｎｉと保持部５に保持している分
周値Ｍｉとの差分を求め、図３（ｄ）に示すように周波
数差の演算結果Ｍｉ−Ｎｉを出力する。具体的には、カ
ウントパルスの出力期間を基準信号ｆｒの１周期（１／
ｆｒ）とすると、カウント値Ｎｉは、Ｎｉ＝ｆｖｃｏ´
／ｆｒで表され、他方、保持している分周値データＭｉ
は、Ｍｉ＝ｆｖｃｏ／ｆｒで表される。
ＶＣＯカウンタの出力Ｎｉと保持部５に保持している分
周値Ｍｉとの差分を求め、図３（ｄ）に示すように周波
数差の演算結果Ｍｉ−Ｎｉを出力する。具体的には、カ
ウントパルスの出力期間を基準信号ｆｒの１周期（１／
ｆｒ）とすると、カウント値Ｎｉは、Ｎｉ＝ｆｖｃｏ´
／ｆｒで表され、他方、保持している分周値データＭｉ
は、Ｍｉ＝ｆｖｃｏ／ｆｒで表される。
【００４１】したがって、Ｍｉ−Ｎｉ＝（ｆｖｃｏ−ｆ
ｖｃｏ´）／ｆｒとなり、現在のＶＣＯの発振周波数ｆ
ｖｃｏ´と、目標周波数ｆｖｃｏとの差分が得られる。
ｖｃｏ´）／ｆｒとなり、現在のＶＣＯの発振周波数ｆ
ｖｃｏ´と、目標周波数ｆｖｃｏとの差分が得られる。
【００４２】演算結果は、ｆｖｃｏ´とｆｖｃｏとの相
対関係であり、正負の値をとり得るので、当然、出力さ
れるデータＭｉ−Ｎｉには、正負の識別を示すデータも
付与される。
対関係であり、正負の値をとり得るので、当然、出力さ
れるデータＭｉ−Ｎｉには、正負の識別を示すデータも
付与される。
【００４３】
【００２７】周波数差検出器１７にて演算された周波数
差Ｍｉ−Ｎｉはデジタルチャージポンプ１８に入力され
る。デジタルチャージポンプ１８は、加減算器２３とラ
ッチ回路２２とから構成され、ラッチ回路２２に保持し
ている現在のＶＣＯ出力（ｆｖｃｏ´）に対応するデジ
タルデータと、入力される周波数差データＭｉ−Ｎｉと
が同期制御部２０の制御の基で、加減算器２３にて加減
算される。
差Ｍｉ−Ｎｉはデジタルチャージポンプ１８に入力され
る。デジタルチャージポンプ１８は、加減算器２３とラ
ッチ回路２２とから構成され、ラッチ回路２２に保持し
ている現在のＶＣＯ出力（ｆｖｃｏ´）に対応するデジ
タルデータと、入力される周波数差データＭｉ−Ｎｉと
が同期制御部２０の制御の基で、加減算器２３にて加減
算される。
【００４４】前述のように、演算結果は正負の識別が可
能であるので、この識別データにより、加算、減算のい
ずれの演算を行うかが指定される。図３（ｄ）を例にと
ると、周波数差が正であり加算演算が行なわれる。
能であるので、この識別データにより、加算、減算のい
ずれの演算を行うかが指定される。図３（ｄ）を例にと
ると、周波数差が正であり加算演算が行なわれる。
【００４５】加減算器２３にて加算もしくは減算された
演算結果は、図３（ｅ）に示すように、再びラッチ回路
２２に保持され、保持データの変更が完了する。
演算結果は、図３（ｅ）に示すように、再びラッチ回路
２２に保持され、保持データの変更が完了する。
【００４６】
【００２８】ラッチ回路２２に保持されている保持デー
タは、Ｄ／Ａコンバータ１９にてＶＣＯ４を実際に駆動
するためのアナログ電圧値ＴＶに変換される。
タは、Ｄ／Ａコンバータ１９にてＶＣＯ４を実際に駆動
するためのアナログ電圧値ＴＶに変換される。
【００４７】したがって、図３（ｅ）に示すように保持
データの変更に伴い、ＶＣＯ４の発振周波数が図３
（ｆ）に示すようにラッチ回路２２の出力に追従するよ
うに変更される。
データの変更に伴い、ＶＣＯ４の発振周波数が図３
（ｆ）に示すようにラッチ回路２２の出力に追従するよ
うに変更される。
【００４８】
【００２９】ＶＣＯ４は、従来と同じくバリキャップ、
コンデンサ、コイルなどで共振回路を構成している。こ
のため、Ｄ／Ａコンバータ１９の出力電圧の変更の際
に、瞬時にＶＣＯ出力周波数を追従させることができ
ず、図３（ｆ）に示す時定数が生じる。このため、ＶＣ
Ｏ４の出力周波数が安定しないうちに次回のＶＣＯ発振
周波数のカウント動作を起動させると、結果としてＶＣ
Ｏカウンタにて検出された周波数の信頼性が無くなるこ
とになる。
コンデンサ、コイルなどで共振回路を構成している。こ
のため、Ｄ／Ａコンバータ１９の出力電圧の変更の際
に、瞬時にＶＣＯ出力周波数を追従させることができ
ず、図３（ｆ）に示す時定数が生じる。このため、ＶＣ
Ｏ４の出力周波数が安定しないうちに次回のＶＣＯ発振
周波数のカウント動作を起動させると、結果としてＶＣ
Ｏカウンタにて検出された周波数の信頼性が無くなるこ
とになる。
【００４９】したがって、同期制御部２０は、ＶＣＯ４
の発振周波数が安定するまでの間は次回のＶＣＯ発振周
波数のカウント処理を起動させないように同期制御部２
０内部のカウンタにてウエイトタイムＷｔが経過するの
を検出する。
の発振周波数が安定するまでの間は次回のＶＣＯ発振周
波数のカウント処理を起動させないように同期制御部２
０内部のカウンタにてウエイトタイムＷｔが経過するの
を検出する。
【００５０】
【００３０】他方、周波数検出器１７にて検出された周
波数差Ｍｉ−Ｎｉはロック検出器２１にも入力される。
波数差Ｍｉ−Ｎｉはロック検出器２１にも入力される。
【００５１】ロック検出器２１はカウンタなどで構成さ
れ、周波数差検出に同期して、入力される周波数差Ｍｉ
−Ｎｉが図３（ｄ）に示す所定値（ロックレンジ）以内
かを判断し、図３（ｇ）で示すように、ロック検出器２
１の出力形態をロック、アンロックに応じて低レベル、
又は高レベルに変更する。
れ、周波数差検出に同期して、入力される周波数差Ｍｉ
−Ｎｉが図３（ｄ）に示す所定値（ロックレンジ）以内
かを判断し、図３（ｇ）で示すように、ロック検出器２
１の出力形態をロック、アンロックに応じて低レベル、
又は高レベルに変更する。
【００５２】即ち、ロック検出器２１は、第２の周波数
差制御ループによるＶＣＯ４の発振周波数の制御によ
り、目標とする周波数ｆｖｃｏ近傍にＶＣＯ４の発振周
波数が到達したか否かを検出するために設けられてい
る。
差制御ループによるＶＣＯ４の発振周波数の制御によ
り、目標とする周波数ｆｖｃｏ近傍にＶＣＯ４の発振周
波数が到達したか否かを検出するために設けられてい
る。
【００５３】
【００３１】前述のウエイトタイムＷｔの経過後、同期
制御部２０は、図３（ｂ）に示すように、再度カウント
パルスをＶＣＯカウンタ１６に対して出力する。
制御部２０は、図３（ｂ）に示すように、再度カウント
パルスをＶＣＯカウンタ１６に対して出力する。
【００５４】この時、ＶＣＯ４の発振周波数は周波数差
Ｍｉ−Ｎｉに基づき再設定されており、目標とする周波
数ｆｖｃｏの近傍に達している。よって、前回と同様な
処理によって周波数差検出器１７にて演算される周波数
差は、ほぼ零の値を示し、図３（ｄ）に示すように、今
回の周波数差検出に基づき周波数差検出出力が変更され
る。
Ｍｉ−Ｎｉに基づき再設定されており、目標とする周波
数ｆｖｃｏの近傍に達している。よって、前回と同様な
処理によって周波数差検出器１７にて演算される周波数
差は、ほぼ零の値を示し、図３（ｄ）に示すように、今
回の周波数差検出に基づき周波数差検出出力が変更され
る。
【００５５】
【００３２】今回演算された周波数差はロックレンジ以
内であり、ロック検出器２１は、図３（ｇ）に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部２０に出力する。
内であり、ロック検出器２１は、図３（ｇ）に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部２０に出力する。
【００５６】
【００３３】同期制御部２０は、ロック信号が入力され
ることにより、第２の周波数制御ループによるＶＣＯの
発振周波数の制御によって目標とする周波数ｆｖｃｏ近
傍にＶＣＯ４の発振周波数が到達したことを検出する。
ることにより、第２の周波数制御ループによるＶＣＯの
発振周波数の制御によって目標とする周波数ｆｖｃｏ近
傍にＶＣＯ４の発振周波数が到達したことを検出する。
【００５７】
【００３４】同期制御部２０はロック信号の検出に伴
い、図３（ｈ）に示すようにリセット信号の出力形態を
再度変更する。
い、図３（ｈ）に示すようにリセット信号の出力形態を
再度変更する。
【００５８】低レベルのリセット信号が入力されると、
同期制御部２０は、周波数比較に基づく第２の周波数制
御ループに代わり、位相比較に基づく第１の周波数制御
ループが選択されるようにループ制御部１４、位相比較
器１３を設定し、さらに、リファレンスデバイダ１２、
プログラムデバイダ１５の分周動作を同時に開始するよ
うに制御する。
同期制御部２０は、周波数比較に基づく第２の周波数制
御ループに代わり、位相比較に基づく第１の周波数制御
ループが選択されるようにループ制御部１４、位相比較
器１３を設定し、さらに、リファレンスデバイダ１２、
プログラムデバイダ１５の分周動作を同時に開始するよ
うに制御する。
【００５９】
【００３５】ここで、両デバイダの分周動作を同時に開
始することにつき説明する。
始することにつき説明する。
【００６０】位相差検出による第１の周波数制御ループ
は、位相差を基準とするものであり、位相比較器１３に
て、入力される基準信号ｆｒと比較信号Ｖ１の両信号の
位相差が検出される。よって、入力される両信号の周波
数が等しくても、位相が異なる場合には誤差パルスが位
相比較器１３より検出される。
は、位相差を基準とするものであり、位相比較器１３に
て、入力される基準信号ｆｒと比較信号Ｖ１の両信号の
位相差が検出される。よって、入力される両信号の周波
数が等しくても、位相が異なる場合には誤差パルスが位
相比較器１３より検出される。
【００６１】一方、周波数差検出による第２の周波数制
御ループは、周波数差を基準とする制御を成すものであ
り、第２の周波数制御ループから動作原理の異なる第１
の周波数制御ループへ不用意に切換えると、入力される
両信号の周波数が等しいにもかかわらず、位相誤差パル
スが位相比較器１３より出力されることになる。
御ループは、周波数差を基準とする制御を成すものであ
り、第２の周波数制御ループから動作原理の異なる第１
の周波数制御ループへ不用意に切換えると、入力される
両信号の周波数が等しいにもかかわらず、位相誤差パル
スが位相比較器１３より出力されることになる。
【００６２】したがって、制御ループの変更の際に分周
動作を同時に開始するように制御することで、図３
（ｉ）に示すように、位相比較器１３に入力される基準
信号ｆｒと比較信号Ｖ１との位相合わせを行い、不必要
な誤差パルスの出力を抑制する。
動作を同時に開始するように制御することで、図３
（ｉ）に示すように、位相比較器１３に入力される基準
信号ｆｒと比較信号Ｖ１との位相合わせを行い、不必要
な誤差パルスの出力を抑制する。
【００６３】
【００３６】以上が、選局周波数変更時の基本動作であ
る。
る。
【００６４】次に、図４を参照しつつ、位相比較に基づ
く第１の周波数制御ループが周波数差に基づく第２の周
波数制御ループに代わり選択された後の、ＶＣＯ４の出
力周波数の微調整について説明する。
く第１の周波数制御ループが周波数差に基づく第２の周
波数制御ループに代わり選択された後の、ＶＣＯ４の出
力周波数の微調整について説明する。
【００６５】図中（ａ´）、（ｂ´）、（ｃ´）、（ｅ
´）は、図３の（ｄ）、（ｅ）、（ｇ）、（ｈ）に対応
するので、詳細な説明は省略する。
´）は、図３の（ｄ）、（ｅ）、（ｇ）、（ｈ）に対応
するので、詳細な説明は省略する。
【００６６】
【００３７】ロック検出により周波数制御ループが第１
の周波数制御ループに切換えられると、図４（ｄ´）に
示すように、ＶＣＯ４の出力周波数の微調整が位相比較
器１３より出力される誤差パルスに基づき成され、ＶＣ
Ｏ出力は、ＣＰＵより入力された分周値Ｍｉに対応する
目標ＶＣＯ値、即ち、ｆｖｃｏに収束する。
の周波数制御ループに切換えられると、図４（ｄ´）に
示すように、ＶＣＯ４の出力周波数の微調整が位相比較
器１３より出力される誤差パルスに基づき成され、ＶＣ
Ｏ出力は、ＣＰＵより入力された分周値Ｍｉに対応する
目標ＶＣＯ値、即ち、ｆｖｃｏに収束する。
【００６７】換言すれば、第２の周波数制御ループが持
つ量子化誤差を、第１の周波数制御ループが補正すると
いえる。
つ量子化誤差を、第１の周波数制御ループが補正すると
いえる。
【００６８】
【００３８】以下この点につき説明する。
【００６９】原理的には、周波数差に基づく第２の制御
ループのみで目標ＶＣＯ値ｆｖｃｏに収束するようにす
ることもできる。しかし、従来のＰＬＬ受信機では、位
相比較器１３に入力される基準信号ｆｒは数十ＫＨｚ程
度であり、従来程度の同調精度を２０ＭＨｚ近い受信帯
域にて保証しようとすると、Ｄ／Ａコンバータの分解能
を非常に高く設定する必要があり、実用上適していな
い。
ループのみで目標ＶＣＯ値ｆｖｃｏに収束するようにす
ることもできる。しかし、従来のＰＬＬ受信機では、位
相比較器１３に入力される基準信号ｆｒは数十ＫＨｚ程
度であり、従来程度の同調精度を２０ＭＨｚ近い受信帯
域にて保証しようとすると、Ｄ／Ａコンバータの分解能
を非常に高く設定する必要があり、実用上適していな
い。
【００７０】したがって、本発明のように制御ループを
適宜切換え、周波数差に基づく第２の周波数制御ループ
にて高速に目標周波数ｆｖｃｏ近傍にＶＣＯの発振周波
数を変更する粗調整を行うことでロックアップタイムを
短縮し、位相比較に基づく第１の周波数制御ループでＶ
ＣＯの発振周波数を微調整することで高い同調能力を確
保するほうが望ましいのである。
適宜切換え、周波数差に基づく第２の周波数制御ループ
にて高速に目標周波数ｆｖｃｏ近傍にＶＣＯの発振周波
数を変更する粗調整を行うことでロックアップタイムを
短縮し、位相比較に基づく第１の周波数制御ループでＶ
ＣＯの発振周波数を微調整することで高い同調能力を確
保するほうが望ましいのである。
【００７１】
【００３９】次に、図５を参照しつつ、ループ選択部１
４の具体的な構成について説明する。ループ選択部１４
はローパスフィルタ（ＬＰＦ）として動作可能な第１の
アンプ（１ｓｔ ＡＭＰ）２５と、第２のアンプ（２ｎ
ｄ ＡＭＰ）２６とから構成される。
４の具体的な構成について説明する。ループ選択部１４
はローパスフィルタ（ＬＰＦ）として動作可能な第１の
アンプ（１ｓｔ ＡＭＰ）２５と、第２のアンプ（２ｎ
ｄ ＡＭＰ）２６とから構成される。
【００７２】第１のアンプ２５は、従来と同様のアクテ
ィブフィルタに入出力を短絡可能とするスイッチ２７が
追加されており、スイッチ２７は同期制御部２０からの
リセット信号にて開閉が制御される。
ィブフィルタに入出力を短絡可能とするスイッチ２７が
追加されており、スイッチ２７は同期制御部２０からの
リセット信号にて開閉が制御される。
【００７３】また、第２のアンプ２６の両入力には、そ
れぞれ、第１のアンプ２５の出力、Ｄ／Ａコンバータ１
９の出力が接続されている。
れぞれ、第１のアンプ２５の出力、Ｄ／Ａコンバータ１
９の出力が接続されている。
【００７４】
【００４０】同期制御部２０より出力されるリセット信
号が、図３（ｈ）に示すように高レベルとなっている場
合、即ち、第１の周波数制御ループに代えて第２の周波
数制御ループが選択されている時には、スイッチ２７は
閉となり、第１のアンプ２５の入出力が短絡される。さ
らに、位相比較器１３の出力はハイインピーダンスにな
るように設定される。
号が、図３（ｈ）に示すように高レベルとなっている場
合、即ち、第１の周波数制御ループに代えて第２の周波
数制御ループが選択されている時には、スイッチ２７は
閉となり、第１のアンプ２５の入出力が短絡される。さ
らに、位相比較器１３の出力はハイインピーダンスにな
るように設定される。
【００７５】よって、第２のアンプ２６はバッファアン
プとして動作し、Ｄ／Ａコンバータ１９の出力電圧が第
２のアンプ２６を経て制御電圧ＴＶとしてＶＣＯ４に入
力され、第２の周波数制御ループによるＶＣＯ４の発振
周波数の制御が成される。
プとして動作し、Ｄ／Ａコンバータ１９の出力電圧が第
２のアンプ２６を経て制御電圧ＴＶとしてＶＣＯ４に入
力され、第２の周波数制御ループによるＶＣＯ４の発振
周波数の制御が成される。
【００７６】
【００４１】同期制御部２０より出力されるリセット信
号が、図３（ｈ）に示すように低レベルとなっている場
合、即ち、第２の周波数制御ループに代えて第１の周波
数制御ループが選択されている時には、スイッチ２７は
開となり、第１のアンプ２５は従来のローパスフィルタ
として動作する。さらに、位相比較器１３からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。
号が、図３（ｈ）に示すように低レベルとなっている場
合、即ち、第２の周波数制御ループに代えて第１の周波
数制御ループが選択されている時には、スイッチ２７は
開となり、第１のアンプ２５は従来のローパスフィルタ
として動作する。さらに、位相比較器１３からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。
【００７７】よって、ローパスフィルタとして動作する
第１のアンプ２５によって、平滑化された制御電圧ＴＶ
が第２のアンプ２６を経てＶＣＯ４に入力され、第１の
周波数制御ループによるＶＣＯ４の発振周波数の制御が
成される。
第１のアンプ２５によって、平滑化された制御電圧ＴＶ
が第２のアンプ２６を経てＶＣＯ４に入力され、第１の
周波数制御ループによるＶＣＯ４の発振周波数の制御が
成される。
【００７８】
【００４２】
【００７９】
【発明の効果】請求項１記載の発明によれば、ＶＣＯを
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づき、ＶＣＯの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
ＶＣＯ出力を分周した比較信号との位相差に基づくＶＣ
Ｏの制御を成す第１の周波数制御ループと、ＶＣＯ出力
と選局周波数との周波数差に基づくＶＣＯの制御を成す
第２の周波数制御ループと、第１の周波数制御ループに
よるＶＣＯの制御と第２の周波数制御ループによるＶＣ
Ｏの制御とを適宜選択し、ＶＣＯの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づき、ＶＣＯの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
ＶＣＯ出力を分周した比較信号との位相差に基づくＶＣ
Ｏの制御を成す第１の周波数制御ループと、ＶＣＯ出力
と選局周波数との周波数差に基づくＶＣＯの制御を成す
第２の周波数制御ループと、第１の周波数制御ループに
よるＶＣＯの制御と第２の周波数制御ループによるＶＣ
Ｏの制御とを適宜選択し、ＶＣＯの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
【００８０】
【００４３】かかる受信機は、例えば、ヨーロッパなど
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
【００８１】
【００４４】また、ＶＣＯを共通化できるので、複数の
ＶＣＯを受信機内に持つ場合に生じるビート障害がな
い。
ＶＣＯを受信機内に持つ場合に生じるビート障害がな
い。
【００８２】
【００４５】また、請求項２記載の発明によれば、請求
項１記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第２の周波数制御ループによるＶＣＯの制御から第１の
周波数制御ループによるＶＣＯの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第２の周波数制御ループから、位相差に基づく制御を基
本原理とする第１の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
項１記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第２の周波数制御ループによるＶＣＯの制御から第１の
周波数制御ループによるＶＣＯの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第２の周波数制御ループから、位相差に基づく制御を基
本原理とする第１の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
【００８３】
【００４６】さらに、請求項３記載の発明によれば、請
求項１記載の受信機において、第２の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたＶＣＯの発振周波数と、選局周
波数との差を再度検出するときに、ＶＣＯの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、ＶＣＯの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。
求項１記載の受信機において、第２の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたＶＣＯの発振周波数と、選局周
波数との差を再度検出するときに、ＶＣＯの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、ＶＣＯの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。
【図１】本発明における受信機の主要部分を示すブロッ
ク図である。
ク図である。
【図２】本発明における受信機の同調制御部の詳細図で
ある。
ある。
【図３】本発明における受信機が選局周波数を変更する
場合の同調制御部の動作を示すタイムチャートである。
場合の同調制御部の動作を示すタイムチャートである。
【図４】本発明における受信機において、第２の周波数
制御ループから第１の周波数制御ループへ切換え選択が
なされた場合に、ＶＣＯの出力周波数が微調整される様
子を示した図である。
制御ループから第１の周波数制御ループへ切換え選択が
なされた場合に、ＶＣＯの出力周波数が微調整される様
子を示した図である。
【図５】本発明における受信機のループ選択部の具体的
な構成を示す図である。
な構成を示す図である。
【図６】従来のＰＬＬ周波数シンセサイザループを示す
ブロック図である。
ブロック図である。
１・・・・・受信機 ２・・・・・受信部 ３・・・・・同調制御部 ４・・・・・ＶＣＯ ５・・・・・保持部 ６・・・・・位相差検出部 ７・・・・・周波数差検出部 ８・・・・・制御部 １１・・・・マスタークロック発生部 １２・・・・リファレンスデバイダ １３・・・・位相比較器 １４・・・・ループ選択部 １５・・・・プログラムデバイダ １６・・・・ＶＣＯカウンタ １７・・・・周波数差検出器 １８・・・・デジタルチャージポンプ １９・・・・Ｄ／Ａコンバータ ２０・・・・同期制御部 ２１・・・・ロック検出器 ２２・・・・ラッチ回路 ２３・・・・加減算器 ２５・・・・第１のアンプ ２６・・・・第２のアンプ ２７・・・・スイッチ
【手続補正書】
【提出日】平成８年１０月３１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、所望の受信周波数に受
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
【０００２】
【従来の技術】ＦＭ、ＡＭ等の受信機は、大別して、受
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用いたものが知られている。
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用いたものが知られている。
【０００３】ＰＬＬは、図６に示すように、基準信号ｆ
ｒとプログラマブルデバイダ１０４の出力ｆｖとが入力
され、両入力の位相差を検出し誤差パルスＥｏを出力す
る位相比較器１０１と、位相比較器１０１より出力され
た誤差パルスＥｏを平滑化するローパスフィルタ（ＬＰ
Ｆ）１０２と、ＬＰＦ１０２の出力ＶＤにて発振周波数
が決定される電圧制御発振器（以下、ＶＣＯと称する）
１０３と、ＶＣＯ１０３の出力信号ｆｏを分周し、分周
された出力ｆｖを出力するプログラマブルデバイダ１０
４とから成るループで構成され、位相比較器１０１から
の誤差パルスにてＶＣＯの発振周波数ｆｏを制御するこ
とで、設定すべきＶＣＯの発振周波数に収束させ、これ
を維持するものである。
ｒとプログラマブルデバイダ１０４の出力ｆｖとが入力
され、両入力の位相差を検出し誤差パルスＥｏを出力す
る位相比較器１０１と、位相比較器１０１より出力され
た誤差パルスＥｏを平滑化するローパスフィルタ（ＬＰ
Ｆ）１０２と、ＬＰＦ１０２の出力ＶＤにて発振周波数
が決定される電圧制御発振器（以下、ＶＣＯと称する）
１０３と、ＶＣＯ１０３の出力信号ｆｏを分周し、分周
された出力ｆｖを出力するプログラマブルデバイダ１０
４とから成るループで構成され、位相比較器１０１から
の誤差パルスにてＶＣＯの発振周波数ｆｏを制御するこ
とで、設定すべきＶＣＯの発振周波数に収束させ、これ
を維持するものである。
【０００４】プログラマブルデバイダ１０４による分周
値Ｍｉは、設定すべきＶＣＯ出力周波数に応じて図示し
ない制御部からのブログラム入力にて適宜変更され、分
周値Ｍｉの変更にて複数の周波数の設定が可能となる。
また、ＰＬＬでは、ＶＣＯの出力信号ｆｏの周波数は、
原理的に基準信号ｆｒの周波数の整数倍に収束する。即
ち、受信機の同調精度は、基準信号ｆｒにより決定され
ることになる。
値Ｍｉは、設定すべきＶＣＯ出力周波数に応じて図示し
ない制御部からのブログラム入力にて適宜変更され、分
周値Ｍｉの変更にて複数の周波数の設定が可能となる。
また、ＰＬＬでは、ＶＣＯの出力信号ｆｏの周波数は、
原理的に基準信号ｆｒの周波数の整数倍に収束する。即
ち、受信機の同調精度は、基準信号ｆｒにより決定され
ることになる。
【０００５】
【発明が解決しようとする課題】ＰＬＬを用いた周波数
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間（ロックアップタイム）が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したＰＬＬのループ定数を設定するとループ
の系が安定せず実用に適さない。したがって、従来のＰ
ＬＬを用いた周波数シンセサイザのループ定数の設定
は、前述の各々の条件を実用に耐え得る範囲で満たすよ
うに設定していたので、ロックアップタイムを著しく短
縮することが困難であり、受信周波数を切換える際に
は、ミュート処理により復調出力を減衰させていた。
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間（ロックアップタイム）が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したＰＬＬのループ定数を設定するとループ
の系が安定せず実用に適さない。したがって、従来のＰ
ＬＬを用いた周波数シンセサイザのループ定数の設定
は、前述の各々の条件を実用に耐え得る範囲で満たすよ
うに設定していたので、ロックアップタイムを著しく短
縮することが困難であり、受信周波数を切換える際に
は、ミュート処理により復調出力を減衰させていた。
【０００６】以上の点に鑑み、本発明は、選局時間を短
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
ＶＣＯを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、Ｖ
ＣＯの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきＶＣＯ
出力を分周した比較信号との位相差に基づくＶＣＯの制
御を成す第１の周波数制御ループと、ＶＣＯ出力と選局
周波数との周波数差に基づくＶＣＯの制御を成す第２の
周波数制御ループと、第１の周波数制御ループによるＶ
ＣＯの制御と第２の周波数制御ループによるＶＣＯの制
御とを適宜選択し、ＶＣＯの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
ＶＣＯを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、Ｖ
ＣＯの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきＶＣＯ
出力を分周した比較信号との位相差に基づくＶＣＯの制
御を成す第１の周波数制御ループと、ＶＣＯ出力と選局
周波数との周波数差に基づくＶＣＯの制御を成す第２の
周波数制御ループと、第１の周波数制御ループによるＶ
ＣＯの制御と第２の周波数制御ループによるＶＣＯの制
御とを適宜選択し、ＶＣＯの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
【０００８】また請求項２記載の発明は、請求項１記載
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第２の周波
数制御ループによるＶＣＯの制御から、第１の周波数制
御ループによるＶＣＯの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第２の周波
数制御ループによるＶＣＯの制御から、第１の周波数制
御ループによるＶＣＯの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
【０００９】また請求項３記載の発明は、請求項１記載
の受信機において、第２の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたＶＣＯの発振周波数と、選局周波数との
周波数差を再度検出するときに、ＶＣＯの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
ＶＣＯの発振周波数を計測しないことを特徴とする。
の受信機において、第２の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたＶＣＯの発振周波数と、選局周波数との
周波数差を再度検出するときに、ＶＣＯの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
ＶＣＯの発振周波数を計測しないことを特徴とする。
【００１０】
【作用】本発明は以上のように構成したので、請求項１
記載の発明によれば、第１の周波数制御ループと第２の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
記載の発明によれば、第１の周波数制御ループと第２の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
【００１１】また請求項２記載の発明によれば、請求項
１記載の受信機において、第２の周波数制御ループによ
るＶＣＯの制御から、第１の周波数制御ループによるＶ
ＣＯの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第１、第２の周波数制御ループを統合的に制御で
きる。
１記載の受信機において、第２の周波数制御ループによ
るＶＣＯの制御から、第１の周波数制御ループによるＶ
ＣＯの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第１、第２の周波数制御ループを統合的に制御で
きる。
【００１２】また請求項３記載の発明によれば、請求項
１記載の受信機において、第２の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたＶＣＯの発振周波数と、選局周波数
との差を再度検出するときに、ＶＣＯの発振周波数が周
波数差に応じた発振周波数に安定するまでは、ＶＣＯの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
１記載の受信機において、第２の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたＶＣＯの発振周波数と、選局周波数
との差を再度検出するときに、ＶＣＯの発振周波数が周
波数差に応じた発振周波数に安定するまでは、ＶＣＯの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
【００１３】
【実施例】つぎに本発明の好適な実施例を図１乃至図５
に基づいて以下に説明する。図１は本発明における受信
機の主要部分を示すブロック図である。受信機１は、受
信部２と、同調制御部３とから構成される。
に基づいて以下に説明する。図１は本発明における受信
機の主要部分を示すブロック図である。受信機１は、受
信部２と、同調制御部３とから構成される。
【００１４】受信部２は、ＶＣＯ４を含み、同調制御部
３の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
３の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
【００１５】同調制御部３は、設定すべき周波数に受信
部２の同調周波数を設定する制御を成すものであり、図
示しないＣＰＵ等から与えられた選局周波数情報、即
ち、選局に伴うＶＣＯ４の発振周波数に関する情報を保
持する保持部５と、基準信号と、ＶＣＯ４の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部６にて検出し、検出された位相差に基づくＶＣＯ４
の制御を成す第１の周波数制御ループ（位相比較ルー
プ）と、ＶＣＯ４の出力と選局周波数情報との周波数差
を周波数差検出部７にて検出し、検出された周波数差に
基づくＶＣＯ４の制御を成す第２の周波数制御ループ
（周波数比較ループ）と、第１の周波数制御ループによ
るＶＣＯ４の制御と第２の周波数制御ループによるＶＣ
Ｏ４の制御とを適宜選択し、ＶＣＯ４の出力周波数を選
局周波数に収束させ、維持する制御部８とから構成され
る。
部２の同調周波数を設定する制御を成すものであり、図
示しないＣＰＵ等から与えられた選局周波数情報、即
ち、選局に伴うＶＣＯ４の発振周波数に関する情報を保
持する保持部５と、基準信号と、ＶＣＯ４の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部６にて検出し、検出された位相差に基づくＶＣＯ４
の制御を成す第１の周波数制御ループ（位相比較ルー
プ）と、ＶＣＯ４の出力と選局周波数情報との周波数差
を周波数差検出部７にて検出し、検出された周波数差に
基づくＶＣＯ４の制御を成す第２の周波数制御ループ
（周波数比較ループ）と、第１の周波数制御ループによ
るＶＣＯ４の制御と第２の周波数制御ループによるＶＣ
Ｏ４の制御とを適宜選択し、ＶＣＯ４の出力周波数を選
局周波数に収束させ、維持する制御部８とから構成され
る。
【００１６】具体的には、先ず、選局周波数の指定、使
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないＣＰＵより、新た
なＶＣＯの発振周波数を指示する分周値データが同調制
御部３に入力される。入力された分周値データは保持部
５にて保持される。
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないＣＰＵより、新た
なＶＣＯの発振周波数を指示する分周値データが同調制
御部３に入力される。入力された分周値データは保持部
５にて保持される。
【００１７】次に、制御部８は、周波数差検出部７を制
御し、現在のＶＣＯの発振周波数と保持された分周値デ
ータとから、現在のＶＣＯの発振周波数と目標とするＶ
ＣＯの発振周波数との差分を求め、求めた差分に基づき
ＶＣＯ４の発振周波数を制御する。即ち、第２の周波数
制御ループによりＶＣＯ４の発振周波数が変更される。
御し、現在のＶＣＯの発振周波数と保持された分周値デ
ータとから、現在のＶＣＯの発振周波数と目標とするＶ
ＣＯの発振周波数との差分を求め、求めた差分に基づき
ＶＣＯ４の発振周波数を制御する。即ち、第２の周波数
制御ループによりＶＣＯ４の発振周波数が変更される。
【００１８】第２の周波数制御ループにより、設定すべ
きＶＣＯの発振周波数の近傍にＶＣＯ４の発振周波数が
変更されると、制御部８は、位相差検出部６を含む従来
のＰＬＬで構成された第１の周波数制御ループを選択
し、ＶＣＯ４の発振周波数の微調整を行う。
きＶＣＯの発振周波数の近傍にＶＣＯ４の発振周波数が
変更されると、制御部８は、位相差検出部６を含む従来
のＰＬＬで構成された第１の周波数制御ループを選択
し、ＶＣＯ４の発振周波数の微調整を行う。
【００１９】換言すると、第２の周波数制御ループにて
高速に目標周波数近傍にＶＣＯ４の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第１の周波数制御ループでＶＣＯ４の発振周波数の微調
整を行うことで同調能力が確保される。
高速に目標周波数近傍にＶＣＯ４の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第１の周波数制御ループでＶＣＯ４の発振周波数の微調
整を行うことで同調能力が確保される。
【００２０】図２に図１の同調制御部３の詳細を示す。
同調制御部３は、マスタークロック発生部１１と、第１
の周波数制御ループを構成するための位相比較器１３、
ループ選択部１４、プログラムデバイダ１５と、第２の
周波数制御ループを構成するためのＶＣＯカウンタ１
６、周波数差検出器１７、デジタルチャージポンプ１
８、Ｄ／Ａコンバータ１９と、入力される選局周波数、
即ち、分周値データＭｉを保持する保持手段としての保
持部５と、第１の周波数制御ループの位相比較の基準信
号ｆｒを生成するためのリファレンスデバイダ１２と、
カウンタなどを含み各部の動作を制御する同期制御部２
０と、周波数差検出器１７にて求めた周波数差が所定値
以内かを判定するロック検出器２１とから構成される。
また、デジタルチャージポンプ１８は、ラッチ回路２２
と、加算または減算を行う加減算器２３より構成され
る。
同調制御部３は、マスタークロック発生部１１と、第１
の周波数制御ループを構成するための位相比較器１３、
ループ選択部１４、プログラムデバイダ１５と、第２の
周波数制御ループを構成するためのＶＣＯカウンタ１
６、周波数差検出器１７、デジタルチャージポンプ１
８、Ｄ／Ａコンバータ１９と、入力される選局周波数、
即ち、分周値データＭｉを保持する保持手段としての保
持部５と、第１の周波数制御ループの位相比較の基準信
号ｆｒを生成するためのリファレンスデバイダ１２と、
カウンタなどを含み各部の動作を制御する同期制御部２
０と、周波数差検出器１７にて求めた周波数差が所定値
以内かを判定するロック検出器２１とから構成される。
また、デジタルチャージポンプ１８は、ラッチ回路２２
と、加算または減算を行う加減算器２３より構成され
る。
【００２１】次に、現在設定されているＶＣＯ４の発振
周波数ｆｖｃｏ´を、ＣＰＵより指示のあった発振周波
数ｆｖｃｏへ変更する場合を例にとり、図３のタイムチ
ャートを参照しつつ、本発明の同調制御部３の動作を説
明する。
周波数ｆｖｃｏ´を、ＣＰＵより指示のあった発振周波
数ｆｖｃｏへ変更する場合を例にとり、図３のタイムチ
ャートを参照しつつ、本発明の同調制御部３の動作を説
明する。
【００２２】先ず、ＶＣＯ４の発振周波数をｆｖｃｏに
変更するために、発振周波数ｆｖｃｏに対応する分周値
データＭｉがＣＰＵより同調制御部３に入力される。入
力された分周値データＭｉは、シフトレジスタなどで構
成された保持部５に保持される。他方、ＣＰＵからは、
図３（ａ）に示すような、データ送出終了を示す終了識
別データ（データＥＮＤ）が同期制御部２０に対して出
力される。同期制御部２０は、終了識別データをうけ、
各部の制御を統合的に行う。即ち、終了識別データが同
期制御部２０の動作の基準となる。
変更するために、発振周波数ｆｖｃｏに対応する分周値
データＭｉがＣＰＵより同調制御部３に入力される。入
力された分周値データＭｉは、シフトレジスタなどで構
成された保持部５に保持される。他方、ＣＰＵからは、
図３（ａ）に示すような、データ送出終了を示す終了識
別データ（データＥＮＤ）が同期制御部２０に対して出
力される。同期制御部２０は、終了識別データをうけ、
各部の制御を統合的に行う。即ち、終了識別データが同
期制御部２０の動作の基準となる。
【００２３】終了識別データをうけた同期制御部２０
は、図３（ｂ）に示すように、マスタークロックに同期
した所定期間のカウントパルスをＶＣＯカウンタ１６に
出力する。所定期間は、同期制御部２０内のカウンタの
カウント値にて判定される。
は、図３（ｂ）に示すように、マスタークロックに同期
した所定期間のカウントパルスをＶＣＯカウンタ１６に
出力する。所定期間は、同期制御部２０内のカウンタの
カウント値にて判定される。
【００２４】また、カウントパルスの出力と同期して、
図３（ｈ）に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部１４と、位相比較器
１３の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ１２、プログラムデバイ
ダ１５の分周動作を制御する。ここでは、位相比較に基
づく第１の周波数制御ループに代わり、周波数差に基づ
く第２の周波数制御ループが選択されると共に、リファ
レンスデバイダ１２、プログラムデバイダ１５の分周動
作が停止され、位相比較器１３の出力がハイインピーダ
ンス状態となる。
図３（ｈ）に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部１４と、位相比較器
１３の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ１２、プログラムデバイ
ダ１５の分周動作を制御する。ここでは、位相比較に基
づく第１の周波数制御ループに代わり、周波数差に基づ
く第２の周波数制御ループが選択されると共に、リファ
レンスデバイダ１２、プログラムデバイダ１５の分周動
作が停止され、位相比較器１３の出力がハイインピーダ
ンス状態となる。
【００２５】ＶＣＯカウンタ１６は、カウントパルスが
入力されている間（カウントパルスが高レベルの間）は
入力されるＶＣＯの発振周波数ｆｖｃｏ´をカウント
し、カウントＮｉ値を出力する。
入力されている間（カウントパルスが高レベルの間）は
入力されるＶＣＯの発振周波数ｆｖｃｏ´をカウント
し、カウントＮｉ値を出力する。
【００２６】同期制御部２０は、図３（ｃ）に示す同期
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部２０にて管
理されている。同期信号を受けた周波数差検出器１７
は、ＶＣＯカウンタの出力Ｎｉと保持部５に保持してい
る分周値Ｍｉとの差分を求め、図３（ｄ）に示すように
周波数差の演算結果Ｍｉ−Ｎｉを出力する。具体的に
は、カウントパルスの出力期間を基準信号ｆｒの１周期
（１／ｆｒ）とすると、カウント値Ｎｉは、Ｎｉ＝ｆｖ
ｃｏ´／ｆｒで表され、他方、保持している分周値デー
タＭｉは、Ｍｉ＝ｆｖｃｏ／ｆｒで表される。したがっ
て、Ｍｉ−Ｎｉ＝（ｆｖｃｏ−ｆｖｃｏ´）／ｆｒとな
り、現在のＶＣＯの発振周波数ｆｖｃｏ´と、目標周波
数ｆｖｃｏとの差分が得られる。演算結果は、ｆｖｃｏ
´とｆｖｃｏとの相対関係であり、正負の値をとり得る
ので、当然、出力されるデータＭｉ−Ｎｉには、正負の
識別を示すデータも付与される。
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部２０にて管
理されている。同期信号を受けた周波数差検出器１７
は、ＶＣＯカウンタの出力Ｎｉと保持部５に保持してい
る分周値Ｍｉとの差分を求め、図３（ｄ）に示すように
周波数差の演算結果Ｍｉ−Ｎｉを出力する。具体的に
は、カウントパルスの出力期間を基準信号ｆｒの１周期
（１／ｆｒ）とすると、カウント値Ｎｉは、Ｎｉ＝ｆｖ
ｃｏ´／ｆｒで表され、他方、保持している分周値デー
タＭｉは、Ｍｉ＝ｆｖｃｏ／ｆｒで表される。したがっ
て、Ｍｉ−Ｎｉ＝（ｆｖｃｏ−ｆｖｃｏ´）／ｆｒとな
り、現在のＶＣＯの発振周波数ｆｖｃｏ´と、目標周波
数ｆｖｃｏとの差分が得られる。演算結果は、ｆｖｃｏ
´とｆｖｃｏとの相対関係であり、正負の値をとり得る
ので、当然、出力されるデータＭｉ−Ｎｉには、正負の
識別を示すデータも付与される。
【００２７】周波数差検出器１７にて演算された周波数
差Ｍｉ−Ｎｉはデジタルチャージポンプ１８に入力され
る。デジタルチャージポンプ１８は、加減算器２３とラ
ッチ回路２２とから構成され、ラッチ回路２２に保持し
ている現在のＶＣＯ出力（ｆｖｃｏ´）に対応するデジ
タルデータと、入力される周波数差データＭｉ−Ｎｉと
が同期制御部２０の制御の基で、加減算器２３にて加減
算される。前述のように、演算結果は正負の識別が可能
であるので、この識別データにより、加算、減算のいず
れの演算を行うかが指定される。図３（ｄ）を例にとる
と、周波数差が正であり加算演算が行なわれる。加減算
器２３にて加算もしくは減算された演算結果は、図３
（ｅ）に示すように、再びラッチ回路２２に保持され、
保持データの変更が完了する。
差Ｍｉ−Ｎｉはデジタルチャージポンプ１８に入力され
る。デジタルチャージポンプ１８は、加減算器２３とラ
ッチ回路２２とから構成され、ラッチ回路２２に保持し
ている現在のＶＣＯ出力（ｆｖｃｏ´）に対応するデジ
タルデータと、入力される周波数差データＭｉ−Ｎｉと
が同期制御部２０の制御の基で、加減算器２３にて加減
算される。前述のように、演算結果は正負の識別が可能
であるので、この識別データにより、加算、減算のいず
れの演算を行うかが指定される。図３（ｄ）を例にとる
と、周波数差が正であり加算演算が行なわれる。加減算
器２３にて加算もしくは減算された演算結果は、図３
（ｅ）に示すように、再びラッチ回路２２に保持され、
保持データの変更が完了する。
【００２８】ラッチ回路２２に保持されている保持デー
タは、Ｄ／Ａコンバータ１９にてＶＣＯ４を実際に駆動
するためのアナログ電圧値ＴＶに変換される。したがっ
て、図３（ｅ）に示すように保持データの変更に伴い、
ＶＣＯ４の発振周波数が図３（ｆ）に示すようにラッチ
回路２２の出力に追従するように変更される。
タは、Ｄ／Ａコンバータ１９にてＶＣＯ４を実際に駆動
するためのアナログ電圧値ＴＶに変換される。したがっ
て、図３（ｅ）に示すように保持データの変更に伴い、
ＶＣＯ４の発振周波数が図３（ｆ）に示すようにラッチ
回路２２の出力に追従するように変更される。
【００２９】ＶＣＯ４は、従来と同じくバリキャップ、
コンデンサ、コイルなどで共振回路を構成している。こ
のため、Ｄ／Ａコンバータ１９の出力電圧の変更の際
に、瞬時にＶＣＯ出力周波数を追従させることができ
ず、図３（ｆ）に示す時定数が生じる。このため、ＶＣ
Ｏ４の出力周波数が安定しないうちに次回のＶＣＯ発振
周波数のカウント動作を起動させると、結果としてＶＣ
Ｏカウンタにて検出された周波数の信頼性が無くなるこ
とになる。したがって、同期制御部２０は、ＶＣＯ４の
発振周波数が安定するまでの間は次回のＶＣＯ発振周波
数のカウント処理を起動させないように同期制御部２０
内部のカウンタにてウエイトタイムＷｔが経過するのを
検出する。
コンデンサ、コイルなどで共振回路を構成している。こ
のため、Ｄ／Ａコンバータ１９の出力電圧の変更の際
に、瞬時にＶＣＯ出力周波数を追従させることができ
ず、図３（ｆ）に示す時定数が生じる。このため、ＶＣ
Ｏ４の出力周波数が安定しないうちに次回のＶＣＯ発振
周波数のカウント動作を起動させると、結果としてＶＣ
Ｏカウンタにて検出された周波数の信頼性が無くなるこ
とになる。したがって、同期制御部２０は、ＶＣＯ４の
発振周波数が安定するまでの間は次回のＶＣＯ発振周波
数のカウント処理を起動させないように同期制御部２０
内部のカウンタにてウエイトタイムＷｔが経過するのを
検出する。
【００３０】他方、周波数検出器１７にて検出された周
波数差Ｍｉ−Ｎｉはロック検出器２１にも入力される。
ロック検出器２１はカウンタなどで構成され、周波数差
検出に同期して、入力される周波数差Ｍｉ−Ｎｉが図３
（ｄ）に示す所定値（ロックレンジ）以内かを判断し、
図３（ｇ）で示すように、ロック検出器２１の出力形態
をロック、アンロックに応じて低レベル、又は高レベル
に変更する。即ち、ロック検出器２１は、第２の周波数
差制御ループによるＶＣＯ４の発振周波数の制御によ
り、目標とする周波数ｆｖｃｏ近傍にＶＣＯ４の発振周
波数が到達したか否かを検出するために設けられてい
る。
波数差Ｍｉ−Ｎｉはロック検出器２１にも入力される。
ロック検出器２１はカウンタなどで構成され、周波数差
検出に同期して、入力される周波数差Ｍｉ−Ｎｉが図３
（ｄ）に示す所定値（ロックレンジ）以内かを判断し、
図３（ｇ）で示すように、ロック検出器２１の出力形態
をロック、アンロックに応じて低レベル、又は高レベル
に変更する。即ち、ロック検出器２１は、第２の周波数
差制御ループによるＶＣＯ４の発振周波数の制御によ
り、目標とする周波数ｆｖｃｏ近傍にＶＣＯ４の発振周
波数が到達したか否かを検出するために設けられてい
る。
【００３１】前述のウエイトタイムＷｔの経過後、同期
制御部２０は、図３（ｂ）に示すように、再度カウント
パルスをＶＣＯカウンタ１６に対して出力する。この
時、ＶＣＯ４の発振周波数は周波数差Ｍｉ−Ｎｉに基づ
き再設定されており、目標とする周波数ｆｖｃｏの近傍
に達している。よって、前回と同様な処理によって周波
数差検出器１７にて演算される周波数差は、ほぼ零の値
を示し、図３（ｄ）に示すように、今回の周波数差検出
に基づき周波数差検出出力が変更される。
制御部２０は、図３（ｂ）に示すように、再度カウント
パルスをＶＣＯカウンタ１６に対して出力する。この
時、ＶＣＯ４の発振周波数は周波数差Ｍｉ−Ｎｉに基づ
き再設定されており、目標とする周波数ｆｖｃｏの近傍
に達している。よって、前回と同様な処理によって周波
数差検出器１７にて演算される周波数差は、ほぼ零の値
を示し、図３（ｄ）に示すように、今回の周波数差検出
に基づき周波数差検出出力が変更される。
【００３２】今回演算された周波数差はロックレンジ以
内であり、ロック検出器２１は、図３（ｇ）に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部２０に出力する。
内であり、ロック検出器２１は、図３（ｇ）に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部２０に出力する。
【００３３】同期制御部２０は、ロック信号が入力され
ることにより、第２の周波数制御ループによるＶＣＯの
発振周波数の制御によって目標とする周波数ｆｖｃｏ近
傍にＶＣＯ４の発振周波数が到達したことを検出する。
ることにより、第２の周波数制御ループによるＶＣＯの
発振周波数の制御によって目標とする周波数ｆｖｃｏ近
傍にＶＣＯ４の発振周波数が到達したことを検出する。
【００３４】同期制御部２０はロック信号の検出に伴
い、図３（ｈ）に示すようにリセット信号の出力形態を
再度変更する。低レベルのリセット信号が入力される
と、同期制御部２０は、周波数比較に基づく第２の周波
数制御ループに代わり、位相比較に基づく第１の周波数
制御ループが選択されるようにループ制御部１４、位相
比較器１３を設定し、さらに、リファレンスデバイダ１
２、プログラムデバイダ１５の分周動作を同時に開始す
るように制御する。
い、図３（ｈ）に示すようにリセット信号の出力形態を
再度変更する。低レベルのリセット信号が入力される
と、同期制御部２０は、周波数比較に基づく第２の周波
数制御ループに代わり、位相比較に基づく第１の周波数
制御ループが選択されるようにループ制御部１４、位相
比較器１３を設定し、さらに、リファレンスデバイダ１
２、プログラムデバイダ１５の分周動作を同時に開始す
るように制御する。
【００３５】ここで、両デバイダの分周動作を同時に開
始することにつき説明する。位相差検出による第１の周
波数制御ループは、位相差を基準とするものであり、位
相比較器１３にて、入力される基準信号ｆｒと比較信号
Ｖ１の両信号の位相差が検出される。よって、入力され
る両信号の周波数が等しくても、位相が異なる場合には
誤差パルスが位相比較器１３より検出される。一方、周
波数差検出による第２の周波数制御ループは、周波数差
を基準とする制御を成すものであり、第２の周波数制御
ループから動作原理の異なる第１の周波数制御ループへ
不用意に切換えると、入力される両信号の周波数が等し
いにもかかわらず、位相誤差パルスが位相比較器１３よ
り出力されることになる。したがって、制御ループの変
更の際に分周動作を同時に開始するように制御すること
で、図３（ｉ）に示すように、位相比較器１３に入力さ
れる基準信号ｆｒと比較信号Ｖ１との位相合わせを行
い、不必要な誤差パルスの出力を抑制する。
始することにつき説明する。位相差検出による第１の周
波数制御ループは、位相差を基準とするものであり、位
相比較器１３にて、入力される基準信号ｆｒと比較信号
Ｖ１の両信号の位相差が検出される。よって、入力され
る両信号の周波数が等しくても、位相が異なる場合には
誤差パルスが位相比較器１３より検出される。一方、周
波数差検出による第２の周波数制御ループは、周波数差
を基準とする制御を成すものであり、第２の周波数制御
ループから動作原理の異なる第１の周波数制御ループへ
不用意に切換えると、入力される両信号の周波数が等し
いにもかかわらず、位相誤差パルスが位相比較器１３よ
り出力されることになる。したがって、制御ループの変
更の際に分周動作を同時に開始するように制御すること
で、図３（ｉ）に示すように、位相比較器１３に入力さ
れる基準信号ｆｒと比較信号Ｖ１との位相合わせを行
い、不必要な誤差パルスの出力を抑制する。
【００３６】以上が、選局周波数変更時の基本動作であ
る。次に、図４を参照しつつ、位相比較に基づく第１の
周波数制御ループが周波数差に基づく第２の周波数制御
ループに代わり選択された後の、ＶＣＯ４の出力周波数
の微調整について説明する。図中（ａ´）、（ｂ´）、
（ｃ´）、（ｅ´）は、図３の（ｄ）、（ｅ）、
（ｇ）、（ｈ）に対応するので、詳細な説明は省略す
る。
る。次に、図４を参照しつつ、位相比較に基づく第１の
周波数制御ループが周波数差に基づく第２の周波数制御
ループに代わり選択された後の、ＶＣＯ４の出力周波数
の微調整について説明する。図中（ａ´）、（ｂ´）、
（ｃ´）、（ｅ´）は、図３の（ｄ）、（ｅ）、
（ｇ）、（ｈ）に対応するので、詳細な説明は省略す
る。
【００３７】ロック検出により周波数制御ループが第１
の周波数制御ループに切換えられると、図４（ｄ´）に
示すように、ＶＣＯ４の出力周波数の微調整が位相比較
器１３より出力される誤差パルスに基づき成され、ＶＣ
Ｏ出力は、ＣＰＵより入力された分周値Ｍｉに対応する
目標ＶＣＯ値、即ち、ｆｖｃｏに収束する。換言すれ
ば、第２の周波数制御ループが持つ量子化誤差を、第１
の周波数制御ループが補正するといえる。
の周波数制御ループに切換えられると、図４（ｄ´）に
示すように、ＶＣＯ４の出力周波数の微調整が位相比較
器１３より出力される誤差パルスに基づき成され、ＶＣ
Ｏ出力は、ＣＰＵより入力された分周値Ｍｉに対応する
目標ＶＣＯ値、即ち、ｆｖｃｏに収束する。換言すれ
ば、第２の周波数制御ループが持つ量子化誤差を、第１
の周波数制御ループが補正するといえる。
【００３８】以下この点につき説明する。原理的には、
周波数差に基づく第２の制御ループのみで目標ＶＣＯ値
ｆｖｃｏに収束するようにすることもできる。しかし、
従来のＰＬＬ受信機では、位相比較器１３に入力される
基準信号ｆｒは数＋ＫＨｚ程度であり、従来程度の同調
精度を２０ＭＨｚ近い受信帯域にて保証しようとする
と、Ｄ／Ａコンバータの分解能を非常に高く設定する必
要があり、実用上適していない。したがって、本発明の
ように制御ループを適宜切換え、周波数差に基づく第２
の周波数制御ループにて高速に目標周波数ｆｖｃｏ近傍
にＶＣＯの発振周波数を変更する粗調整を行うことでロ
ックアップタイムを短縮し、位相比較に基づく第１の周
波数制御ループでＶＣＯの発振周波数を微調整すること
で高い同調能力を確保するほうが望ましいのである。
周波数差に基づく第２の制御ループのみで目標ＶＣＯ値
ｆｖｃｏに収束するようにすることもできる。しかし、
従来のＰＬＬ受信機では、位相比較器１３に入力される
基準信号ｆｒは数＋ＫＨｚ程度であり、従来程度の同調
精度を２０ＭＨｚ近い受信帯域にて保証しようとする
と、Ｄ／Ａコンバータの分解能を非常に高く設定する必
要があり、実用上適していない。したがって、本発明の
ように制御ループを適宜切換え、周波数差に基づく第２
の周波数制御ループにて高速に目標周波数ｆｖｃｏ近傍
にＶＣＯの発振周波数を変更する粗調整を行うことでロ
ックアップタイムを短縮し、位相比較に基づく第１の周
波数制御ループでＶＣＯの発振周波数を微調整すること
で高い同調能力を確保するほうが望ましいのである。
【００３９】次に、図５を参照しつつ、ループ選択部１
４の具体的な構成について説明する。ループ選択部１４
はローパスフィルタ（ＬＰＦ）として動作可能な第１の
アンプ（１ｓｔ ＡＭＰ）２５と、第２のアンプ（２ｎ
ｄ ＡＭＰ）２６とから構成される。第１のアンプ２５
は、従来と同様のアクティブフィルタに入出力を短絡可
能とするスイッチ２７が追加されており、スイッチ２７
は同期制御部２０からのリセット信号にて開閉が制御さ
れる。また、第２のアンプ２６の両入力には、それぞ
れ、第１のアンプ２５の出力、Ｄ／Ａコンバータ１９の
出力が接続されている。
４の具体的な構成について説明する。ループ選択部１４
はローパスフィルタ（ＬＰＦ）として動作可能な第１の
アンプ（１ｓｔ ＡＭＰ）２５と、第２のアンプ（２ｎ
ｄ ＡＭＰ）２６とから構成される。第１のアンプ２５
は、従来と同様のアクティブフィルタに入出力を短絡可
能とするスイッチ２７が追加されており、スイッチ２７
は同期制御部２０からのリセット信号にて開閉が制御さ
れる。また、第２のアンプ２６の両入力には、それぞ
れ、第１のアンプ２５の出力、Ｄ／Ａコンバータ１９の
出力が接続されている。
【００４０】同期制御部２０より出力されるリセット信
号が、図３（ｈ）に示すように高レベルとなっている場
合、即ち、第１の周波数制御ループに代えて第２の周波
数制御ループが選択されている時には、スイッチ２７は
閉となり、第１のアンプ２５の入出力が短絡される。さ
らに、位相比較器１３の出力はハイインピーダンスにな
るように設定される。よって、第２のアンプ２６はバッ
ファアンプとして動作し、Ｄ／Ａコンバータ１９の出力
電圧が第２のアンプ２６を経て制御電圧ＴＶとしてＶＣ
Ｏ４に入力され、第２の周波数制御ループによるＶＣＯ
４の発振周波数の制御が成される。
号が、図３（ｈ）に示すように高レベルとなっている場
合、即ち、第１の周波数制御ループに代えて第２の周波
数制御ループが選択されている時には、スイッチ２７は
閉となり、第１のアンプ２５の入出力が短絡される。さ
らに、位相比較器１３の出力はハイインピーダンスにな
るように設定される。よって、第２のアンプ２６はバッ
ファアンプとして動作し、Ｄ／Ａコンバータ１９の出力
電圧が第２のアンプ２６を経て制御電圧ＴＶとしてＶＣ
Ｏ４に入力され、第２の周波数制御ループによるＶＣＯ
４の発振周波数の制御が成される。
【００４１】同期制御部２０より出力されるリセット信
号が、図３（ｈ）に示すように低レベルとなっている場
合、即ち、第２の周波数制御ループに代えて第１の周波
数制御ループが選択されている時には、スイッチ２７は
開となり、第１のアンプ２５は従来のローパスフィルタ
として動作する。さらに、位相比較器１３からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。よって、ローパスフィルタとして動作す
る第１のアンプ２５によって、平滑化された制御電圧Ｔ
Ｖが第２のアンプ２６を経てＶＣＯ４に入力され、第１
の周波数制御ループによるＶＣＯ４の発振周波数の制御
が成される。
号が、図３（ｈ）に示すように低レベルとなっている場
合、即ち、第２の周波数制御ループに代えて第１の周波
数制御ループが選択されている時には、スイッチ２７は
開となり、第１のアンプ２５は従来のローパスフィルタ
として動作する。さらに、位相比較器１３からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。よって、ローパスフィルタとして動作す
る第１のアンプ２５によって、平滑化された制御電圧Ｔ
Ｖが第２のアンプ２６を経てＶＣＯ４に入力され、第１
の周波数制御ループによるＶＣＯ４の発振周波数の制御
が成される。
【００４２】
【発明の効果】請求項１記載の発明によれば、ＶＣＯを
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づぎ、ＶＣＯの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
ＶＣＯ出力を分周した比較信号との位相差に基づくＶＣ
Ｏの制御を成す第１の周波数制御ループと、ＶＣＯ出力
と選局周波数との周波数差に基づくＶＣＯの制御を成す
第２の周波数制御ループと、第１の周波数制御ループに
よるＶＣＯの制御と第２の周波数制御ループによるＶＣ
Ｏの制御とを適宜選択し、ＶＣＯの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づぎ、ＶＣＯの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
ＶＣＯ出力を分周した比較信号との位相差に基づくＶＣ
Ｏの制御を成す第１の周波数制御ループと、ＶＣＯ出力
と選局周波数との周波数差に基づくＶＣＯの制御を成す
第２の周波数制御ループと、第１の周波数制御ループに
よるＶＣＯの制御と第２の周波数制御ループによるＶＣ
Ｏの制御とを適宜選択し、ＶＣＯの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
【００４３】かかる受信機は、例えば、ヨーロッパなど
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
【００４４】また、ＶＣＯを共通化できるので、複数の
ＶＣＯを受信機内に持つ場合に生じるビート障害がな
い。
ＶＣＯを受信機内に持つ場合に生じるビート障害がな
い。
【００４５】また、請求項２記載の発明によれば、請求
項１記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第２の周波数制御ループによるＶＣＯの制御から第１の
周波数制御ループによるＶＣＯの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第２の周波数制御ループから、位相差に基づく制御を基
本原理とする第１の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
項１記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第２の周波数制御ループによるＶＣＯの制御から第１の
周波数制御ループによるＶＣＯの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第２の周波数制御ループから、位相差に基づく制御を基
本原理とする第１の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
【００４６】さらに、請求項３記載の発明によれば、請
求項１記載の受信機において、第２の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたＶＣＯの発振周波数と、選局周
波数との差を再度検出するときに、ＶＣＯの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、ＶＣＯの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。
求項１記載の受信機において、第２の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたＶＣＯの発振周波数と、選局周
波数との差を再度検出するときに、ＶＣＯの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、ＶＣＯの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。
Claims (3)
- 【請求項１】 ＶＣＯを含み、複数の周波数に同調可能
であり、受信された信号より変調信号を復調し復調出力
を出力する受信部と、 与えられた選局周波数に関する情報に基づき、前記ＶＣ
Ｏの発振周波数を制御する同調制御部とを有し、 前記同調制御部は、前記選局周波数に関する情報を保持
する保持部と、基準信号と前記選局周波数に関する情報
に基づき前記ＶＣＯ出力を分周した比較信号との位相差
に基づく前記ＶＣＯの制御を成す第１の周波数制御ルー
プと、前記ＶＣＯ出力と前記選局周波数との周波数差に
基づく前記ＶＣＯの制御を成す第２の周波数制御ループ
と、前記第１の周波数制御ループによる前記ＶＣＯの制
御と前記第２の周波数制御ループによる前記ＶＣＯの制
御とを適宜選択し、前記ＶＣＯの出力周波数を前記選局
周波数に収束させ、これを維持する制御部と、を備えた
ことを特徴とする受信機。 - 【請求項２】 請求項１記載の受信機において、 前記基準信号は、マスタークロックを分周する分周手段
により生成され、 前記制御部は、前記第２の周波数制御ループによる前記
ＶＣＯの制御から、前記第１の周波数制御ループによる
前記ＶＣＯの制御に切換える際には、前記基準信号と前
記比較信号とを生成する分周動作を同時に開始すること
を特徴とする受信機。 - 【請求項３】 請求項１記載の受信機において、 前記第２の周波数制御ループが選択され、検出された前
記周波数差に応じて出力される制御電圧により変更され
た前記ＶＣＯの発振周波数と、前記選局周波数との差を
再度検出するときに、前記ＶＣＯの発振周波数が前記周
波数差に応じた発振周波数に安定するまでの期間は、前
記ＶＣＯの発振周波数を計測しないことを特徴とする受
信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267926A JPH0993090A (ja) | 1995-09-21 | 1995-09-21 | 受信機 |
| US08/698,800 US6006078A (en) | 1995-09-21 | 1996-08-16 | Receiver with improved lock-up time and high tuning stability |
| DE19635891A DE19635891C2 (de) | 1995-09-21 | 1996-09-04 | Empfänger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267926A JPH0993090A (ja) | 1995-09-21 | 1995-09-21 | 受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0993090A true JPH0993090A (ja) | 1997-04-04 |
Family
ID=17451538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7267926A Pending JPH0993090A (ja) | 1995-09-21 | 1995-09-21 | 受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6006078A (ja) |
| JP (1) | JPH0993090A (ja) |
| DE (1) | DE19635891C2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174621A (ja) * | 1998-11-27 | 2000-06-23 | Asulab Sa | 時計の時間基準による高周波信号発生器 |
| JP2001257567A (ja) * | 2000-03-08 | 2001-09-21 | Hitachi Ltd | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 |
| US6442703B1 (en) | 1998-08-12 | 2002-08-27 | Nec Corporation | Clock regenerator |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI102578B1 (fi) * | 1996-11-27 | 1998-12-31 | Nokia Telecommunications Oy | Menetelmä taajuuseron mittaamiseksi ja vastaanotin |
| WO1998057470A1 (fr) * | 1997-06-13 | 1998-12-17 | Kabushiki Kaisha Kenwood | Circuit de regeneration du signal d'horloge |
| US6513127B1 (en) * | 1999-09-24 | 2003-01-28 | Cypress Semiconductor Corp. | Frequency difference detector with programmable channel selection |
| JP2002208858A (ja) * | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザと周波数生成方法 |
| DE10108110A1 (de) * | 2001-02-21 | 2002-08-29 | Philips Corp Intellectual Pty | Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals |
| JP2003319288A (ja) * | 2002-04-22 | 2003-11-07 | Sharp Corp | 音声復調回路 |
| US7233584B2 (en) * | 2003-03-12 | 2007-06-19 | The United States Of America As Represent By The Secertary Of The Navy | Group TDMA frame allocation method and apparatus |
| FI20065571A0 (fi) * | 2006-09-19 | 2006-09-19 | Nokia Corp | Signaalinmuodostus multipleksauksella |
| US7642861B2 (en) * | 2007-09-27 | 2010-01-05 | Infineon Technologies | Locked loop system |
| US9595987B2 (en) * | 2013-06-12 | 2017-03-14 | Pc-Tel, Inc. | Wide tuning range receiver |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4280104A (en) * | 1979-08-10 | 1981-07-21 | Matsushita Electric Corporation Of America | Phase locked loop system with improved acquisition |
| US4365349A (en) * | 1980-02-01 | 1982-12-21 | Nippon Gakki Seizo Kabushiki Kaisha | Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator |
| DE3335024A1 (de) * | 1983-09-28 | 1985-04-11 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen empfaenger mit zwei phasenregelkreisen |
| CA2071421C (en) * | 1991-06-19 | 2000-08-08 | Yoshiaki Kumagai | Automatic frequency control circuit |
| US5150078A (en) * | 1991-11-29 | 1992-09-22 | Hughes Aircraft Company | Low noise fine frequency step synthesizer |
| JPH05152989A (ja) * | 1991-12-02 | 1993-06-18 | Sony Corp | スーパーヘテロダイン受信機 |
| JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
-
1995
- 1995-09-21 JP JP7267926A patent/JPH0993090A/ja active Pending
-
1996
- 1996-08-16 US US08/698,800 patent/US6006078A/en not_active Expired - Fee Related
- 1996-09-04 DE DE19635891A patent/DE19635891C2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442703B1 (en) | 1998-08-12 | 2002-08-27 | Nec Corporation | Clock regenerator |
| JP2000174621A (ja) * | 1998-11-27 | 2000-06-23 | Asulab Sa | 時計の時間基準による高周波信号発生器 |
| JP2001257567A (ja) * | 2000-03-08 | 2001-09-21 | Hitachi Ltd | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19635891A1 (de) | 1997-03-27 |
| US6006078A (en) | 1999-12-21 |
| DE19635891C2 (de) | 2001-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0545342B1 (en) | Method of calibrating a superheterodyne receiver | |
| JPH0993090A (ja) | 受信機 | |
| EP0768756B1 (en) | Receiver and frequency synthesizer-tuner for the same | |
| US4271530A (en) | Receiver having a frequency synthesizing circuit | |
| US6795695B1 (en) | Receiver having narrow bandwidth phase-locked loop demodulator | |
| GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH09121158A (ja) | 周波数シンセサイザチューナ | |
| JP2001024482A (ja) | 受信機 | |
| JP3052614B2 (ja) | Ｐｌｌ選局装置 | |
| JPH0619218Y2 (ja) | 受信機 | |
| JP3677980B2 (ja) | 受信装置 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JP3511354B2 (ja) | Ｐｌｌフィードフォワード回路 | |
| JPS6019857B2 (ja) | 受信機 | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| JPH0722846A (ja) | 周波数変換器 | |
| JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JP3306002B2 (ja) | テレビ信号の選局装置 | |
| EP1555756B1 (en) | Radio receiver having adaptive frequency regulator | |
| KR0180951B1 (ko) | 오토 파인 튜닝을 수행하는 방법 | |
| JPH07162272A (ja) | 自動周波数制御回路 | |
| JPH01101723A (ja) | 受信方式 |