JPH0993090A - 受信機 - Google Patents

受信機

Info

Publication number
JPH0993090A
JPH0993090A JP7267926A JP26792695A JPH0993090A JP H0993090 A JPH0993090 A JP H0993090A JP 7267926 A JP7267926 A JP 7267926A JP 26792695 A JP26792695 A JP 26792695A JP H0993090 A JPH0993090 A JP H0993090A
Authority
JP
Japan
Prior art keywords
frequency
vco
tuning
output
control loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267926A
Other languages
English (en)
Inventor
Yuji Yamamoto
雄治 山本
Toshito Ichikawa
俊人 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP7267926A priority Critical patent/JPH0993090A/ja
Priority to US08/698,800 priority patent/US6006078A/en
Priority to DE19635891A priority patent/DE19635891C2/de
Publication of JPH0993090A publication Critical patent/JPH0993090A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • H03J7/04Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】 【目的】 選局時間を短縮し、受信周波数の切換えに伴
う聴感上の違和感の無い受信機を提供することを目的と
する。 【構成】 VCOを含み、複数の周波数に同調可能であ
り、受信された信号より変調信号を復調し復調出力を出
力する受信部と、与えられた選局周波数に関する情報に
基づき、VCOの発振周波数を制御する同調制御部とを
有し、同調制御部には、選局周波数に関する情報を保持
する保持部と、基準信号と選局周波数に関する情報に基
づきVCO出力を分周した比較信号との位相差に基づく
VCOの制御を成す第1の周波数制御ループと、VCO
出力と選局周波数との周波数差に基づくVCOの制御を
成す第2の周波数制御ループと、第1の周波数制御ルー
プによるVCOの制御と第2の周波数制御ループによる
VCOの制御とを適宜選択し、VCOの出力周波数を選
局周波数に収束させ、これを維持する制御部とを備えた
受信機。

Description

【発明の詳細な説明】
【0001】
【0001】
【0002】
【産業上の利用分野】本発明は、所望の受信周波数に受
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
【0003】
【0002】
【0004】
【従来の技術】FM、AM等の受信機は、大別して、受
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、PLL(Phase Loc
ked Loop)を用いたものが知られている。
【0005】
【0003】PLLは、図6に示すように、基準信号f
rとプログラマブルデバイダ104の出力fvとが入力
され、両入力の位相差を検出し誤差パルスEoを出力す
る位相比較器101と、位相比較器101より出力され
た誤差パルスEoを平滑化するローパスフィルタ(LP
F)102と、LPF102の出力VDにて発振周波数
が決定される電圧制御発振器(以下、VCOと称する)
103と、VCO103の出力信号foを分周し、分周
された出力fvを出力するプログラマブルデバイダ10
4とから成るループで構成され、位相比較器101から
の誤差パルスにてVCOの発振周波数foを制御するこ
とで、設定すべきVCOの発振周波数に収束させ、これ
を維持するものである。
【0006】
【0004】プログラマブルデバイダ104による分周
値Miは、設定すべきVCO出力周波数に応じて図示し
ない制御部からのプログラム入力にて適宜変更され、分
周値Miの変更にて複数の周波数の設定が可能となる。
【0007】また、PLLでは、VCOの出力信号fo
の周波数は、原理的に基準信号frの周波数の整数倍に
収束する。即ち、受信機の同調精度は、基準信号frに
より決定されることになる。
【0008】
【0005】
【0009】
【発明が解決しようとする課題】PLLを用いた周波数
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間(ロックアップタイム)が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したPLLのループ定数を設定するとループ
の系が安定せず実用に適さない。
【0010】したがって、従来のPLLを用いた周波数
シンセサイザのループ定数の設定は、前述の各々の条件
を実用に耐え得る範囲で満たすように設定していたの
で、ロックアップタイムを著しく短縮することが困難で
あり、受信周波数を切換える際には、ミュート処理によ
り復調出力を減衰させていた。
【0011】
【0006】以上の点に鑑み、本発明は、選局時間を短
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
【0012】
【0007】
【0013】
【課題を解決するための手段】請求項1記載の発明は、
VCOを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、V
COの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきVCO
出力を分周した比較信号との位相差に基づくVCOの制
御を成す第1の周波数制御ループと、VCO出力と選局
周波数との周波数差に基づくVCOの制御を成す第2の
周波数制御ループと、第1の周波数制御ループによるV
COの制御と第2の周波数制御ループによるVCOの制
御とを適宜選択し、VCOの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
【0014】
【0008】また請求項2記載の発明は、請求項1記載
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第2の周波
数制御ループによるVCOの制御から、第1の周波数制
御ループによるVCOの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
【0015】
【0009】また請求項3記載の発明は、請求項1記載
の受信機において、第2の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたVCOの発振周波数と、選局周波数との
周波数差を再度検出するときに、VCOの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
VCOの発振周波数を計測しないことを特徴とする。
【0016】
【0010】
【0017】
【作用】本発明は以上のように構成したので、請求項1
記載の発明によれば、第1の周波数制御ループと第2の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
【0018】
【0011】また請求項2記載の発明によれば、請求項
1記載の受信機において、第2の周波数制御ループによ
るVCOの制御から、第1の周波数制御ループによるV
COの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第1、第2の周波数制御ループを統合的に制御で
きる。
【0019】
【0012】また請求項3記載の発明によれば、請求項
1記載の受信機において、第2の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたVCOの発振周波数と、選局周波数
との差を再度検出するときに、VCOの発振周波数が周
波数差に応じた発振周波数に安定するまでは、VCOの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
【0020】
【0013】
【0021】
【実施例】つぎに本発明の好適な実施例を図1乃至図5
に基づいて以下に説明する。
【0022】図1は本発明における受信機の主要部分を
示すブロック図である。
【0023】受信機1は、受信部2と、同調制御部3と
から構成される。
【0024】
【0014】受信部2は、VCO4を含み、同調制御部
3の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
【0025】
【0015】同調制御部3は、設定すべき周波数に受信
部2の同調周波数を設定する制御を成すものであり、図
示しないCPU等から与えられた選局周波数情報、即
ち、選局に伴うVCO4の発振周波数に関する情報を保
持する保持部5と、基準信号と、VCO4の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部6にて検出し、検出された位相差に基づくVCO4
の制御を成す第1の周波数制御ループ(位相比較ルー
プ)と、VCO4の出力と選局周波数情報との周波数差
を周波数差検出部7にて検出し、検出された周波数差に
基づくVCO4の制御を成す第2の周波数制御ループ
(周波数比較ループ)と、第1の周波数制御ループによ
るVCO4の制御と第2の周波数制御ループによるVC
O4の制御とを適宜選択し、VCO4の出力周波数を選
局周波数に収束させ、維持する制御部8とから構成され
る。
【0026】
【0016】具体的には、先ず、選局周波数の指定、使
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないCPUより、新た
なVCOの発振周波数を指示する分周値データが同調制
御部3に入力される。入力された分周値データは保持部
5にて保持される。
【0027】
【0017】次に、制御部8は、周波数差検出部7を制
御し、現在のVCOの発振周波数と保持された分周値デ
ータとから、現在のVCOの発振周波数と目標とするV
COの発振周波数との差分を求め、求めた差分に基づき
VCO4の発振周波数を制御する。即ち、第2の周波数
制御ループによりVCO4の発振周波数が変更される。
【0028】
【0018】第2の周波数制御ループにより、設定すべ
きVCOの発振周波数の近傍にVCO4の発振周波数が
変更されると、制御部8は、位相差検出部6を含む従来
のPLLで構成された第1の周波数制御ループを選択
し、VCO4の発振周波数の微調整を行う。
【0029】
【0019】換言すると、第2の周波数制御ループにて
高速に目標周波数近傍にVCO4の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第1の周波数制御ループでVCO4の発振周波数の微調
整を行うことで同調能力が確保される。
【0030】
【0020】図2に図1の同調制御部3の詳細を示す。
同調制御部3は、マスタークロック発生部11と、第1
の周波数制御ループを構成するための位相比較器13、
ループ選択部14、プログラムデバイダ15と、第2の
周波数制御ループを構成するためのVCOカウンタ1
6、周波数差検出器17、デジタルチャージポンプ1
8、D/Aコンバータ19と、入力される選局周波数、
即ち、分周値データMiを保持する保持手段としての保
持部5と、第1の周波数制御ループの位相比較の基準信
号frを生成するためのリファレンスデバイダ12と、
カウンタなどを含み各部の動作を制御する同期制御部2
0と、周波数差検出器17にて求めた周波数差が所定値
以内かを判定するロック検出器21とから構成される。
【0031】また、デジタルチャージポンプ18は、ラ
ッチ回路22と、加算または減算を行う加減算器23よ
り構成される。
【0032】
【0021】次に、現在設定されているVCO4の発振
周波数fvco´を、CPUより指示のあった発振周波
数fvcoへ変更する場合を例にとり、図3のタイムチ
ャートを参照しつつ、本発明の同調制御部3の動作を説
明する。
【0033】
【0022】先ず、VCO4の発振周波数をfvcoに
変更するために、発振周波数fvcoに対応する分周値
データMiがCPUより同調制御部3に入力される。
【0034】入力された分周値データMiは、シフトレ
ジスタなどで構成された保持部5に保持される。他方、
CPUからは、図3(a)に示すような、データ送出終
了を示す終了識別データ(データEND)が同期制御部
20に対して出力される。同期制御部20は、終了識別
データをうけ、各部の制御を統合的に行う。即ち、終了
識別データが同期制御部20の動作の基準となる。
【0035】
【0023】終了識別データをうけた同期制御部20
は、図3(b)に示すように、マスタークロックに同期
した所定期間のカウントパルスをVCOカウンタ16に
出力する。所定期間は、同期制御部20内のカウンタの
カウント値にて判定される。
【0036】
【0024】また、カウントパルスの出力と同期して、
図3(h)に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部14と、位相比較器
13の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ12、プログラムデバイ
ダ15の分周動作を制御する。
【0037】ここでは、位相比較に基づく第1の周波数
制御ループに代わり、周波数差に基づく第2の周波数制
御ループが選択されると共に、リファレンスデバイダ1
2、プログラムデバイダ15の分周動作が停止され、位
相比較器13の出力がハイインピーダンス状態となる。
【0038】
【0025】VCOカウンタ16は、カウントパルスが
入力されている間(カウントパルスが高レベルの間)は
入力されるVCOの発振周波数fvco´をカウント
し、カウントNi値を出力する。
【0039】
【0026】同期制御部20は、図3(c)に示す同期
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部20にて管
理されている。
【0040】同期信号を受けた周波数差検出器17は、
VCOカウンタの出力Niと保持部5に保持している分
周値Miとの差分を求め、図3(d)に示すように周波
数差の演算結果Mi−Niを出力する。具体的には、カ
ウントパルスの出力期間を基準信号frの1周期(1/
fr)とすると、カウント値Niは、Ni=fvco´
/frで表され、他方、保持している分周値データMi
は、Mi=fvco/frで表される。
【0041】したがって、Mi−Ni=(fvco−f
vco´)/frとなり、現在のVCOの発振周波数f
vco´と、目標周波数fvcoとの差分が得られる。
【0042】演算結果は、fvco´とfvcoとの相
対関係であり、正負の値をとり得るので、当然、出力さ
れるデータMi−Niには、正負の識別を示すデータも
付与される。
【0043】
【0027】周波数差検出器17にて演算された周波数
差Mi−Niはデジタルチャージポンプ18に入力され
る。デジタルチャージポンプ18は、加減算器23とラ
ッチ回路22とから構成され、ラッチ回路22に保持し
ている現在のVCO出力(fvco´)に対応するデジ
タルデータと、入力される周波数差データMi−Niと
が同期制御部20の制御の基で、加減算器23にて加減
算される。
【0044】前述のように、演算結果は正負の識別が可
能であるので、この識別データにより、加算、減算のい
ずれの演算を行うかが指定される。図3(d)を例にと
ると、周波数差が正であり加算演算が行なわれる。
【0045】加減算器23にて加算もしくは減算された
演算結果は、図3(e)に示すように、再びラッチ回路
22に保持され、保持データの変更が完了する。
【0046】
【0028】ラッチ回路22に保持されている保持デー
タは、D/Aコンバータ19にてVCO4を実際に駆動
するためのアナログ電圧値TVに変換される。
【0047】したがって、図3(e)に示すように保持
データの変更に伴い、VCO4の発振周波数が図3
(f)に示すようにラッチ回路22の出力に追従するよ
うに変更される。
【0048】
【0029】VCO4は、従来と同じくバリキャップ、
コンデンサ、コイルなどで共振回路を構成している。こ
のため、D/Aコンバータ19の出力電圧の変更の際
に、瞬時にVCO出力周波数を追従させることができ
ず、図3(f)に示す時定数が生じる。このため、VC
O4の出力周波数が安定しないうちに次回のVCO発振
周波数のカウント動作を起動させると、結果としてVC
Oカウンタにて検出された周波数の信頼性が無くなるこ
とになる。
【0049】したがって、同期制御部20は、VCO4
の発振周波数が安定するまでの間は次回のVCO発振周
波数のカウント処理を起動させないように同期制御部2
0内部のカウンタにてウエイトタイムWtが経過するの
を検出する。
【0050】
【0030】他方、周波数検出器17にて検出された周
波数差Mi−Niはロック検出器21にも入力される。
【0051】ロック検出器21はカウンタなどで構成さ
れ、周波数差検出に同期して、入力される周波数差Mi
−Niが図3(d)に示す所定値(ロックレンジ)以内
かを判断し、図3(g)で示すように、ロック検出器2
1の出力形態をロック、アンロックに応じて低レベル、
又は高レベルに変更する。
【0052】即ち、ロック検出器21は、第2の周波数
差制御ループによるVCO4の発振周波数の制御によ
り、目標とする周波数fvco近傍にVCO4の発振周
波数が到達したか否かを検出するために設けられてい
る。
【0053】
【0031】前述のウエイトタイムWtの経過後、同期
制御部20は、図3(b)に示すように、再度カウント
パルスをVCOカウンタ16に対して出力する。
【0054】この時、VCO4の発振周波数は周波数差
Mi−Niに基づき再設定されており、目標とする周波
数fvcoの近傍に達している。よって、前回と同様な
処理によって周波数差検出器17にて演算される周波数
差は、ほぼ零の値を示し、図3(d)に示すように、今
回の周波数差検出に基づき周波数差検出出力が変更され
る。
【0055】
【0032】今回演算された周波数差はロックレンジ以
内であり、ロック検出器21は、図3(g)に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部20に出力する。
【0056】
【0033】同期制御部20は、ロック信号が入力され
ることにより、第2の周波数制御ループによるVCOの
発振周波数の制御によって目標とする周波数fvco近
傍にVCO4の発振周波数が到達したことを検出する。
【0057】
【0034】同期制御部20はロック信号の検出に伴
い、図3(h)に示すようにリセット信号の出力形態を
再度変更する。
【0058】低レベルのリセット信号が入力されると、
同期制御部20は、周波数比較に基づく第2の周波数制
御ループに代わり、位相比較に基づく第1の周波数制御
ループが選択されるようにループ制御部14、位相比較
器13を設定し、さらに、リファレンスデバイダ12、
プログラムデバイダ15の分周動作を同時に開始するよ
うに制御する。
【0059】
【0035】ここで、両デバイダの分周動作を同時に開
始することにつき説明する。
【0060】位相差検出による第1の周波数制御ループ
は、位相差を基準とするものであり、位相比較器13に
て、入力される基準信号frと比較信号V1の両信号の
位相差が検出される。よって、入力される両信号の周波
数が等しくても、位相が異なる場合には誤差パルスが位
相比較器13より検出される。
【0061】一方、周波数差検出による第2の周波数制
御ループは、周波数差を基準とする制御を成すものであ
り、第2の周波数制御ループから動作原理の異なる第1
の周波数制御ループへ不用意に切換えると、入力される
両信号の周波数が等しいにもかかわらず、位相誤差パル
スが位相比較器13より出力されることになる。
【0062】したがって、制御ループの変更の際に分周
動作を同時に開始するように制御することで、図3
(i)に示すように、位相比較器13に入力される基準
信号frと比較信号V1との位相合わせを行い、不必要
な誤差パルスの出力を抑制する。
【0063】
【0036】以上が、選局周波数変更時の基本動作であ
る。
【0064】次に、図4を参照しつつ、位相比較に基づ
く第1の周波数制御ループが周波数差に基づく第2の周
波数制御ループに代わり選択された後の、VCO4の出
力周波数の微調整について説明する。
【0065】図中(a´)、(b´)、(c´)、(e
´)は、図3の(d)、(e)、(g)、(h)に対応
するので、詳細な説明は省略する。
【0066】
【0037】ロック検出により周波数制御ループが第1
の周波数制御ループに切換えられると、図4(d´)に
示すように、VCO4の出力周波数の微調整が位相比較
器13より出力される誤差パルスに基づき成され、VC
O出力は、CPUより入力された分周値Miに対応する
目標VCO値、即ち、fvcoに収束する。
【0067】換言すれば、第2の周波数制御ループが持
つ量子化誤差を、第1の周波数制御ループが補正すると
いえる。
【0068】
【0038】以下この点につき説明する。
【0069】原理的には、周波数差に基づく第2の制御
ループのみで目標VCO値fvcoに収束するようにす
ることもできる。しかし、従来のPLL受信機では、位
相比較器13に入力される基準信号frは数十KHz程
度であり、従来程度の同調精度を20MHz近い受信帯
域にて保証しようとすると、D/Aコンバータの分解能
を非常に高く設定する必要があり、実用上適していな
い。
【0070】したがって、本発明のように制御ループを
適宜切換え、周波数差に基づく第2の周波数制御ループ
にて高速に目標周波数fvco近傍にVCOの発振周波
数を変更する粗調整を行うことでロックアップタイムを
短縮し、位相比較に基づく第1の周波数制御ループでV
COの発振周波数を微調整することで高い同調能力を確
保するほうが望ましいのである。
【0071】
【0039】次に、図5を参照しつつ、ループ選択部1
4の具体的な構成について説明する。ループ選択部14
はローパスフィルタ(LPF)として動作可能な第1の
アンプ(1st AMP)25と、第2のアンプ(2n
d AMP)26とから構成される。
【0072】第1のアンプ25は、従来と同様のアクテ
ィブフィルタに入出力を短絡可能とするスイッチ27が
追加されており、スイッチ27は同期制御部20からの
リセット信号にて開閉が制御される。
【0073】また、第2のアンプ26の両入力には、そ
れぞれ、第1のアンプ25の出力、D/Aコンバータ1
9の出力が接続されている。
【0074】
【0040】同期制御部20より出力されるリセット信
号が、図3(h)に示すように高レベルとなっている場
合、即ち、第1の周波数制御ループに代えて第2の周波
数制御ループが選択されている時には、スイッチ27は
閉となり、第1のアンプ25の入出力が短絡される。さ
らに、位相比較器13の出力はハイインピーダンスにな
るように設定される。
【0075】よって、第2のアンプ26はバッファアン
プとして動作し、D/Aコンバータ19の出力電圧が第
2のアンプ26を経て制御電圧TVとしてVCO4に入
力され、第2の周波数制御ループによるVCO4の発振
周波数の制御が成される。
【0076】
【0041】同期制御部20より出力されるリセット信
号が、図3(h)に示すように低レベルとなっている場
合、即ち、第2の周波数制御ループに代えて第1の周波
数制御ループが選択されている時には、スイッチ27は
開となり、第1のアンプ25は従来のローパスフィルタ
として動作する。さらに、位相比較器13からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。
【0077】よって、ローパスフィルタとして動作する
第1のアンプ25によって、平滑化された制御電圧TV
が第2のアンプ26を経てVCO4に入力され、第1の
周波数制御ループによるVCO4の発振周波数の制御が
成される。
【0078】
【0042】
【0079】
【発明の効果】請求項1記載の発明によれば、VCOを
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づき、VCOの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
VCO出力を分周した比較信号との位相差に基づくVC
Oの制御を成す第1の周波数制御ループと、VCO出力
と選局周波数との周波数差に基づくVCOの制御を成す
第2の周波数制御ループと、第1の周波数制御ループに
よるVCOの制御と第2の周波数制御ループによるVC
Oの制御とを適宜選択し、VCOの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
【0080】
【0043】かかる受信機は、例えば、ヨーロッパなど
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
【0081】
【0044】また、VCOを共通化できるので、複数の
VCOを受信機内に持つ場合に生じるビート障害がな
い。
【0082】
【0045】また、請求項2記載の発明によれば、請求
項1記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第2の周波数制御ループによるVCOの制御から第1の
周波数制御ループによるVCOの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第2の周波数制御ループから、位相差に基づく制御を基
本原理とする第1の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
【0083】
【0046】さらに、請求項3記載の発明によれば、請
求項1記載の受信機において、第2の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたVCOの発振周波数と、選局周
波数との差を再度検出するときに、VCOの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、VCOの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。
【図面の簡単な説明】
【図1】本発明における受信機の主要部分を示すブロッ
ク図である。
【図2】本発明における受信機の同調制御部の詳細図で
ある。
【図3】本発明における受信機が選局周波数を変更する
場合の同調制御部の動作を示すタイムチャートである。
【図4】本発明における受信機において、第2の周波数
制御ループから第1の周波数制御ループへ切換え選択が
なされた場合に、VCOの出力周波数が微調整される様
子を示した図である。
【図5】本発明における受信機のループ選択部の具体的
な構成を示す図である。
【図6】従来のPLL周波数シンセサイザループを示す
ブロック図である。
【符号の説明】
1・・・・・受信機 2・・・・・受信部 3・・・・・同調制御部 4・・・・・VCO 5・・・・・保持部 6・・・・・位相差検出部 7・・・・・周波数差検出部 8・・・・・制御部 11・・・・マスタークロック発生部 12・・・・リファレンスデバイダ 13・・・・位相比較器 14・・・・ループ選択部 15・・・・プログラムデバイダ 16・・・・VCOカウンタ 17・・・・周波数差検出器 18・・・・デジタルチャージポンプ 19・・・・D/Aコンバータ 20・・・・同期制御部 21・・・・ロック検出器 22・・・・ラッチ回路 23・・・・加減算器 25・・・・第1のアンプ 26・・・・第2のアンプ 27・・・・スイッチ
【手続補正書】
【提出日】平成8年10月31日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所望の受信周波数に受
信部を同調させる同調制御部を有する受信機に関し、特
に、同調すべき周波数を変更する際の選局時間を短縮す
る受信機に関する。
【0002】
【従来の技術】FM、AM等の受信機は、大別して、受
信部および同調制御部より構成される。受信部は、同調
制御部の制御により、同調周波数が可変可能となってお
り、希望する放送局の周波数に同調し、受信された信号
より変調信号を復調し出力する。また、同調制御部は、
選局すべき周波数に受信部の同調周波数を設定する制御
を成すものであり、従来、PLL(Phase Loc
ked Loop)を用いたものが知られている。
【0003】PLLは、図6に示すように、基準信号f
rとプログラマブルデバイダ104の出力fvとが入力
され、両入力の位相差を検出し誤差パルスEoを出力す
る位相比較器101と、位相比較器101より出力され
た誤差パルスEoを平滑化するローパスフィルタ(LP
F)102と、LPF102の出力VDにて発振周波数
が決定される電圧制御発振器(以下、VCOと称する)
103と、VCO103の出力信号foを分周し、分周
された出力fvを出力するプログラマブルデバイダ10
4とから成るループで構成され、位相比較器101から
の誤差パルスにてVCOの発振周波数foを制御するこ
とで、設定すべきVCOの発振周波数に収束させ、これ
を維持するものである。
【0004】プログラマブルデバイダ104による分周
値Miは、設定すべきVCO出力周波数に応じて図示し
ない制御部からのブログラム入力にて適宜変更され、分
周値Miの変更にて複数の周波数の設定が可能となる。
また、PLLでは、VCOの出力信号foの周波数は、
原理的に基準信号frの周波数の整数倍に収束する。即
ち、受信機の同調精度は、基準信号frにより決定され
ることになる。
【0005】
【発明が解決しようとする課題】PLLを用いた周波数
シンセサイザでは、ループの系が安定すること、ロック
するまでの時間(ロックアップタイム)が小さいこと、
ロック時の系の雑音が少ないことといった相反する条件
を満足することが求められるため、ロックアップタイム
のみを重視したPLLのループ定数を設定するとループ
の系が安定せず実用に適さない。したがって、従来のP
LLを用いた周波数シンセサイザのループ定数の設定
は、前述の各々の条件を実用に耐え得る範囲で満たすよ
うに設定していたので、ロックアップタイムを著しく短
縮することが困難であり、受信周波数を切換える際に
は、ミュート処理により復調出力を減衰させていた。
【0006】以上の点に鑑み、本発明は、選局時間を短
縮し、受信周波数の切換えに伴う聴感上の違和感の無い
受信機を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の発明は、
VCOを含み、複数の周波数に同調可能であり、受信さ
れた信号より変調信号を復調し復調出力を出力する受信
部と、与えられた選局周波数に関する情報に基づき、V
COの発振周波数を制御する同調制御部とを有し、同調
制御部は、選局周波数に関する情報を保持する保持部
と、基準信号と選局周波数に関する情報に基づきVCO
出力を分周した比較信号との位相差に基づくVCOの制
御を成す第1の周波数制御ループと、VCO出力と選局
周波数との周波数差に基づくVCOの制御を成す第2の
周波数制御ループと、第1の周波数制御ループによるV
COの制御と第2の周波数制御ループによるVCOの制
御とを適宜選択し、VCOの出力周波数を選局周波数に
収束させ、これを維持する制御部と、を備えたことを特
徴とする。
【0008】また請求項2記載の発明は、請求項1記載
の受信機において、基準信号は、マスタークロックを分
周する分周手段により生成され、制御部は、第2の周波
数制御ループによるVCOの制御から、第1の周波数制
御ループによるVCOの制御に切換える際には、基準信
号と比較信号とを生成する分周動作を同時に開始するこ
とを特徴とする。
【0009】また請求項3記載の発明は、請求項1記載
の受信機において、第2の周波数制御ループが選択さ
れ、検出された周波数差に応じて出力される制御電圧に
より変更されたVCOの発振周波数と、選局周波数との
周波数差を再度検出するときに、VCOの発振周波数が
周波数差に応じた発振周波数に安定するまでの期間は、
VCOの発振周波数を計測しないことを特徴とする。
【0010】
【作用】本発明は以上のように構成したので、請求項1
記載の発明によれば、第1の周波数制御ループと第2の
周波数制御ループとを適宜選択することにより、ロック
アップタイムの向上と、高い同調精度とが得られる。
【0011】また請求項2記載の発明によれば、請求項
1記載の受信機において、第2の周波数制御ループによ
るVCOの制御から、第1の周波数制御ループによるV
COの制御に切換える際には、基準信号と比較信号とを
生成する分周動作を同時に開始することで、制御原理の
異なる第1、第2の周波数制御ループを統合的に制御で
きる。
【0012】また請求項3記載の発明によれば、請求項
1記載の受信機において、第2の周波数制御ループが選
択され、検出された周波数差に応じて出力される制御電
圧により変更されたVCOの発振周波数と、選局周波数
との差を再度検出するときに、VCOの発振周波数が周
波数差に応じた発振周波数に安定するまでは、VCOの
発振周波数を計測しないようにすることで、得られる周
波数差の信頼性を向上できる。
【0013】
【実施例】つぎに本発明の好適な実施例を図1乃至図5
に基づいて以下に説明する。図1は本発明における受信
機の主要部分を示すブロック図である。受信機1は、受
信部2と、同調制御部3とから構成される。
【0014】受信部2は、VCO4を含み、同調制御部
3の制御により同調周波数が可変可能となっており、希
望する放送局の周波数に同調し、受信された信号より変
調信号を復調し、復調出力を出力する。
【0015】同調制御部3は、設定すべき周波数に受信
部2の同調周波数を設定する制御を成すものであり、図
示しないCPU等から与えられた選局周波数情報、即
ち、選局に伴うVCO4の発振周波数に関する情報を保
持する保持部5と、基準信号と、VCO4の出力を選局
周波数情報に基づき分周した信号との位相差を位相差検
出部6にて検出し、検出された位相差に基づくVCO4
の制御を成す第1の周波数制御ループ(位相比較ルー
プ)と、VCO4の出力と選局周波数情報との周波数差
を周波数差検出部7にて検出し、検出された周波数差に
基づくVCO4の制御を成す第2の周波数制御ループ
(周波数比較ループ)と、第1の周波数制御ループによ
るVCO4の制御と第2の周波数制御ループによるVC
O4の制御とを適宜選択し、VCO4の出力周波数を選
局周波数に収束させ、維持する制御部8とから構成され
る。
【0016】具体的には、先ず、選局周波数の指定、使
用者から入力される入力情報、表示処理等の機器全般の
動作に関する処理等を行う図示しないCPUより、新た
なVCOの発振周波数を指示する分周値データが同調制
御部3に入力される。入力された分周値データは保持部
5にて保持される。
【0017】次に、制御部8は、周波数差検出部7を制
御し、現在のVCOの発振周波数と保持された分周値デ
ータとから、現在のVCOの発振周波数と目標とするV
COの発振周波数との差分を求め、求めた差分に基づき
VCO4の発振周波数を制御する。即ち、第2の周波数
制御ループによりVCO4の発振周波数が変更される。
【0018】第2の周波数制御ループにより、設定すべ
きVCOの発振周波数の近傍にVCO4の発振周波数が
変更されると、制御部8は、位相差検出部6を含む従来
のPLLで構成された第1の周波数制御ループを選択
し、VCO4の発振周波数の微調整を行う。
【0019】換言すると、第2の周波数制御ループにて
高速に目標周波数近傍にVCO4の発振周波数を変更す
る粗調整を行うことでロックアップタイムが短縮され、
第1の周波数制御ループでVCO4の発振周波数の微調
整を行うことで同調能力が確保される。
【0020】図2に図1の同調制御部3の詳細を示す。
同調制御部3は、マスタークロック発生部11と、第1
の周波数制御ループを構成するための位相比較器13、
ループ選択部14、プログラムデバイダ15と、第2の
周波数制御ループを構成するためのVCOカウンタ1
6、周波数差検出器17、デジタルチャージポンプ1
8、D/Aコンバータ19と、入力される選局周波数、
即ち、分周値データMiを保持する保持手段としての保
持部5と、第1の周波数制御ループの位相比較の基準信
号frを生成するためのリファレンスデバイダ12と、
カウンタなどを含み各部の動作を制御する同期制御部2
0と、周波数差検出器17にて求めた周波数差が所定値
以内かを判定するロック検出器21とから構成される。
また、デジタルチャージポンプ18は、ラッチ回路22
と、加算または減算を行う加減算器23より構成され
る。
【0021】次に、現在設定されているVCO4の発振
周波数fvco´を、CPUより指示のあった発振周波
数fvcoへ変更する場合を例にとり、図3のタイムチ
ャートを参照しつつ、本発明の同調制御部3の動作を説
明する。
【0022】先ず、VCO4の発振周波数をfvcoに
変更するために、発振周波数fvcoに対応する分周値
データMiがCPUより同調制御部3に入力される。入
力された分周値データMiは、シフトレジスタなどで構
成された保持部5に保持される。他方、CPUからは、
図3(a)に示すような、データ送出終了を示す終了識
別データ(データEND)が同期制御部20に対して出
力される。同期制御部20は、終了識別データをうけ、
各部の制御を統合的に行う。即ち、終了識別データが同
期制御部20の動作の基準となる。
【0023】終了識別データをうけた同期制御部20
は、図3(b)に示すように、マスタークロックに同期
した所定期間のカウントパルスをVCOカウンタ16に
出力する。所定期間は、同期制御部20内のカウンタの
カウント値にて判定される。
【0024】また、カウントパルスの出力と同期して、
図3(h)に示すようにリセット信号の出力形態を変更
する。リセット信号はループ選択部14と、位相比較器
13の出力形態と、を制御し、制御ループの選択を成す
と共に、リファレンスデバイダ12、プログラムデバイ
ダ15の分周動作を制御する。ここでは、位相比較に基
づく第1の周波数制御ループに代わり、周波数差に基づ
く第2の周波数制御ループが選択されると共に、リファ
レンスデバイダ12、プログラムデバイダ15の分周動
作が停止され、位相比較器13の出力がハイインピーダ
ンス状態となる。
【0025】VCOカウンタ16は、カウントパルスが
入力されている間(カウントパルスが高レベルの間)は
入力されるVCOの発振周波数fvco´をカウント
し、カウントNi値を出力する。
【0026】同期制御部20は、図3(c)に示す同期
信号をカウント終了後に出力する。同期信号の出力タイ
ミングもカウントパルスと同様に同期制御部20にて管
理されている。同期信号を受けた周波数差検出器17
は、VCOカウンタの出力Niと保持部5に保持してい
る分周値Miとの差分を求め、図3(d)に示すように
周波数差の演算結果Mi−Niを出力する。具体的に
は、カウントパルスの出力期間を基準信号frの1周期
(1/fr)とすると、カウント値Niは、Ni=fv
co´/frで表され、他方、保持している分周値デー
タMiは、Mi=fvco/frで表される。したがっ
て、Mi−Ni=(fvco−fvco´)/frとな
り、現在のVCOの発振周波数fvco´と、目標周波
数fvcoとの差分が得られる。演算結果は、fvco
´とfvcoとの相対関係であり、正負の値をとり得る
ので、当然、出力されるデータMi−Niには、正負の
識別を示すデータも付与される。
【0027】周波数差検出器17にて演算された周波数
差Mi−Niはデジタルチャージポンプ18に入力され
る。デジタルチャージポンプ18は、加減算器23とラ
ッチ回路22とから構成され、ラッチ回路22に保持し
ている現在のVCO出力(fvco´)に対応するデジ
タルデータと、入力される周波数差データMi−Niと
が同期制御部20の制御の基で、加減算器23にて加減
算される。前述のように、演算結果は正負の識別が可能
であるので、この識別データにより、加算、減算のいず
れの演算を行うかが指定される。図3(d)を例にとる
と、周波数差が正であり加算演算が行なわれる。加減算
器23にて加算もしくは減算された演算結果は、図3
(e)に示すように、再びラッチ回路22に保持され、
保持データの変更が完了する。
【0028】ラッチ回路22に保持されている保持デー
タは、D/Aコンバータ19にてVCO4を実際に駆動
するためのアナログ電圧値TVに変換される。したがっ
て、図3(e)に示すように保持データの変更に伴い、
VCO4の発振周波数が図3(f)に示すようにラッチ
回路22の出力に追従するように変更される。
【0029】VCO4は、従来と同じくバリキャップ、
コンデンサ、コイルなどで共振回路を構成している。こ
のため、D/Aコンバータ19の出力電圧の変更の際
に、瞬時にVCO出力周波数を追従させることができ
ず、図3(f)に示す時定数が生じる。このため、VC
O4の出力周波数が安定しないうちに次回のVCO発振
周波数のカウント動作を起動させると、結果としてVC
Oカウンタにて検出された周波数の信頼性が無くなるこ
とになる。したがって、同期制御部20は、VCO4の
発振周波数が安定するまでの間は次回のVCO発振周波
数のカウント処理を起動させないように同期制御部20
内部のカウンタにてウエイトタイムWtが経過するのを
検出する。
【0030】他方、周波数検出器17にて検出された周
波数差Mi−Niはロック検出器21にも入力される。
ロック検出器21はカウンタなどで構成され、周波数差
検出に同期して、入力される周波数差Mi−Niが図3
(d)に示す所定値(ロックレンジ)以内かを判断し、
図3(g)で示すように、ロック検出器21の出力形態
をロック、アンロックに応じて低レベル、又は高レベル
に変更する。即ち、ロック検出器21は、第2の周波数
差制御ループによるVCO4の発振周波数の制御によ
り、目標とする周波数fvco近傍にVCO4の発振周
波数が到達したか否かを検出するために設けられてい
る。
【0031】前述のウエイトタイムWtの経過後、同期
制御部20は、図3(b)に示すように、再度カウント
パルスをVCOカウンタ16に対して出力する。この
時、VCO4の発振周波数は周波数差Mi−Niに基づ
き再設定されており、目標とする周波数fvcoの近傍
に達している。よって、前回と同様な処理によって周波
数差検出器17にて演算される周波数差は、ほぼ零の値
を示し、図3(d)に示すように、今回の周波数差検出
に基づき周波数差検出出力が変更される。
【0032】今回演算された周波数差はロックレンジ以
内であり、ロック検出器21は、図3(g)に示すよう
に出力形態を低レベルに変更し、ロック状態にあること
を同期制御部20に出力する。
【0033】同期制御部20は、ロック信号が入力され
ることにより、第2の周波数制御ループによるVCOの
発振周波数の制御によって目標とする周波数fvco近
傍にVCO4の発振周波数が到達したことを検出する。
【0034】同期制御部20はロック信号の検出に伴
い、図3(h)に示すようにリセット信号の出力形態を
再度変更する。低レベルのリセット信号が入力される
と、同期制御部20は、周波数比較に基づく第2の周波
数制御ループに代わり、位相比較に基づく第1の周波数
制御ループが選択されるようにループ制御部14、位相
比較器13を設定し、さらに、リファレンスデバイダ1
2、プログラムデバイダ15の分周動作を同時に開始す
るように制御する。
【0035】ここで、両デバイダの分周動作を同時に開
始することにつき説明する。位相差検出による第1の周
波数制御ループは、位相差を基準とするものであり、位
相比較器13にて、入力される基準信号frと比較信号
V1の両信号の位相差が検出される。よって、入力され
る両信号の周波数が等しくても、位相が異なる場合には
誤差パルスが位相比較器13より検出される。一方、周
波数差検出による第2の周波数制御ループは、周波数差
を基準とする制御を成すものであり、第2の周波数制御
ループから動作原理の異なる第1の周波数制御ループへ
不用意に切換えると、入力される両信号の周波数が等し
いにもかかわらず、位相誤差パルスが位相比較器13よ
り出力されることになる。したがって、制御ループの変
更の際に分周動作を同時に開始するように制御すること
で、図3(i)に示すように、位相比較器13に入力さ
れる基準信号frと比較信号V1との位相合わせを行
い、不必要な誤差パルスの出力を抑制する。
【0036】以上が、選局周波数変更時の基本動作であ
る。次に、図4を参照しつつ、位相比較に基づく第1の
周波数制御ループが周波数差に基づく第2の周波数制御
ループに代わり選択された後の、VCO4の出力周波数
の微調整について説明する。図中(a´)、(b´)、
(c´)、(e´)は、図3の(d)、(e)、
(g)、(h)に対応するので、詳細な説明は省略す
る。
【0037】ロック検出により周波数制御ループが第1
の周波数制御ループに切換えられると、図4(d´)に
示すように、VCO4の出力周波数の微調整が位相比較
器13より出力される誤差パルスに基づき成され、VC
O出力は、CPUより入力された分周値Miに対応する
目標VCO値、即ち、fvcoに収束する。換言すれ
ば、第2の周波数制御ループが持つ量子化誤差を、第1
の周波数制御ループが補正するといえる。
【0038】以下この点につき説明する。原理的には、
周波数差に基づく第2の制御ループのみで目標VCO値
fvcoに収束するようにすることもできる。しかし、
従来のPLL受信機では、位相比較器13に入力される
基準信号frは数+KHz程度であり、従来程度の同調
精度を20MHz近い受信帯域にて保証しようとする
と、D/Aコンバータの分解能を非常に高く設定する必
要があり、実用上適していない。したがって、本発明の
ように制御ループを適宜切換え、周波数差に基づく第2
の周波数制御ループにて高速に目標周波数fvco近傍
にVCOの発振周波数を変更する粗調整を行うことでロ
ックアップタイムを短縮し、位相比較に基づく第1の周
波数制御ループでVCOの発振周波数を微調整すること
で高い同調能力を確保するほうが望ましいのである。
【0039】次に、図5を参照しつつ、ループ選択部1
4の具体的な構成について説明する。ループ選択部14
はローパスフィルタ(LPF)として動作可能な第1の
アンプ(1st AMP)25と、第2のアンプ(2n
d AMP)26とから構成される。第1のアンプ25
は、従来と同様のアクティブフィルタに入出力を短絡可
能とするスイッチ27が追加されており、スイッチ27
は同期制御部20からのリセット信号にて開閉が制御さ
れる。また、第2のアンプ26の両入力には、それぞ
れ、第1のアンプ25の出力、D/Aコンバータ19の
出力が接続されている。
【0040】同期制御部20より出力されるリセット信
号が、図3(h)に示すように高レベルとなっている場
合、即ち、第1の周波数制御ループに代えて第2の周波
数制御ループが選択されている時には、スイッチ27は
閉となり、第1のアンプ25の入出力が短絡される。さ
らに、位相比較器13の出力はハイインピーダンスにな
るように設定される。よって、第2のアンプ26はバッ
ファアンプとして動作し、D/Aコンバータ19の出力
電圧が第2のアンプ26を経て制御電圧TVとしてVC
O4に入力され、第2の周波数制御ループによるVCO
4の発振周波数の制御が成される。
【0041】同期制御部20より出力されるリセット信
号が、図3(h)に示すように低レベルとなっている場
合、即ち、第2の周波数制御ループに代えて第1の周波
数制御ループが選択されている時には、スイッチ27は
開となり、第1のアンプ25は従来のローパスフィルタ
として動作する。さらに、位相比較器13からは検出さ
れる位相誤差に応じた誤差パルスが出力可能となるよう
に設定される。よって、ローパスフィルタとして動作す
る第1のアンプ25によって、平滑化された制御電圧T
Vが第2のアンプ26を経てVCO4に入力され、第1
の周波数制御ループによるVCO4の発振周波数の制御
が成される。
【0042】
【発明の効果】請求項1記載の発明によれば、VCOを
含み、複数の周波数に同調可能であり、受信された信号
より変調信号を復調し復調出力を出力する受信部と、与
えられた選局周波数に関する情報に基づぎ、VCOの発
振周波数を制御する同調制御部とを有する受信機におい
て、同調制御部は、選局周波数に関する情報を保持する
保持部と、基準信号と選局周波数に関する情報に基づき
VCO出力を分周した比較信号との位相差に基づくVC
Oの制御を成す第1の周波数制御ループと、VCO出力
と選局周波数との周波数差に基づくVCOの制御を成す
第2の周波数制御ループと、第1の周波数制御ループに
よるVCOの制御と第2の周波数制御ループによるVC
Oの制御とを適宜選択し、VCOの出力周波数を選局周
波数に収束させ、これを維持する制御部と、を備えたの
で、ロックアップタイムの向上と、高い同調能力を得る
ことができる。
【0043】かかる受信機は、例えば、ヨーロッパなど
で実用化されている多重放送を使用したラジオデータシ
ステムにおけるネットワークフォローに活用でき、代替
放送局の受信状況のチェックなどの選局処理をミュート
処理を行わずにできるので、聴取者に違和感を与えるこ
との無い高品位な受信機が実現できる。
【0044】また、VCOを共通化できるので、複数の
VCOを受信機内に持つ場合に生じるビート障害がな
い。
【0045】また、請求項2記載の発明によれば、請求
項1記載の受信機において、基準信号は、マスタークロ
ックを分周する分周手段より生成され、同期制御部は、
第2の周波数制御ループによるVCOの制御から第1の
周波数制御ループによるVCOの制御に切換える際に
は、基準信号と比較信号とを生成する分周動作を同時に
開始するので、周波数差に基づく制御を基本原理とする
第2の周波数制御ループから、位相差に基づく制御を基
本原理とする第1の周波数制御ループへと切換えた際
に、基本原理の相違により生じる不必要な誤差パルスの
発生を抑圧できる。
【0046】さらに、請求項3記載の発明によれば、請
求項1記載の受信機において、第2の周波数制御ループ
が選択され、検出された周波数差に応じて出力される制
御電圧により変更されたVCOの発振周波数と、選局周
波数との差を再度検出するときに、VCOの発振周波数
が周波数差に応じた発振周波数に安定するまでの期間
は、VCOの発振周波数を計測しないので、演算される
周波数差の信頼性を向上することができる。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 VCOを含み、複数の周波数に同調可能
    であり、受信された信号より変調信号を復調し復調出力
    を出力する受信部と、 与えられた選局周波数に関する情報に基づき、前記VC
    Oの発振周波数を制御する同調制御部とを有し、 前記同調制御部は、前記選局周波数に関する情報を保持
    する保持部と、基準信号と前記選局周波数に関する情報
    に基づき前記VCO出力を分周した比較信号との位相差
    に基づく前記VCOの制御を成す第1の周波数制御ルー
    プと、前記VCO出力と前記選局周波数との周波数差に
    基づく前記VCOの制御を成す第2の周波数制御ループ
    と、前記第1の周波数制御ループによる前記VCOの制
    御と前記第2の周波数制御ループによる前記VCOの制
    御とを適宜選択し、前記VCOの出力周波数を前記選局
    周波数に収束させ、これを維持する制御部と、を備えた
    ことを特徴とする受信機。
  2. 【請求項2】 請求項1記載の受信機において、 前記基準信号は、マスタークロックを分周する分周手段
    により生成され、 前記制御部は、前記第2の周波数制御ループによる前記
    VCOの制御から、前記第1の周波数制御ループによる
    前記VCOの制御に切換える際には、前記基準信号と前
    記比較信号とを生成する分周動作を同時に開始すること
    を特徴とする受信機。
  3. 【請求項3】 請求項1記載の受信機において、 前記第2の周波数制御ループが選択され、検出された前
    記周波数差に応じて出力される制御電圧により変更され
    た前記VCOの発振周波数と、前記選局周波数との差を
    再度検出するときに、前記VCOの発振周波数が前記周
    波数差に応じた発振周波数に安定するまでの期間は、前
    記VCOの発振周波数を計測しないことを特徴とする受
    信機。
JP7267926A 1995-09-21 1995-09-21 受信機 Pending JPH0993090A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7267926A JPH0993090A (ja) 1995-09-21 1995-09-21 受信機
US08/698,800 US6006078A (en) 1995-09-21 1996-08-16 Receiver with improved lock-up time and high tuning stability
DE19635891A DE19635891C2 (de) 1995-09-21 1996-09-04 Empfänger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267926A JPH0993090A (ja) 1995-09-21 1995-09-21 受信機

Publications (1)

Publication Number Publication Date
JPH0993090A true JPH0993090A (ja) 1997-04-04

Family

ID=17451538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267926A Pending JPH0993090A (ja) 1995-09-21 1995-09-21 受信機

Country Status (3)

Country Link
US (1) US6006078A (ja)
JP (1) JPH0993090A (ja)
DE (1) DE19635891C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174621A (ja) * 1998-11-27 2000-06-23 Asulab Sa 時計の時間基準による高周波信号発生器
JP2001257567A (ja) * 2000-03-08 2001-09-21 Hitachi Ltd 電圧制御発振器およびpll回路および半導体集積回路装置
US6442703B1 (en) 1998-08-12 2002-08-27 Nec Corporation Clock regenerator

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI102578B1 (fi) * 1996-11-27 1998-12-31 Nokia Telecommunications Oy Menetelmä taajuuseron mittaamiseksi ja vastaanotin
WO1998057470A1 (fr) * 1997-06-13 1998-12-17 Kabushiki Kaisha Kenwood Circuit de regeneration du signal d'horloge
US6513127B1 (en) * 1999-09-24 2003-01-28 Cypress Semiconductor Corp. Frequency difference detector with programmable channel selection
JP2002208858A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザと周波数生成方法
DE10108110A1 (de) * 2001-02-21 2002-08-29 Philips Corp Intellectual Pty Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals
JP2003319288A (ja) * 2002-04-22 2003-11-07 Sharp Corp 音声復調回路
US7233584B2 (en) * 2003-03-12 2007-06-19 The United States Of America As Represent By The Secertary Of The Navy Group TDMA frame allocation method and apparatus
FI20065571A0 (fi) * 2006-09-19 2006-09-19 Nokia Corp Signaalinmuodostus multipleksauksella
US7642861B2 (en) * 2007-09-27 2010-01-05 Infineon Technologies Locked loop system
US9595987B2 (en) * 2013-06-12 2017-03-14 Pc-Tel, Inc. Wide tuning range receiver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4280104A (en) * 1979-08-10 1981-07-21 Matsushita Electric Corporation Of America Phase locked loop system with improved acquisition
US4365349A (en) * 1980-02-01 1982-12-21 Nippon Gakki Seizo Kabushiki Kaisha Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator
DE3335024A1 (de) * 1983-09-28 1985-04-11 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung fuer einen empfaenger mit zwei phasenregelkreisen
CA2071421C (en) * 1991-06-19 2000-08-08 Yoshiaki Kumagai Automatic frequency control circuit
US5150078A (en) * 1991-11-29 1992-09-22 Hughes Aircraft Company Low noise fine frequency step synthesizer
JPH05152989A (ja) * 1991-12-02 1993-06-18 Sony Corp スーパーヘテロダイン受信機
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Pll周波数シンセサイザ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442703B1 (en) 1998-08-12 2002-08-27 Nec Corporation Clock regenerator
JP2000174621A (ja) * 1998-11-27 2000-06-23 Asulab Sa 時計の時間基準による高周波信号発生器
JP2001257567A (ja) * 2000-03-08 2001-09-21 Hitachi Ltd 電圧制御発振器およびpll回路および半導体集積回路装置

Also Published As

Publication number Publication date
DE19635891A1 (de) 1997-03-27
US6006078A (en) 1999-12-21
DE19635891C2 (de) 2001-06-21

Similar Documents

Publication Publication Date Title
EP0545342B1 (en) Method of calibrating a superheterodyne receiver
JPH0993090A (ja) 受信機
EP0768756B1 (en) Receiver and frequency synthesizer-tuner for the same
US4271530A (en) Receiver having a frequency synthesizing circuit
US6795695B1 (en) Receiver having narrow bandwidth phase-locked loop demodulator
GB2250877A (en) Shifting spurious frequencies away from signal frequency
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPH09121158A (ja) 周波数シンセサイザチューナ
JP2001024482A (ja) 受信機
JP3052614B2 (ja) Pll選局装置
JPH0619218Y2 (ja) 受信機
JP3677980B2 (ja) 受信装置
JPH10178599A (ja) ディジタル衛星放送受信機
JP3511354B2 (ja) Pllフィードフォワード回路
JPS6019857B2 (ja) 受信機
JP2733089B2 (ja) 周波数誤差検出回路
JPH03284016A (ja) 衛星放送受信機のafc回路
JPH0722846A (ja) 周波数変換器
JPS5942760Y2 (ja) シンセサイザ方式選局装置
JPH03117222A (ja) 電圧シンセサイザ方式の受信装置
JP3306002B2 (ja) テレビ信号の選局装置
EP1555756B1 (en) Radio receiver having adaptive frequency regulator
KR0180951B1 (ko) 오토 파인 튜닝을 수행하는 방법
JPH07162272A (ja) 自動周波数制御回路
JPH01101723A (ja) 受信方式