JP3511354B2 - Ｐｌｌフィードフォワード回路 - Google Patents
Ｐｌｌフィードフォワード回路Info
- Publication number
- JP3511354B2 JP3511354B2 JP24122997A JP24122997A JP3511354B2 JP 3511354 B2 JP3511354 B2 JP 3511354B2 JP 24122997 A JP24122997 A JP 24122997A JP 24122997 A JP24122997 A JP 24122997A JP 3511354 B2 JP3511354 B2 JP 3511354B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll
- frequency
- signal
- tuner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬフィードフ
ォワード回路に関し、よリ詳細には、映像信号受信装置
のＰＬＬ回路システムを有するチューナ，ＩＦ回路の受
信装置に関する。
ォワード回路に関し、よリ詳細には、映像信号受信装置
のＰＬＬ回路システムを有するチューナ，ＩＦ回路の受
信装置に関する。
【０００２】
【従来の技術】従来のＰＬＬ（位相同期ループ）回路に
よる復調回路を図３を参考にして説明する。チューナ部
１のＰＬＬ回路では、ＶＣＯ（電圧制御発振器）４の発
振周波数をプリスケーラ６，プログラムカウンタ７，ス
ワロカウンタ８によリ分周して位相比較器９に入力し、
この信号と基準発振子１２をリファレンスカウンタ１１
によリ分周した信号とを位相比較し、その出力を誤差Ｌ
ＰＦ５で平滑してＶＣＯ４を補正してＶＣＯ周波数を作
り、ミキサー３ではこのＶＣＯ周波数とＲＦ信号とを掛
け算してＩＦ（中間周波数）信号に周波数変換し、該Ｉ
Ｆ信号を次段のＩＦ回路２に入力する。ＩＦ回路２で
は、ＶＣＯ１８の基準発振周波数を該ＩＦ信号と位相比
較器１７で比較し、誤差をＬＰＦ１９で平滑すること
で、ＶＣＯ１８を補正するＰＬＬ回路によりＶＣＯ周波
数を作リ、同期検波１６で復調する。このように、チュ
ーナ部１のＰＬＬ回路とＩＦ部２のＰＬＬ回路とはそれ
ぞれ独立した構成となっている。
よる復調回路を図３を参考にして説明する。チューナ部
１のＰＬＬ回路では、ＶＣＯ（電圧制御発振器）４の発
振周波数をプリスケーラ６，プログラムカウンタ７，ス
ワロカウンタ８によリ分周して位相比較器９に入力し、
この信号と基準発振子１２をリファレンスカウンタ１１
によリ分周した信号とを位相比較し、その出力を誤差Ｌ
ＰＦ５で平滑してＶＣＯ４を補正してＶＣＯ周波数を作
り、ミキサー３ではこのＶＣＯ周波数とＲＦ信号とを掛
け算してＩＦ（中間周波数）信号に周波数変換し、該Ｉ
Ｆ信号を次段のＩＦ回路２に入力する。ＩＦ回路２で
は、ＶＣＯ１８の基準発振周波数を該ＩＦ信号と位相比
較器１７で比較し、誤差をＬＰＦ１９で平滑すること
で、ＶＣＯ１８を補正するＰＬＬ回路によりＶＣＯ周波
数を作リ、同期検波１６で復調する。このように、チュ
ーナ部１のＰＬＬ回路とＩＦ部２のＰＬＬ回路とはそれ
ぞれ独立した構成となっている。
【０００３】
【発明が解決しようとする課題】以上で説明したよう
に、従来のＰＬＬ回路による復調回路では、チューナ部
１とＩＦ部２のＰＬＬ回路が独立して動作するため、ミ
キサー３出力のＩＦ信号とＶＣＯ周波数の位相が完全に
は同期しないため、同期検波１６での復調出力にはＨ
（水平）ジッタノイズが含まれてしまう。ＩＦ部２のＰ
ＬＬ回路は本来は前記ＩＦ信号と位相同期したＶＣＯ周
波数により同期検波１６で復調することができるはずで
ある。しかしながら、ＬＰＦの持つ周波数特性により、
誤差信号の周波数がそのカットオフ周波数以下であれ
ば、比較器１７で誤差検出した信号を前記誤差信号を平
滑する課程で追従することができ、Ｈジッタノイズが無
い復調出力とすることができるが、誤差信号の周波数が
カットオフ周波数以上であると、誤差信号に追従できな
いので入力ＩＦ信号と位相同期したＶＣＯ周波数とする
ことができず、Ｈジッタノイズが含まれてしまい、この
カットオフ周波数以上の誤差信号の場合に、ＰＬＬ回路
の本来の特徴が出せない欠点がある。このことを図４に
より説明する。
に、従来のＰＬＬ回路による復調回路では、チューナ部
１とＩＦ部２のＰＬＬ回路が独立して動作するため、ミ
キサー３出力のＩＦ信号とＶＣＯ周波数の位相が完全に
は同期しないため、同期検波１６での復調出力にはＨ
（水平）ジッタノイズが含まれてしまう。ＩＦ部２のＰ
ＬＬ回路は本来は前記ＩＦ信号と位相同期したＶＣＯ周
波数により同期検波１６で復調することができるはずで
ある。しかしながら、ＬＰＦの持つ周波数特性により、
誤差信号の周波数がそのカットオフ周波数以下であれ
ば、比較器１７で誤差検出した信号を前記誤差信号を平
滑する課程で追従することができ、Ｈジッタノイズが無
い復調出力とすることができるが、誤差信号の周波数が
カットオフ周波数以上であると、誤差信号に追従できな
いので入力ＩＦ信号と位相同期したＶＣＯ周波数とする
ことができず、Ｈジッタノイズが含まれてしまい、この
カットオフ周波数以上の誤差信号の場合に、ＰＬＬ回路
の本来の特徴が出せない欠点がある。このことを図４に
より説明する。
【０００４】ミキサー３により周波数変換を行うため、
ＲＦ信号（Ａ）とＶＣＯ周波数（Ｂ）をミキサーに入力
し、得られたミキサー３出力（Ｃ）をＩＦとする。図４
中、（Ａ），（Ｂ）のグラフはそれぞれＲＦ信号及びＶ
ＣＯ４の周波数の時間変化を表し、（Ｃ）のグラフはミ
キサー３の出力周波数の時間変化を表している。これら
のグラフから、ＲＦ信号（Ａ）は時間変化に対して周波
数変化が無い純枠なキャリアであることが、また、ＶＣ
Ｏ周波数（Ｂ）は時間変化に対して周波数が変化する位
相ずれを含むキャリアであることがそれぞれ明らかであ
る。ミキサー３の出力も（Ｃ）のグラフから明らかなよ
うに、ＶＣＯ周波数と同様に位相ずれを含むキャリアで
あって、それがＩＦ信号出力となっている。ここで、Ｖ
ＣＯ周波数の位相ずれは、ＰＬＬ回路によリ必ず起きる
ＰＬＬ特有の症状である。
ＲＦ信号（Ａ）とＶＣＯ周波数（Ｂ）をミキサーに入力
し、得られたミキサー３出力（Ｃ）をＩＦとする。図４
中、（Ａ），（Ｂ）のグラフはそれぞれＲＦ信号及びＶ
ＣＯ４の周波数の時間変化を表し、（Ｃ）のグラフはミ
キサー３の出力周波数の時間変化を表している。これら
のグラフから、ＲＦ信号（Ａ）は時間変化に対して周波
数変化が無い純枠なキャリアであることが、また、ＶＣ
Ｏ周波数（Ｂ）は時間変化に対して周波数が変化する位
相ずれを含むキャリアであることがそれぞれ明らかであ
る。ミキサー３の出力も（Ｃ）のグラフから明らかなよ
うに、ＶＣＯ周波数と同様に位相ずれを含むキャリアで
あって、それがＩＦ信号出力となっている。ここで、Ｖ
ＣＯ周波数の位相ずれは、ＰＬＬ回路によリ必ず起きる
ＰＬＬ特有の症状である。
【０００５】この位相ずれを含むＩＦ信号（Ｃ）とＶＣ
Ｏ１８の出力（Ｄ）である純粋なキャリアを位相比較器
１７で比較し、その誤差出力をＬＰＦ１９でＤＣ化し、
ＶＣＯ１８を補正する（図３）。この場合、ＩＦ信号
（Ｃ）信号の位相ずれ周波数ｆがＬＰＦ１９のカットオ
フ周波数以下の場合は追従できるため、ＶＣＯ周波数は
（Ｆ）となリ、位相同期したＩＦ信号（Ｃ）とＶＣＯ周
波数（Ｆ）を同期検波した結果は図中（Ｇ）のグラフに
示すとおりであり、Ｈジッタノイズがない復調出力を得
ることができる。しかしながら、前記ＩＦ信号の位相ず
れ周波数がカットオフ周波数以上の場合は追従すること
ができないため、ＶＣＯ周波数はグラフ（Ｄ）のとおり
になる。このように位相同期していないと、ＩＦ信号
（Ｃ）とＶＣＯ周波数（Ｄ）を同期検波した結果はグラ
フ（Ｅ）に示すとおりになり、Ｘ軸をＴＶ ＬＩＮＥ、
Ｙ軸をＨジッタとすると、ＴＶ ＬＩＮＥに対して水平
位相がずれるＨジッタとして画面上に現われてしまうと
いう問題がある。
Ｏ１８の出力（Ｄ）である純粋なキャリアを位相比較器
１７で比較し、その誤差出力をＬＰＦ１９でＤＣ化し、
ＶＣＯ１８を補正する（図３）。この場合、ＩＦ信号
（Ｃ）信号の位相ずれ周波数ｆがＬＰＦ１９のカットオ
フ周波数以下の場合は追従できるため、ＶＣＯ周波数は
（Ｆ）となリ、位相同期したＩＦ信号（Ｃ）とＶＣＯ周
波数（Ｆ）を同期検波した結果は図中（Ｇ）のグラフに
示すとおりであり、Ｈジッタノイズがない復調出力を得
ることができる。しかしながら、前記ＩＦ信号の位相ず
れ周波数がカットオフ周波数以上の場合は追従すること
ができないため、ＶＣＯ周波数はグラフ（Ｄ）のとおり
になる。このように位相同期していないと、ＩＦ信号
（Ｃ）とＶＣＯ周波数（Ｄ）を同期検波した結果はグラ
フ（Ｅ）に示すとおりになり、Ｘ軸をＴＶ ＬＩＮＥ、
Ｙ軸をＨジッタとすると、ＴＶ ＬＩＮＥに対して水平
位相がずれるＨジッタとして画面上に現われてしまうと
いう問題がある。
【０００６】
【課題を解決するための手段】本発明は前記従来のＰＬ
Ｌフィードフォワード回路における問題を解決するため
になされたものであって、請求項１の発明は、チューナ
からのＩＦ信号をＩＦ回路で復調するＰＬＬフィードフ
ォワード回路であって、前記チューナが第１のＰＬＬ回
路及び該第１のＰＬＬ回路で生成されるＶＣＯ周波数か
ら前記ＩＦ信号と同期する規定周波数のキャリアを生成
する手段を有し、かつ、前記ＩＦ回路が前記規定周波数
のキャリアで前記ＩＦ信号を復調する同期検波器を有す
るＰＬＬフィードフォワード回路において、前記ＩＦ回
路が第２のＰＬＬ回路を有し、前記ＩＦ信号復調のため
の前記同期検波器の基準発振周波数を、ＩＦ回路の第２
のＰＬＬで生成されるＶＣＯ周波数又は前記チューナで
生成される前記規定周波数のキャリアに切り換える切換
手段有しているＰＬＬフィードフォワード回路である。
Ｌフィードフォワード回路における問題を解決するため
になされたものであって、請求項１の発明は、チューナ
からのＩＦ信号をＩＦ回路で復調するＰＬＬフィードフ
ォワード回路であって、前記チューナが第１のＰＬＬ回
路及び該第１のＰＬＬ回路で生成されるＶＣＯ周波数か
ら前記ＩＦ信号と同期する規定周波数のキャリアを生成
する手段を有し、かつ、前記ＩＦ回路が前記規定周波数
のキャリアで前記ＩＦ信号を復調する同期検波器を有す
るＰＬＬフィードフォワード回路において、前記ＩＦ回
路が第２のＰＬＬ回路を有し、前記ＩＦ信号復調のため
の前記同期検波器の基準発振周波数を、ＩＦ回路の第２
のＰＬＬで生成されるＶＣＯ周波数又は前記チューナで
生成される前記規定周波数のキャリアに切り換える切換
手段有しているＰＬＬフィードフォワード回路である。
【０００７】請求項２の発明は、チューナからのＩＦ信
号をＩＦ回路で復調するＰＬＬフィードフォワード回路
であって、前記チューナが第１のＰＬＬ回路及び該第１
のＰＬＬ回路で生成されるＶＣＯ周波数から前記ＩＦ信
号と同期する規定周波数のキャリアを生成する手段を有
し、かつ、前記ＩＦ回路が前記規定周波数のキャリアで
前記ＩＦ信号を復調する同期検波器を有するＰＬＬフィ
ードフォワード回路において、前記チューナ内ＰＬＬ回
路で作られるＶＣＯ周波数から生成する規定周波数が５
８.７５ＭＨｚであって、該５８.７５ＭＨｚキャリアを
生成する手段が、前記ＶＣＯ周波数を分周するプログラ
ムカウンタ及び該分周器出力の５８.７５ＭＨｚ成分を
抜き出すフィルターを有し、前記ＩＦ回路が第２のＰＬ
Ｌ回路を有し、前記ＩＦ信号復調のための前記同期検波
器の基準発振周波数を、ＩＦ回路の第２のＰＬＬで生成
されるＶＣＯ周波数又は前記チューナで生成される前記
５８.７５ＭＨｚキャリアに切り換える切換手段を有し
ているＰＬＬフィードフォワード回路である。
号をＩＦ回路で復調するＰＬＬフィードフォワード回路
であって、前記チューナが第１のＰＬＬ回路及び該第１
のＰＬＬ回路で生成されるＶＣＯ周波数から前記ＩＦ信
号と同期する規定周波数のキャリアを生成する手段を有
し、かつ、前記ＩＦ回路が前記規定周波数のキャリアで
前記ＩＦ信号を復調する同期検波器を有するＰＬＬフィ
ードフォワード回路において、前記チューナ内ＰＬＬ回
路で作られるＶＣＯ周波数から生成する規定周波数が５
８.７５ＭＨｚであって、該５８.７５ＭＨｚキャリアを
生成する手段が、前記ＶＣＯ周波数を分周するプログラ
ムカウンタ及び該分周器出力の５８.７５ＭＨｚ成分を
抜き出すフィルターを有し、前記ＩＦ回路が第２のＰＬ
Ｌ回路を有し、前記ＩＦ信号復調のための前記同期検波
器の基準発振周波数を、ＩＦ回路の第２のＰＬＬで生成
されるＶＣＯ周波数又は前記チューナで生成される前記
５８.７５ＭＨｚキャリアに切り換える切換手段を有し
ているＰＬＬフィードフォワード回路である。
【０００８】請求項３の発明は、請求項２記載のＰＬＬ
フィードフォワード回路において、前記切換手段がＰＬ
Ｌロック検出信号及びマイコンからの制御信号の論理積
を生成するアンド回路により切換制御される前記ＰＬＬ
フィードフォワード回路である。
フィードフォワード回路において、前記切換手段がＰＬ
Ｌロック検出信号及びマイコンからの制御信号の論理積
を生成するアンド回路により切換制御される前記ＰＬＬ
フィードフォワード回路である。
【０００９】
【００１０】
【発明の実施の形態】本発明の実施の形態を図１，図２
を参考に説明する。チューナ内のＶＣＯ４局部発振周波
数はプリスケーラ６でＰ／Ｐ＋１前置分周され、プログ
ラムカウンタ７，スワロカウンタ８にてそれぞれＮ，Ｓ
分周される。これによって得られた比較周波数ｆＰと、
基準発振子１２の周波数４ＭＨｚをリファレンスカウタ
１１でＲ分周したｆＲとを、位相比較器９で比較し、得
られた誤差信号をチャージボンプ１０でＤ／Ａ変換す
る。ＬＰＦ５でＤＣ平滑しＶＣＯ４を補正するＰＬＬル
ープを構成し、ＶＣＯ４の発振周波数をＲＦ信号とミキ
サー３で周波数変換し、５８.７５ＭＨｚの中間周波数
（ＩＦ信号）をチューナから出力する。
を参考に説明する。チューナ内のＶＣＯ４局部発振周波
数はプリスケーラ６でＰ／Ｐ＋１前置分周され、プログ
ラムカウンタ７，スワロカウンタ８にてそれぞれＮ，Ｓ
分周される。これによって得られた比較周波数ｆＰと、
基準発振子１２の周波数４ＭＨｚをリファレンスカウタ
１１でＲ分周したｆＲとを、位相比較器９で比較し、得
られた誤差信号をチャージボンプ１０でＤ／Ａ変換す
る。ＬＰＦ５でＤＣ平滑しＶＣＯ４を補正するＰＬＬル
ープを構成し、ＶＣＯ４の発振周波数をＲＦ信号とミキ
サー３で周波数変換し、５８.７５ＭＨｚの中間周波数
（ＩＦ信号）をチューナから出力する。
【００１１】以上のチューナ動作は、従来のＰＬＬ選択
方式と同じ構成である。この方式でＶＣＯ４の発振周波
数は雑音ノイズによリ、Ｃ／Ｎが劣化していることが一
般的であリ、時間経過により周波数が変化する位相変調
を受けている信号である（図２（Ｂ））。従って、この
ＶＣＯ４の信号（図２（Ｂ））とＲＦ信号（図２
（Ａ））を周波数変換したＩＦ信号（図２（Ｃ））はＶ
ＣＯ４と同様の位相ノイズがある信号として出力されて
いる。
方式と同じ構成である。この方式でＶＣＯ４の発振周波
数は雑音ノイズによリ、Ｃ／Ｎが劣化していることが一
般的であリ、時間経過により周波数が変化する位相変調
を受けている信号である（図２（Ｂ））。従って、この
ＶＣＯ４の信号（図２（Ｂ））とＲＦ信号（図２
（Ａ））を周波数変換したＩＦ信号（図２（Ｃ））はＶ
ＣＯ４と同様の位相ノイズがある信号として出力されて
いる。
【００１２】そこで、本発明は、ＶＣＯ４の周波数をプ
ログラムカウンタ１３で分周し、５８.７５ＭＨｚのキ
ャリアを得、フィルタ１４で５８.７５ＭＨｚ成分をバ
ンドパスした５８.７５ＭＨｚキャリアをチューナから
出力し、ＩＦ部２へ入力するようにしている。この信号
はＶＣＯと位相同期した信号であリ、ＩＦ信号とも位相
同期した信号である（図２（Ｄ））。
ログラムカウンタ１３で分周し、５８.７５ＭＨｚのキ
ャリアを得、フィルタ１４で５８.７５ＭＨｚ成分をバ
ンドパスした５８.７５ＭＨｚキャリアをチューナから
出力し、ＩＦ部２へ入力するようにしている。この信号
はＶＣＯと位相同期した信号であリ、ＩＦ信号とも位相
同期した信号である（図２（Ｄ））。
【００１３】次にＩＦ復調動作について説明する。ＩＦ
復調の基本動作は、ＩＦ信号と基準発振の５８.７５Ｍ
Ｈｚキャリアを同期検波することで復調出力を得ること
であるが、本発明では、この基準発振の５８.７５ＭＨ
ｚキャリアを、前記復調出力を得るための５８.７５Ｍ
Ｈｚキャリア（図２（Ｄ）のフィルター１４出力であ
る）としており、該ＩＦ信号と位相同期しているこの信
号と、該ＩＦ信号を同期検波１６で復調することで、図
２（Ｅ）に示すように位置ずれがない（Ｈジッタが無
い）復調出力を得ることができる。つまり、水平ジッタ
ノイズの無いクリアな画面を視聴することができる。
復調の基本動作は、ＩＦ信号と基準発振の５８.７５Ｍ
Ｈｚキャリアを同期検波することで復調出力を得ること
であるが、本発明では、この基準発振の５８.７５ＭＨ
ｚキャリアを、前記復調出力を得るための５８.７５Ｍ
Ｈｚキャリア（図２（Ｄ）のフィルター１４出力であ
る）としており、該ＩＦ信号と位相同期しているこの信
号と、該ＩＦ信号を同期検波１６で復調することで、図
２（Ｅ）に示すように位置ずれがない（Ｈジッタが無
い）復調出力を得ることができる。つまり、水平ジッタ
ノイズの無いクリアな画面を視聴することができる。
【００１４】さらに、本発明は、同期検波１６での基準
発振を従来のＰＬＬ ＩＦ復調システムに切リ換える切
換制御部２０を有している。この切換制御部は、ＰＬＬ
フィードフォワード回路を従来のＰＬＬ ＩＦ復調シス
テムとして使用する場合、つまり、ＶＣＯ１８の発振周
波数とＩＦ信号を位相比較器１７で比較し、それから得
られる誤差信号をＬＰＦ１９で平滑し、それによってＶ
ＣＯ１８を補正するＰＬＬループにより作られるＶＣＯ
周波数を用いて復調する場合と、５８.７５ＭＨｚキャ
リアを用いて復調する場合に応じて切り換え可能であ
る。
発振を従来のＰＬＬ ＩＦ復調システムに切リ換える切
換制御部２０を有している。この切換制御部は、ＰＬＬ
フィードフォワード回路を従来のＰＬＬ ＩＦ復調シス
テムとして使用する場合、つまり、ＶＣＯ１８の発振周
波数とＩＦ信号を位相比較器１７で比較し、それから得
られる誤差信号をＬＰＦ１９で平滑し、それによってＶ
ＣＯ１８を補正するＰＬＬループにより作られるＶＣＯ
周波数を用いて復調する場合と、５８.７５ＭＨｚキャ
リアを用いて復調する場合に応じて切り換え可能であ
る。
【００１５】切り換え制御部２０の制御信号は、チュー
ナ内のＰＬＬロック検出信号とマイコンＩＣ信号のＡＮ
Ｄ出力で制御し、ＰＬＬロック検出信号が“１”の場合
をロック、ＰＬＬロック検出信号が“０”の場合はＰＬ
ＬアンロックとしてＡＮＤ回路に入力する。マイコンか
らの制御信号は本発明による復調を行う場合は“１”、
通常の復調を行う場合は“０”を入力する。ＡＮＤ回路
はＰＬＬロック検出信号及びマイコンからの制御信号を
受け“１”又は“０”を出力し、出力が“１”の場合は
本発明の検波システムにするよう切換手段を５８.７５
ＭＨｚキャリアに切り換え、“０”の場合は通常の検波
システムの基準信号に切り換える。つまり、ＰＬＬロッ
ク検出信号及びマイコンＩＣ信号が“１”の場合のみ、
本発明の周波数が基準周波数として同期検波１６に入力
されるように切り換え制御部２０を切り換え、ＡＮＤ出
力が“０”となる場合は、該切り換え制御部２０を従来
の周波数を基準周波数になるように切り換える。
ナ内のＰＬＬロック検出信号とマイコンＩＣ信号のＡＮ
Ｄ出力で制御し、ＰＬＬロック検出信号が“１”の場合
をロック、ＰＬＬロック検出信号が“０”の場合はＰＬ
ＬアンロックとしてＡＮＤ回路に入力する。マイコンか
らの制御信号は本発明による復調を行う場合は“１”、
通常の復調を行う場合は“０”を入力する。ＡＮＤ回路
はＰＬＬロック検出信号及びマイコンからの制御信号を
受け“１”又は“０”を出力し、出力が“１”の場合は
本発明の検波システムにするよう切換手段を５８.７５
ＭＨｚキャリアに切り換え、“０”の場合は通常の検波
システムの基準信号に切り換える。つまり、ＰＬＬロッ
ク検出信号及びマイコンＩＣ信号が“１”の場合のみ、
本発明の周波数が基準周波数として同期検波１６に入力
されるように切り換え制御部２０を切り換え、ＡＮＤ出
力が“０”となる場合は、該切り換え制御部２０を従来
の周波数を基準周波数になるように切り換える。
【００１６】このＩＦ復調基準周波数の切換手段は、例
えば、チャンネル切換時には従来の周波数とした方が復
調時間が短くなるため、チャンネル切換時には従来の基
準周波数としかつ選局終了後には本発明の周波数に切り
換えたり、音声側の復調はザズ対索のために従来のＰＬ
Ｌループで作られるＶＣＯで４.５ＭＨｚ復調した方が
良いため、従来のＰＬＬ回路の状態を保持しておくな
ど、強制的に基準周波数の切換が可能であるため、ユー
ザは性能の良い方を選択することができる。
えば、チャンネル切換時には従来の周波数とした方が復
調時間が短くなるため、チャンネル切換時には従来の基
準周波数としかつ選局終了後には本発明の周波数に切り
換えたり、音声側の復調はザズ対索のために従来のＰＬ
Ｌループで作られるＶＣＯで４.５ＭＨｚ復調した方が
良いため、従来のＰＬＬ回路の状態を保持しておくな
ど、強制的に基準周波数の切換が可能であるため、ユー
ザは性能の良い方を選択することができる。
【００１７】
【発明の効果】ＩＦ復調に必要な基準周波数を、ＩＦ信
号に位相同期した、チューナ内ＶＣＯを分周した規定周
波数（５８.７５ＭＨｚ）キャリアとし復調すること
で、Ｈジッタノイズが無い、クリアな画面を視聴するこ
とができる効果を得られる。更に、基準周波数を５８.
７５ＭＨｚキャリアから従来のＰＬＬ復調システムの基
準周波数と切り換える手段を有しているため、基準周波
数を選択できることで、チャンネル切り換え時の切り換
え時間を短くするためには、基準周波数を従来のＰＬＬ
回路での周波数とし、選択終了後に基準周波数を前記キ
ャリアに切り換えるなど、復調の際の基準周波数をユー
ザが自由に選択できる効果も得られる。
号に位相同期した、チューナ内ＶＣＯを分周した規定周
波数（５８.７５ＭＨｚ）キャリアとし復調すること
で、Ｈジッタノイズが無い、クリアな画面を視聴するこ
とができる効果を得られる。更に、基準周波数を５８.
７５ＭＨｚキャリアから従来のＰＬＬ復調システムの基
準周波数と切り換える手段を有しているため、基準周波
数を選択できることで、チャンネル切り換え時の切り換
え時間を短くするためには、基準周波数を従来のＰＬＬ
回路での周波数とし、選択終了後に基準周波数を前記キ
ャリアに切り換えるなど、復調の際の基準周波数をユー
ザが自由に選択できる効果も得られる。
【図１】 本発明のＰＬＬフィードフォワード回路の実
施の態様を示すブロック図。
施の態様を示すブロック図。
【図２】 本発明のＰＬＬフィードフォワード回路の実
施態様における各信号及びＨジッタの特性を示す図であ
って、ＡはＲＦ信号の、ＢはＶＣＯ４の信号の、Ｃはミ
キサー３の出力の、Ｄはプログラムカウンタ１３の出力
のそれぞれ時間変化を、また、Ｅは復調検波出力のジッ
タ成分のＴＶ ＬＩＮＥに対する変化を示す図。
施態様における各信号及びＨジッタの特性を示す図であ
って、ＡはＲＦ信号の、ＢはＶＣＯ４の信号の、Ｃはミ
キサー３の出力の、Ｄはプログラムカウンタ１３の出力
のそれぞれ時間変化を、また、Ｅは復調検波出力のジッ
タ成分のＴＶ ＬＩＮＥに対する変化を示す図。
【図３】 従来のＰＬＬフィードフォワード回路を示す
ブロック図。
ブロック図。
【図４】 従来のＰＬＬフィードフォワード回路におけ
る各信号及びＨジッタの特性を示す図であって、ＡはＲ
Ｆ信号の、ＢはＶＣＯ４の信号の、Ｃはミキサー３の出
力の、Ｄ、ＦはＶＣＯ１８の信号のそれぞれ時間変化
を、また、Ｅ，Ｇはそれぞれ復調検波出力１５のＨジッ
タ成分に時間変化を示す図。
る各信号及びＨジッタの特性を示す図であって、ＡはＲ
Ｆ信号の、ＢはＶＣＯ４の信号の、Ｃはミキサー３の出
力の、Ｄ、ＦはＶＣＯ１８の信号のそれぞれ時間変化
を、また、Ｅ，Ｇはそれぞれ復調検波出力１５のＨジッ
タ成分に時間変化を示す図。
１…チューナ部、２…ＩＦ部、３…ミキサー、４…ＶＣ
ＯＡ、５…ＬＰＦＡ、６…プリスケーラ、７…プログラ
ムカウンタＮ、８…スワロカウンタＳ、９…一位相比較
器、１０…チャージポンブ、１１…リファレンスカウン
タ、１２…基準発振子、１３…プログラムカウンタＱ、
１４…フィルター、１５…ＡＮＤ回路、１６…同期検
波、１７…位相比較器、１８…ＶＣＯＢ、１９…ＬＰＦ
Ｂ、２０…切り換え制御部。
ＯＡ、５…ＬＰＦＡ、６…プリスケーラ、７…プログラ
ムカウンタＮ、８…スワロカウンタＳ、９…一位相比較
器、１０…チャージポンブ、１１…リファレンスカウン
タ、１２…基準発振子、１３…プログラムカウンタＱ、
１４…フィルター、１５…ＡＮＤ回路、１６…同期検
波、１７…位相比較器、１８…ＶＣＯＢ、１９…ＬＰＦ
Ｂ、２０…切り換え制御部。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/38 - 5/46
H04N 7/08 - 7/088
H04B 1/06,1/16
Claims (3)
- 【請求項１】 チューナからのＩＦ信号をＩＦ回路で復
調するＰＬＬフィードフォワード回路であって、前記チ
ューナが第１のＰＬＬ回路及び該第１のＰＬＬ回路で生
成されるＶＣＯ周波数から前記ＩＦ信号と同期する規定
周波数のキャリアを生成する手段を有し、かつ、前記Ｉ
Ｆ回路が前記規定周波数のキャリアで前記ＩＦ信号を復
調する同期検波器を有するＰＬＬフィードフォワード回
路において、前記ＩＦ回路が第２のＰＬＬ回路を有し、
前記ＩＦ信号復調のための前記同期検波器の基準発振周
波数を、ＩＦ回路の第２のＰＬＬで生成されるＶＣＯ周
波数又は前記チューナで生成される前記規定周波数のキ
ャリアに切り換える切換手段有していることを特徴とす
るＰＬＬフィードフォワード回路。 - 【請求項２】 チューナからのＩＦ信号をＩＦ回路で復
調するＰＬＬフィードフォワード回路であって、前記チ
ューナが第１のＰＬＬ回路及び該第１のＰＬＬ回路で生
成されるＶＣＯ周波数から前記ＩＦ信号と同期する規定
周波数のキャリアを生成する手段を有し、かつ、前記Ｉ
Ｆ回路が前記規定周波数のキャリアで前記ＩＦ信号を復
調する同期検波器を有するＰＬＬフィードフォワード回
路において、前記チューナ内ＰＬＬ回路で作られるＶＣ
Ｏ周波数から生成する規定周波数が５８.７５ＭＨｚで
あって、該５８.７５ＭＨｚキャリアを生成する手段
が、前記ＶＣＯ周波数を分周するプログラムカウンタ及
び該分周器出力の５８.７５ＭＨｚ成分を抜き出すフィ
ルターを有し、前記ＩＦ回路が第２のＰＬＬ回路を有
し、前記ＩＦ信号復調のための前記同期検波器の基準発
振周波数を、ＩＦ回路の第２のＰＬＬで生成されるＶＣ
Ｏ周波数又は前記チューナで生成される前記５８.７５
ＭＨｚキャリアに切り換える切換手段を有していること
を特徴とするＰＬＬフィードフォワード回路。 - 【請求項３】 請求項２記載のＰＬＬフィードフォワー
ド回路において、前記切換手段がＰＬＬロック検出信号
及びマイコンからの制御信号の論理積を生成するアンド
回路により切換制御されることを特徴とする前記ＰＬＬ
フィードフォワード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24122997A JP3511354B2 (ja) | 1997-09-05 | 1997-09-05 | Ｐｌｌフィードフォワード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24122997A JP3511354B2 (ja) | 1997-09-05 | 1997-09-05 | Ｐｌｌフィードフォワード回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188790A JPH1188790A (ja) | 1999-03-30 |
| JP3511354B2 true JP3511354B2 (ja) | 2004-03-29 |
Family
ID=17071132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24122997A Expired - Fee Related JP3511354B2 (ja) | 1997-09-05 | 1997-09-05 | Ｐｌｌフィードフォワード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511354B2 (ja) |
-
1997
- 1997-09-05 JP JP24122997A patent/JP3511354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1188790A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971033B2 (ja) | テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法 | |
| JPH0993090A (ja) | 受信機 | |
| JPH05137088A (ja) | テレビ受信機 | |
| JP3511354B2 (ja) | Ｐｌｌフィードフォワード回路 | |
| KR890004218B1 (ko) | 동기형 영상신호 검파회로 | |
| EP0066430A2 (en) | Television synchronous receiver | |
| JPH0541717A (ja) | デジタル変調波の復調装置 | |
| EP0893886B1 (en) | Device for synchronising a digital receiver | |
| JPH07143199A (ja) | ディジタル信号復調装置 | |
| JP3052614B2 (ja) | Ｐｌｌ選局装置 | |
| KR0121388Y1 (ko) | 위성방송 수신기의 반송파 복구장치 | |
| JP2001024482A (ja) | 受信機 | |
| JP4610698B2 (ja) | Ａｆｔ回路 | |
| JP3396047B2 (ja) | 受信装置 | |
| US6519008B1 (en) | Filter circuit | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPH0846433A (ja) | ビデオ信号復調回路 | |
| JP4332966B2 (ja) | テレビ放送用ｐｌｌ選局制御方法およびテレビ放送用ｐｌｌ選局制御装置 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPH07273821A (ja) | 復調装置 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPH06152664A (ja) | Ｐｌｌ選局装置 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JPH06152458A (ja) | Ｐｌｌ選局装置 | |
| JPH0638116A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |