JP4610698B2 - Ａｆｔ回路 - Google Patents
Ａｆｔ回路 Download PDFInfo
- Publication number
- JP4610698B2 JP4610698B2 JP2000190208A JP2000190208A JP4610698B2 JP 4610698 B2 JP4610698 B2 JP 4610698B2 JP 2000190208 A JP2000190208 A JP 2000190208A JP 2000190208 A JP2000190208 A JP 2000190208A JP 4610698 B2 JP4610698 B2 JP 4610698B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- signal
- aft
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、テレビジョン受像機において用いられるＡＦＴ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｔｕｎｉｎｇ：自動周波数同調）回路に関するものである。
【０００２】
【従来の技術】
一般に、テレビビジョン信号は、テレビジョン受像機を構成するチューナにおいて所望のチャネルに選局された後、あらかじめ規定された映像中間周波数（たとえば日本では５８．７５Ｈｚ）を搬送波とするように、局部発振回路の発振周波数に基づいて映像中間周波信号に変換される。そこで、テレビジョン受像機は、この局部発振回路にて得られる発振周波数が真に映像中間周波数となるように、チューナから出力された映像中間周波信号の周波数と映像中間周波数とのずれ量をＡＦＴ回路にて検出し、検出した結果をチューナの局部発振回路へとフィードバックすることで、チューナから出力される映像中間信号の周波数が映像中間周波数となるように帰還制御している。
【０００３】
以下に、従来のＡＦＴ回路の構成および動作について説明する。図７は、従来のＡＦＴ回路の概略構成を示すブロック図である。図７において、ＡＦＴ回路は、電圧によって発振周波数を制御することのできる電圧制御発振回路１と、テレビジョン受像機のチューナ（図示せず）から出力された映像中間周波信号（以下、ＶＩＦ信号と称す。）と電圧制御発振回路１の出力信号とを位相検波する位相検波回路２と、位相検波回路２の出力信号を積分するための低域フィルタ３と、位相検波回路２の出力信号の位相をシフトさせるための移相回路４と、ＶＩＦ信号と移相回路４の出力とを位相検波する位相検波回路５と、位相検波回路５によって検波された映像信号の不要成分を除去するための低域フィルタ６と、を備えて構成される。
【０００４】
さらに、このＡＦＴ回路は、基準電圧回路２１と、基準電圧回路２１において生成される基準電圧と低域フィルタ３の出力信号との電圧差を比較する電圧比較回路２２と、電圧比較回路２２の出力信号を積分するための低域フィルタ２３と、を備えている。ここで、電圧制御発振回路１の発振周波数をｆVCO、あらかじめ規定された映像中間周波数をｆIFとする。
【０００５】
また、図７に示すＡＦＴ回路では、電圧制御発振回路１、位相検波回路２および低域フィルタ３によってＡＰＣ（自動位相制御）ループを構成しており、電圧制御発振回路１の出力信号は、ＶＩＦ信号に対して位相同期するように帰還がかかっている。一方、移相回路４、位相検波回路５および低域フィルタ６によって、同期検波回路が構成されており、この同期検波回路により、電圧制御発振回路１の出力信号とＶＩＦ信号とが検波され、映像信号の取り出しが可能となっている。
【０００６】
上述したように、電圧制御発振回路１の発振周波数ｆVCOは、ＶＩＦ信号に位相同期して、ＶＩＦ信号周波数＝ｆVCOとなるように帰還がかかっているため、低域フィルタ３から出力される誤差電圧Ｖerrもこれに追従して変化する。ここで、基準電圧回路２１の電圧Ｖrefを、発振周波数ｆVCOがちょうど映像中間周波数ｆIFとなるときの誤差電圧Ｖerrと等しくなるように設定することで、ｆVCO＝ｆIFのときに電圧比較回路２２の出力信号は０となり、ｆVCOがｆIFからずれていくにしたがい電圧比較回路２２の出力電圧は大きくなる。
【０００７】
ＶＩＦ信号の周波数＝ｆVCOであるから、電圧比較回路２２の出力は、ＶＩＦ信号の周波数＝ｆIFのときを中心として、ＶＩＦ信号周波数とｆIFとのずれ量に応じて変化することになる。そして、この出力信号の不要成分を低域フィルタ２３によって除去した結果を、チューナの局部発振器により出力される発振周波数をフィードバック制御するための自動周波数同調制御電圧（ＡＦＴ出力）としている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のＡＦＴ回路では、上述したように、誤差電圧Ｖerrと基準電圧Ｖrefとを比較してＡＦＴ出力としているため、誤差電圧Ｖerrは、位相検波回路２でのオフセットや電圧制御発振回路１の温度特性などＡＰＣループ内にある回路のバラツキに大きく影響され、これらのバラツキ要因に対してＡＦＴ出力が変動してしまうという問題点があった。
【０００９】
この発明は、上記問題点を解決するためになされたもので、オフセットや温度特性などのバラツキ要因に依存しないＡＦＴ回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、この発明にかかるＡＦＴ回路にあっては、第１の制御電圧に応じた発振周波数の第１の出力信号を出力する第１の電圧制御発振回路と、チューナから出力された映像中間信号と前記第１の出力信号との位相検波をおこなう第１の位相検波回路と、を具備し、前記第１の位相検波回路の位相検波結果に基づいて得られる信号を前記第１の制御電圧として前記第１の電圧制御発振回路に入力する自動位相制御ループ回路と、第２の制御電圧に応じた発振周波数の第２の出力信号を出力する第２の電圧制御発振回路と、所定の基準信号と前記第２の出力信号との位相検波をおこなう第２の位相検波回路と、を具備し、前記第２の位相検波回路の位相検波結果に基づいて得られる信号を前記第２の制御電圧として前記第２の電圧制御発振回路に入力する位相同期ループ回路と、前記第１の出力信号と前記第２の出力信号とを乗算する乗算回路と、前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、を備えたことを特徴とする。
【００１１】
この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、所定の基準信号に基づいて構成される位相同期ループ回路により生成された第２の出力信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができる。
【００１２】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記位相同期ループ回路が、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との和に設定するための分周回路を具備することを特徴とする。
【００１３】
この発明によれば、前記位相同期ループ回路において、分周回路が設けられているので、この分周回路の分周比の設定に応じて、上記した位相同期ループ回路において出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との和となるような信号を得ることができる。
【００１４】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記位相同期ループ回路が、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との差に設定するための分周回路を具備することを特徴とする。
【００１５】
この発明によれば、前記位相同期ループ回路において、分周回路が設けられているので、この分周回路の分周比の設定に応じて、上記した位相同期ループ回路において出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との差となるような信号を得ることができる。
【００１６】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記基準信号が、映像色信号の副搬送波周波数に基づいて生成されることを特徴とする。
【００１７】
この発明によれば、上記基準信号として、テレビジョン受像機において通常生成されている副搬送波周波数を流用するので、基準信号を生成するための特別な回路を必要としない。
【００１８】
つぎの発明にかかるＡＦＴ回路にあっては、制御電圧に応じた発振周波数の出力信号を出力する電圧制御発振回路と、チューナから出力された映像中間信号と前記出力信号との位相検波をおこなう位相検波回路と、を具備し、前記位相検波回路の位相検波結果に基づいて得られる信号を前記制御電圧として前記電圧制御発振回路に入力する自動位相制御ループ回路と、前記出力信号と、前記映像中間周波数の信号に基づいて生成される基準信号と、を乗算する乗算回路と、前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、を備えたことを特徴とする。
【００１９】
この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、映像中間周波数の信号に基づいて生成される基準信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができるとともに、第１の出力信号との乗算をおこなうための安定した信号を生成するための位相同期ループ回路等を排除することができる。
【００２０】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記基準信号か、前記映像中間周波数の１／２の周波数の信号であることを特徴とする。
【００２１】
この発明によれば、上記基準信号の周波数として、映像中間周波数の１／２を選択することができる。
【００２２】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記エッジ検出回路が、前記基準信号をトリガークロックとしてエッジ検出することを特徴とする。
【００２３】
この発明によれば、エッジ検出回路が、上記基準信号をトリガークロックとしているので、エッジ検出をおこなう際にもその安定性を基準信号に依存させることができる。
【００２４】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記ＡＦＴ制御電圧生成回路が、結果的に前記映像中間信号の周波数と前記映像中間周波数とのずれに対して直線的に変化するＡＦＴ制御電圧を生成することを特徴とする。
【００２５】
この発明によれば、ＡＦＴ制御電圧生成回路において生成されるＡＦＴ制御電圧が、結果的に映像中間信号の周波数と映像中間周波数とのずれに対して直線的に変化するので、アナログ方式のＡＦＴ回路と同様に、映像中間信号の周波数と映像中間周波数との周波数差に応じて直線的に変化するＡＦＴ出力を得ることができる。
【００２６】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記ＡＦＴ制御電圧生成回路が、前記エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することにより前記ＡＦＴ制御電圧を生成することを特徴とする。
【００２７】
この発明によれば、ＡＦＴ制御電圧生成回路が、エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することで、上記ＡＦＴ制御電圧を生成するので、ＡＦＴ制御電圧生成回路を、低域フィルタやチャージポンプ回路により構成することができる。
【００２８】
【発明の実施の形態】
以下に、この発明にかかるＡＦＴ回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２９】
実施の形態１．
まず、実施の形態１にかかるＡＦＴ回路について説明する。図１は、実施の形態１にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図１において、図７と共通する部分には同一符号を付してその説明を省略する。
【００３０】
図１に示すＡＦＴ回路は、図７に示した基準電圧回路２１、電圧比較回路２２および低域フィルタ２３からなる構成を排除し、電圧によって発振周波数を制御することのできる第２の電圧制御発振回路７と、第１の電圧制御発振回路１の出力信号をｎ分周する第１の分周回路８と、基準信号ｆrefをｍ分周する第２の分周回路９と、第１の分周回路８の出力信号と第２の分周回路９の出力信号との位相検波をおこなう位相検波回路１０と、位相検波回路１０の出力信号を積分するための低域フィルタ１１と、を備えている。
【００３１】
また、図１に示すＡＦＴ回路は、第１の電圧制御発振回路１の出力信号と第２の電圧制御発振回路７の出力信号とを乗算する乗算回路１２と、乗算回路１２の出力信号の高域成分を除去するための低域フィルタ１３と、低域フィルタ１３により得られた信号と基準信号ｆrefとの位相差を検出する位相差検出回路１４と、基準信号ｆrefをトリガークロックとして位相差検出回路１４から出力される信号のエッジ部分を検出するための第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂと、第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂから出力されるパルスにによって駆動されるチャージポンプ回路１６と、チャージポンプ回路１６の出力信号を積分するための低域フィルタ１７と、を備えて構成される。
【００３２】
特に、図１に示すように、第２の電圧制御発振回路７の出力信号は、第１の分周回路８に入力されてｎ分周された後、位相検波回路１０に位相検波の対象の一方として入力され、その位相検波回路１０の位相検波結果は、低域フィルタ１１を経由して第２の電圧制御発振回路７の制御電圧として入力される。すなわち、これら第２の電圧制御発振回路７、第１の分周回路８、位相検波回路１０および低域フィルタ１１によって、位相同期ループ（ＰＬＬ）が構成されている。また、位相検波回路１０に位相検波の対象の他方として入力される信号は、基準信号ｆrefが第２の分周回路９を介してｍ分周された信号である。
【００３３】
つぎに、このＡＦＴ回路の動作について説明する。なお、図１において、映像中間周波信号の検波動作に関しては、従来と同様であるので、ここでは自動周波数同調（ＡＦＴ）動作についてのみ説明する。
【００３４】
まず、第２の電圧制御発振回路７の出力信号が、周波数ｆIF＋ｆrefで発振されるように、第１の分周回路８および第２の分周回路９の分周比を、ｎ／ｍ＝ｆIF／ｆref＋１となるように設定する。
【００３５】
そして、乗算回路１２において、第１の電圧制御発振回路１の出力信号ｆVCOに、上記ＰＬＬで生成された第２の電圧制御発振回路７の出力信号ｆIF＋ｆrefが乗算され、（ｆIF＋ｆVCO）＋ｆrefと（ｆIF−ｆVCO）＋ｆrefの周波数成分の信号が出力される。これら周波数成分の信号は、低域フィルタ１３に通されることにより、高域成分（ｆIF＋ｆVCO）＋ｆrefが除去され、最終的に周波数（ｆIF−ｆVCO）＋ｆrefの信号のみとして得られる。
【００３６】
つづいて、低域フィルタ１３から出力された周波数（ｆIF−ｆVCO）＋ｆrefの信号は、位相差検出回路１４に入力される。図２は、位相差検出回路の一例を示す回路図である。なお、この位相差検出回路は既知の技術であるため、その回路構成および詳細な動作の説明については省略する。図２に示す位相差検出回路は、概略すると、入力１に入力された信号と入力２に入力された信号との位相差を検知して、その位相差に相当する長さのパルス（誤差信号）を生成する回路である。
【００３７】
また、この誤差信号の繰返し周期は、入力１に入力された信号と入力２に入力された信号との周波数差に相当する。特に、図２に示す位相差検出回路には、２つの出力１および出力２を備えており、入力１および入力２の相対的な位相関係によって、出力１および出力２のいずれか一方のみから誤差信号が出力される。たとえば、入力１の位相が入力２に対して進んでいる（または周波数が高い）場合は、出力１から誤差信号が出力され、逆に入力１の位相が入力２に対して遅れている（または周波数が低い）場合には、出力２から誤差信号が出力される。
【００３８】
位相差検出回路１４の出力１から出力された誤差信号は、第１のエッジ検出回路１５ａに入力され、位相差検出回路１４の出力２から出力された誤差信号は、第２のエッジ検出回路１５ｂに入力されて、それぞれ基準信号ｆrefをトリガークロックとしてエッジ検出される。
【００３９】
第１のエッジ検出回路１５ａまたは第２のエッジ検出回路１５ｂから出力されたエッジ検出結果は、チャージポンプ回路１６に入力された後、低域フィルタ１７に入力されて積分される。この積分結果が、ＡＦＴ出力となり、チューナの局部発振器により出力される発振周波数をフィードバック制御するための制御電圧となる。
【００４０】
図３および図４は、上記した位相差検出回路１４の出力信号と、第１のエッジ検出回路１５ａまたは第２のエッジ検出回路１５ｂの出力信号と、チャージポンプ回路１６および低域フィルタ１７においてＡＦＴ出力として出力される積分出力と、の関係を説明するための説明図である。特に、図３は、ｆIFとｆVCOとの周波数差が大きい場合を示し、図４は、ｆIFとｆVCOとの周波数差が小さい場合を示している。
【００４１】
まず、周波数（ｆIF−ｆVCO）＋ｆrefの信号と基準信号ｆrefとが位相差検出回路１４に入力されると、（ｆIF−ｆVCO）＋ｆrefと基準信号ｆrefとの周波数差、すなわちｆIFとｆVCOとの周波数差が大きいときには、図３のａ）に示すように、誤差信号の繰返し周期が短くなる。逆に、ｆIFとｆVCOとの周波数差が小さいときには、図４のａ）に示すように、誤差信号の繰返し周期が長くなる。
【００４２】
ここで、図２に示した位相差検出回路１４では、上述したように、ｆIF＞ｆVCOとｆIF＜ｆVCOの場合では出力経路が異なり、ｆIF＞ｆVCOのときには出力１に誤差信号が出力され、ｆIF＜ｆVCOのときには出力２に誤差信号が出力される。なお、ｆVCO＝ｆIFのときには出力１、出力２いずれにも誤差信号は出力されない。
【００４３】
位相差検出回路１４の出力１または出力２から出力された誤差信号は、出力１および出力２にそれぞれに対応して設けられた第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂに入力され、ｆIFとｆVCOとの周波数差が大きいときには、図３のｂ）に示すように、誤差信号のパルス密度が高いパルス信号として出力される。逆にｆIFとｆVCOとの周波数差が小さいときには、図４のｂ）に示すように、誤差信号のパルス密度が低いパルス信号として出力される。すなわち、第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂでは、ｆIFとｆVCOとの周波数差に応じて異なるパルス密度の信号が出力されることになる。
【００４４】
第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂから出力されたパルス信号は、チャージポンプ回路１６および低域フィルタ１７において積分されるが、パルス密度の高いパルス信号に対してはその積分結果となる直流（ＤＣ）電圧は高くなり、逆にパルス密度の低いパルス信号に対してはその積分結果となるＤＣ電圧は低くなる。したがって、ｆIFとｆVCOとの周波数差に応じて電圧が変化し、ｆIFとｆVCOとの周波数差が大きいときには、図３のｃ）に示すように、ＤＣ電圧が高くなり、逆にｆIFとｆVCOとの周波数差が小さいときには、図４のｃ）に示すように、ＤＣ電圧が低くなる。また、ｆVCO＝ｆIFのときを中心として、ｆIF＞ｆVCOとｆIF＜ｆVCOとでは逆の極性のＤＣ電圧が得られる。なお、このＤＣ電圧がＡＦＴ出力となる。
【００４５】
以上に説明したとおり、実施の形態１にかかるＡＦＴ回路によれば、基準信号ｆrefの周波数および位相を基準としてＡＦＴ出力を得ているため、ＡＦＴ出力の安定性は基準信号ｆrefの安定性のみに依存する。したがって、基準信号に水晶発振回路などの安定した信号源を用いることで、オフセットや温度特性などの影響を受けないＡＦＴ回路を実現することができる。
【００４６】
また、電圧制御発振回路１の発振周波数をパルスカウントするようなディジタル方式のＡＦＴ回路でもバラツキ要因による影響の少ないＡＦＴ回路を実現可能であるが、そのＡＦＴ出力は離散的な値しか取り得ない。しかしながら、実施の形態１にかかるＡＦＴ回路によれば、従来のアナログ方式のＡＦＴと同様に、ＡＦＴ出力がｆIFとｆVCOとの周波数差に応じて直線的に変化するという特徴も兼ね備えている。
【００４７】
なお、上述した説明では、第２の電圧制御発振回路７の発振周波数をｆIF＋ｆrefとしたが、第２の電圧制御発振回路７の発振周波数をｆIF−ｆrefやｆref−ｆIFと設定しても、同様な効果を享受できることは言うまでもない。
【００４８】
実施の形態２．
つぎに、実施の形態２にかかるＡＦＴ回路について説明する。実施の形態２にかかるＡＦＴ回路は、実施の形態１にかかるＡＦＴ回路において説明した基準信号を、テレビジョン受像機において通常用いられている色信号副搬送波周波数（ｆSC）を流用することを特徴としている。
【００４９】
図５は、実施の形態２にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図５において、図１と共通する部分には同一符号を付してその説明を省略する。図５においては、電圧によって発振周波数を制御することのできる水晶発振回路１８と、映像信号の色信号と水晶発振回路１８の出力信号とをバースト信号のタイミングで位相検波する位相検波回路１９と、位相検波回路１９の出力信号を積分するための低域フィルタ２０と、が示されている。
【００５０】
テレビジョン受像機は、色信号を復調するために、基準信号として色信号副搬送波周波数（ｆSC）を用いており、一般的に、図５に示すように、水晶発振回路１８、位相検波回路１９および低域フィルタ２０で構成された、映像信号のバースト信号に位相同期するＡＰＣループ回路を備えている。このようにして得られたｆSC信号は、バースト信号に位相同期しているので、非常に安定な信号源として知られている。
【００５１】
そこで、実施の形態２にかかるＡＦＴ回路では、基準信号としてこの色信号副搬送波周波数ｆSCを用い、それにともなって第２の電圧制御発振回路７の信号周波数がｆIF＋ｆSCとなるように、第１の分周回路８と第２の分周回路９の分周比を、ｎ／ｍ＝ｆIF／ｆSC＋１に設定する。よって、他のＡＦＴ回路の動作自体については、基準信号の周波数がｆSCとなることと各機能ブロックにおける周波数関係が変わること以外は、実施の形態１にかかるＡＦＴ回路と全く同様であり、ここではその説明を省略する。
【００５２】
以上に説明したとおり、実施の形態２にかかるＡＦＴ回路によれば、実施の形態１において説明した第２の分周回路や位相差検出回路１４等に入力される基準信号を、この色信号副搬送波周波数ｆSC信号とするので、基準信号源を色信号復調回路と共有化し、基準信号のさらなる安定化と回路規模の縮小化を図ることができる。
【００５３】
なお、この場合にも、第２の電圧制御発振回路７の発振周波数をｆIF−ｆSCやｆSC−ｆIFと設定した場合についても、同様の効果が享受できることは言うまでもない。
【００５４】
実施の形態３．
つぎに、実施の形態３にかかるＡＦＴ回路について説明する。実施の形態３にかかるＡＦＴ回路は、実施の形態１にかかるＡＦＴ回路において説明した基準信号を、映像中間周波数の１／２、すなわちｆIF／２の信号とすることを特徴としている。
【００５５】
図６は、実施の形態３にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図６において、図１と共通する部分には同一符号を付してその説明を省略する。特に、図６に示すＡＦＴ回路では、ｆIF／２の基準信号を、第１の電圧制御発振回路１から出力されたｆVCOの信号に乗算させる信号として乗算回路１２に直接入力しているので、実施の形態１において説明した第２の電圧制御発振回路７、第１の分周回路８、第２の分周回路９、位相検波回路１０および低域フィルタ１１によって構成されるＰＬＬ回路を削減することができる。
【００５６】
よって、他のＡＦＴ回路の動作自体については、基準信号の周波数ｆrefがｆIF／２となることと低域フィルタ１３の出力信号がｆVCO−ｆIF／２となること以外は、実施の形態１にかかるＡＦＴ回路と全く同様であり、ここではその説明を省略する。
【００５７】
以上に説明したとおり、実施の形態３にかかるＡＦＴ回路によれば、基準信号の周波数をｆIF／２とすることで、この基準信号を、第１の電圧制御発振回路１の出力信号ｆVCOに乗算させる信号として乗算回路１２に直接に入力することででき、これにより実施の形態１にかかるＡＴＦ回路において必要であったＰＬＬ回路を削除することができるので、回路規模の大幅な縮小化を図ることが可能となる。
【００５８】
【発明の効果】
以上、説明したとおり、この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、所定の基準信号に基づいて構成される位相同期ループ回路により生成された第２の出力信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができ、基準信号に水晶発振回路などの安定した信号源を用いることで、オフセットや温度特性などの影響を受けないＡＦＴ回路を実現することができるという効果を奏する。
【００５９】
つぎの発明によれば、位相同期ループ回路に分周回路が設けられているので、上記した位相同期ループ回路にから出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との和となるような信号を、上記分周回路の分周比の設定に応じて容易に得ることができるという効果を奏する。
【００６０】
つぎの発明によれば、位相同期ループ回路に分周回路が設けられているので、上記した位相同期ループ回路にから出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との差となるような信号を、上記分周回路の分周比の設定に応じて容易に得ることができるという効果を奏する。
【００６１】
つぎの発明によれば、上記基準信号として、テレビジョン受像機において通常生成されている副搬送波周波数を流用するので、基準信号を生成するための特別な回路を必要とせず、ＡＦＴ回路の縮小化が図れるとともに、簡単にかつ安価に安定したＡＦＴ回路を構成することができるという効果を奏する。
【００６２】
つぎの発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、映像中間周波数の信号に基づいて生成される基準信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができるとともに、第１の出力信号との乗算をおこなうための安定した信号を生成するための位相同期ループ回路等を排除することができ、オフセットや温度特性などの影響を受けないＡＦＴ回路の実現とＡＦＴ回路の縮小化とが可能になるという効果を奏する。
【００６３】
つぎの発明によれば、上記基準信号の周波数として、映像中間周波数の１／２を選択することができるので、基準信号として映像中間周波数の信号を導入する場合のＡＦＴ回路の設計が容易になるという効果を奏する。
【００６４】
つぎの発明によれば、エッジ検出回路が、上記基準信号をトリガークロックとしているので、エッジ検出をおこなう際にもその安定性を基準信号に依存させることができ、オフセットや温度特性などの影響を受けない、より安定したＡＦＴ回路を実現することができるという効果を奏する。
【００６５】
つぎの発明によれば、ＡＦＴ制御電圧生成回路において生成されるＡＦＴ制御電圧が、結果的に映像中間信号の周波数と映像中間周波数とのずれに対して直線的に変化するので、従来のディジタル方式のＡＦＴ回路に対して、アナログ方式のＡＦＴ回路と同様に、映像中間信号の周波数と映像中間周波数との周波数差に応じて直線的に変化するＡＦＴ出力を得ることができるという効果を奏する。
【００６６】
つぎの発明によれば、ＡＦＴ制御電圧生成回路が、エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することで、上記ＡＦＴ制御電圧を生成するので、ＡＦＴ制御電圧生成回路を、低域フィルタやチャージポンプ回路により容易に構成することができるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図２】 実施の形態１にかかるＡＦＴ回路の位相差検出回路の一例を示す回路図である。
【図３】 実施の形態１にかかるＡＦＴ回路において、位相検出回路、エッジ検出回路、チャージポンプ回路および低域フィルタの各出力信号の関係を説明するための説明図である。
【図４】 実施の形態１にかかるＡＦＴ回路において、位相検出回路、エッジ検出回路、チャージポンプ回路および低域フィルタの各出力信号の関係を説明するための説明図である。
【図５】 実施の形態２にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図６】 実施の形態３にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図７】 従来のＡＦＴ回路の概略構成を示すブロック図である。
【符号の説明】
１，７ 電圧制御発振回路、２，１９ 位相検波回路、３，６，１１，１３，１７，２０，２３ 低域フィルタ、４ 移相回路、５，１０ 位相検波回路、８第１の分周回路、９ 第２の分周回路、１２ 乗算回路、１４ 位相差検出回路、１５ａ、１５ｂ エッジ検出回路、１６ チャージポンプ回路、１８ 水晶発振回路、２１ 基準電圧回路、２２ 電圧比較回路。
【発明の属する技術分野】
この発明は、テレビジョン受像機において用いられるＡＦＴ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｔｕｎｉｎｇ：自動周波数同調）回路に関するものである。
【０００２】
【従来の技術】
一般に、テレビビジョン信号は、テレビジョン受像機を構成するチューナにおいて所望のチャネルに選局された後、あらかじめ規定された映像中間周波数（たとえば日本では５８．７５Ｈｚ）を搬送波とするように、局部発振回路の発振周波数に基づいて映像中間周波信号に変換される。そこで、テレビジョン受像機は、この局部発振回路にて得られる発振周波数が真に映像中間周波数となるように、チューナから出力された映像中間周波信号の周波数と映像中間周波数とのずれ量をＡＦＴ回路にて検出し、検出した結果をチューナの局部発振回路へとフィードバックすることで、チューナから出力される映像中間信号の周波数が映像中間周波数となるように帰還制御している。
【０００３】
以下に、従来のＡＦＴ回路の構成および動作について説明する。図７は、従来のＡＦＴ回路の概略構成を示すブロック図である。図７において、ＡＦＴ回路は、電圧によって発振周波数を制御することのできる電圧制御発振回路１と、テレビジョン受像機のチューナ（図示せず）から出力された映像中間周波信号（以下、ＶＩＦ信号と称す。）と電圧制御発振回路１の出力信号とを位相検波する位相検波回路２と、位相検波回路２の出力信号を積分するための低域フィルタ３と、位相検波回路２の出力信号の位相をシフトさせるための移相回路４と、ＶＩＦ信号と移相回路４の出力とを位相検波する位相検波回路５と、位相検波回路５によって検波された映像信号の不要成分を除去するための低域フィルタ６と、を備えて構成される。
【０００４】
さらに、このＡＦＴ回路は、基準電圧回路２１と、基準電圧回路２１において生成される基準電圧と低域フィルタ３の出力信号との電圧差を比較する電圧比較回路２２と、電圧比較回路２２の出力信号を積分するための低域フィルタ２３と、を備えている。ここで、電圧制御発振回路１の発振周波数をｆVCO、あらかじめ規定された映像中間周波数をｆIFとする。
【０００５】
また、図７に示すＡＦＴ回路では、電圧制御発振回路１、位相検波回路２および低域フィルタ３によってＡＰＣ（自動位相制御）ループを構成しており、電圧制御発振回路１の出力信号は、ＶＩＦ信号に対して位相同期するように帰還がかかっている。一方、移相回路４、位相検波回路５および低域フィルタ６によって、同期検波回路が構成されており、この同期検波回路により、電圧制御発振回路１の出力信号とＶＩＦ信号とが検波され、映像信号の取り出しが可能となっている。
【０００６】
上述したように、電圧制御発振回路１の発振周波数ｆVCOは、ＶＩＦ信号に位相同期して、ＶＩＦ信号周波数＝ｆVCOとなるように帰還がかかっているため、低域フィルタ３から出力される誤差電圧Ｖerrもこれに追従して変化する。ここで、基準電圧回路２１の電圧Ｖrefを、発振周波数ｆVCOがちょうど映像中間周波数ｆIFとなるときの誤差電圧Ｖerrと等しくなるように設定することで、ｆVCO＝ｆIFのときに電圧比較回路２２の出力信号は０となり、ｆVCOがｆIFからずれていくにしたがい電圧比較回路２２の出力電圧は大きくなる。
【０００７】
ＶＩＦ信号の周波数＝ｆVCOであるから、電圧比較回路２２の出力は、ＶＩＦ信号の周波数＝ｆIFのときを中心として、ＶＩＦ信号周波数とｆIFとのずれ量に応じて変化することになる。そして、この出力信号の不要成分を低域フィルタ２３によって除去した結果を、チューナの局部発振器により出力される発振周波数をフィードバック制御するための自動周波数同調制御電圧（ＡＦＴ出力）としている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のＡＦＴ回路では、上述したように、誤差電圧Ｖerrと基準電圧Ｖrefとを比較してＡＦＴ出力としているため、誤差電圧Ｖerrは、位相検波回路２でのオフセットや電圧制御発振回路１の温度特性などＡＰＣループ内にある回路のバラツキに大きく影響され、これらのバラツキ要因に対してＡＦＴ出力が変動してしまうという問題点があった。
【０００９】
この発明は、上記問題点を解決するためになされたもので、オフセットや温度特性などのバラツキ要因に依存しないＡＦＴ回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、この発明にかかるＡＦＴ回路にあっては、第１の制御電圧に応じた発振周波数の第１の出力信号を出力する第１の電圧制御発振回路と、チューナから出力された映像中間信号と前記第１の出力信号との位相検波をおこなう第１の位相検波回路と、を具備し、前記第１の位相検波回路の位相検波結果に基づいて得られる信号を前記第１の制御電圧として前記第１の電圧制御発振回路に入力する自動位相制御ループ回路と、第２の制御電圧に応じた発振周波数の第２の出力信号を出力する第２の電圧制御発振回路と、所定の基準信号と前記第２の出力信号との位相検波をおこなう第２の位相検波回路と、を具備し、前記第２の位相検波回路の位相検波結果に基づいて得られる信号を前記第２の制御電圧として前記第２の電圧制御発振回路に入力する位相同期ループ回路と、前記第１の出力信号と前記第２の出力信号とを乗算する乗算回路と、前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、を備えたことを特徴とする。
【００１１】
この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、所定の基準信号に基づいて構成される位相同期ループ回路により生成された第２の出力信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができる。
【００１２】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記位相同期ループ回路が、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との和に設定するための分周回路を具備することを特徴とする。
【００１３】
この発明によれば、前記位相同期ループ回路において、分周回路が設けられているので、この分周回路の分周比の設定に応じて、上記した位相同期ループ回路において出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との和となるような信号を得ることができる。
【００１４】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記位相同期ループ回路が、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との差に設定するための分周回路を具備することを特徴とする。
【００１５】
この発明によれば、前記位相同期ループ回路において、分周回路が設けられているので、この分周回路の分周比の設定に応じて、上記した位相同期ループ回路において出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との差となるような信号を得ることができる。
【００１６】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記基準信号が、映像色信号の副搬送波周波数に基づいて生成されることを特徴とする。
【００１７】
この発明によれば、上記基準信号として、テレビジョン受像機において通常生成されている副搬送波周波数を流用するので、基準信号を生成するための特別な回路を必要としない。
【００１８】
つぎの発明にかかるＡＦＴ回路にあっては、制御電圧に応じた発振周波数の出力信号を出力する電圧制御発振回路と、チューナから出力された映像中間信号と前記出力信号との位相検波をおこなう位相検波回路と、を具備し、前記位相検波回路の位相検波結果に基づいて得られる信号を前記制御電圧として前記電圧制御発振回路に入力する自動位相制御ループ回路と、前記出力信号と、前記映像中間周波数の信号に基づいて生成される基準信号と、を乗算する乗算回路と、前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、を備えたことを特徴とする。
【００１９】
この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、映像中間周波数の信号に基づいて生成される基準信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができるとともに、第１の出力信号との乗算をおこなうための安定した信号を生成するための位相同期ループ回路等を排除することができる。
【００２０】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記基準信号か、前記映像中間周波数の１／２の周波数の信号であることを特徴とする。
【００２１】
この発明によれば、上記基準信号の周波数として、映像中間周波数の１／２を選択することができる。
【００２２】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記エッジ検出回路が、前記基準信号をトリガークロックとしてエッジ検出することを特徴とする。
【００２３】
この発明によれば、エッジ検出回路が、上記基準信号をトリガークロックとしているので、エッジ検出をおこなう際にもその安定性を基準信号に依存させることができる。
【００２４】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記ＡＦＴ制御電圧生成回路が、結果的に前記映像中間信号の周波数と前記映像中間周波数とのずれに対して直線的に変化するＡＦＴ制御電圧を生成することを特徴とする。
【００２５】
この発明によれば、ＡＦＴ制御電圧生成回路において生成されるＡＦＴ制御電圧が、結果的に映像中間信号の周波数と映像中間周波数とのずれに対して直線的に変化するので、アナログ方式のＡＦＴ回路と同様に、映像中間信号の周波数と映像中間周波数との周波数差に応じて直線的に変化するＡＦＴ出力を得ることができる。
【００２６】
つぎの発明にかかるＡＦＴ回路にあっては、上記発明において、前記ＡＦＴ制御電圧生成回路が、前記エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することにより前記ＡＦＴ制御電圧を生成することを特徴とする。
【００２７】
この発明によれば、ＡＦＴ制御電圧生成回路が、エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することで、上記ＡＦＴ制御電圧を生成するので、ＡＦＴ制御電圧生成回路を、低域フィルタやチャージポンプ回路により構成することができる。
【００２８】
【発明の実施の形態】
以下に、この発明にかかるＡＦＴ回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２９】
実施の形態１．
まず、実施の形態１にかかるＡＦＴ回路について説明する。図１は、実施の形態１にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図１において、図７と共通する部分には同一符号を付してその説明を省略する。
【００３０】
図１に示すＡＦＴ回路は、図７に示した基準電圧回路２１、電圧比較回路２２および低域フィルタ２３からなる構成を排除し、電圧によって発振周波数を制御することのできる第２の電圧制御発振回路７と、第１の電圧制御発振回路１の出力信号をｎ分周する第１の分周回路８と、基準信号ｆrefをｍ分周する第２の分周回路９と、第１の分周回路８の出力信号と第２の分周回路９の出力信号との位相検波をおこなう位相検波回路１０と、位相検波回路１０の出力信号を積分するための低域フィルタ１１と、を備えている。
【００３１】
また、図１に示すＡＦＴ回路は、第１の電圧制御発振回路１の出力信号と第２の電圧制御発振回路７の出力信号とを乗算する乗算回路１２と、乗算回路１２の出力信号の高域成分を除去するための低域フィルタ１３と、低域フィルタ１３により得られた信号と基準信号ｆrefとの位相差を検出する位相差検出回路１４と、基準信号ｆrefをトリガークロックとして位相差検出回路１４から出力される信号のエッジ部分を検出するための第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂと、第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂから出力されるパルスにによって駆動されるチャージポンプ回路１６と、チャージポンプ回路１６の出力信号を積分するための低域フィルタ１７と、を備えて構成される。
【００３２】
特に、図１に示すように、第２の電圧制御発振回路７の出力信号は、第１の分周回路８に入力されてｎ分周された後、位相検波回路１０に位相検波の対象の一方として入力され、その位相検波回路１０の位相検波結果は、低域フィルタ１１を経由して第２の電圧制御発振回路７の制御電圧として入力される。すなわち、これら第２の電圧制御発振回路７、第１の分周回路８、位相検波回路１０および低域フィルタ１１によって、位相同期ループ（ＰＬＬ）が構成されている。また、位相検波回路１０に位相検波の対象の他方として入力される信号は、基準信号ｆrefが第２の分周回路９を介してｍ分周された信号である。
【００３３】
つぎに、このＡＦＴ回路の動作について説明する。なお、図１において、映像中間周波信号の検波動作に関しては、従来と同様であるので、ここでは自動周波数同調（ＡＦＴ）動作についてのみ説明する。
【００３４】
まず、第２の電圧制御発振回路７の出力信号が、周波数ｆIF＋ｆrefで発振されるように、第１の分周回路８および第２の分周回路９の分周比を、ｎ／ｍ＝ｆIF／ｆref＋１となるように設定する。
【００３５】
そして、乗算回路１２において、第１の電圧制御発振回路１の出力信号ｆVCOに、上記ＰＬＬで生成された第２の電圧制御発振回路７の出力信号ｆIF＋ｆrefが乗算され、（ｆIF＋ｆVCO）＋ｆrefと（ｆIF−ｆVCO）＋ｆrefの周波数成分の信号が出力される。これら周波数成分の信号は、低域フィルタ１３に通されることにより、高域成分（ｆIF＋ｆVCO）＋ｆrefが除去され、最終的に周波数（ｆIF−ｆVCO）＋ｆrefの信号のみとして得られる。
【００３６】
つづいて、低域フィルタ１３から出力された周波数（ｆIF−ｆVCO）＋ｆrefの信号は、位相差検出回路１４に入力される。図２は、位相差検出回路の一例を示す回路図である。なお、この位相差検出回路は既知の技術であるため、その回路構成および詳細な動作の説明については省略する。図２に示す位相差検出回路は、概略すると、入力１に入力された信号と入力２に入力された信号との位相差を検知して、その位相差に相当する長さのパルス（誤差信号）を生成する回路である。
【００３７】
また、この誤差信号の繰返し周期は、入力１に入力された信号と入力２に入力された信号との周波数差に相当する。特に、図２に示す位相差検出回路には、２つの出力１および出力２を備えており、入力１および入力２の相対的な位相関係によって、出力１および出力２のいずれか一方のみから誤差信号が出力される。たとえば、入力１の位相が入力２に対して進んでいる（または周波数が高い）場合は、出力１から誤差信号が出力され、逆に入力１の位相が入力２に対して遅れている（または周波数が低い）場合には、出力２から誤差信号が出力される。
【００３８】
位相差検出回路１４の出力１から出力された誤差信号は、第１のエッジ検出回路１５ａに入力され、位相差検出回路１４の出力２から出力された誤差信号は、第２のエッジ検出回路１５ｂに入力されて、それぞれ基準信号ｆrefをトリガークロックとしてエッジ検出される。
【００３９】
第１のエッジ検出回路１５ａまたは第２のエッジ検出回路１５ｂから出力されたエッジ検出結果は、チャージポンプ回路１６に入力された後、低域フィルタ１７に入力されて積分される。この積分結果が、ＡＦＴ出力となり、チューナの局部発振器により出力される発振周波数をフィードバック制御するための制御電圧となる。
【００４０】
図３および図４は、上記した位相差検出回路１４の出力信号と、第１のエッジ検出回路１５ａまたは第２のエッジ検出回路１５ｂの出力信号と、チャージポンプ回路１６および低域フィルタ１７においてＡＦＴ出力として出力される積分出力と、の関係を説明するための説明図である。特に、図３は、ｆIFとｆVCOとの周波数差が大きい場合を示し、図４は、ｆIFとｆVCOとの周波数差が小さい場合を示している。
【００４１】
まず、周波数（ｆIF−ｆVCO）＋ｆrefの信号と基準信号ｆrefとが位相差検出回路１４に入力されると、（ｆIF−ｆVCO）＋ｆrefと基準信号ｆrefとの周波数差、すなわちｆIFとｆVCOとの周波数差が大きいときには、図３のａ）に示すように、誤差信号の繰返し周期が短くなる。逆に、ｆIFとｆVCOとの周波数差が小さいときには、図４のａ）に示すように、誤差信号の繰返し周期が長くなる。
【００４２】
ここで、図２に示した位相差検出回路１４では、上述したように、ｆIF＞ｆVCOとｆIF＜ｆVCOの場合では出力経路が異なり、ｆIF＞ｆVCOのときには出力１に誤差信号が出力され、ｆIF＜ｆVCOのときには出力２に誤差信号が出力される。なお、ｆVCO＝ｆIFのときには出力１、出力２いずれにも誤差信号は出力されない。
【００４３】
位相差検出回路１４の出力１または出力２から出力された誤差信号は、出力１および出力２にそれぞれに対応して設けられた第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂに入力され、ｆIFとｆVCOとの周波数差が大きいときには、図３のｂ）に示すように、誤差信号のパルス密度が高いパルス信号として出力される。逆にｆIFとｆVCOとの周波数差が小さいときには、図４のｂ）に示すように、誤差信号のパルス密度が低いパルス信号として出力される。すなわち、第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂでは、ｆIFとｆVCOとの周波数差に応じて異なるパルス密度の信号が出力されることになる。
【００４４】
第１のエッジ検出回路１５ａおよび第２のエッジ検出回路１５ｂから出力されたパルス信号は、チャージポンプ回路１６および低域フィルタ１７において積分されるが、パルス密度の高いパルス信号に対してはその積分結果となる直流（ＤＣ）電圧は高くなり、逆にパルス密度の低いパルス信号に対してはその積分結果となるＤＣ電圧は低くなる。したがって、ｆIFとｆVCOとの周波数差に応じて電圧が変化し、ｆIFとｆVCOとの周波数差が大きいときには、図３のｃ）に示すように、ＤＣ電圧が高くなり、逆にｆIFとｆVCOとの周波数差が小さいときには、図４のｃ）に示すように、ＤＣ電圧が低くなる。また、ｆVCO＝ｆIFのときを中心として、ｆIF＞ｆVCOとｆIF＜ｆVCOとでは逆の極性のＤＣ電圧が得られる。なお、このＤＣ電圧がＡＦＴ出力となる。
【００４５】
以上に説明したとおり、実施の形態１にかかるＡＦＴ回路によれば、基準信号ｆrefの周波数および位相を基準としてＡＦＴ出力を得ているため、ＡＦＴ出力の安定性は基準信号ｆrefの安定性のみに依存する。したがって、基準信号に水晶発振回路などの安定した信号源を用いることで、オフセットや温度特性などの影響を受けないＡＦＴ回路を実現することができる。
【００４６】
また、電圧制御発振回路１の発振周波数をパルスカウントするようなディジタル方式のＡＦＴ回路でもバラツキ要因による影響の少ないＡＦＴ回路を実現可能であるが、そのＡＦＴ出力は離散的な値しか取り得ない。しかしながら、実施の形態１にかかるＡＦＴ回路によれば、従来のアナログ方式のＡＦＴと同様に、ＡＦＴ出力がｆIFとｆVCOとの周波数差に応じて直線的に変化するという特徴も兼ね備えている。
【００４７】
なお、上述した説明では、第２の電圧制御発振回路７の発振周波数をｆIF＋ｆrefとしたが、第２の電圧制御発振回路７の発振周波数をｆIF−ｆrefやｆref−ｆIFと設定しても、同様な効果を享受できることは言うまでもない。
【００４８】
実施の形態２．
つぎに、実施の形態２にかかるＡＦＴ回路について説明する。実施の形態２にかかるＡＦＴ回路は、実施の形態１にかかるＡＦＴ回路において説明した基準信号を、テレビジョン受像機において通常用いられている色信号副搬送波周波数（ｆSC）を流用することを特徴としている。
【００４９】
図５は、実施の形態２にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図５において、図１と共通する部分には同一符号を付してその説明を省略する。図５においては、電圧によって発振周波数を制御することのできる水晶発振回路１８と、映像信号の色信号と水晶発振回路１８の出力信号とをバースト信号のタイミングで位相検波する位相検波回路１９と、位相検波回路１９の出力信号を積分するための低域フィルタ２０と、が示されている。
【００５０】
テレビジョン受像機は、色信号を復調するために、基準信号として色信号副搬送波周波数（ｆSC）を用いており、一般的に、図５に示すように、水晶発振回路１８、位相検波回路１９および低域フィルタ２０で構成された、映像信号のバースト信号に位相同期するＡＰＣループ回路を備えている。このようにして得られたｆSC信号は、バースト信号に位相同期しているので、非常に安定な信号源として知られている。
【００５１】
そこで、実施の形態２にかかるＡＦＴ回路では、基準信号としてこの色信号副搬送波周波数ｆSCを用い、それにともなって第２の電圧制御発振回路７の信号周波数がｆIF＋ｆSCとなるように、第１の分周回路８と第２の分周回路９の分周比を、ｎ／ｍ＝ｆIF／ｆSC＋１に設定する。よって、他のＡＦＴ回路の動作自体については、基準信号の周波数がｆSCとなることと各機能ブロックにおける周波数関係が変わること以外は、実施の形態１にかかるＡＦＴ回路と全く同様であり、ここではその説明を省略する。
【００５２】
以上に説明したとおり、実施の形態２にかかるＡＦＴ回路によれば、実施の形態１において説明した第２の分周回路や位相差検出回路１４等に入力される基準信号を、この色信号副搬送波周波数ｆSC信号とするので、基準信号源を色信号復調回路と共有化し、基準信号のさらなる安定化と回路規模の縮小化を図ることができる。
【００５３】
なお、この場合にも、第２の電圧制御発振回路７の発振周波数をｆIF−ｆSCやｆSC−ｆIFと設定した場合についても、同様の効果が享受できることは言うまでもない。
【００５４】
実施の形態３．
つぎに、実施の形態３にかかるＡＦＴ回路について説明する。実施の形態３にかかるＡＦＴ回路は、実施の形態１にかかるＡＦＴ回路において説明した基準信号を、映像中間周波数の１／２、すなわちｆIF／２の信号とすることを特徴としている。
【００５５】
図６は、実施の形態３にかかるＡＦＴ回路の概略構成を示すブロック図である。なお、図６において、図１と共通する部分には同一符号を付してその説明を省略する。特に、図６に示すＡＦＴ回路では、ｆIF／２の基準信号を、第１の電圧制御発振回路１から出力されたｆVCOの信号に乗算させる信号として乗算回路１２に直接入力しているので、実施の形態１において説明した第２の電圧制御発振回路７、第１の分周回路８、第２の分周回路９、位相検波回路１０および低域フィルタ１１によって構成されるＰＬＬ回路を削減することができる。
【００５６】
よって、他のＡＦＴ回路の動作自体については、基準信号の周波数ｆrefがｆIF／２となることと低域フィルタ１３の出力信号がｆVCO−ｆIF／２となること以外は、実施の形態１にかかるＡＦＴ回路と全く同様であり、ここではその説明を省略する。
【００５７】
以上に説明したとおり、実施の形態３にかかるＡＦＴ回路によれば、基準信号の周波数をｆIF／２とすることで、この基準信号を、第１の電圧制御発振回路１の出力信号ｆVCOに乗算させる信号として乗算回路１２に直接に入力することででき、これにより実施の形態１にかかるＡＴＦ回路において必要であったＰＬＬ回路を削除することができるので、回路規模の大幅な縮小化を図ることが可能となる。
【００５８】
【発明の効果】
以上、説明したとおり、この発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、所定の基準信号に基づいて構成される位相同期ループ回路により生成された第２の出力信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができ、基準信号に水晶発振回路などの安定した信号源を用いることで、オフセットや温度特性などの影響を受けないＡＦＴ回路を実現することができるという効果を奏する。
【００５９】
つぎの発明によれば、位相同期ループ回路に分周回路が設けられているので、上記した位相同期ループ回路にから出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との和となるような信号を、上記分周回路の分周比の設定に応じて容易に得ることができるという効果を奏する。
【００６０】
つぎの発明によれば、位相同期ループ回路に分周回路が設けられているので、上記した位相同期ループ回路にから出力される第２の出力信号として、上記所定の映像中間周波数と上記基準信号の周波数との差となるような信号を、上記分周回路の分周比の設定に応じて容易に得ることができるという効果を奏する。
【００６１】
つぎの発明によれば、上記基準信号として、テレビジョン受像機において通常生成されている副搬送波周波数を流用するので、基準信号を生成するための特別な回路を必要とせず、ＡＦＴ回路の縮小化が図れるとともに、簡単にかつ安価に安定したＡＦＴ回路を構成することができるという効果を奏する。
【００６２】
つぎの発明によれば、従来の自動位相制御ループ回路により生成された第１の出力信号と、映像中間周波数の信号に基づいて生成される基準信号と、を乗算し、位相差検出回路とエッジ検出回路が、その乗算結果を入力して、映像中間周波数と上記第１の出力信号との周波数差に相当するパルス密度の信号等のエッジ検出結果を出力し、この出力結果に基づいてＡＦＴ出力を得るように構成しているので、結果的に、上記した所定の基準信号のみに依存したＡＦＴ出力を得ることができるとともに、第１の出力信号との乗算をおこなうための安定した信号を生成するための位相同期ループ回路等を排除することができ、オフセットや温度特性などの影響を受けないＡＦＴ回路の実現とＡＦＴ回路の縮小化とが可能になるという効果を奏する。
【００６３】
つぎの発明によれば、上記基準信号の周波数として、映像中間周波数の１／２を選択することができるので、基準信号として映像中間周波数の信号を導入する場合のＡＦＴ回路の設計が容易になるという効果を奏する。
【００６４】
つぎの発明によれば、エッジ検出回路が、上記基準信号をトリガークロックとしているので、エッジ検出をおこなう際にもその安定性を基準信号に依存させることができ、オフセットや温度特性などの影響を受けない、より安定したＡＦＴ回路を実現することができるという効果を奏する。
【００６５】
つぎの発明によれば、ＡＦＴ制御電圧生成回路において生成されるＡＦＴ制御電圧が、結果的に映像中間信号の周波数と映像中間周波数とのずれに対して直線的に変化するので、従来のディジタル方式のＡＦＴ回路に対して、アナログ方式のＡＦＴ回路と同様に、映像中間信号の周波数と映像中間周波数との周波数差に応じて直線的に変化するＡＦＴ出力を得ることができるという効果を奏する。
【００６６】
つぎの発明によれば、ＡＦＴ制御電圧生成回路が、エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することで、上記ＡＦＴ制御電圧を生成するので、ＡＦＴ制御電圧生成回路を、低域フィルタやチャージポンプ回路により容易に構成することができるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図２】 実施の形態１にかかるＡＦＴ回路の位相差検出回路の一例を示す回路図である。
【図３】 実施の形態１にかかるＡＦＴ回路において、位相検出回路、エッジ検出回路、チャージポンプ回路および低域フィルタの各出力信号の関係を説明するための説明図である。
【図４】 実施の形態１にかかるＡＦＴ回路において、位相検出回路、エッジ検出回路、チャージポンプ回路および低域フィルタの各出力信号の関係を説明するための説明図である。
【図５】 実施の形態２にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図６】 実施の形態３にかかるＡＦＴ回路の概略構成を示すブロック図である。
【図７】 従来のＡＦＴ回路の概略構成を示すブロック図である。
【符号の説明】
１，７ 電圧制御発振回路、２，１９ 位相検波回路、３，６，１１，１３，１７，２０，２３ 低域フィルタ、４ 移相回路、５，１０ 位相検波回路、８第１の分周回路、９ 第２の分周回路、１２ 乗算回路、１４ 位相差検出回路、１５ａ、１５ｂ エッジ検出回路、１６ チャージポンプ回路、１８ 水晶発振回路、２１ 基準電圧回路、２２ 電圧比較回路。
Claims (9)
- 第１の制御電圧に応じた発振周波数の第１の出力信号を出力する第１の電圧制御発振回路と、チューナから出力された映像中間信号と前記第１の出力信号との位相検波をおこなう第１の位相検波回路と、を具備し、前記第１の位相検波回路の位相検波結果に基づいて得られる信号を前記第１の制御電圧として前記第１の電圧制御発振回路に入力する自動位相制御ループ回路と、
第２の制御電圧に応じた発振周波数の第２の出力信号を出力する第２の電圧制御発振回路と、所定の基準信号と前記第２の出力信号との位相検波をおこなう第２の位相検波回路と、を具備し、前記第２の位相検波回路の位相検波結果に基づいて得られる信号を前記第２の制御電圧として前記第２の電圧制御発振回路に入力する位相同期ループ回路と、
前記第１の出力信号と前記第２の出力信号とを乗算する乗算回路と、
前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、
前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、
前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、
を備えたことを特徴とするＡＦＴ回路。 - 前記位相同期ループ回路は、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との和に設定するための分周回路を具備することを特徴とする請求項１に記載のＡＦＴ回路。
- 前記位相同期ループ回路は、前記第２の出力信号の周波数を、前記映像中間周波数と前記基準信号の周波数との差に設定するための分周回路を具備することを特徴とする請求項１に記載のＡＦＴ回路。
- 前記基準信号は、映像色信号の副搬送波周波数に基づいて生成されることを特徴とする請求項１、２または３に記載のＡＦＴ回路。
- 制御電圧に応じた発振周波数の出力信号を出力する電圧制御発振回路と、チューナから出力された映像中間信号と前記出力信号との位相検波をおこなう位相検波回路と、を具備し、前記位相検波回路の位相検波結果に基づいて得られる信号を前記制御電圧として前記電圧制御発振回路に入力する自動位相制御ループ回路と、
前記出力信号と、前記映像中間周波数の信号に基づいて生成される基準信号と、を乗算する乗算回路と、
前記乗算回路の乗算結果に基づいて得られる信号と前記基準信号との位相差を検出する位相差検出回路と、
前記位相差検出回路の位相検出結果に基づいて得られる信号のエッジを検出するエッジ検出回路と、
前記エッジ検出回路のエッジ検出結果に基づいて、前記映像中間信号の周波数が所定の映像中間周波数となるように前記チューナをフィードバック制御するための自動周波数同調（ＡＦＴ）制御電圧を生成するＡＦＴ制御電圧生成回路と、
を備えたことを特徴とするＡＦＴ回路。 - 前記基準信号は、前記映像中間周波数の１／２の周波数の信号であることを特徴とする請求項５に記載のＡＦＴ回路。
- 前記エッジ検出回路は、前記基準信号をトリガークロックとしてエッジ検出することを特徴とする請求項１〜６のいずれか一つに記載のＡＦＴ回路。
- 前記ＡＦＴ制御電圧生成回路は、結果的に前記映像中間信号の周波数と前記映像中間周波数とのずれに対して直線的に変化するＡＦＴ制御電圧を生成することを特徴とする請求項１〜７のいずれか一つに記載のＡＦＴ回路。
- 前記ＡＦＴ制御電圧生成回路は、前記エッジ検出回路のエッジ検出結果に基づいて得られる信号を積分することにより前記ＡＦＴ制御電圧を生成することを特徴とする請求項１〜８のいずれか一つに記載のＡＦＴ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190208A JP4610698B2 (ja) | 2000-06-23 | 2000-06-23 | Ａｆｔ回路 |
| US09/708,446 US6628345B1 (en) | 2000-06-23 | 2000-11-09 | Automatic frequency tuning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190208A JP4610698B2 (ja) | 2000-06-23 | 2000-06-23 | Ａｆｔ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002010169A JP2002010169A (ja) | 2002-01-11 |
| JP4610698B2 true JP4610698B2 (ja) | 2011-01-12 |
Family
ID=18689714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190208A Expired - Fee Related JP4610698B2 (ja) | 2000-06-23 | 2000-06-23 | Ａｆｔ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6628345B1 (ja) |
| JP (1) | JP4610698B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090022446A (ko) * | 2007-08-30 | 2009-03-04 | 삼성전자주식회사 | 정착유닛 및 이를 포함하는 화상형성장치 |
| TWI463865B (zh) * | 2007-11-23 | 2014-12-01 | Mstar Semiconductor Inc | 多切割之水平同步訊號之產生裝置及方法 |
| US20100080286A1 (en) * | 2008-07-22 | 2010-04-01 | Sunghoon Hong | Compression-aware, video pre-processor working with standard video decompressors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266780A (ja) * | 1985-09-18 | 1987-03-26 | Matsushita Electric Ind Co Ltd | Ａｆｃ回路 |
| JPH04365230A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | ダブルスーパチューナ |
| JPH0998071A (ja) * | 1995-10-03 | 1997-04-08 | Kokusai Electric Co Ltd | 自動周波数制御方法とその回路 |
| JPH11252478A (ja) * | 1998-03-05 | 1999-09-17 | Toshiba Corp | 自動周波数同調回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4302778A (en) * | 1980-06-30 | 1981-11-24 | Zenith Radio Corporation | AFT-wide automatic frequency control system and method |
| JPH05167398A (ja) | 1991-12-18 | 1993-07-02 | Sony Corp | Ｐｌｌ同期検波型受信機 |
| JPH06113228A (ja) | 1992-09-28 | 1994-04-22 | Sanyo Electric Co Ltd | カウンタ回路 |
| JP2944019B2 (ja) | 1993-07-14 | 1999-08-30 | ローム株式会社 | Ａｆｔ回路およびこれを用いた電子同調チューナ |
| FR2742623B1 (fr) * | 1995-12-18 | 1998-03-06 | Sgs Thomson Microelectronics | Dispositif de traitement de signaux de synchronisation |
| JPH10276111A (ja) | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | Ａｆｔ装置 |
-
2000
- 2000-06-23 JP JP2000190208A patent/JP4610698B2/ja not_active Expired - Fee Related
- 2000-11-09 US US09/708,446 patent/US6628345B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266780A (ja) * | 1985-09-18 | 1987-03-26 | Matsushita Electric Ind Co Ltd | Ａｆｃ回路 |
| JPH04365230A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | ダブルスーパチューナ |
| JPH0998071A (ja) * | 1995-10-03 | 1997-04-08 | Kokusai Electric Co Ltd | 自動周波数制御方法とその回路 |
| JPH11252478A (ja) * | 1998-03-05 | 1999-09-17 | Toshiba Corp | 自動周波数同調回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6628345B1 (en) | 2003-09-30 |
| JP2002010169A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107522A (en) | Automatic frequency control circuit | |
| US5289506A (en) | Automatic frequency control circuit | |
| EP1039640B1 (en) | PLL circuit | |
| US5568078A (en) | Clock delay compensating and duty controlling apparatus of a phase-locked loop | |
| KR100208408B1 (ko) | 2중 루프 pll회로 | |
| JP4610698B2 (ja) | Ａｆｔ回路 | |
| JPH0340333A (ja) | チューナ選局装置 | |
| KR890004218B1 (ko) | 동기형 영상신호 검파회로 | |
| US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP3134264B2 (ja) | 色信号低域変換回路 | |
| JPH06152457A (ja) | Ｐｌｌ選局装置 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH06152458A (ja) | Ｐｌｌ選局装置 | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2655043B2 (ja) | Ｐｌｌ回路 | |
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JP2005191626A (ja) | 変調キャリア発生器 | |
| JP2002353837A (ja) | 受信装置 | |
| JPH0345937B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |