KR100208408B1 - 2중 루프 pll회로 - Google Patents

2중 루프 pll회로 Download PDF

Info

Publication number
KR100208408B1
KR100208408B1 KR1019930002558A KR930002558A KR100208408B1 KR 100208408 B1 KR100208408 B1 KR 100208408B1 KR 1019930002558 A KR1019930002558 A KR 1019930002558A KR 930002558 A KR930002558 A KR 930002558A KR 100208408 B1 KR100208408 B1 KR 100208408B1
Authority
KR
South Korea
Prior art keywords
vco
signal
circuit
phase
output
Prior art date
Application number
KR1019930002558A
Other languages
English (en)
Other versions
KR930018947A (ko
Inventor
히데오 이마이즈미
요시아끼 다까하시
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4037759A external-priority patent/JP2810580B2/ja
Priority claimed from JP4169184A external-priority patent/JP2859037B2/ja
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR930018947A publication Critical patent/KR930018947A/ko
Application granted granted Critical
Publication of KR100208408B1 publication Critical patent/KR100208408B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2281—Homodyne or synchrodyne circuits using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

영상 IF 신호의 반송파를 구성하는 제1 VCO(12)의 주파수를 제2 VCO(15)의 주파수를 기준으로 설정한다. 그리고, 제1 VCO(12)의 출력 신호 위상과 영상 IF 신호의 위상차에 따라 제2 VCO(15)의 발진 주파수를 제어한다. 그 결과로서, 제1 VCO(12)의 출력 신호 위상이 조정되고, 이 출력 신호가 영상 IF 신호의 반송파 주파수로 록크된다. 따라서, 제1 VCO(12)의 발진 주파수를 자동 설정할 수 있다. 또한, 제1 VCO(12)의 출력 신호 위상과 영상 IF 신호의 위상차에 대한 신호도 제1 VCO(12)로 인가한다. 따라서, 회로 동작의 안정성을 개선할 수 있다.

Description

2중 루프 PLL 회로
제1도는 종래의 PLL 회로를 도시한 블록도.
제2도는 제1도에 도시한 회로의 특성도.
제3도는 제1 실시예의 2중 PLL회로를 도시한 블록도.
제4도는 제2 실시예의 PLL 검파 회로를 도시한 회로도.
제5도는 제1도의 PLL 회로의 근 궤적을 도시한 도면.
제6도는 제3도의 PLL 회로의 근 궤적을 도시한 도면.
제7도는 제4도의 PLL 회로의 근 궤적을 도시한 도면.
제8도는 제4도의 루프 필터의 구체 회로도.
제9도는 본 발명을 AM 동기 검파 회로에 적용한 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 안테나 2 : 튜너
3 : SAW 필터 4 : IF 증폭 회로
5 : PLL 회로 6, 19 : 검파 회로
7, 8 : 단자 12 : 제1 VCO
13 : 제1 위상 비교기 14 : 제1 루프필터
15 : 제2 VCO 16 : 1/n 분주기
17 : 제2위상 비교기 18 : 제2 루프 필터
20, 21 : 이상회로 23 : 크리스탈 발진 소자
24 : 가산기 121, 122, 123, 124 : 근
125, 126, 129 : 영점 128, 130 : 근 궤적
본 발명은 2중 루프 PLL(Phase Locked Loop)에 관한 것으로, 예를 들면 TV(텔리비젼) 수상기에 있어서 영상 신호를 검파하는 동기 검파회로등에 이용되는 PLL 회로에 관한 것으로, 특히 VCO(전압 제어 발진기)의 공진자를 조정할 필요가 없는 검파 회로에 관한 것이다.
통신, TV 분야에 있어서 동기 검파 기술은 필수적인 것이다. 동기 검파 회로에 있어서, 입력 신호의 주파수 및 위상에 동기한 연속 발진 출력을 얻기 위한 PLL 회로가 사용된다.
위상 비교기(101)은 승산기로 구성하고, 입력되는 2개의 신호의 차에 대한 신호로 출력한다. 루프 필터(102)는 저역 통과 필터로 구성되고, 입력되는 위상 비교기(101)로부터의 차신호를 평활한다. 전압 제어 발진기(VCO : 103)은 LC 발진기등을 포함하고, 입력되는 신호에 기초해서 발진 주파수를 가변한다. 또한, 위상 비교기(101)로 입력 신호 및 VCO(103)으로부터의 신호가 입력된다. 따라서, 이 회로는 위상 비교기(101)로 입력되는 2개의 신호의 차를 감소시키도록 동작하고, VCO(103)의 출력 신호가 입력 신호와 동일한 주파수로 동기된다. 그래서 VCO(103)의 출력 신호를 이용해서 동기 검파등이 가능하게 된다.
이러한 PLL회로의 특성은 제2도에 도시되어 있다. 가로축은 주파수를 타나내고, 세로축은 루프 필터(102)의 출력을 나타낸 것이다. (f0)는 VCO의 자유 발진 주파수이다. 여기서, 자유 발진 주파수란 VCO가 록크되지 않고 자유 발진하고 있는 주파수를 말한다. 지금 입력으로 록크되어 있지 않은 상태에서 출발해서 점(f2)에서 루프가 록크 상태로 된다. 더욱 올라가면 점(f4)에서 록크가 해제된다. 마찬가지로, 주파수가 내려가는 경우는(f3)에서 록크되고, (f1)에서 해제된다. 이때, 이와 같이 록크되어 있지 않은 상태에서 록크되는 주파수의 하한(f2)와 상한(f3)의 범위를 인입범위(pull in range), 록크되어 있는 상태에서 록크가 해제되는 주파수의 하한(f1)과 상한(f4)의 범위를 홀드 범위(hold range)라 한다. 통상 이들은 자유 발진 주파수(f0)에 대해 대칭이다.
다음에, 정상 상태에 있어서의 입력과 VCO 출력간의 위상 오차에 대해서 살펴보기로 하였다. 입력 신호의 주파수와 VCO의 자유 발진 주파수가 같은 경우에는 위상 오차는 0이다. 그러나, 자유 발진 주파수가 변이해 있는 경우는 VCO의 변이에 상당하는 전압을 위상 비교기가 공급하게 되므로 유한의 정상 위상 오차가 발생한다. 즉, △F를 자유 발진 주파수의 변이, kd를 위상 비교기의 이득, ko를 VCO의 제어 감도로 하면, 정상 위상 오차 △θ는 다음과 같다.
PLL 회로에 의해, AM 신호 복조용 동기 검파 회로를 구성한 경우, 검파 출력왜곡 등의 특성은 상기 정상 위치 오차에 비례하여 악화된다. 통상 VCO는 오차가 큰 LC 탱크 회로로 구성되는 경우가 많다. 따라서, 이들 시스템에서는 VCO 의 자유 발진 주파수 변이를 최소로 하는 조정이 불가피해진다.
한편, VCO의 발진기로서는 코일과 콘덴서로 이루어지는 LC 공진기가 이용되는 경우가 많다. 그러나, 이들 LC공진기는 Q(첨예도)가 낮아서 발진 주파수를 조정할 필요가 있다.
LC 공진기의 조정은 공장 제조 라인에서 1대씩 수행해야 하기 때문에 많은 일손이 필요하게 되는 문제가 있었다. VCO의 중심 주파수를 정확히 결정하기 위해서는 상기 Q를 높이면 좋으나, 그러면 PLL 회로의 인입 범위가 좁아져서 외부로부터의 노이즈 등에 약해지는 문제가 있었다. 특히, PLL 검파 회로 블록에 있어서 필요 조정 개소는 현재로는 이곳뿐이어서 그 해소가 희구되어 왔다.
본 발명은 PLL의 인입 범위를 좁게 하지 않고 VCO의 발진 주파수를 입력 신호의 주파수에 합치(合致)시키는 것을 목적으로 한다.
또, VCO의 발진 주파수를 입력 신호의 주파수에 자동적으로 합치시키는 것을 목적으로 한다.
또, 이러한 자동 조정을 안정하게 수행하는 것을 목적으로 한다.
본 발명의 PLL 회로는 입력 신호의 주파수와 실질적으로 동일한 주파수로 발진하는 제1 VCO(Voltage Controlled Oscillator),
상기 제1 VCO에서의 발진 출력 신호와 상기 입력 신호의 위상을 비교해서 양자의 위상차에 대한 신호를 출력하는 제1 위상 비교기,
상기 제1 위상 비교기의 출력 신호를 평활하는 제1 루프 필터,
상기 제1 루프 필터의 출력 신호에 따라 발진 주파수가 변경되는 VCO로서, 상기 제1 VCO에 비해 높은 주파수 선택 특성을 갖고 있고, 또 상기 제1 VCO보다 저 주파수로 발진하는 제2 VCO,
상기 제1 VCO의 발진 출력 신호를 분주해서 상기 제2 VCO와 실질적으로 동일한 저주파 신호를 생성하는 분주회로.
상기 분주 회로의 출력 신호와 상기 제2 VCO의 발진 출력 신호의 위상을 비교해서 양자의 위상차에 대한 신호를 출력하는 제2 위상 비교기, 및
상기 제2 위상 비교기의 출력 신호를 평활해서 상기 제1 VCO의 발진 주파수를 제어하기 위한 신호를 상기 제1 VCO로 공급하는 제2 루프 필터를 포함하고,
제1 VCO의 발진 주파수는 제2 루프 필터로부터의 신호에 따라 제어되는 것을 특징으로 한다.
이와 같이, 제1 루프 필터의 출력을 제1 VCO로 공급하는 것이 아니고, 제2 VCO로 공급한다. 따라서, 제2 VCO는 제1 루프 필터의 출력 신호, 즉 입력 신호와 제1 VCO의 출력 위상차에 기초하여 발진 주파수가 제어된다. 또, 제2 VCO의 출력은 제2 위상 비교기로 입력된다. 제2위상 비교기에는 제1 VCO의 출력을 분주해서 얻은 제2 VCO의 출력과 동일 주파수의 신호도 공급된다. 이러한 이유 때문에, 2개 신호의 위상차에 대한 신호가 제2위상 비교기에서 출력되고, 이것이 제2 루프 필터를 통해 제1 VCO로 공급된다. 그래서, 제1 VCO는 제2 위상 비교기의 출력에 따라 제어된다.
여기서, 제2 VCO는 제1 VCO보다 저주파수로 발진한다. 예를 들면, 제2 VCO의 발진 주파수를 입력 신호의 1/8로 하면, 제2 위상 비교기, 제2 루프 필터, 제1 VCO 및 분주기로 구성되는 PLL의 감도를 24kHz/mV 로 해도 제1위상 비교기, 제1 루프필터 및 제2 VCO의 감도는 3kHz/mV로 된다. 따라서, 이 회로에서는 외부에 대한 감도가 낮고, 내부에서의 감도가 커진다. 그래서, 영상 IF 신호에 대한 인입 범위를 충분히 크게 했음에도 불구하고 노이즈 영향을 거의 받지 않도록 할 수 있다. 또한, 제2 위상 비교기, 제2 루프 필터, 제1 VCO 및 분주기로 구성되는 PLL의 인입 범위를 ±1.5MHz로 해도 제2 VCO의 주파수 가변 범위는 ±1.5/8 = 187.5 kHz로 할 수 있다.
특히, 제2 VCO의 발진 주파수를 제1 루프 필터의 출력으로 제어하기 때문에 입력 신호에 대한 추종을 확실하게 할 수 있다.
제1 VCO는 LC 공진기를 ld용한 것이고, 제2 VCO는 크리스탈 발진 소자를 이용한 것이다.
따라서, 제1 VCO를 주파수 선택성이 낮은 것으로 하고, 제2 VCO를 주파수 선택성이 높은 것으로 할 수 있다.
제2 VCO의 발진 주파수는 제1 VCO 1/8이고, 상기 분주회로는 1/8분주를 수행한다.
따라서, PLL 감도를 소정의 것으로 할 수 있다.
또한, 영상 IF 신호와 상기 제1 VCO로부터의 출력 신호가 입력되고, 상기 영상 IF신호를 검파하는 검파회로,
상기 제1 VCO와 상기 제1 위상 비교기 사이에 설치되고, 제1 VCO로부터의 출력 신호의 위상을 시프트시키는 제1 이상(移相)회로,
상기 제1 VCO와 상기 검파 회로 사이에 설치되고, 제1 VCO로부터의 출력 신호의 위상을 시프트시키는 제2이상 회로를 설치한다.
상기 제1이상 회로는 제1 VCO의 출력을 45이상해서, 제1 위상 비교기에 영상 IF신호와 90위상이 다른 신호를 공급하고,
상기 제2이상 회로는 제1 VCO의 출력을 제1 이상 회로와 다른 45방향으로 이상하여, 상기 검파 회로로 영상 IF신호와 180h 위상이 다른 신호를 공급한다.
또한, 제1 루프 필터의 출력 신호를 상기 제1 VCO로 인가하는 인가 수단을 설치했다.
이와 같이 제1 루프 필터의 출력을 제1 VCO로 인가함으로써 회로의 안정성을 개선할 수 있다.
즉, PLL 회로가 록크되기 위해서는 부귀환 루프로 되어 있어야 하지만, 본 발명중 2중 PLL 회로는 4차의 부귀환 루프로 된다. 그리고, 이러한 인가 수단을 설치하지 않은 경우에는 PLL 회로 전달 함수의 근 궤적이 복소 평면에 있어서의 우반면(右半面)에도 존재한다. 따라서, 동작이 불안정해진다.
이러한 인가 수단을 설치함으로써, 근 궤적 대부분을 좌반면(左半面)에도 위치시킬 수 있어서, 회로 동작의 안정화를 도모할 수 있다.
상기 인가 수단은 제2 루프 필터의 출력과 제1 루프 필터의 출력을 가산하는 가산기이다.
또, 제2 루프 필터와 가산기 사이에 설치되어 제2 루프 필터의 출력 신호에 소정 계수를 승산하는 제1계수 승산기, 및 제1 루프 필터와 가산기 사이에 설치되어 제1 루프 필터의 출력 신호에 소정 계수를 승산하는 제2 계수 승산기를 갖는다.
따라서, 근 궤적을 원하는 것으로 할 수 있고, 회로 동작을 적절히 할 수 있다.
[제1 실시예]
제3도는 PLL 회로를 이용한 영상 동기 검파회로를 도시하는 것으로, 안테나(1)에서 수신된 RF 신호는 튜너(2)로 입력된다. 튜너(2)는 입력된 RF 신호에 대해 소정 처리를 실시하여 IF 신호로 변환한다. 이 IF 신호는 SAW필터(3)을 통해 IF 증폭회로(4)로 입력되고, 여기서 증폭된다.
IF 증폭 회로(4)의 출력은 PLL 회로(5)로 입력되고, 여기서 반송파가 재생된다. 그리고, PLL 회로(5)에 의해 재생된 반송파와, 증폭된 IF 신호가 검파 회로(6)으로 공급되고, 검파 회로(6)은 재생된 반송파를 이용해서 IF신호를 검파한다.
일본에서는 영상 IF 주파수가 58.75MHz로 설정되고, 음성 IF 주파수가 54.25MHz로 설정되어 있으며, 영상 IF신호가 AM 검파되면, 단자(7)에는 영상 신호가 도출되고, 또 단자(8)에는 음성 IF 주파수와 영상 IF 주파수의 맥놀이 주파수(beat frequency), 즉 4.5 MHz의 SIF 신호가 도출된다.
PLL 회로(5)는 다음과 같이 구성된다. (12)는 영상 IF 신호 주파수에서 발진하는 제1 VCO, (13)은 제1 VCO(12)의 발진 출력 신호와 영상 IF신호의 위상 비교를 수행하는 제1 위상 비교기, (14)는 제1 위상 비교기(13)의 출력 신호를 평활하는 제1 루프필터, (15)는 상기 제1 VCO(12)에 비해 충분히 높은 주파수 선택 특성을 갖고, 상기 제1 루프 필터(13)의 출력 신호에 따라 발진 주파수가 제어되는 제2 VCO, (16)은 상기 제1 VCO(12)의 발진 출력 신호를 1/n 분주해서 상기 제2 VCO(15)의 발진 출력 신호 주파수와 대등하게 하는 1/n분주기, (17)는 1/n 분주기(16)의 출력 신호와 상기 제2 VCO(15)의 발진 출력 신호를 위상 비교하는 제2 위상 비교기, (18)은 제2 위상 비교기(17)의 출력 신호를 평활해서 상기 제1 VCO(12)의 발진 주파수를 제어하는 제2 루프 필터, (20 및 21)은 45이상회로이다.
제1 VCO(12)의 주파수 선택 소자로서는 Q가 낮은 LC공진기(22)를 이용하고, 그 주파수는 영상 IF 신호 주파수인 58.75MHz로 설정되어 있다. 그러나, 제2 VCO(15)의 주파수 선택 소자로서는 Q가 높은 크리스탈 발진 소자(23) 또는 세라믹 발진 소자를 이용하고, 그 주파수는 58.75MHz를 1/n 분주한 58.75/n MHz로 설정되어 있다. 제2 위상 비교기(17), 제1 VCO(12), 1/n 분주기(16) 및 제2 루프 필터(18)은 PLL 회로를 구성하고, 제2 VCO(15)의 주파수 정밀도는 크리스탈 발진 소자(23)등의 사용으로 매우 높게 된다. 이러한 이유 때문에, 제1 VCO(12)의 발진 주파수는 특별한 조정없이 제2 VCO(15)와 마찬가지로 정확히 58.75MHz로 할 수 있다. 영상신호의 변조 방식은 AM이기 때문에 검파에는 동기 검파 방식을 이용한다. 동기 검파 방식에는 IF 증폭회로(4)에서의 영상 IF 신호와 제1 VCO(12)로 부터의 반송파의 위상을 정확히 180로 설정할 필요가 있다. 이러한 이유 때문에, 제3도에서는 제1 위상 비교기(13) 및 제1 루프 필터(14)를 설치해서 제2 VCO(15)를 위상 제어한다. 이러한 위상 제어 결과가 제2 위상 비교기(17) 및 제2 LPF(18)을 통해 제1 VCO(12)로 귀환되고, 제1 VCO(12)의 위상 조정이 수행된다.
이러한 루프의 작용에 의해 제1 위상 비교기(13)의 2입력의 위상 관계는 정확히 90로 되고, 이러한 위상관계에 45의 이상회로(20 및 21)의 위상량을 가하면, 검파 회로(19)의 2입력 위상관계를 정확히 180로 할 수 있다. 즉, 제1 VCO의 출력은 IF 신호와 135위상이 변이한 것이고, 이상 회로(20 및 21)은 위상을 반대 방향으로 45시프트시킨다.
따라서, 제3도의 회로에 따르면 VCO의 자유발진 주파수를 조정하지 않고 영상 신호를 검파할 수 있다.
또, 제1도의 제2 위상 비교기(17), 제2 루프 필터(18), 제1 VCO(12) 및 1/n 분주기(16)으로 구성되는 PLL 회로의 인입 범위는 ±1.5MHz 정도 필요하나, 1/n 분주기(16)의 작용으로 제 2VCO(15)의 주파수 가변 범위는1.5/n MHz로 만족한다. 여기서, n을 8로 하면, 제2 VCO(15)의 주파수 가변 범위는 187.5 KHz로 되어 크리스탈 등의 발진 소자에서도 변화 가능한 범위로 된다. n을 8로 하면, 1/n 분주기(16)의 출력 신호 주파수 7.34MHz로 되어 영상 신호의 주파수 대역(4.21MHz) 밖으로 되므로 검파후에 영상 신호에 악영향을 주지 않는다.
또, 제1도의 제2 위상 비교기(17), 제2 루프 필터(18), 제1 VCO(12) 및 1/n분주기(16)으로 구성되는 PLL 회로의 인입 범위는 제2도의 PLL회로에 비해 그 범위를 확대해야 한다. 그것은 외부에서 사람의 손 등에 의한 조정이 수행되지 않으므로 최초설정이 그 범위에서 벗어나면 조정이 불가능해져 버리기 때문이다. 인입 범위를 확대하는데는 PLL 회로의 감도(Hz/V)를 높이면 되나, 단지 감도를 높이면 노이즈 내성이 저하해 버리기 때문에 불가능하다. 그래서, 본 발명에서는 1/n분주기(16)를 설정함으로써, 외부로부터의 신호에 대해서는 감도를 낮게 하고, 내부에서는 감도를 높게 한다. 즉, 제2 위상 비교기(17), 제2 루프 필터(18), 제1 VCO(12) 및 1/n분주기(16)으로 구성되는 PLL 회로의 제어 감도를 24KHz/mV로 하면, 제1 위상 비교기(13), 제1 루프 필터(14) 및 제2 VCO(15)로 구성되는 PLL 회로의 제어 감도는 3KHz/mV로 되고, 분주비 n에 따라 자유롭게 저감할 수 있다.
또, 제1 VCO(12)의 주파수 가변 범위를 확대하기 위해 LC공진기(22)의 용량(C)를 작게한다. 그러면, 제1 VCO(12) 내부의 가변 용량의 용량값이 상대적으로 커져서, 제1 VCO(12)의 제어 전압에 대한 발진 주파수의 변화가 커진다.
또, 제1도의 이상 회로(20 및 21)은 어느 하나로 해서 그 값을 90로 해도 좋다.
이와 같이 제1 실시예의 PLL 회로에 따르면, VCO의 자유발진 주파수를 조정할 필요가 없다.
그러나, 제1 실시예의 PLL회로는 2개의 루프를 갖기 때문에, 4차의 부귀환 루프로 되어 그 동작이 불안정해지는 문제가 있다.
그래서, 제2 실시예에서는 안정화 수단을 부가했다.
[제2 실시예]
제4도는 본 발명의 한 실시예를 도시한 블록도, (24)는 가산기, (25)는 제1 루프 필터(14)의 출력에 대해 m배의 계수값을 가하는 제1 계수기, (26)은 제2 루프 필터(18)의 출력 신호에 대해 ℓ배의 계수값을 가하는 제2 계수기이다.
또, 제4도에 있어서, 제3도와 동일 회로 블록에 대해서는 동일 부호를 붙이고, 그 설명은 생략한다.
다음에, 본 발명의 안정화 수단에 의해 PLL 루프가 어떻게 안정화되었는지를 루프 이득의 근 궤적을 이용하여 설명한다. 제5도, 제6도 및 제7도에 3종류의 근 궤적의 예가 도시되어 있다. 즉, 제5도는 상기 제1도의 통상 PLL 회로의 경우, 제6도는 제3도의 안정화 수단을 실시하기 전의 2중 루프 PLL 회로의 경우, 그리고 제7도는 안정화 수단을 실시한 후의 2중 루프 PLL 회로의 경우이다.
통상의 루프가 하나의 제1도의 PLL 회로인 경우, 루프 이득의 근을 2개, 영점을 하나 갖는다. 제5도에서, (117 및 118)은 근을 나타내고, (119)는 영점을 나타낸다. 루프 이득을 0에서 무한대까지 변화시켰을 때의 근이 그리는 궤적이 (120)의 근 궤적이다. 즉, (117 및 118)에서 출발해서 중간점에서 상하로 나누어지고, (119)의 왼쪽에서 다시 실축으로 돌아온다. 근 궤적이 벡터 평면이 좌반면에 있으면 그 회로는 안정된다. 따라서, 이 경우는 안정이라고 할 수 있다.
다음에, 제3도의 2중 루프 PLL 회로의 근 궤적을 보자. 이 경우, 루프 이득은 근을 4개, 영점을 2개 갖는다. (121, 122, 123 및 124)가 근을 나타내고, (125 및 126)이 영점을 나타낸다. 근 궤적은 (127 및 128)로 된다. 즉, 벡터 평면의 우반면에 근 궤적이 생긴다. 따라서, 이 회로는 안정되었다고는 할 수 없다.
본 실시예에서는 루프 필터(14)의 출력 신호에 계수(m)을 적용한 것과 루프 필터(18)의 출력 신호에 계수(ℓ)을 적용한 신호를 가산기(24)에서 가산한 후, 제1 VCO(12)에 가한다. 루프 필터(14 및 18)을 라그리드 필터로 구성한 경우, 제4도의 루프 이득(G)는
으로 된다.
단, KPD1은 위상 비교기(13)의 이득, KPD2는 위상 비교기(17)의 이득, K1은 제1 VCO(12)의 제어 감도, K2는 제2 VCO의 제어 감도, S는 복소 주파수, F1(s)는 루프필터(14)의 전달 함수, F2(S)는 루프 필터(18)의 전달 함수이다. 그리고, KPD1K1=Ka,KPD2K2=Kb,KPD2K1=Kc로 하면 식(2)는
으로 표시된다. 한편, 루프 필터(14 및 18)은 제8도와 같이 구성되고, 그 전달 함수 F(S)는
로 표시된다[단, T1=C(R1+R2),T2=CR2]. 그리고, 루프 필터(14)의 시정수를 T11, T12로 하고, 루프 필터(18)의 시정수를 T21, T22로 하여 2개의 전달함수를 식(3)에 대입하면, 이득(G)는
로 표시된다.
제7도에 본 발명의 안정화 수단을 실시한 후의 근 궤적이 도시되어 있다.
상기 제6도와 비교해 보면, 근 의 수와 위치는 동일하나, 영점이 한 개 증가해 있고, (129)가 그 영점이다. 이 영점은 안정화 수단에 의해 생긴 것이다. 근 궤적은(128 및 130)이다. 즉, 근 궤적(128)은 제6도와 동일하나, 한쪽의 근 궤적(130)은 커져서 달라진다. 제6도에서는 우반면에 있으나, 추가된 영점(129)에 의해 좌반면으로 복귀된 것을 알 수 있다. 극단적으로, 루프 이득이 작은 영역에서는 우반면에 조금 남으나 실용 범위에서는 좌반면에 있어서 안정화되게 된다.
제9도는 본 발명을 AM동기 검파 회로에 이용한 경우를 도시한 블록도이고, (31)은 90이상기이다. 제1 VCO(12)는 컨덴서(C)와 코일(L)로 이루어지는 공진회로에 의해 그 중심 주파수가 결정됨과 동시에 제2 VCO(11)에 의해 그 중심 주파수가 정확하고 안정되게 자동 설정된다. 입력 단자로 반송파에 중첩된 입력 신호가 인가되면, 제1 VCO(12)로부터는 상기 반송파에 동기한 연속 신호가 발생한다.
그 연속 신호는 90이상기(31)에서 이상되어 입력신호와 동기해서 AM검파기(6)으로 인가된다. 따라서, AM검파기(6)에서는 AM검파된 신호가 얻어진다.

Claims (14)

  1. 입력 신호 주파수와 실질적으로 동일한 주파수로 발진하는 제1 VCO(Voltage Controlled Oscillator), 상기 제1 VCO로부터의 발진 출력 신호와 상기 입력 신호의 위상을 비교해서 양자의 위상차에 대한 신호를 출력하는 제1 위상 비교기, 상기 제1위상 비교기의 출력 신호를 평활하는 제1 루프 필터, 상기 제1 루프필터의 출력 신호에 따라 발진 주파수가 변경되는 VCO로서, 상기 제1 VCO에 비해 높은 주파수 선택 특성을 가지고, 상기 제1 VCO보다 낮은 주파수로 발진하는 제2 VCO, 상기 제1 VCO의 발진 출력 신호를 분주해서 상기 제2 VCO와 실질적으로 동일한 저주파 신호를 발생시키는 분주회로, 상기 분주회로의 출력 신호와 상기 제2 VCO의 발진 출력 신호의 위상을 비교해서 양자의 위상차에 대한 신호를 출력하는 제2 위상 비교기, 및 상기 제2위상 비교기의 출력 신호를 평활해서 상기 제1 VCO의 발진 주파수를 제어하기 위한 신호를 상기 제1 VCO로 공급하는 제2 루프필터를 포함하되, 제1 VCO의 발진 주파수는 제2 루프 필터로부터의 신호에 따라 제어되는 것을 특징으로 하는 PLL 회로.
  2. 제1항에 있어서, 제1 VCO는 LC 공진기를 이용하고, 제2 VCO는 크리스탈 발진 소자를 이용하는 것을 특징으로 하는 PLL 회로.
  3. 제1항에 있어서, 제2 VCO의 발진 주파수는 제1 VCO의 1/8이고, 상기 분주회로는 1/8 분주를 수행하는 것을 특징으로 하는 PLL 회로.
  4. 제1항에 있어서, 상기 제1 VCO와 상기 제1위상 비교기 사이에 설치되고, 제1 VCO로부터의 출력 신호의 위상을 시프트 시키는 제 1 이상(移相) 회로, 및 상기 제1 VCO와 상기 검파 회로 사이에 설치되고, 제1 VCO로부터의 출력 신호의 위상을 시프트시키는 제2 이상회로를 설치한 것을 특징으로 하는 PLL 회로.
  5. 제4항에 있어서, 상기 제1이상 회로는 제1 VCO의 출력을 45이상해서 제1위상 비교기로 입력 신호와 90위상이 다른 신호를 공급하고, 상기 제2이상 회로는 제1 VCO의 출력을 제1 이상 회로와 다른 방향으로 45이상해서 상기 검파회로로 입력신호와 180위상이 다른 신호를 공급하는 것을 특징으로 하는 PLL 회로.
  6. 제1항에 있어서, 제1 루프 필터의 출력 신호를 상기 제1 VCO에 인가하는 인가 수단을 설치한 것을 특징으로 하는 PLL 회로.
  7. 제1항에 있어서, 상기 입력 신호가 영상 IF 신호인 것을 특징으로 하는 PLL 회로.
  8. 제6항에 있어서, 상기 인가 수단이 제2 루프 필터의 출력과 제1 루프 필터의 출력을 가산하는 가산기인 것을 특징으로 하는 PLL 회로.
  9. 제8항에 있어서, 제2 루프 필터와 가산기 사이에 설치되고, 제2 루프 출력 신호에 소정 계수를 승산하는 제1 계수 승산기, 및 제1 루프 필터와 가산기 사이에 설치되고, 제1 루프 필터의 출력 신호에 소정 계수를 승산하는 제2 계수 승산기를 갖는 것을 특징으로 하는 PLL 회로.
  10. 제9항에 있어서, 제1 VCO는 LC 공진기를 이용하고, 제2 VCO는 크리스탈 발진 소자를 이용하는 것을 특징으로 하는 PLL 회로.
  11. 제9항에 있어서, 제2 VCO의 발진 주파수는 제1 VCO의 1/8이고, 상기 분주회로가 1/8 분주를 수행하는 것을 특징으로 하는 PLL 회로.
  12. 제9항에 있어서, 상기 입력 신호와 상기 제1 VCO로부터의 출력 신호가 입력되어 상기 입력 신호를 검파하는 검파 회로, 및 상기 제1 VCO와 상기 검파 회로 사이에 설치되고, 제1 VCO로부터의 출력 신호의 위상을 시프트시키는 제3 이상 회로를 설치하는 것을 특징으로 하는 PLL 회로.
  13. 제12항에 있어서, 상기 제3 이상 회로가 제1 VCO의 출력을 90이상하고, 상기 검파 회로로 입력 신호와 180위상이 다른 신호를 공급하는 것을 특징으로 하는 PLL 회로.
  14. 제13항에 있어서, 상기 입력 신호가 영상 IF 신호인 것을 특징으로 하는 PLL 회로.
KR1019930002558A 1992-02-25 1993-02-24 2중 루프 pll회로 KR100208408B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92-37759 1992-02-25
JP4037759A JP2810580B2 (ja) 1992-02-25 1992-02-25 Ｐｌｌ検波回路
JP4169184A JP2859037B2 (ja) 1992-06-26 1992-06-26 ２重ｐｌｌ回路

Publications (2)

Publication Number Publication Date
KR930018947A KR930018947A (ko) 1993-09-22
KR100208408B1 true KR100208408B1 (ko) 1999-07-15

Family

ID=26376903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002558A KR100208408B1 (ko) 1992-02-25 1993-02-24 2중 루프 pll회로

Country Status (4)

Country Link
US (1) US5329250A (ko)
EP (1) EP0557867B1 (ko)
KR (1) KR100208408B1 (ko)
DE (1) DE69300782T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475378A (en) * 1993-06-22 1995-12-12 Canada Post Corporation Electronic access control mail box system
JPH07235874A (ja) * 1994-02-24 1995-09-05 Sony Corp 発振器、それを用いたシンセサイザチューナ回路及びａｍ同期検波回路
DE4423215C1 (de) * 1994-07-01 1995-12-21 Siemens Ag Frequenzüberwachungsschaltung eines Taktgenerators
DE19521908B4 (de) * 1995-06-16 2005-11-10 Atmel Germany Gmbh Überlagerungsempfänger mit Synchrondemodulation für den Zeitzeichenempfang
US5737694A (en) * 1995-11-30 1998-04-07 Scientific-Atlanta, Inc. Highly stable frequency synthesizer loop with feedforward
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
US6281727B1 (en) 2000-10-05 2001-08-28 Pericom Semiconductor Corp. Fine-tuning phase-locked loop PLL using variable resistor between dual PLL loops
US7574185B2 (en) * 2004-12-17 2009-08-11 Verigy (Singapore) Pte. Ltd. Method and apparatus for generating a phase-locked output signal
JP4365814B2 (ja) 2005-09-26 2009-11-18 株式会社東芝 受信機および無線通信装置
US9444470B2 (en) * 2014-01-31 2016-09-13 Microsemi Semiconductor Ulc Double phase-locked loop with frequency stabilization
BR112018075522B1 (pt) 2016-06-23 2022-10-11 Tetra Laval Holdings & Finance Sa Material para acondicionamento em folha, e, embalagem vedada

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945273B2 (ja) * 1976-09-16 1984-11-05 ソニー株式会社 テレビジヨン受像機
DE2741351C2 (de) * 1977-09-14 1983-12-08 Wandel & Goltermann Gmbh & Co, 7412 Eningen Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren
FR2439511A1 (fr) * 1978-10-16 1980-05-16 Licentia Gmbh Montage comprenant une boucle de regulation
NL8001903A (nl) * 1980-04-01 1981-11-02 Philips Nv Inrichting voor het versterken van een gemoduleerd draaggolfsignaal.
FR2565440B1 (fr) * 1984-06-01 1986-09-05 Adret Electronique Etage synthetiseur de frequence comportant deux boucles a verrouillage de phase dont la seconde multiplie la frequence de la premiere par un facteur voisin de l'unite.
US4839603A (en) * 1987-09-24 1989-06-13 Unisys Corporation Multiple-loop microwave frequency synthesizer using two phase lockloops
US5157355A (en) * 1988-09-13 1992-10-20 Canon Kabushiki Kaisha Phase-locked loop device having stability over wide frequency range
JPH0783259B2 (ja) * 1988-10-19 1995-09-06 ローム株式会社 Ｐｌｌ基準発振複合装置
JP2881791B2 (ja) * 1989-01-13 1999-04-12 ソニー株式会社 周波数シンセサイザ
JPH02244820A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd Ｐｌｌ回路
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
US4943787A (en) * 1989-09-05 1990-07-24 Motorola, Inc. Digital time base generator with adjustable delay between two outputs
US4987386A (en) * 1989-10-03 1991-01-22 Communications Satellite Corporation Coherent phase and frequency recovery method and circuit
FI895068A0 (fi) * 1989-10-25 1989-10-25 Telenokia Oy Frekvenssyntetisator.
US4994762A (en) * 1989-11-20 1991-02-19 Motorola, Inc. Multiloop synthesizer with optimal spurious performance
JPH04313917A (ja) * 1991-03-29 1992-11-05 Mitsubishi Electric Corp ダブルｐｌｌ装置
JPH0537435A (ja) * 1991-07-31 1993-02-12 Nec Corp Ｔｄｍａ方式に用いる局部発振周波数シンセサイザ
US5105168A (en) * 1991-08-28 1992-04-14 Hewlett-Packard Company Vector locked loop
US5208555A (en) * 1991-09-23 1993-05-04 Triquint Semiconductor, Inc. Circuit for limiting maximum frequency output of a voltage controlled oscillator
US5235290A (en) * 1992-05-14 1993-08-10 Bar David Israel Method and apparatus for smoothing out phase fluctuations in a monitored signal

Also Published As

Publication number Publication date
EP0557867A3 (ko) 1994-04-06
DE69300782T2 (de) 1996-05-30
EP0557867B1 (en) 1995-11-15
DE69300782D1 (de) 1995-12-21
US5329250A (en) 1994-07-12
KR930018947A (ko) 1993-09-22
EP0557867A2 (en) 1993-09-01

Similar Documents

Publication Publication Date Title
JP2912791B2 (ja) 高周波受信装置
KR100208408B1 (ko) 2중 루프 pll회로
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
EP1107458B1 (en) System for limiting IF variation in phase locked loops
JP2005539449A (ja) 電圧制御ｌｃタンク発振器
JP4610698B2 (ja) Ａｆｔ回路
JP2859037B2 (ja) ２重ｐｌｌ回路
KR0141908B1 (ko) 영상 검파 회로
JP2810580B2 (ja) Ｐｌｌ検波回路
JP2001230670A (ja) Ｐｌｌ発振回路
JP2944019B2 (ja) Ａｆｔ回路およびこれを用いた電子同調チューナ
JPH0787368B2 (ja) 外部制御型原子発振器
KR0138363B1 (ko) 전압제어발진기
JPH06291645A (ja) 周波数シンセサイザ
JPS609204A (ja) テレビジヨン信号の検波回路
JPH1013228A (ja) 位相同期発振回路
Takahashi et al. A video and sound IF processing IC with automatic tuning loops
JPH05328250A (ja) 同期検波回路
JPH04357780A (ja) 映像中間周波信号処理装置
JPH09326695A (ja) 周波数シンセサイザ
JPS61167223A (ja) 位相同期回路
JPH0342008B2 (ko)
JPH0951488A (ja) 映像中間周波信号処理装置
JPH09321619A (ja) 周波数シンセサイザ
JPH06291695A (ja) 信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee