DE2741351C2 - Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren - Google Patents
Digital einstellbarer Frequenzerzeuger mit mehreren OszillatorenInfo
- Publication number
- DE2741351C2 DE2741351C2 DE2741351A DE2741351A DE2741351C2 DE 2741351 C2 DE2741351 C2 DE 2741351C2 DE 2741351 A DE2741351 A DE 2741351A DE 2741351 A DE2741351 A DE 2741351A DE 2741351 C2 DE2741351 C2 DE 2741351C2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- oscillator
- phase
- last
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 14
- 230000001052 transient effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft einen digital einstellbaren Frequenzerzeuger mit mehreren Oszillatoren, der
insbesondere quasikontinuierlich von Hand einstellbar (= durchstimmbar) und/oder quasikontinuierlich wobbelbar
ist und der drei jeweils von einem Phasendiskriminator gesteuerte Oszillatoren enthält, von denen" der
letzte (dritte) Oszillator die Ausgangsfrequenz f, des Frequenzerzeugers bildet und von denen die übrigen
Oszillatoren in Phasenregelschleifen liegen und eine Rastfrequenz bzw. eine Interpolationsfrequenz bestimmen,
wobei den Phasendiskriminatoren der übrigen Oszillatoren einerseits jeweils eine Bezugsfrequenz, die
phasenstarr mit der anderen Bezugsfrequenz zusammenhängt, und andererseits über jeweils einen einstellbaren
Frequenzteiler die Frequenz des betreffenden übrigen Oszillators zugeleitet ist und wobei dem
Phasendiskriminator des letzten (dritten) Oszillators einerseits die durch Mischen der Ausgangsfrquenz mit
der Frequenz des zweiten, in einem Seitenzweig liegenden Oszillators gebildete, in Grobstufen einstellbare
Rastfrequenz und andererseits die aus der Frequenz des ersten Oszillators durch feste Frequenzteilung
gebildete, in Feinstufen einstellbare Interpolationsfrequenz zugeführt ist
Dekadisch einstellbare Frequenzerreger sind immer dann, wenn rasches Einschwingen und günstige
spektrale Eigenschaften gewünscht sind, mit Phasendiskriminatoren bzw. mit kombinierten Phasen- und
Frequenzdiskriminatoren ausgerüstet, die bei relativ hohen Frequenzen arbeiten. Die Folge ist, daß für
feinstufig einstellbare Ausgangsfrequenz mehr als ein Oszillator und Phasenregelkreis benötigt werden, wobei
die einzelnen Oszillatorfrequenzen über Teiler und
Mischer in interpolierendem Sinne zu einer Ausgangsfrequenz addiert werden.
Aus der DE-AS 17 66 866 ist ein Frequenzsynthetisator
mit mehreren steuerbaren, in KetUratruktur angeordneten Oszillatoren bekannt, die alle in Frequenzregelschleifen
liegen, deren Phasendiskriminatoren einerseits ein einstellbarer Bruchteil der Frequenz
ihres Oszillators und andererseits ein fester Bruchteil der Differenzfrequenz zwischen einer Bezugsfrequenz
und einem festen Bruchteil der Frequenz des in der Kette davorliegenden Oszillators zugeführt ist. Bei
dieser bekannten Anordnung hätte ein gleichzeitiges Umstellen der Teilungsverhältnisse der verschiedenen
Frequenzteiler mit Hilfe eines gemeinsamen Speicherübernahmesignals aber zur Folge, daß die Phasenlage is
der in jeder Frequenzregelschleife erzeugten und zum Phasendiskriminator der folgenden Frequenzregelschleife
weitergegebenen Frequenz sich relativ zur Bezugsfrequenz bei jeder Umstellung des Fre quenzteilungsfaktors
jedes Frequenzteilers ändern würde.
Aus der AT-PS 2 81 115 ist eine Schaltungsanordnung
zur Frequenzstabilisierung eines Oszillators bekannt, bei der das Ausgangssignal eines periodisch während '
Zählzeitintervallen betriebenen Zählers, das bei den Zählerendstellungen 1 bis 5 einen negativen Wert und
bei den Zählerendstellungen 6 bis 0 einen positiven Wert aufweist, einem Integrierkreis zugeführt ist, der
ausgangsseitig ein Frequenzregelsignal liefert.
Aus der DE-OS 15 91 722 und aus der DE-OS 25 15 969 ist jeweils eine Frequenzaufbereitung bekannt,
bei der in jeder Aufbereitungsstufe eine in einem Oszillator erzeugte elektronisch variable Frequenz in
einem Mischer mit der Ausgangsfrequenz der in der Kette davorliegende Aufbereitungsstufe umgesetzt, in
einem Teiler mit veränderbarem Teilungsverhältnis geteilt und die geteilte Frequenz zur Erzeugung einer
Abstimmspannung für den Generator einem Phasendiskriminator zugeführt wird, dem andererseits eine
phasenstarr mit einer gemeinsamen Quarzfrequenz zusammenhängende Bezugsfrequenz zugeführt ist.
Darüber hinaus ist es aus der zuletztgenannten Druckschrift bekannt, zwischen den Ausgang des
letzten Oszillators und den Eingang des Mischers einen festen Teiler anzuordnen.
Solange nur eine der Oszillatorfrequenzen zur Änderung der Ausgangsfrequenz verändert werden
muß, ist das Einschwingverhalten und der phasenmäßige Übergang zur neuen Frequenz durch das Verhalten
jeweils nur eines Phasenregelkreises gegeben, was in der Regel keine Nachteile hat.
An bestimmten Stellen der Frequenzeinstellung — z. B. beim Übergang von 9 einer Dekade zur O der
nächsten — ist es aber unvermeidlich, daß gleichzeitig zwei oder mehrere Oszillatorfrequenzen verändert
werden. Dies kann zur Folge haben, daß für eine relativ geringe Frequenzänderung — z. B. von 999 auf 1000 Hz
— vorübergehend extreme Frequenzfehler auftreten und bleibende Phasenfehler entstehen, die in keinem
tragbaren Verhältnis zum ausgeführten Frequenzschritt stehen.
Diese Eingenschaft stört immer dann besonders, wenn zum Zwecke der quasikontinuierlichen Handeinstellung
oder Wobbelung der Frequenz die dekadische Einstellung digital in rascher Folge verändert wird.
Anzeigestörungen oder Störausschläge auf dem Instrument bzw. Bildschirm eines mit dem Frequenzerzeuger
gesteuerten Meßgerätes sind die Folge.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Frequenzerzeuger anzugeben, der diese» Nachteil
vermeidet und der insbesondere für beliebige Frequenzänderungen, auch für solche, bei denen volle Interpolationsumfänge
eines Oszillatorregelkreises mit kleinerer Frequenzschrittweite durch Frequenzschritte eines
Oszillatorregelkreises mit größerer Frequenzschrittweite ersetzt werden, keine bleibenden Phasenfehler
ergibt.
Ausgehend von dem eingangs beschriebenen Frequenzerzeuger löst die Erfindung diese Aufgabe durch
Anwendung der im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Mittel.
Auf diese Weise ist sichergestellt, daß bei einer Änderung der Ausgangsfrequenz kein bleibender
Phasenfehler entsteht
Es können aber während der Einschwingzeit vorübergehende Phasen- und Frequenzfehler auftreten. Eine
Ausgestaltung der Erfindung, bei der der Übergang zu jedem neuen Frequenzwert ohne Frequenz- und
bleibenden Phasenfehler erfolgt, ergibt sich durch Anwendung der im Anspruch 2 angegebenen Maßnahmen.
Eine andere Ausgestaltung der Erfindung, die dieses ebenfalls bewirkt, ergibt sich durch Anwendung
der im Anspruch 3 angegebenen Maßnahmen.
Weitere zweckmäßige Ausgestaltungen'ergeben sich durch Anwendung der in den restlichen Unteransprüchen
angegebenen Mittel.
Die Erfindung ist in der Zeichnung anhand dreier Ausführungsbeispiele schematisch dargestellt. Hierbei
zeigt
F i g. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels mit drei phasengeregelten Oszillatoren und
einem auf zwei Betriebsarten mit unterschiedlichem Regelumfang umschaltbaren Phasendiskriminator in
der Regelschleife des die Ausgangsfrequenz erzeugenden Oszillators,
F i g. 2 einen Ausschnitt aus einem teilweise als Schaltbild und teilweise als Blockschaltbild dargestellten
zweiten Ausführungsbeispiel mit einem sperrbaren Phasendiskriminator, der beim gleichzeitigen Ändern
der Teilungsverhältnisse zweier Frequenzteiler gesperrt wird, und
Fig.3 einen Ausschnitt aus einem teilweise als Schaltbild und teilweise als Blockschaltbild dargestellten
dritten Ausführungsbeispiels mit einem sperrbaren Phasendiskriminator, der beim bevorstehenden Auftreten
eines 0-» 9-Übertragsimpulses im Stellglied für das
Teilungsverhältnis eines Frequenzteilers gesperrt wird.
Ein letzter (dritter) spannungssteuerbarer Oszillator 1 erzeugt die Ausgangsspannung des Frequenzerzeugers
mit der Ausgangsfrequenz fa und liefert sie an eine
Ausgangsklemme 2 und an einen Mischer 3, dessen zweiter Eingang mit dem Ausgang eines zweiten
spannungssteuerbaren Oszillators 4 mit der Frequenz /2
verbunden ist. Der Ausgang des Mischers 3 speist über einen Tiefpaß 5 einen Phasendiskriminator 6, dessen
Ausgangsspannung am Steuereingang des letzten Oszillators 1 und dessen zweiter Eingang am Ausgang
eines Frequenzteilers 7 mit dem feiten Teilungsfaktor t liegt. Dem Eingang des Frequenzteilers 7 wird die
Ausgangsspannung eines ersten spannungssteuerbaren Oszillators 8 mit der Frequenz f\ zugeführt.
Mit den Steuereingängen der Oszillatoren 8 bzw. 4 ist jeweils der Ausgang eines der Phasendiskriminatoren 9
bzw. 10 verbunden, deren erste Eingänge jeweils am Ausgang eines Frequenzteilers 11 mit dem digital
einstellbaren Teilungsverhältriis m bzw. eines Frequenzteilers
12 mit dem digital einstellbaren Teilungsverhält-
nis π liegen und deren zweite Eingänge jeweils mit dem Ausgang eines Frequenzteilers 13 mit dem festen
Teilungsverhältnis a, der eine Referenzfrequenz fr/a
liefert bzw. eines Frequenzteilers 14 mit dem festen Teilungsverhältnis b verbunden sind, der die tiefste
Referenzfrequenz f/(a ■ b) liefert. Die beiden Frequenzteiler
13 und 14 bilden zusammen mit einem weiteren Frequenzteiler 15 eine von einer Referenzfrequenzquelle
16 mit der Frequenz /r festgeschaltete Teilerkette 13, 14, 15, an deren Ausgang ein Vielfaches c der Periode
a ■ b:fr der tiefsten Bezugsfrequenz erscheint
Zum digitalen Einstellen eines gewünschten Frequenzteilungsverhältnisses
/η bzw. η weisen die Frequenzteiler 11 und 12 Paralleleingänge auf, die
jeweils mit Parallelausgängen eines als Stellglied dienenden Speichers 17 bzw. 18 verbunden sind. Eine an
die Paralleleingänge der Speicher 17 und 18 angelegte, durch je einen Pfeil 19 bzw. 20 symbolisierte
Frequenzeinstellinformation wird in nicht näher dargestellter Weise entweder von einer Handeinstellvorrichtung
oder von den Parallelausgängen eines zwecks quasikontinuierlicher Handeinstellung bzw. quasikontinuierlicher
Wobbelung mittels Fortschaiiimpulsen weiterschaltbaren Zählers oder von einem Rechner
geliefert und in die Speicher 17 und 18 im Takt eines vom letzten Frequenzteiler 15 der Teilerkette 13,14,15
von einer Koinzidenzschaltung 21 erzeugten Speicherübernahmesignals übernommen. Ein ebenfalls vom
Speicherübernahmesignal gesteuertes Monoflop 22 gibt an den Phasendiskriminator 6, der den ersten Oszillator
1 steuert, während seiner Standzeit ein Steuersignal ab, das den Phasendiskriminator 6 jeweils kurzzeitig in eine
erste Betriebsart bringt, in der sein Regelumfang stark vermindert ist. Das Steuersignal beginnt mit dem
Speicherübernahmesignal, und es dauert während der gegebenenfalls auftretenden Einschwingvorgänge der
Oszillatoren 4 und 8 an. Der Regelumfang beträgt dabei nur einige Hz, bezogen auf die Ausgangsfrequenz, ist
aber noch so groß, daß Rauschen und Drift des Oszillators ausgeregelt werden. Nach dem Zurückkippen
des Monoflops 22 kehrt der Phasendiskriminator 6 in seine zweite normale Betriebsart zurück, in der sein
Regelumfang in bekannter Weise dem zu interpolierenden Frequenzumfang entspricht Frequenzänderungsbefehle
treten zufolge des Speicherübernahmesignals nur synchron mit der (den) Bezugsfrequenz(en) in einem
Rhythmus auf, der ein ganzzahliger Teil der (tiefsten verwendeten) Bezugsfrequenz ist (fr ·. abc).
War der Frequenzänderungsbefehl nun so geartet daß bei einer insgesamt geringfügigen Änderung der
Ausgangsfrequenz starke Änderungen der beteiligten Oszillatorfrequenzen erfolgen, so wirkt sich deren
unterschiedliches Einschwingen bei der Addition zur Ausgangsfrequenz nicht aus, weil der begrenzte
Regelumfang die Regelschleife des die Ausgangsfrequenz /a liefernden Oszillators 1 nicht folgen läßt Beim
Obergang zum vollen Regelumfang (zweite Betriebsart) sind diese Einschwingvorgänge aber abgeschlossen, und
die einzelnen Oszillatoren weisen dann frequenz- und phasenmäßig den richtigen Zustand auf.
Bewirkt der Frequenzänderungsbefehl eine insgesamt große Änderung der Ausgangsfrequenz, so wirkt
die Anordnung so, daß erst nach Ablauf des ersten Teilintervalls (erste Betriebsart) dieser Änderungsbefehl
im Ausgangsregelkreis wirksam wird, was praktisch jedoch kein Nachteil ist.
Beim zweiten Ausführungsbeispiel sind Schaltungseinzelheiten, die denjenigen des ersten Ausführungsbeispiels
entsprechen, mit durch einen Strich ergänzten Bezugszahlen versehen. Das zweite Ausführungsbeispiel
unterscheidet sich vom ersten im wesentlichen dadurch, daß der Phasen- und Frequenzdiskriminator
ίο 23, der den die Ausgangsfrequenz erzeugenden
Oszillator Γ steuert, einen Sperreingang 24 aufweist, mit dem seine Arbeit unterbrochen werden kann, ohne daß
sich an der am Steuereingang des Oszillators Γ liegenden Ausgangsspannung eines von ihm gesteuer-
! 5 ten Integrators 25 etwas ändert.
Der Phasen- und Frequenzdiskriminator 23 weist zwei Ausgänge auf, und er gibt je nach Richtung der
festgestellten Phasen- oder Frequenzablage an einem dieser beiden Ausgänge Impulse ab, die jeweils einen
von zwei Schaltern 26, 27 kurzzeitig betätigen. Die Schalter 26 und 27 liegen einerseits an einer positiven
bzw. an einer negativen Normalspannung, und sie liegen andererseits am Eingang 28 des Integrators 25.
Das Monoflop 22' wird von einer Und-Schaltung 29 gesteuert, deren drei Eingänge an den Ausgängen
zweier digitaler Vergleicher 29,30 und der Koinzidenzschaltung 21' liegen. Die ersten Eingänge der Vergleicher
30 bzw. 31 sind jeweils mit einem der Eingänge der Speicher 17' bzw. 18' und die zweiten Eingänge der
Vergleicher 30 bzw. 31 sind jeweils mit einem der Ausgänge der beiden Speicher 17' bzw. 18' verbunden.
Auf diese Weise gelangt an den Sperreingang 24 immer dann ein Sperrsignal, wenn durch den Speicherübernahmebefehl
der Koinzidenzschaltung 21' gleichzeitig beide Frequenzteiler 11' und 12' umgestellt werden.
Beim dritten Ausführungsbeispiel sind Schaltungseinzelh'
' n, die denjenigen des ersten bzw. des zweiten Ausfünrungsbeispiels entsprechen, mit durch einen
Strich bzw. durch zwei Striche ergänzten Bezugszahlen versehen. Das dritte Ausführungsbeispiel unterscheidet
sich vom zweiten im wesentlichen dadurch, daß das Monoflop 22" von einer Und-Schaltung 32 gesteuert
wird, deren einer Eingang am Ausgang der Koinzidenzschaltung 21" und deren anderer Eingang am Ausgang
einer Oder-Schaltung 33 liegt, deren Eingänge mit 9_* O-Übertragsimpulsen der Speicherschaltungen 17"
bzw. 18" beaufschlagt werden. Auf diese Weise gelangt an den Sperreingang 24" des Phasen- und Frequenzdiskriminators
23" immer dann ein Sperrsignal, wenn durch den Speicherübernahmebefehl der Koinzidenzschaltung
21" in mindestens einem der Frequenzteiler 11" bzw. 12" ein voller Interpolationsumfang gegen
einen Schritt in der nächsthöherwertigen Dekade ausgetauscht wird, d.h. in einem niedrigerwertigen
Zähler ein 9-+ 0-Übertragsimpuls auftritt
Im Rahmen der Erfindung kann an Stelle des ersten Oszillators 8 oder auch an Stelle des zweiten Oszillators
4 auch eine Anordnung mit drei Oszillatoren treten, die ihrerseits einer der drei dargestellten Anordnungen
entspricht Auf diese Weise ergibt sich eine kettenförmige Kaskade mit Seitenzweigen, und die Ausgangsfrequenz
kann in feinen, mittleren und groben Stufen durchgestimmt werden.
Hierzu 1 Blatt Zeichnungen
Claims (7)
1. Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren,
der insbesondere quasikontinuierlich von Hand einstellbar (= durchstimmbar)
und/oder quasikontinuierlich wobbelbar ist
und der drei jeweils von einem Phasendiskriminator gesteuerte Oszillatoren enthält, ι ο
von denen der letzte (dritte) Oszillator die Aiisgangsfrequenz /„ des Frequenzerzeugers
erzeugt,
und von denen die übrigen Oszillatoren in Phasenregelschleifen liegen und eine Rastfrequenz bzv/. eine InterpcJations-
f requenz bestimmen,
wobei den Phasendiskriminatoren der übrigen Oszillatoren
einerseits jeweils eine Bezugsfrequenz f/a bzw.
f/(a · b)(a,b ganze Zahlen), die phasenstarr mit
einer Referenzfrequenz fr zusammenhängt,
und andererseits über jeweils einen einstellbaren Frequenzteiler die Frequenz des betreffenden übrigen Oszillators zugeleitet ist
und andererseits über jeweils einen einstellbaren Frequenzteiler die Frequenz des betreffenden übrigen Oszillators zugeleitet ist
und wobei dem Phasendiskriminator des letzten (dritten) Oszillators
einerseits die durch Mischen der Ausgangsfrequenz mit der Frequenz des zweiten, in einem
Seitenzweig liegenden Oszillators gebildete, in Grobstufen einstellbare Rastfrequenz
und andererseits die aus der Frequenz des ersten Oszillators durch feste Frequenzteilung gebildete, in Feinstufen einstellbare Interpolationsfrequenz
zugeführt ist,
und andererseits die aus der Frequenz des ersten Oszillators durch feste Frequenzteilung gebildete, in Feinstufen einstellbare Interpolationsfrequenz
zugeführt ist,
dadurch gekennzeichnet,daß
alle Phasendiskriminatoren (6, 9, 10) integrierende Phasendiskriminatoren sind und daß die Umstellung der Teilungsverhältnisse (n, m) der einstellbaren Frequenzteiler (11, 12), die jeweils für eine Neueinstellung (Änderung) der Ausgangsfrequenz fa erforderlich ist,
alle Phasendiskriminatoren (6, 9, 10) integrierende Phasendiskriminatoren sind und daß die Umstellung der Teilungsverhältnisse (n, m) der einstellbaren Frequenzteiler (11, 12), die jeweils für eine Neueinstellung (Änderung) der Ausgangsfrequenz fa erforderlich ist,
gleichzeitig und innerhalb einer Teilperiode der höchsten zu teilenden Oszillatorfrequenz (f\ oder /2)
und höchstens einmal während eines Vielfachen c (c=\, 2, 3 ...;) der Periode der tiefsten Bezugsfrequenz (f/a ■ b)
und höchstens einmal während eines Vielfachen c (c=\, 2, 3 ...;) der Periode der tiefsten Bezugsfrequenz (f/a ■ b)
erfolgt.
2. Frequenzerzeuger nach Anspruch 1, dadurch gekennzeichnet, daß der Phasendiskriminator (6) des
letzten Oszillators (1) zwischen zwei Betriebsarten mit stark unterschiedlichem Regelumfang in der
Weise umgeschaltet wird, daß der kleinere Regelumfang während einer Umschaltung der Teilungsverhältnisse
und der dadu.ch verursachten Einschwingvorgänge und der größere Regelumfang nach
Abschluß der Einschwingvorgänge eingeschaltet ist.
3. Frequenzerzeuger nach Anspruch 1, dadurch gekennzeichnet, daß der Phasendiskriminator (23)
des letzten, die Ausgangsfrequenz erzeugenden Oszillators (V) sperrbar ist und während der
Umstellung der Teilungsverhältnisse und der da- fe5
durch verursachten Einschwingvorgänge gesperrt gehalten ist und währenddessen die zuvor erzeugte
Ausgangsspannung seines Integrators (25) beibehält.
4. Frequenzerzeuger nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Umschaltung der
Teilungsverhältnisse n, m periodisch mit dem
Vielfachen c der Periode der tiefsten Bezugsfrequenz
erfolgt (Periode a ■ b ■ c/f^.
5. Frequenzerzeuger nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Phasendiskriminator
des letzten Oszillators nur dann auf die Betriebsart mit dem kleineren Regelumfang umgeschaltet
ist bzw. gesperrt gehalten ist, wenn der Frequenzänderungsbefehl eine Umstellung der Teilungsverhältnisse
von mindestens zwei Frequenzteilern (11', 12') bewirkt.
6. Frequenzerzeuger nach Anspruch 5, dadurch gekennzeichnet, daß der Phasendiskriminator des
letzten Oszillators nur dann auf die Betriebsart mit dem kleineren Regelumfang umgeschaltet ist bzw.
gesperrt gehalten ist, wenn Übertragungsimpulse (9-» O-Überträge) von Einstellzählern vorliegen,
deren Ausgänge mit den Eingängen von Speichern (17", 18") für die Einstellung der Teilungsverhältnisse
(m, n) der Frequenzteiler (U", 12") bzw. unmittelbar mit Steuereingängen der Frequenzteiler
verbunden sind (F i g. 3).
7. Frequenzerzeuger nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Phasendiskriminator
des letzten Oszillators von einem Rechner auf die Betriebsart mit dem kleineren Regelumfang umgeschaltet
ist bzw. gesperrt gehalten ist, der auch die Umstellung von Speichern für die Einstellung der
Teilungsverhältnisse der Frequenzteiler bewirkt
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2741351A DE2741351C2 (de) | 1977-09-14 | 1977-09-14 | Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren |
US05/941,955 US4191930A (en) | 1977-09-14 | 1978-09-13 | Digitally settable frequency generator |
FR7826642A FR2403682A1 (fr) | 1977-09-14 | 1978-09-13 | Generateur de frequence a reglage numerique comportant plusieurs oscillateurs |
GB7836743A GB2008346B (en) | 1977-09-14 | 1978-09-14 | Digitally adjustablefrequency gerator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2741351A DE2741351C2 (de) | 1977-09-14 | 1977-09-14 | Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2741351A1 DE2741351A1 (de) | 1979-03-15 |
DE2741351C2 true DE2741351C2 (de) | 1983-12-08 |
Family
ID=6018934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2741351A Expired DE2741351C2 (de) | 1977-09-14 | 1977-09-14 | Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren |
Country Status (4)
Country | Link |
---|---|
US (1) | US4191930A (de) |
DE (1) | DE2741351C2 (de) |
FR (1) | FR2403682A1 (de) |
GB (1) | GB2008346B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3015484A1 (de) * | 1980-04-22 | 1981-10-29 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur frequenzstabilisierung eines hochfrequenten freischwingenden oszillators |
US4388597A (en) * | 1980-06-03 | 1983-06-14 | Motorola Inc. | Frequency synthesizer having plural phase locked loops |
DE3046486C2 (de) * | 1980-12-10 | 1984-03-22 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Verfahren zum Vermindern des Rauschens eines digital einstellbaren Frequenzerzeugers und danach arbeitender Frequenzerzeuger |
US4551689A (en) * | 1983-02-25 | 1985-11-05 | Comtech Telecommunications Corp. | RF Local oscillator with low phase noise |
US4785260A (en) * | 1986-03-18 | 1988-11-15 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
EP0278140A1 (de) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Taktsignalgenerator |
US4845443A (en) * | 1988-03-25 | 1989-07-04 | General Dynamics Corporation, Pomona Div. | Low noise multi-band channelized microwave frequency synthesizer |
DE3837246A1 (de) * | 1988-10-28 | 1990-05-03 | Siemens Ag | Frequenzgenerator |
US5329250A (en) * | 1992-02-25 | 1994-07-12 | Sanyo Electric Co., Ltd. | Double phase locked loop circuit |
US5546025A (en) * | 1994-03-11 | 1996-08-13 | Mitel, Inc. | Low frequency discrimator using upper and lower thresholds |
DE19747735C2 (de) * | 1997-10-29 | 2003-04-30 | Infineon Technologies Ag | Frequenzsynthesizer für ein Mobilfunkendgerät |
US6799280B1 (en) * | 2000-01-04 | 2004-09-28 | Advanced Micro Devices, Inc. | System and method for synchronizing data transfer from one domain to another by selecting output data from either a first or second storage device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1274201B (de) * | 1966-02-16 | 1968-08-01 | Wandel & Goltermann | In Kette schaltbare Quarzfrequenzdekade |
GB1210803A (en) * | 1967-03-08 | 1970-11-04 | Plessey Co Ltd | Improvements in or relating to oscillators |
US3435367A (en) * | 1967-08-24 | 1969-03-25 | Bendix Corp | Digitally controlled frequency synthesizer |
US3588732A (en) * | 1969-01-16 | 1971-06-28 | Collins Radio Co | Frequency synthesizer |
GB1301840A (de) * | 1969-03-13 | 1973-01-04 | ||
NL163396C (nl) * | 1974-04-22 | 1980-08-15 | Philips Nv | Meerkanaalgenerator. |
JPS5185303A (de) * | 1975-01-23 | 1976-07-26 | Tokyo Shibaura Electric Co |
-
1977
- 1977-09-14 DE DE2741351A patent/DE2741351C2/de not_active Expired
-
1978
- 1978-09-13 US US05/941,955 patent/US4191930A/en not_active Expired - Lifetime
- 1978-09-13 FR FR7826642A patent/FR2403682A1/fr active Granted
- 1978-09-14 GB GB7836743A patent/GB2008346B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4191930A (en) | 1980-03-04 |
FR2403682B1 (de) | 1983-11-18 |
DE2741351A1 (de) | 1979-03-15 |
FR2403682A1 (fr) | 1979-04-13 |
GB2008346B (en) | 1982-09-02 |
GB2008346A (en) | 1979-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006052873B4 (de) | Filter-Schaltungsanordnung | |
DE2741351C2 (de) | Digital einstellbarer Frequenzerzeuger mit mehreren Oszillatoren | |
EP0408983A1 (de) | Frequenzsynthesizer | |
DE2903486C2 (de) | ||
DE2515969C3 (de) | Mehrkanalgenerator mit einer Frequenzsyntheseanordnung | |
DE1591020C2 (de) | Frequenzgenerator zur Erzeugung von quantJslerten Frequenzen In einem weiten Bereich | |
DE2247305A1 (de) | Oszillator mit veraenderlicher frequenz | |
EP2664068A1 (de) | Hochfrequenzgenerator mit geringem phasenrauschen | |
DE2703566A1 (de) | Frequenzmodulationssystem | |
DE10102725C2 (de) | Verfahren zum Betreiben einer PLL-Frequenzsyntheseschaltung | |
DE1766866B1 (de) | Frequenzsynthetisator unter verwendung von regelschleifen | |
EP0166749B1 (de) | Phasenregelkreis | |
DE19748885C2 (de) | Phasenregelschleife mit Verbesserungen des Phasen-Jitters, MTIEs, der Folgegeschwindigkeit und der Einrastgeschwindigkeit | |
DE60108908T2 (de) | Frequenzteiler für gebrochenzahlige frequenzteilerverhältnisse | |
DE2750150A1 (de) | Frequenzgenerator | |
DE10159878B4 (de) | Ein Hochleistungs-Mikrowellensynthesizer unter Verwendung eines Mehrfachmodulator-Bruchzahl-n-Teilers | |
DE3634594A1 (de) | Schaltungsanordnung zur erzeugung rationalzahliger frequenzverhaeltnisse | |
DE2816077C2 (de) | Frequenzgenerator | |
DE19939036C2 (de) | Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE1766866C (de) | Frequenzsyntheü'sator unter Verwendung von Regelschleifen | |
DE2018128B2 (de) | Frequenzsyntheseschaltung | |
EP1012980B1 (de) | Digitaler phase locked loop | |
DE10131445A1 (de) | Anordnung zur Erzeugung eines Dekoder-Taktsignals | |
DE4011572C2 (de) | Frequenzsyntheseschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |