JP2810580B2 - Ｐｌｌ検波回路 - Google Patents
Ｐｌｌ検波回路Info
- Publication number
- JP2810580B2 JP2810580B2 JP4037759A JP3775992A JP2810580B2 JP 2810580 B2 JP2810580 B2 JP 2810580B2 JP 4037759 A JP4037759 A JP 4037759A JP 3775992 A JP3775992 A JP 3775992A JP 2810580 B2 JP2810580 B2 JP 2810580B2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- frequency
- output signal
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＶ（テレビジョン）
受像機において映像信号を検波するＰＬＬ検波回路に関
するもので、特にＶＣＯ（電圧制御発振器）の共振子の
調整を不要にするＰＬＬ検波回路に関する。
受像機において映像信号を検波するＰＬＬ検波回路に関
するもので、特にＶＣＯ（電圧制御発振器）の共振子の
調整を不要にするＰＬＬ検波回路に関する。
【０００２】
【従来の技術】図２は、ＰＬＬ回路を利用した映像同期
検波回路を示す回路図で、アンテナ（１）に受信された
ＲＦ信号は、チューナ（２）に印加されＩＦ信号に変換
された後、ＳＡＷフィルタ（３）を介してＩＦ増幅回路
（４）に印加され増幅される。そして、増幅された映像
ＩＦ信号が位相比較回路（５）、ローパスフィルタ
（６）及びＶＣＯ（７）から成るＰＬＬ回路（８）に印
加され、ＰＬＬ回路（８）において搬送波が再生され
る。そして、前記搬送波に基づき映像同期検波回路
（９）において、前記ＩＦ信号の検波が行なわれる。日
本では映像ＩＦ周波数は５８．７５ＭＨｚに、音声ＩＦ
周波数は５４．２５ＭＨｚに設定されており、映像ＩＦ
信号がＡＭ検波されると、端子（１０）には映像信号
が、又端子（１１）には音声ＩＦ周波数と映像ＩＦ周波
数とのビート周波数すなわち４．５ＭＨｚのＳＩＦ信号
が取り出される。
検波回路を示す回路図で、アンテナ（１）に受信された
ＲＦ信号は、チューナ（２）に印加されＩＦ信号に変換
された後、ＳＡＷフィルタ（３）を介してＩＦ増幅回路
（４）に印加され増幅される。そして、増幅された映像
ＩＦ信号が位相比較回路（５）、ローパスフィルタ
（６）及びＶＣＯ（７）から成るＰＬＬ回路（８）に印
加され、ＰＬＬ回路（８）において搬送波が再生され
る。そして、前記搬送波に基づき映像同期検波回路
（９）において、前記ＩＦ信号の検波が行なわれる。日
本では映像ＩＦ周波数は５８．７５ＭＨｚに、音声ＩＦ
周波数は５４．２５ＭＨｚに設定されており、映像ＩＦ
信号がＡＭ検波されると、端子（１０）には映像信号
が、又端子（１１）には音声ＩＦ周波数と映像ＩＦ周波
数とのビート周波数すなわち４．５ＭＨｚのＳＩＦ信号
が取り出される。
【０００３】ＰＬＬ検波回路では、ＶＣＯ（７）から映
像同期検波回路（９）に印加される搬送波の周波数及び
位相が映像ＩＦ信号のそれに完全に一致させる必要があ
るが、ＶＣＯ（７）の発振の種となるＬＣ共振子はＱ
（先鋭度）が低いため、ＶＣＯ（７）の中心周波数は必
らずしも５８．７５ＭＨｚとならない。その為、前記Ｌ
Ｃ共振子の調整が必要となった。
像同期検波回路（９）に印加される搬送波の周波数及び
位相が映像ＩＦ信号のそれに完全に一致させる必要があ
るが、ＶＣＯ（７）の発振の種となるＬＣ共振子はＱ
（先鋭度）が低いため、ＶＣＯ（７）の中心周波数は必
らずしも５８．７５ＭＨｚとならない。その為、前記Ｌ
Ｃ共振子の調整が必要となった。
【０００４】
【発明が解決しようとする課題】しかしながら、前記Ｌ
Ｃ共振子の調整は工場の製造ラインにおいて一台づつ行
なわなければならず、手間がかかるという問題があっ
た。ＶＣＯ（７）の中心周波数を正確に定めるには前記
Ｑを高くすれば良いが、そうするとＰＬＬ回路のプルイ
ンレンジが狭くなり、外部からのノイズ等に弱くなると
いう問題があった。特にＰＬＬ検波回路ブロックにおけ
る要調整箇所は、現在ではここのみとなっており、その
解消が希求されていた。
Ｃ共振子の調整は工場の製造ラインにおいて一台づつ行
なわなければならず、手間がかかるという問題があっ
た。ＶＣＯ（７）の中心周波数を正確に定めるには前記
Ｑを高くすれば良いが、そうするとＰＬＬ回路のプルイ
ンレンジが狭くなり、外部からのノイズ等に弱くなると
いう問題があった。特にＰＬＬ検波回路ブロックにおけ
る要調整箇所は、現在ではここのみとなっており、その
解消が希求されていた。
【０００５】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、映像ＩＦ信号周波数で発振する第１
ＶＣＯと、該第１ＶＣＯの発振出力信号と映像ＩＦ信号
との位相比較を行なう第１位相比較器と、該第１位相比
較器の出力信号を平滑する第１ＬＰＦと、前記第１ＶＣ
Ｏに比べ十分に高い周波数選択特性を有し、前記第１Ｌ
ＰＦの出力信号に応じて発振周波数が制御される第２Ｖ
ＣＯと、前記第１ＶＣＯの発振出力信号を１／ｎ分周
し、前記第２ＶＣＯの発振出力信号周波数と等しくさせ
る１／ｎ分周器と、該１／ｎ分周器の出力信号と前記第
２ＶＣＯの発振出力信号とを位相比較する第２位相比較
器と、該第２位相比較器の出力信号を平滑し、前記第１
ＶＣＯの発振周波数を制御する第２ＬＰＦと、前記第１
ＶＣＯの発振出力信号を用いて、映像ＩＦ信号を同期検
波する検波回路と、から成ることを特徴とする。
み成されたもので、映像ＩＦ信号周波数で発振する第１
ＶＣＯと、該第１ＶＣＯの発振出力信号と映像ＩＦ信号
との位相比較を行なう第１位相比較器と、該第１位相比
較器の出力信号を平滑する第１ＬＰＦと、前記第１ＶＣ
Ｏに比べ十分に高い周波数選択特性を有し、前記第１Ｌ
ＰＦの出力信号に応じて発振周波数が制御される第２Ｖ
ＣＯと、前記第１ＶＣＯの発振出力信号を１／ｎ分周
し、前記第２ＶＣＯの発振出力信号周波数と等しくさせ
る１／ｎ分周器と、該１／ｎ分周器の出力信号と前記第
２ＶＣＯの発振出力信号とを位相比較する第２位相比較
器と、該第２位相比較器の出力信号を平滑し、前記第１
ＶＣＯの発振周波数を制御する第２ＬＰＦと、前記第１
ＶＣＯの発振出力信号を用いて、映像ＩＦ信号を同期検
波する検波回路と、から成ることを特徴とする。
【０００６】
【作用】本発明に依れば、安定した発振を行なう第２Ｖ
ＣＯの出力信号に応じて第１ＶＣＯの発振周波数を定め
るとともに、第１位相比較器の比較出力により前記第２
ＶＣＯの調整を行ない、結果として第１ＶＣＯの発振出
力信号位相を調整している。
ＣＯの出力信号に応じて第１ＶＣＯの発振周波数を定め
るとともに、第１位相比較器の比較出力により前記第２
ＶＣＯの調整を行ない、結果として第１ＶＣＯの発振出
力信号位相を調整している。
【０００７】
【実施例】図１は、本発明の一実施例を示す回路図で、
（１２）は映像ＩＦ信号周波数で発振する第１ＶＣＯ、
（１３）は、該第１ＶＣＯ（１２）の発振出力信号と映
像ＩＦ信号との位相比較を行なう第１位相比較器、（１
４）は、該第１位相比較器（１３）の出力信号を平滑す
る第１ＬＰＦ、（１５）は、前記第１ＶＣＯ（１２）に
比べ十分に高い周波数選択特性を有し、前記第１ＬＰＦ
（１３）の出力信号に応じて発振周波数が制御される第
２ＶＣＯ、（１６）は、前記第１ＶＣＯ（１２）の発振
出力信号を１／ｎ分周し、前記第２ＶＣＯ（１５）の発
振出力信号周波数と等しくさせる１／ｎ分周器、（１
７）は、該１／ｎ分周器（１６）の出力信号と前記第２
ＶＣＯ（１５）の発振出力信号とを位相比較する第２位
相比較器、（１８）は、該第２位相比較器（１７）の出
力信号を平滑し、前記第１ＶＣＯ（１２）の発振周波数
を制御する第２ＬＰＦ、（１９）は前記第１ＶＣＯ（１
２）の発振出力信号を用いて、映像ＩＦ信号を同期検波
する検波回路、（２０）及び（２１）は４５度の移相回
路である。
（１２）は映像ＩＦ信号周波数で発振する第１ＶＣＯ、
（１３）は、該第１ＶＣＯ（１２）の発振出力信号と映
像ＩＦ信号との位相比較を行なう第１位相比較器、（１
４）は、該第１位相比較器（１３）の出力信号を平滑す
る第１ＬＰＦ、（１５）は、前記第１ＶＣＯ（１２）に
比べ十分に高い周波数選択特性を有し、前記第１ＬＰＦ
（１３）の出力信号に応じて発振周波数が制御される第
２ＶＣＯ、（１６）は、前記第１ＶＣＯ（１２）の発振
出力信号を１／ｎ分周し、前記第２ＶＣＯ（１５）の発
振出力信号周波数と等しくさせる１／ｎ分周器、（１
７）は、該１／ｎ分周器（１６）の出力信号と前記第２
ＶＣＯ（１５）の発振出力信号とを位相比較する第２位
相比較器、（１８）は、該第２位相比較器（１７）の出
力信号を平滑し、前記第１ＶＣＯ（１２）の発振周波数
を制御する第２ＬＰＦ、（１９）は前記第１ＶＣＯ（１
２）の発振出力信号を用いて、映像ＩＦ信号を同期検波
する検波回路、（２０）及び（２１）は４５度の移相回
路である。
【０００８】第１ＶＣＯ（１２）の周波数選択素子とし
てはＱの低いＬＣ共振子（２２）を用い、その周波数は
映像ＩＦ信号周波数５８．７５ＭＨｚに設定される。
又、第２ＶＣＯ（１５）の周波数選択素子としてはＱの
高いクリスタル発振子（２３）もしくはセラミック発振
子を用いて、その周波数は５８．７５ＭＨｚを１／ｎ分
周した５８．７５／ｎ〔ＭＨｚ〕に設定する。第２位相
比較器（１７）、第１ＶＣＯ（１２）、１／ｎ分周器
（１６）及び第２ＬＰＦ（１８）は、ＰＬＬ回路を構成
し、第２ＶＣＯ（１５）の周波数精度は、クリスタル発
振子（２３）の使用により非常に高い。その為、第１Ｖ
ＣＯ（１２）の発振周波数は、特別な調整を行なわずに
第２ＶＣＯ（１５）と同様に正確に５８．７５ＭＨｚと
なることが出来る。映像信号の変調方式はＡＭであるた
め、その検波には同期検波方式を用いる。同期検波方式
ではＩＦ増幅回路（４）からの映像ＩＦ信号と第１ＶＣ
Ｏ（１２）からの搬送波との位相を正確に１８０度に設
定する必要がある。その為、図１では第１位相比較器
（１３）及び第１ＬＰＦ（１４）を設け、第２ＶＣＯ
（１５）の位相制御を行なう。この位相制御結果が第２
位相比較器（１７）及び第２ＬＰＦ（１８）を介して第
１ＶＣＯ（１２）に帰還され、第１ＶＣＯ（１２）の位
相調整が行なわれる。このループの働きにより、第１位
相比較器（１３）の２入力の位相関係は、正確に９０度
となり、この位相関係に４５度の移相回路（２０）及び
（２１）の位相量を加えると、検波回路（１９）の２入
力の位相関係を正確に１８０度とすることができる。
てはＱの低いＬＣ共振子（２２）を用い、その周波数は
映像ＩＦ信号周波数５８．７５ＭＨｚに設定される。
又、第２ＶＣＯ（１５）の周波数選択素子としてはＱの
高いクリスタル発振子（２３）もしくはセラミック発振
子を用いて、その周波数は５８．７５ＭＨｚを１／ｎ分
周した５８．７５／ｎ〔ＭＨｚ〕に設定する。第２位相
比較器（１７）、第１ＶＣＯ（１２）、１／ｎ分周器
（１６）及び第２ＬＰＦ（１８）は、ＰＬＬ回路を構成
し、第２ＶＣＯ（１５）の周波数精度は、クリスタル発
振子（２３）の使用により非常に高い。その為、第１Ｖ
ＣＯ（１２）の発振周波数は、特別な調整を行なわずに
第２ＶＣＯ（１５）と同様に正確に５８．７５ＭＨｚと
なることが出来る。映像信号の変調方式はＡＭであるた
め、その検波には同期検波方式を用いる。同期検波方式
ではＩＦ増幅回路（４）からの映像ＩＦ信号と第１ＶＣ
Ｏ（１２）からの搬送波との位相を正確に１８０度に設
定する必要がある。その為、図１では第１位相比較器
（１３）及び第１ＬＰＦ（１４）を設け、第２ＶＣＯ
（１５）の位相制御を行なう。この位相制御結果が第２
位相比較器（１７）及び第２ＬＰＦ（１８）を介して第
１ＶＣＯ（１２）に帰還され、第１ＶＣＯ（１２）の位
相調整が行なわれる。このループの働きにより、第１位
相比較器（１３）の２入力の位相関係は、正確に９０度
となり、この位相関係に４５度の移相回路（２０）及び
（２１）の位相量を加えると、検波回路（１９）の２入
力の位相関係を正確に１８０度とすることができる。
【０００９】従って、図１の回路に依ればＶＣＯのフリ
ーラン周波数の調整を行なわずに、映像信号の検波を行
なうことができる。尚、図１の第２位相比較器（１
７）、第２ＬＰＦ（１８）、第１ＶＣＯ（１２）及び１
／ｎ分周器（１６）で構成されるＰＬＬ回路のプルイン
レンジとしては±１．５ＭＨｚ程度必要であるが、１／
ｎ分周器（１６）の働きにより第２ＶＣＯ（１５）の周
波数可変範囲は±１．５／ｎ〔ＭＨｚ〕で済む。ここ
で、ｎを８とすると第２ＶＣＯ（１５）の周波数可変範
囲は１８７．５〔ＫＨｚ〕となり、クリスタル発振子で
も変化可能な範囲で済む。ｎを８とすると、１／ｎ分周
器（１６）の出力信号周波数は７．３４〔ＭＨｚ〕とな
り、映像信号の周波数帯域（４．２１ＭＨｚ）外となる
ので、検波後の映像信号に悪影響を与えない。
ーラン周波数の調整を行なわずに、映像信号の検波を行
なうことができる。尚、図１の第２位相比較器（１
７）、第２ＬＰＦ（１８）、第１ＶＣＯ（１２）及び１
／ｎ分周器（１６）で構成されるＰＬＬ回路のプルイン
レンジとしては±１．５ＭＨｚ程度必要であるが、１／
ｎ分周器（１６）の働きにより第２ＶＣＯ（１５）の周
波数可変範囲は±１．５／ｎ〔ＭＨｚ〕で済む。ここ
で、ｎを８とすると第２ＶＣＯ（１５）の周波数可変範
囲は１８７．５〔ＫＨｚ〕となり、クリスタル発振子で
も変化可能な範囲で済む。ｎを８とすると、１／ｎ分周
器（１６）の出力信号周波数は７．３４〔ＭＨｚ〕とな
り、映像信号の周波数帯域（４．２１ＭＨｚ）外となる
ので、検波後の映像信号に悪影響を与えない。
【００１０】又、図１の第２位相比較器（１７）、第２
ＬＰＦ（１８）、第１ＶＣＯ（１２）、及び１／ｎ分周
器（１６）で構成されるＰＬＬ回路のプルインレンジ
は、図２のＰＬＬ回路に比べてその範囲を拡大しなけれ
ばならない。それは、外部から人手等による調整が行な
われないので、最初の設定がその範囲からはずれると調
整不可となってしまう為である。プルインレンジを拡大
するにはＰＬＬ回路のＨｚ／Ｖの感度を高くすれば良い
が、単に感度を上げると耐ノイズ性が低下してしまうた
め、することが出来ない。そこで、本発明では１／ｎ分
周器（１６）を設けることにより、外部からの信号に対
しては感度を低くし、内部では感度を高くしている。即
ち、第２位相比較器（１７）、第２ＬＰＦ（１８）、第
１ＶＣＯ（１２）及び１／ｎ分周器（１６）で構成され
るＰＬＬ回路の制御感度を２４ＫＨｚ／ｍＶとすると、
第１位相比較器（１３）、第１ＬＰＦ（１４）及び第２
ＶＣＯ（１５）で構成されるＰＬＬ回路のそれは３ＫＨ
ｚ／ｍＶとなり、分周比ｎに応じて自在に低減出来る。
ＬＰＦ（１８）、第１ＶＣＯ（１２）、及び１／ｎ分周
器（１６）で構成されるＰＬＬ回路のプルインレンジ
は、図２のＰＬＬ回路に比べてその範囲を拡大しなけれ
ばならない。それは、外部から人手等による調整が行な
われないので、最初の設定がその範囲からはずれると調
整不可となってしまう為である。プルインレンジを拡大
するにはＰＬＬ回路のＨｚ／Ｖの感度を高くすれば良い
が、単に感度を上げると耐ノイズ性が低下してしまうた
め、することが出来ない。そこで、本発明では１／ｎ分
周器（１６）を設けることにより、外部からの信号に対
しては感度を低くし、内部では感度を高くしている。即
ち、第２位相比較器（１７）、第２ＬＰＦ（１８）、第
１ＶＣＯ（１２）及び１／ｎ分周器（１６）で構成され
るＰＬＬ回路の制御感度を２４ＫＨｚ／ｍＶとすると、
第１位相比較器（１３）、第１ＬＰＦ（１４）及び第２
ＶＣＯ（１５）で構成されるＰＬＬ回路のそれは３ＫＨ
ｚ／ｍＶとなり、分周比ｎに応じて自在に低減出来る。
【００１１】更に、第１ＶＣＯ（１２）の周波数可変範
囲を拡大する為にＬＣ共振子（２２）の容量ｃを小さく
する。すると、第１ＶＣＯ（１２）内部の可変容量の容
量値が相対的に大きくなり、第１ＶＣＯ（１２）の制御
電圧に対する発振周波数の変化が大となる。尚、図１の
移相回路（２０）及び（２１）は、いずれか１つにし
て、その値を９０度にしても良い。
囲を拡大する為にＬＣ共振子（２２）の容量ｃを小さく
する。すると、第１ＶＣＯ（１２）内部の可変容量の容
量値が相対的に大きくなり、第１ＶＣＯ（１２）の制御
電圧に対する発振周波数の変化が大となる。尚、図１の
移相回路（２０）及び（２１）は、いずれか１つにし
て、その値を９０度にしても良い。
【００１２】
【発明の効果】以上述べた如く、本発明に依れば映像信
号を検波するＰＬＬ検波回路のＶＣＯの周波数調整が不
要となり、検波ブロックの無調整化が可能となる。又、
ＬＣ共振子の無調整化により、ＩＣの外付けコイルとし
て固定型のコイルの使用が可能となるので、コストメリ
ットも大である。又、本発明に依ればプルインレンジを
従来のものに比べ狭めることがないので、ＰＬＬ回路が
安定に映像ＩＦ信号にロックすることが出来る。更に本
発明に依れば無調整化に伴い、ＰＬＬ検波の精度を向上
させることができる。
号を検波するＰＬＬ検波回路のＶＣＯの周波数調整が不
要となり、検波ブロックの無調整化が可能となる。又、
ＬＣ共振子の無調整化により、ＩＣの外付けコイルとし
て固定型のコイルの使用が可能となるので、コストメリ
ットも大である。又、本発明に依ればプルインレンジを
従来のものに比べ狭めることがないので、ＰＬＬ回路が
安定に映像ＩＦ信号にロックすることが出来る。更に本
発明に依れば無調整化に伴い、ＰＬＬ検波の精度を向上
させることができる。
【図１】本発明のＰＬＬ検波回路を示す回路図である。
【図２】従来のＰＬＬ検波回路を示す回路図である。
（１２） 第１ＶＣＯ （１３） 第１位相比較器 （１５） 第２ＶＣＯ （１６） １／ｎ分周器 （１７） 第２位相比較器 （１９） 検波回路
Claims (3)
- 【請求項１】 映像ＩＦ信号周波数で発振する第１ＶＣ
Ｏと、 該第１ＶＣＯの発振出力信号と映像ＩＦ信号との位相比
較を行なう第１位相比較器と、 該第１位相比較器の出力信号を平滑する第１ＬＰＦと、 前記第１ＶＣＯに比べ十分に高い周波数選択特性を有
し、前記第１ＬＰＦの出力信号に応じて発振周波数が制
御される第２ＶＣＯと、 前記第１ＶＣＯの発振出力信号を１／ｎ分周し、前記第
２ＶＣＯの発振出力信号周波数と等しくさせる１／ｎ分
周器と、 該１／ｎ分周器の出力信号と前記第２ＶＣＯの発振出力
信号とを位相比較する第２位相比較器と、 該第２位相比較器の出力信号を平滑し、前記第１ＶＣＯ
の発振周波数を制御する第２ＬＰＦと、 前記第１ＶＣＯの発振出力信号を用いて、映像ＩＦ信号
を同期検波する検波回路と、 から成ることを特徴とするＰＬＬ回路。 - 【請求項２】 前記第１ＶＣＯと前記第１位相比較器と
の間に移相回路を設けるとともに、前記第１ＶＣＯと前
記検波回路との間に移相回路を設けることを特徴とする
請求項１記載のＰＬＬ検波回路。 - 【請求項３】 前記１／ｎ分周器の分周比ｎは、８であ
ることを特徴とする請求項１記載のＰＬＬ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037759A JP2810580B2 (ja) | 1992-02-25 | 1992-02-25 | Ｐｌｌ検波回路 |
| US08/016,247 US5329250A (en) | 1992-02-25 | 1993-02-11 | Double phase locked loop circuit |
| DE69300782T DE69300782T2 (de) | 1992-02-25 | 1993-02-16 | Schaltung mit einem doppelten Phasenregelkreis. |
| EP93102420A EP0557867B1 (en) | 1992-02-25 | 1993-02-16 | Double phase locked loop circuit |
| KR1019930002558A KR100208408B1 (ko) | 1992-02-25 | 1993-02-24 | 2중 루프 pll회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037759A JP2810580B2 (ja) | 1992-02-25 | 1992-02-25 | Ｐｌｌ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236379A JPH05236379A (ja) | 1993-09-10 |
| JP2810580B2 true JP2810580B2 (ja) | 1998-10-15 |
Family
ID=12506399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4037759A Expired - Fee Related JP2810580B2 (ja) | 1992-02-25 | 1992-02-25 | Ｐｌｌ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810580B2 (ja) |
-
1992
- 1992-02-25 JP JP4037759A patent/JP2810580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236379A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2912791B2 (ja) | 高周波受信装置 | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| JPH01300772A (ja) | 映像中間周波信号処理回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| JPH0879013A (ja) | パイロット信号検出用のスイッチドキャパシタ帯域通過フィルタ | |
| JPS5925410B2 (ja) | 受信機 | |
| US5428835A (en) | AM receiver on semi-conductor with internally generated oscillation signal representing if band pass filter center frequency deviation | |
| JPH0156580B2 (ja) | ||
| JPS5818345Y2 (ja) | 受信機 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| JP4417533B2 (ja) | Ｔｖ受信機用中間周波数回路 | |
| US4766391A (en) | Video demodulator system | |
| JPS5947496B2 (ja) | 受信機 | |
| JP2696661B2 (ja) | ステレオ信号の復調回路およびこれを用いたステレオ信号復調装置 | |
| JPS61111016A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH0951488A (ja) | 映像中間周波信号処理装置 | |
| JPS609204A (ja) | テレビジヨン信号の検波回路 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JPS58100511A (ja) | Ｆｍ復調回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH05328250A (ja) | 同期検波回路 | |
| JPH04357780A (ja) | 映像中間周波信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |