JPH1013228A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH1013228A JPH1013228A JP8185557A JP18555796A JPH1013228A JP H1013228 A JPH1013228 A JP H1013228A JP 8185557 A JP8185557 A JP 8185557A JP 18555796 A JP18555796 A JP 18555796A JP H1013228 A JPH1013228 A JP H1013228A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- phase
- multiplier
- filter
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【課題】 基準信号の雑音又は電圧制御発振器のフリー
ラン雑音を低減し、回路出力の低雑音化を図ると共に、
ループ帯域を容易に決定できるようにする。 【解決手段】 基準水晶発振器１、位相比較器２、アク
ティブフィルタ１４、ＶＣＯ６を有し、上記基準水晶発
振器１の出力を逓倍器で逓倍して上記位相比較器２へ入
力する位相同期発振回路で、上記逓倍器を一次逓倍器１
６と二次逓倍器１７で構成し、これらの間に、雑音除去
のための水晶フィルタ１９を挿入する。この水晶フィル
タ１９によれば、一次逓倍器１６で逓倍した基準信号の
雑音を除去することにより、基準信号の雑音を効率よく
低減できる。また、ＶＣＯ出力のフリーラン雑音につい
ては、２段の分周器を２段で構成し、この分周器間に水
晶フィルタを挿入配置することにより低減できる。
ラン雑音を低減し、回路出力の低雑音化を図ると共に、
ループ帯域を容易に決定できるようにする。 【解決手段】 基準水晶発振器１、位相比較器２、アク
ティブフィルタ１４、ＶＣＯ６を有し、上記基準水晶発
振器１の出力を逓倍器で逓倍して上記位相比較器２へ入
力する位相同期発振回路で、上記逓倍器を一次逓倍器１
６と二次逓倍器１７で構成し、これらの間に、雑音除去
のための水晶フィルタ１９を挿入する。この水晶フィル
タ１９によれば、一次逓倍器１６で逓倍した基準信号の
雑音を除去することにより、基準信号の雑音を効率よく
低減できる。また、ＶＣＯ出力のフリーラン雑音につい
ては、２段の分周器を２段で構成し、この分周器間に水
晶フィルタを挿入配置することにより低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は位相同期発振回路、
特に衛星通信装置等で使用され、マイクロ波帯等の高周
波信号の局部発振回路等として用いられる位相同期発振
回路に関する。
特に衛星通信装置等で使用され、マイクロ波帯等の高周
波信号の局部発振回路等として用いられる位相同期発振
回路に関する。
【０００２】
【従来の技術】位相同期発振回路は、送受信信号の周波
数変換を行う局部発振回路等として用いられており、こ
の種の位相同期発振回路には、図４の逓倍型と図５の分
周型がある。
数変換を行う局部発振回路等として用いられており、こ
の種の位相同期発振回路には、図４の逓倍型と図５の分
周型がある。
【０００３】図４の逓倍型の位相同期発振回路では、基
準水晶発振器１は位相検波器２及びＮ倍する逓倍器３か
らなるサンプリング位相検波器４に接続され、このサン
プリング位相検波器４の位相検波器２の出力端に、ルー
プフィルタ（アクティブフィルタ）５を介して電圧制御
発振器（ＶＣＯ： Voltage-controll oscillator）６が
接続される。このＶＣＯ６の出力側には、位相検波器２
へ帰還するための方向性結合器７と出力端子８が設けら
れる。
準水晶発振器１は位相検波器２及びＮ倍する逓倍器３か
らなるサンプリング位相検波器４に接続され、このサン
プリング位相検波器４の位相検波器２の出力端に、ルー
プフィルタ（アクティブフィルタ）５を介して電圧制御
発振器（ＶＣＯ： Voltage-controll oscillator）６が
接続される。このＶＣＯ６の出力側には、位相検波器２
へ帰還するための方向性結合器７と出力端子８が設けら
れる。
【０００４】上記構成によれば、上記ＶＣＯ６の出力が
位相検波器２へ帰還されることにより、ＰＬＬ（ Phase
Locked Loop）が構成され、この位相同期発振回路によ
れば、位相検波器２により、ＶＣＯ６の出力の位相と逓
倍器３で逓倍された基準信号の位相とを比較することに
より、ＶＣＯ６の周波数と位相を制御し、上記出力端子
８に目的とする周波数の信号を得ることができる。
位相検波器２へ帰還されることにより、ＰＬＬ（ Phase
Locked Loop）が構成され、この位相同期発振回路によ
れば、位相検波器２により、ＶＣＯ６の出力の位相と逓
倍器３で逓倍された基準信号の位相とを比較することに
より、ＶＣＯ６の周波数と位相を制御し、上記出力端子
８に目的とする周波数の信号を得ることができる。
【０００５】図５の分周型の位相同期発振回路では、上
記と同様に基準水晶発振器１が位相検波器１０に接続さ
れ、この位相検波器１０、ループフィルタ（アクティブ
フィルタ）１１、電圧制御発振器（ＶＣＯ）６、方向性
結合器７及び１／Ｎに分周する分周器１２によってルー
プが形成されており、上記ＶＣＯ６の出力側に出力端子
８が接続される。この図５の回路は、図４の逓倍器３に
代えて分周器１２を用いたものであり、この構成におい
ても、上記図４の場合と同様に、位相比較によって周波
数変換等を行うことができる。
記と同様に基準水晶発振器１が位相検波器１０に接続さ
れ、この位相検波器１０、ループフィルタ（アクティブ
フィルタ）１１、電圧制御発振器（ＶＣＯ）６、方向性
結合器７及び１／Ｎに分周する分周器１２によってルー
プが形成されており、上記ＶＣＯ６の出力側に出力端子
８が接続される。この図５の回路は、図４の逓倍器３に
代えて分周器１２を用いたものであり、この構成におい
ても、上記図４の場合と同様に、位相比較によって周波
数変換等を行うことができる。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
位相同期発振回路では、出力信号の雑音を可能な限り低
減することが要請されるが、この位相同期発振回路全体
の雑音特性には、上述した基準水晶発振器１やＶＣＯ６
から発生する雑音成分が大きく影響することになる。
位相同期発振回路では、出力信号の雑音を可能な限り低
減することが要請されるが、この位相同期発振回路全体
の雑音特性には、上述した基準水晶発振器１やＶＣＯ６
から発生する雑音成分が大きく影響することになる。
【０００７】即ち、位相同期発振回路の全体の雑音特性
は、基準水晶発振器１の基準信号源の雑音に対し、２０
ｌｏｇＮ（Ｎ：逓倍比或いは分周比）ｄＢだけ悪化した
ものとなる。一方、上記ＶＣＯ６のフリーラン雑音につ
いても、同様のことがいえることになり、しかも発振回
路全体で考えると、特に遠方（オフキャリヤ１０ｋＨｚ
以上）の雑音が悪く（高く）なっている。従って、回路
全体の雑音を小さくするためには、この基準信号源の雑
音或いはフリーラン雑音を可能な限り除去することが必
要となる。
は、基準水晶発振器１の基準信号源の雑音に対し、２０
ｌｏｇＮ（Ｎ：逓倍比或いは分周比）ｄＢだけ悪化した
ものとなる。一方、上記ＶＣＯ６のフリーラン雑音につ
いても、同様のことがいえることになり、しかも発振回
路全体で考えると、特に遠方（オフキャリヤ１０ｋＨｚ
以上）の雑音が悪く（高く）なっている。従って、回路
全体の雑音を小さくするためには、この基準信号源の雑
音或いはフリーラン雑音を可能な限り除去することが必
要となる。
【０００８】また、ＰＬＬループのループ帯域は、上記
ＶＣＯ６のフリーラン雑音と基準信号源からの基準信号
の雑音との交点で決定されることになるが、これらの雑
音が製品のバラツキ等で悪化すると、ループ帯域の調整
に時間がかかるという問題があり、現在の製品の良品率
を維持するために大きな労力が強いられている。
ＶＣＯ６のフリーラン雑音と基準信号源からの基準信号
の雑音との交点で決定されることになるが、これらの雑
音が製品のバラツキ等で悪化すると、ループ帯域の調整
に時間がかかるという問題があり、現在の製品の良品率
を維持するために大きな労力が強いられている。
【０００９】即ち、図６には、図４の回路の場合の雑音
特性が示されており、図示のグラフＧ1 は基準水晶発振
器１の出力である基準信号の雑音、グラフＧ3 は逓倍器
３の出力、即ち基準信号を逓倍した時の雑音、グラフＧ
6 はＶＣＯ６のフリーラン雑音である。ここで、上記の
ループ帯域は、図示されるように逓倍器３出力の雑音と
ＶＣＯ６出力のフリーラン雑音の交点Ｃ1 の周波数Ａ1
［Ｈｚ］から決定されることになり、図４及び図５のア
クティブフィルタ（低域フィルタ）５，１１のカットオ
フ周波数が上記周波数Ａで選定される。
特性が示されており、図示のグラフＧ1 は基準水晶発振
器１の出力である基準信号の雑音、グラフＧ3 は逓倍器
３の出力、即ち基準信号を逓倍した時の雑音、グラフＧ
6 はＶＣＯ６のフリーラン雑音である。ここで、上記の
ループ帯域は、図示されるように逓倍器３出力の雑音と
ＶＣＯ６出力のフリーラン雑音の交点Ｃ1 の周波数Ａ1
［Ｈｚ］から決定されることになり、図４及び図５のア
クティブフィルタ（低域フィルタ）５，１１のカットオ
フ周波数が上記周波数Ａで選定される。
【００１０】しかし、上記基準信号の雑音や上記ＶＣＯ
のフリーラン雑音が製品毎に異なることが多く、この場
合には、ループ帯域を決める上記交点Ｃ1 が変化するこ
とになり、所定の性能・品質を維持するためのアクティ
ブフィルタ５，１１（カットオフ周波数）の調整・選定
が煩雑となる。
のフリーラン雑音が製品毎に異なることが多く、この場
合には、ループ帯域を決める上記交点Ｃ1 が変化するこ
とになり、所定の性能・品質を維持するためのアクティ
ブフィルタ５，１１（カットオフ周波数）の調整・選定
が煩雑となる。
【００１１】本発明は、上記問題点を解決するためにな
されたもので、その目的は、基準信号の雑音又は電圧制
御発振器のフリーラン雑音を極力低減し、ＰＬＬ回路出
力の低雑音化を低コストにて図ると共に、ループ帯域を
容易に決定できる位相同期発振回路を提供することにあ
る。
されたもので、その目的は、基準信号の雑音又は電圧制
御発振器のフリーラン雑音を極力低減し、ＰＬＬ回路出
力の低雑音化を低コストにて図ると共に、ループ帯域を
容易に決定できる位相同期発振回路を提供することにあ
る。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、第１請求項に係る発明は、基準信号源、位相比較
器、ループフィルタ、電圧制御発振器及び上記基準信号
源から出力された基準信号を逓倍する逓倍器又は上記電
圧制御発振器から出力された高周波信号を分周する分周
器を有する位相同期発振回路において、上記逓倍器又は
上記分周器を分割して２段以上で構成し、分割した逓倍
器と逓倍器との間又は分割した分周器と分周器との間
に、雑音除去用のフィルタを配置したことを特徴とす
る。第２請求項に係る発明は、上記雑音除去用のフィル
タとして、Ｑの高い水晶フィルタを用いたことを特徴と
する。
に、第１請求項に係る発明は、基準信号源、位相比較
器、ループフィルタ、電圧制御発振器及び上記基準信号
源から出力された基準信号を逓倍する逓倍器又は上記電
圧制御発振器から出力された高周波信号を分周する分周
器を有する位相同期発振回路において、上記逓倍器又は
上記分周器を分割して２段以上で構成し、分割した逓倍
器と逓倍器との間又は分割した分周器と分周器との間
に、雑音除去用のフィルタを配置したことを特徴とす
る。第２請求項に係る発明は、上記雑音除去用のフィル
タとして、Ｑの高い水晶フィルタを用いたことを特徴と
する。
【００１３】上記の構成によれば、逓倍型においては基
準信号の逓倍数が分割され、例えば２段の逓倍器で構成
した場合は、１段目と２段目の間に水晶フィルタを配置
することになり、この水晶フィルタにより一段目の逓倍
器により上昇した基準信号に含まれる雑音成分が除去さ
れる。即ち、基準信号源として水晶発振器が用いられて
いることから、この出力信号の雑音成分は比較的小さ
く、水晶発振器の出力自体を水晶フィルタに通しても雑
音除去の効果は小さい。しかし、基準信号を逓倍すれ
ば、雑音成分も逓倍される。そこで、本発明は位相比較
器以前の位置で逓倍した雑音成分を除去することとした
ものである。
準信号の逓倍数が分割され、例えば２段の逓倍器で構成
した場合は、１段目と２段目の間に水晶フィルタを配置
することになり、この水晶フィルタにより一段目の逓倍
器により上昇した基準信号に含まれる雑音成分が除去さ
れる。即ち、基準信号源として水晶発振器が用いられて
いることから、この出力信号の雑音成分は比較的小さ
く、水晶発振器の出力自体を水晶フィルタに通しても雑
音除去の効果は小さい。しかし、基準信号を逓倍すれ
ば、雑音成分も逓倍される。そこで、本発明は位相比較
器以前の位置で逓倍した雑音成分を除去することとした
ものである。
【００１４】また、分周型においては電圧制御発振器の
出力信号の分周比を分割し、同様に分周器間に水晶フィ
ルタを挿入配置する。この場合も、分周することにより
上昇した雑音成分を上記水晶フィルタにより良好に除去
することができる。
出力信号の分周比を分割し、同様に分周器間に水晶フィ
ルタを挿入配置する。この場合も、分周することにより
上昇した雑音成分を上記水晶フィルタにより良好に除去
することができる。
【００１５】
【発明の実施の形態】図１には、本発明の実施形態の第
１例である位相同期発振回路の構成が示されており、こ
の回路は逓倍型についての構成である。図１において、
逓倍型は上記図４の場合と同様に、位相検波器２、ルー
プフィルタ（アクティブフィルタ）１４、電圧制御発振
器（ＶＣＯ）６、方向性結合器７、そしてバッファアン
プ１５を含んで帰還ループが形成され、上記ＶＣＯ６の
出力側に出力端子８が配置される。一方、基準信号を発
生する基準水晶発振器１が設けられると共に、この基準
水晶発振器１の基準信号は逓倍されて、上記位相検波器
２へ供給されることになる。
１例である位相同期発振回路の構成が示されており、こ
の回路は逓倍型についての構成である。図１において、
逓倍型は上記図４の場合と同様に、位相検波器２、ルー
プフィルタ（アクティブフィルタ）１４、電圧制御発振
器（ＶＣＯ）６、方向性結合器７、そしてバッファアン
プ１５を含んで帰還ループが形成され、上記ＶＣＯ６の
出力側に出力端子８が配置される。一方、基準信号を発
生する基準水晶発振器１が設けられると共に、この基準
水晶発振器１の基準信号は逓倍されて、上記位相検波器
２へ供給されることになる。
【００１６】当該実施形態例では、この基準信号の逓倍
器を、一次逓倍器１６と二次逓倍器１７で２段に構成し
ており、この二次逓倍器１７は、例えば上記位相検波器
２と共にサンプリング位相検波器１８の一部として形成
される。そして、この一次逓倍器１６と二次逓倍器１７
との間に、中間周波数の信号を通過させる水晶フィルタ
１９が挿入接続される。
器を、一次逓倍器１６と二次逓倍器１７で２段に構成し
ており、この二次逓倍器１７は、例えば上記位相検波器
２と共にサンプリング位相検波器１８の一部として形成
される。そして、この一次逓倍器１６と二次逓倍器１７
との間に、中間周波数の信号を通過させる水晶フィルタ
１９が挿入接続される。
【００１７】例えば、上記出力端子８から１３．０５Ｇ
Ｈｚ（マイクロ波帯周波数）の信号を出力し、基準水晶
発振器１では１０ＭＨｚの基準信号を発振する場合は、
一次逓倍器１６の倍率Ｎ1 を５倍とし、二次逓倍器１７
の倍率Ｎ2 を２６１倍とすることができる。そして、こ
の場合の水晶フィルタ１９は、上記一次逓倍器１６の出
力周波数である５０ＭＨｚの信号（帯域幅６〜３ｋＨ
ｚ）を通過させるものを用いることになる。
Ｈｚ（マイクロ波帯周波数）の信号を出力し、基準水晶
発振器１では１０ＭＨｚの基準信号を発振する場合は、
一次逓倍器１６の倍率Ｎ1 を５倍とし、二次逓倍器１７
の倍率Ｎ2 を２６１倍とすることができる。そして、こ
の場合の水晶フィルタ１９は、上記一次逓倍器１６の出
力周波数である５０ＭＨｚの信号（帯域幅６〜３ｋＨ
ｚ）を通過させるものを用いることになる。
【００１８】このような第１例の構成によれば、基準水
晶発振器１の１０ＭＨｚの基準信号が一次逓倍器１６で
５倍されて５０ＭＨｚの基準信号となり、この５０ＭＨ
ｚの基準信号は水晶フィルタ１９を通過することによっ
てその雑音成分が取り除かれる。そして、この基準信号
は二次逓倍器１７で２６１倍されて１３．０５ＧＨｚの
基準信号として位相比較器２へ供給される。この位相比
較器２では、上記のＶＣＯ６の出力信号の位相と上記二
次逓倍器１７の位相が比較され、この位相差に比例する
誤差電圧がアクティブフィルタ１４を介してＶＣＯ６へ
供給されており、これによって基準信号の周波数に一致
した周波数信号が出力端子８から得られることになる。
晶発振器１の１０ＭＨｚの基準信号が一次逓倍器１６で
５倍されて５０ＭＨｚの基準信号となり、この５０ＭＨ
ｚの基準信号は水晶フィルタ１９を通過することによっ
てその雑音成分が取り除かれる。そして、この基準信号
は二次逓倍器１７で２６１倍されて１３．０５ＧＨｚの
基準信号として位相比較器２へ供給される。この位相比
較器２では、上記のＶＣＯ６の出力信号の位相と上記二
次逓倍器１７の位相が比較され、この位相差に比例する
誤差電圧がアクティブフィルタ１４を介してＶＣＯ６へ
供給されており、これによって基準信号の周波数に一致
した周波数信号が出力端子８から得られることになる。
【００１９】図２には、上記第１例の雑音特性が示され
ており、図示のグラフＧ1 は基準水晶発振器１の出力で
ある基準信号の雑音、グラフＧ19は水晶フィルタ１９の
出力信号の雑音、グラフＧ17は二次逓倍器１７の出力信
号の雑音、グラフＧ6 はＶＣＯ６のフリーラン雑音であ
る。上記グラフＧ1 の雑音が一次逓倍器１６で逓倍され
ると、雑音レベルは、計算上２０ｌｏｇＮ1 （ｄＢ）上
昇するが、当該例では、この逓倍後の信号を水晶フィル
タ１９に通過させているので、所定の周波数範囲の雑音
を図示のＤ（１０〜２０）ｄＢ程度下げることができ
る。
ており、図示のグラフＧ1 は基準水晶発振器１の出力で
ある基準信号の雑音、グラフＧ19は水晶フィルタ１９の
出力信号の雑音、グラフＧ17は二次逓倍器１７の出力信
号の雑音、グラフＧ6 はＶＣＯ６のフリーラン雑音であ
る。上記グラフＧ1 の雑音が一次逓倍器１６で逓倍され
ると、雑音レベルは、計算上２０ｌｏｇＮ1 （ｄＢ）上
昇するが、当該例では、この逓倍後の信号を水晶フィル
タ１９に通過させているので、所定の周波数範囲の雑音
を図示のＤ（１０〜２０）ｄＢ程度下げることができ
る。
【００２０】そして、上記基準信号が後段の二次逓倍器
１７で逓倍されると、雑音レベルはグラフＧ17で示され
るものとなり、この二次逓倍後の雑音も所定周波数範囲
でＤｄＢの改善がされたものとなる。このようにして、
位相同期発振回路の出力信号の雑音レベルを低減するこ
とが可能となる。また、この第１例におけるループ帯域
は、上記グラフＧ17とＧ6 の交点Ｃ2 の周波数Ａ2 によ
り決定されることになり、この交点Ｃ2 は従来の交点Ｃ
1 と比較すると、雑音レベルが１０〜２０ｄＢ低くな
る。
１７で逓倍されると、雑音レベルはグラフＧ17で示され
るものとなり、この二次逓倍後の雑音も所定周波数範囲
でＤｄＢの改善がされたものとなる。このようにして、
位相同期発振回路の出力信号の雑音レベルを低減するこ
とが可能となる。また、この第１例におけるループ帯域
は、上記グラフＧ17とＧ6 の交点Ｃ2 の周波数Ａ2 によ
り決定されることになり、この交点Ｃ2 は従来の交点Ｃ
1 と比較すると、雑音レベルが１０〜２０ｄＢ低くな
る。
【００２１】従って、所定の性能・品質を維持するため
のアクティブフィルタ１４のカットオフ周波数の選定も
行い易くなる。即ち、基準水晶発振器１の雑音にバラツ
キがあったとしても、雑音レベルが低いので、品質に与
える影響も小さくなるからである。
のアクティブフィルタ１４のカットオフ周波数の選定も
行い易くなる。即ち、基準水晶発振器１の雑音にバラツ
キがあったとしても、雑音レベルが低いので、品質に与
える影響も小さくなるからである。
【００２２】図３には、実施形態の第２例の構成が示さ
れ、この第２例は分周型の位相同期発振回路である。図
３では、基準水晶発振器１が接続された位相検波器１
０、アクティブフィルタ２１、電圧制御発振器（ＶＣ
Ｏ）６、方向性結合器７を含んでループが形成され、上
記ＶＣＯ６の出力側に出力端子８が接続される。そし
て、上記方向性結合器７と位相検波器１０の間に、１／
Ｎ1 に分周する一次分周器２２、水晶フィルタ２３、二
次分周器２４が挿入接続される。
れ、この第２例は分周型の位相同期発振回路である。図
３では、基準水晶発振器１が接続された位相検波器１
０、アクティブフィルタ２１、電圧制御発振器（ＶＣ
Ｏ）６、方向性結合器７を含んでループが形成され、上
記ＶＣＯ６の出力側に出力端子８が接続される。そし
て、上記方向性結合器７と位相検波器１０の間に、１／
Ｎ1 に分周する一次分周器２２、水晶フィルタ２３、二
次分周器２４が挿入接続される。
【００２３】この第２例によれば、上記ＶＣＯ６の出力
信号のフリーラン雑音が低減されることになり、第１例
と同様に、位相同期発振回路の出力信号の雑音レベルを
低減できると共に、アクティブフィルタ１４のカットオ
フ周波数の選定も行い易くなる。
信号のフリーラン雑音が低減されることになり、第１例
と同様に、位相同期発振回路の出力信号の雑音レベルを
低減できると共に、アクティブフィルタ１４のカットオ
フ周波数の選定も行い易くなる。
【００２４】上記各実施形態例では、逓倍器（１６，１
７）又は分周器（２２，２４）を２段構成としたが、こ
れらは３段以上の構成でもよく、またこの場合の水晶フ
ィルタ１９，２３は、いずれかの間に１箇所だけ挿入配
置してもよい。更に、この水晶フィルタの代りに、他の
雑音除去用フィルタを用いることもでき、高いＱを持っ
たフィルタであれば、例えば相フィルタ、誘電体フィル
タでもよい。しかし、水晶フィルタを用いた方が雑音除
去効果は高くなる。
７）又は分周器（２２，２４）を２段構成としたが、こ
れらは３段以上の構成でもよく、またこの場合の水晶フ
ィルタ１９，２３は、いずれかの間に１箇所だけ挿入配
置してもよい。更に、この水晶フィルタの代りに、他の
雑音除去用フィルタを用いることもでき、高いＱを持っ
たフィルタであれば、例えば相フィルタ、誘電体フィル
タでもよい。しかし、水晶フィルタを用いた方が雑音除
去効果は高くなる。
【００２５】
【発明の効果】以上説明したように、第１請求項記載の
発明によれば、基準信号源から出力された基準信号を逓
倍する逓倍器又は電圧制御発振器から出力された高周波
信号を分周する分周器を、分割して２段以上で構成し、
分割した逓倍器間又は分割した分周器間に、雑音除去用
のフィルタを配置したので、基準信号の雑音又は電圧制
御発振器のフリーラン雑音が低減され、ＰＬＬ回路出力
の低雑音化を図ることが可能となる。また、ループ帯域
の決定においては従来に比べて雑音成分を考えなくても
よくなり、ループフィルタの選定等も容易となる。しか
も、この低雑音化は逓倍器又は分周器とフィルタのみで
形成できるので、低コストで構成できるという利点があ
る。
発明によれば、基準信号源から出力された基準信号を逓
倍する逓倍器又は電圧制御発振器から出力された高周波
信号を分周する分周器を、分割して２段以上で構成し、
分割した逓倍器間又は分割した分周器間に、雑音除去用
のフィルタを配置したので、基準信号の雑音又は電圧制
御発振器のフリーラン雑音が低減され、ＰＬＬ回路出力
の低雑音化を図ることが可能となる。また、ループ帯域
の決定においては従来に比べて雑音成分を考えなくても
よくなり、ループフィルタの選定等も容易となる。しか
も、この低雑音化は逓倍器又は分周器とフィルタのみで
形成できるので、低コストで構成できるという利点があ
る。
【００２６】第２請求項記載の発明によれば、上記雑音
除去用のフィルタとして水晶フィルタを用いたので、高
い雑音除去効果を得ることができる。
除去用のフィルタとして水晶フィルタを用いたので、高
い雑音除去効果を得ることができる。
【図１】本発明の実施形態の第１例に係る位相同期発振
回路（逓倍型）の構成を示す回路図である。
回路（逓倍型）の構成を示す回路図である。
【図２】図１の回路で得られる雑音特性を示すグラフ図
である。
である。
【図３】実施形態の第２例に係る位相同期発振回路（分
周型）の構成を示す回路図である。
周型）の構成を示す回路図である。
【図４】従来の位相同期発振回路（逓倍型）の構成を示
す回路図である。
す回路図である。
【図５】従来の位相同期発振回路（分周型）の構成を示
す回路図である。
す回路図である。
【図６】図４の従来回路で得られる雑音特性を示すグラ
フ図である。
フ図である。
１ … 基準水晶発振器、 ２，１０ … 位相検波器、 ３，１６，１７ … 逓倍器、 ５，１１，１４，２１ … アクティブフィルタ、 ６ … 電圧制御発振器、 １９，２３ … 水晶フィルタ、 １２，２２，２４ … 分周器。
Claims (2)
- 【請求項１】 基準信号源、位相比較器、ループフィル
タ、電圧制御発振器及び上記基準信号源から出力された
基準信号を逓倍する逓倍器又は上記電圧制御発振器から
出力された高周波信号を分周する分周器を有する位相同
期発振回路において、 上記逓倍器又は上記分周器を分割して２段以上で構成
し、分割した逓倍器と逓倍器との間又は分割した分周器
と分周器との間に、雑音除去用のフィルタを配置したこ
とを特徴とする位相同期発振回路。 - 【請求項２】 上記雑音除去用のフィルタとして、水晶
フィルタを用いたことを特徴とする第１請求項記載の位
相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8185557A JPH1013228A (ja) | 1996-06-25 | 1996-06-25 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8185557A JPH1013228A (ja) | 1996-06-25 | 1996-06-25 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013228A true JPH1013228A (ja) | 1998-01-16 |
Family
ID=16172900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8185557A Pending JPH1013228A (ja) | 1996-06-25 | 1996-06-25 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1871009A1 (en) * | 2006-06-19 | 2007-12-26 | Nihon Dempa Kogyo Co., Ltd. | PLL oscillation circuit |
| CN108494398A (zh) * | 2018-03-30 | 2018-09-04 | 广东圣大电子有限公司 | 一种x波段超低相位噪声频率源的设计方法及雷达频率源 |
-
1996
- 1996-06-25 JP JP8185557A patent/JPH1013228A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1871009A1 (en) * | 2006-06-19 | 2007-12-26 | Nihon Dempa Kogyo Co., Ltd. | PLL oscillation circuit |
| US7656208B2 (en) | 2006-06-19 | 2010-02-02 | Nihon Dempa Kogyo., Ltd. | PLL oscillation circuit |
| CN108494398A (zh) * | 2018-03-30 | 2018-09-04 | 广东圣大电子有限公司 | 一种x波段超低相位噪声频率源的设计方法及雷达频率源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973570A (en) | Band centering frequency multiplier | |
| US8704562B2 (en) | Ultra low phase noise signal source | |
| US9793904B1 (en) | System and method of noise correcting PLL frequency synthesizers | |
| US9077592B2 (en) | Low phase-noise indirect frequency synthesizer | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| KR100208408B1 (ko) | 2중 루프 pll회로 | |
| JPS588617B2 (ja) | ジユシンキ | |
| JPH05243984A (ja) | 位相同期発振器 | |
| JPH1013228A (ja) | 位相同期発振回路 | |
| US20040198418A1 (en) | Digital signal transceiver | |
| EP1107458B1 (en) | System for limiting IF variation in phase locked loops | |
| JP3715335B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPH0156580B2 (ja) | ||
| JP2007134833A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JP3883743B2 (ja) | 無線装置 | |
| JPH06291695A (ja) | 信号処理回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2002152037A (ja) | 位相同期発振回路 | |
| JPH08265147A (ja) | マイクロ波位相同期発振回路 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |