JP3883743B2 - 無線装置 - Google Patents
無線装置 Download PDFInfo
- Publication number
- JP3883743B2 JP3883743B2 JP18617299A JP18617299A JP3883743B2 JP 3883743 B2 JP3883743 B2 JP 3883743B2 JP 18617299 A JP18617299 A JP 18617299A JP 18617299 A JP18617299 A JP 18617299A JP 3883743 B2 JP3883743 B2 JP 3883743B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
この発明はレーダ装置やデジタル変調波を用いて通信を行う無線装置などの送信波を出力する無線装置に係り、詳しくは、少なくとも1つが基準信号に同期する高周波信号を出力するフェーズロックドループ回路である2つ以上の高周波信号発生回路を備え、これらの回路から出力される2つ以上の高周波信号などを混合して送信信号を生成し、この送信信号に応じた送信波を出力する無線装置に関するものである。
【0002】
【従来の技術】
図14は従来の無線装置の構成を示すブロック図である。図において、22は第一の周波数設定データに応じた周波数の第一高周波信号を出力する第一フェーズロックドループ回路(以下、第一PLL回路と略記する)、23は第二の周波数設定データに応じた周波数の第二高周波信号を出力する第二フェーズロックドループ回路(以下、第二PLL回路と略記する)、3はこの第一高周波信号と第二高周波信号とを混合した混合信号を出力するミキサ、4はこの混合信号に含まれる不要波を減衰しこれを局部発振信号として出力する第一バンドパスフィルタ、5はこの局部発振信号をIおよびQのベースバンド信号で変調してデジタル変調信号として出力する直交変調器、6はデジタル変調信号の不要な周波数成分を除去する第二バンドパスフィルタ、7はデジタル変調信号を増幅する高出力増幅器、8はこの増幅されたデジタル変調信号を送信波として出力するアンテナである。
【0003】
次に動作について説明する。
第一PLL回路22が第一の周波数設定データに応じて所定の第一高周波信号を出力するとともに、第二PLL回路23が第二の周波数設定データに応じて所定の第二高周波信号を出力すると、ミキサ3はこの第一高周波信号と第二高周波信号とを混合して混合信号を出力し、第一バンドパスフィルタ4はこの混合信号のうちの必要な信号成分のみを通過させて局部発振信号を出力する。
【0004】
また、直交変調器5はこの局部発振信号とIおよびQのベースバンド信号とを混合してデジタル変調信号を生成し、第二バンドパスフィルタ6はこのデジタル変調信号の不要な周波数成分を除去し、高出力増幅器7はこのデジタル変調信号を増幅し、この増幅されたデジタル変調信号が送信波としてアンテナ8から出力される。
【0005】
【発明が解決しようとする課題】
従来の無線装置は以上のように構成されているので、アンテナ8から送出される送信波の一部が空中を伝播してフェーズロックドループ回路22,23と電磁気的に結合し、これにより位相比較信号の高調波と上記送信波の高調波との和あるいは差の周波数においてスプリアスが発生し、その結果、フェーズロックドループ回路22,23から不要な信号成分が出力されてしまうなどの課題があった。
【0006】
次に具体的に説明する。
図15は従来のフェーズロックドループ回路の標準的な構成を示すブロック図である。図において、24は基準となる周波数の基準信号が入力される基準信号入力端子、25は外部から入力された周波数設定データに基づき基準信号を分周比Rで分周し、これを位相比較器へ出力する第一分周器である。
【0007】
また、26は外部から入力する制御電圧に応じた周波数の高周波信号を出力する電圧制御発振器、27はこの高周波信号を外部に出力するカプラ、28はこのカプラ27から出力される高周波信号を外部から入力された周波数設定データに基づき分周比Nで分周して出力する第二分周器、29は第一分周器の出力信号と第二分周器の出力信号との位相差に応じたパルス幅のパルスを出力する位相比較器、30はこのパルスを平滑化させて、これを電圧制御発振器26に出力するループフィルタである。なお、31は第一分周器25、第二分周器28および位相比較器29を備えたフェーズロックドループICである。
【0008】
そして、このようなフェーズロックドループ回路では、電圧制御発振器26がその制御電圧に応じて出力する高周波信号をカプラ27を介して第二分周器28に入力し、これを周波数設定データに基づいて分周する。他方で、第一分周器25は周波数設定データに基づいて基準信号を分周し、位相比較器29は上記第二分周器28の出力とこの第一分周器25の出力とを比較し、両者の位相差に応じたパルス幅のパルスを出力する。そして、このパルスをループフィルタ30で平滑化して制御電圧とし、電圧制御発振器26はこの制御電圧に応じた周波数で高周波信号を発振する。従って、最終的には上記第一分周器出力と第二分周器出力との位相差が無くなる状態で安定し、電圧制御発振器26に入力する制御電圧のレベルも安定して、この状態における周波数の高周波信号が出力される。
【0009】
このようなフェーズロックドループ回路に、送信波が電磁気的に結合すると、当該送信波と同一の周波数のスプリアス信号が上記位相比較器29に入力する。すると、位相比較器29では第一分周器出力とこのスプリアス信号が重畳した第二分周器出力とを比較し、両者の位相差に応じたパルス幅のパルスを出力することになり、電圧制御発振器26の制御電圧は図16に示すように本来点線のように安定するはずのものが、実線に示すようにスプリアス信号により変動してしまう。電圧制御発振器は制御電圧に対して図17に示すような入出力特性を備えているが、図16の実線のような電圧が入力されると、図18に示すように直流電圧に基づく本来の高周波信号Fvcoとともに、これからΔfspだけ離れた周波数に不要波が生成されてしまう。なお、図16において横軸は時間、縦軸は電圧レベル、図17において横軸は制御電圧値、縦軸は出力周波数、図18において横軸は出力周波数、縦軸は出力レベルである。
【0010】
通常、ループフィルタ30は低域通過特性を有し、その遮断周波数flpは、フェーズロックドループ回路の応答性や安定性を考慮して位相比較周波数frefの1/10〜1/20程度に設定する。例えば位相比較周波数をfref=100kHz、ループフィルタ30の遮断周波数をflp=10kHz、第二分周器28の分周比をN=11000とすると第一PLL回路22の出力周波数はfout1=1100MHzとなる。更に、第二PLL回路23の出力周波数をfout2=100MHzとすると直交変調器5に入力するLO波の周波数はflo=1000MHzとなり、ベースバンド信号の周波数をfbb=1kHzとすると、アンテナから送信される送信波の周波数はftx=1000.001MHzとなる。
【0011】
この送信波が電磁気的に結合してフェーズロックドループ回路に入力すると、図19に示すように、送信波の第一次高調波と第一分周器の出力である位相比較信号の第10000次高調波とが1kHzの周波数差(Δfsp=1kHz)で近接し、この差周波信号が位相比較器から出力される。この1kHzの差周波信号はループフィルタ30の遮断周波数flpよりも低いので、このループフィルタ30を通過して電圧制御発振器26に入力してしまう。そして、図18に示すように所望波1100MHzと±1kHz離れた周波数、すなわち、1099.999MHzと1100.001MHzにスプリアスが発生してしまう。なお、図19において、上段は送信波(周波数ftx)の高調波信号の周波数分布、下段は第一分周器出力(周波数fref)の高調波信号の周波数分布である。そして、第一分周器出力(周波数fref)の高調波は100kHz間隔で発生し、これらと送信波(周波数ftx)の高調波との差周波数が位相比較器29から出力されるスプリアス周波数Δfspとなる。上述したようにm1=1、m2=10000の場合にループフィルタ30で減衰することができないΔfsp=1kHzなるスプリアスが発生してしまう。
【0012】
そして従来の無線装置では、このような送信波との電磁気的な結合に基づくスプリアスの発生を抑制するために、このフェーズロックドループ回路などの部分を電気的に厳重なシールドで覆っていた。しかしながら、このような対策では、無線装置の重量が増加してしまうなどの弊害を生じてしまう問題がある。
【0013】
この発明は上記のような課題を解決するためになされたもので、電気的に厳重なシールドでフェーズロックドループ回路などを覆うことなく、この結果、無線装置の重量増加などの弊害を生じることなく、送信波とフェーズロックドループ回路との電磁気的な結合をに基づくスプリアスの発生を抑制できる無線装置を得ることを目的とする。
【0014】
【課題を解決するための手段】
この発明に係る無線装置は、少なくとも一方が基準信号に同期した高周波信号を出力するフェーズロックドループ回路からなる2つ以上の高周波信号発生回路と、上記高周波信号発生回路から出力される2つ以上の高周波信号を混合して送信信号を生成する送信信号生成回路と、この送信信号を送信波として出力するアンテナとを備えた無線装置において、上記フェーズロックドループ回路を、制御電圧に応じた周波数の高周波信号を出力する電圧制御発振器と、この高周波信号と上記基準信号との位相差に応じて変化する信号を出力する位相比較回路と、この位相比較回路の出力と上記電圧制御発振器の入力との間に接続され、所定の周波数以下の信号成分のみを通過する低域通過フィルタとで構成するとともに、上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるように、上記高周波信号発生回路から出力される2つ以上の高周波信号の周波数を設定するものである。
【0015】
この発明に係る無線装置は、2つ以上の高周波信号発生回路に対してそれぞれの周波数の設定値を出力する記憶回路を設けたものである。
【0016】
この発明に係る無線装置は、2つ以上の高周波信号発生回路に関するそれぞれの周波数の設定値を記憶する記憶回路と、上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるような周波数の設定を上記記憶回路から選択して出力する判定回路とを設けたものである。
【0017】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による無線装置の構成を示すブロック図である。図において、1は第一の周波数設定データが入力され、この第一の周波数設定データにより設定された周波数である第一高周波信号を出力する第一フェーズロックドループ回路(以下、第一PLL回路と略記する)、2は第二の周波数設定データが入力され、この第二の周波数設定データにより設定された周波数である第二高周波信号を出力する第二フェーズロックドループ回路(以下、第二PLL回路と略記する)、3はこの第一高周波信号と第二高周波信号とを混合し、それら2つの信号の和周波信号と差周波信号とを含む混合信号を出力するミキサ(送信信号生成回路)、4は混合信号が入力され、この混合信号に含まれる上記2つの信号の差周波信号のみを通過し、これを局部発振波として出力する第一バンドパスフィルタ(送信信号生成回路)、5はこの局部発振信号とともにIおよびQのベースバンド信号を入力し、これらを混合してデジタル変調信号を生成する直交変調器(送信信号生成回路)、6はデジタル変調信号の不要な周波数成分を除去する第二バンドパスフィルタ(送信信号生成回路)、7はデジタル変調信号を増幅する高出力増幅器(送信信号生成回路)、8はこの増幅されたデジタル変調信号を送信波として放射するアンテナである。
【0018】
第一PLL回路1において、9は基準となる周波数の基準信号が入力される基準信号入力端子、10はこの外部から入力された第一の周波数設定データにより設定された分周比Rにて基準信号を分周して出力する第一分周器、11は外部から入力された第一の周波数設定データによりオーバーフロー値およびカウントアップ値を設定し、第一分周器の出力を入力信号としてオーバーフロー信号およびリセット信号を出力するアキュムレータである。
【0019】
また、12は制御電圧に応じた周波数の信号を第一高周波信号として出力する電圧制御発振器、13は外部から入力された第一の周波数設定データとオーバーフロー信号およびリセット信号により分周比を切り替えながら、その時々の分周比にて第一高周波信号を分周して出力する第二分周器、14は第一分周器の出力および上記第二分周器の出力の位相差に応じたパルス幅のパルスを出力する位相比較器(比較回路)、15は位相比較器14と電圧制御発振器12との間に設けられ、所定の遮断周波数以下の信号のみを通過させて上記パルスを平滑化させ、これを電圧制御発振器12に出力するループフィルタ(低域通過フィルタ)である。なお、16は第一分周器10、アキュムレータ11、第二分周器13および位相比較器14を備えたフェーズロックドループICである。
【0020】
なお、第二PLL回路2の内部構成は第一PLL回路1と同様の構成なので図示および説明を省略する。
【0021】
次に動作について説明する。
第一PLL回路1の第一分周器10、第二分周器13およびアキュムレータ11に対して第一の周波数設定データを入力すると、第一分周器10は基準信号入力端子9に入力された基準信号を設定された分周比で分周し、これを出力する。他方で、電圧制御発振器12はそれに入力された制御電圧に応じた周波数の第一高周波信号し、第二分周器13はこの第一高周波信号を分周して得られた第一分周信号を位相比較器へ出力する。位相比較器14はこの第一分周器の出力と第二分周器の出力とを比較し、両者の位相差に応じたパルス幅のパルスを出力する。このパルスはループフィルタ15により平滑化され、これが電圧制御発振器12に制御電圧として入力され、電圧制御発振器12から出力される第一高周波信号の周波数が変化する。そして、最終的には上記第一分周器の出力と第二分周器の出力の位相差が無くなった状態で安定し、この状態における周波数の第一高周波信号が出力されることになる。
【0022】
なお、アキュムレータ11は第一分周器の出力に同期してオーバーフロー信号やリセット信号を出力し、これに応じて第二分周器13の分周比を切り替えて、第一高周波信号の周波数を決定する。具体的には、このアキュムレータは、第一分周器の出力が入力される度に予め設定されたカウントアップ値でカウントし、その値が上記オーバーフロー値を超えたらオーバーフロー信号を第二分周器13へ出力する。第二分周器13はこのオーバーフロー信号が入力された場合、その分周比を切り替える。また、アキュムレータ11は、オーバーフロー信号を出力した後、第一分周器の出力が入力されるとリセット信号を第二分周器13へ出力し、第二分周器13はこのリセット信号が入力されたらその分周比をもとにもどす。この一連の分周比の切り替え動作により、第二分周器13はリセット信号が入力されてからオーバーフロー信号が入力されるまでの間は第一の分周比で分周し、オーバーフロー信号が入力されてからリセット信号が入力されるまでの間は第二の分周比で分周することになり、あるオーバーフロー信号から次のオーバーフロー信号が入力される期間全体としてみれば、第一の分周比と第二の分周比との中間値にて分周しているように擬制することができる。なお、リセット信号を用いる換わりにオーバーフロー信号の入力期間で切り替えるようにしてもよい。
【0023】
また、第二PLL回路2から出力される第二高周波信号の周波数も第二の周波数設定データに基づいて同様に制御される。
【0024】
そして、このように第一PLL回路1および第二PLL回路2から第一高周波信号および第二高周波信号がミキサ3へ出力されると、ミキサ3はこれら2つの信号を混合し、その和周波信号と差周波信号とを含む混合信号を出力する。第一バンドパスフィルタ4はこの混合信号のうち、上記2つの信号の差周波信号のみを通過し、これを直交変調器5の局部発振信号として出力する。
【0025】
直交変調器5はこの局部発振信号とIおよびQのベースバンド信号を混合してデジタル変調信号を生成し、第二バンドパスフィルタ6はこのデジタル変調信号の不要な周波数成分を除去し、高出力増幅器7はこのデジタル変調信号を増幅し、この増幅されたデジタル変調信号(送信信号)がアンテナ8から送信波として放射される。
【0026】
次に第一の周波数設定データおよび第二の周波数設定データと送信波の周波数との関係について説明する。
【0027】
まず、第一の周波数設定データに基づいて第一分周器10が基準信号を1/Rに分周して出力する信号の周波数(位相比較周波数)をfref、電圧制御発振器12の第一高周波信号出力の周波数をfout1、第一の周波数設定データに基づいた第二分周器13の分周比をNとすると下記式1の関係が成立する。
【0028】
また、第一の周波数設定データに基づいてアキュムレータ11に設定されるカウントアップ値をn、第一の周波数設定データに基づいてアキュムレータ11に設定されるオーバーフロー基準値をm(但し、1≦n≦m、n,mは正の整数)とする。更に、第二分周器13に設定された2つの分周比をMと(M+1)とすると、上述したように第二分周器13の分周比はアキュムレータ11が第一分周器の出力をm回受ける間のうちのn回はM+1、(m−n)回はMとなるので、第二分周器13の平均分周比Nは下記式2により与えられる。従って、第一高周波信号はこれらの第一の周波数設定データに基づく設定に応じて下記式3の周波数に設定される。なお、第二PLL回路2も同様に第二の周波数設定データに基づいて所定の周波数の第二高周波信号fout2を出力する。
【0029】
【0030】
なお、nは1からmまでの値をとるので、fout1として設定することができる周波数の間隔は式3より位相比較周波数frefの1/mになる。従って、このようなアキュムレータ11を用いた所謂フラクショナル形フェーズロックドループ回路では、無線装置の使用目的に応じて設定される周波数間隔に比べて位相比較の周波数を高く設定することができる。このためPLL回路の収束時間を短縮することができ、周波数切り替えを高速化することが可能で、レーダ装置やデジタル変調波を用いて通信を行う無線装置などにおいて好適に用いることができる。
【0031】
また、このようなフラクショナル形フェーズロックドループ回路では、ループフィルタ15の遮断周波数flpはその動作安定性を考慮して位相比較周波数frefの1/10〜1/100程度の値に設定するのが一般的である。この値を極端に高くしたり低くしたりすると、いずれの場合にも安定した収束が得にくくなり、出力周波数を安定化させることが困難となる。
【0032】
そして、ミキサ3はこれら第一高周波信号fout1と第二高周波信号fout2とを混合し、第一バンドパスフィルタ4は下記式4で示される周波数floを有する局部発振信号を出力する。また、ディジタル変調波の場合にはI、Qのベースバンド信号はある帯域幅を持っているがここでは簡単のために周波数fbbの正弦波とすると、送信信号の周波数は下記式5によりあらわされる。
【0033】
flo = fout1−fout2 ・・・式4
ftx = flo+fbb ・・・式5
【0034】
次にこのようにアンテナ8から出力された送信波がフェーズロックドループ回路と電磁気的に結合しても電圧制御発振器12から出力されるスプリアスの発生が抑制され、フェーズロックドループ回路から不要波が出力されることがない理由について説明する。ここでは不要波の出力が抑制されるPLL回路として第一PLL回路を例に説明する。
【0035】
この実施の形態1では、位相比較周波数frefの高調波と上記送信波ftxの高調波との差周波数が上記ループフィルタ15の通過域外となるように、2つ以上の高周波信号発生回路1,2から出力される2つ以上の高周波信号の周波数を設定する。これを数式で表すと下記式6となる。但し、m1およびm2は高調波成分の次数である。
【0036】
ところで、位相比較器14から出力されるスプリアスの周波数Δfspは下記式7であらわすことができる。同式において、右辺は出力される和あるいは差周波成分であり、周波数Δfsp(≠0)のスプリアスである。なお、m1、m2は下記式8で与えられる。
【0037】
|m1・ftx−m2・fref| > flp ・・・式6
Δfsp = |m1・ftx±m2・fref| ・・・式7
m1 = 整数,
m2 = m1・N±m0,
m0 : 整数 ・・・式8
【0038】
そして、上記式6では、このスプリアスの周波数Δfspがループフィルタ15の遮断周波数flpよりも高くなるように設定するので、このスプリアスはループフィルタ15において減衰され、電圧制御発振器12に入力しない。従って、この電圧制御発振器12から不要波成分が出力されることはない。そして、このようにスプリアスをループフィルタ15で減衰することができれば、送信波の結合を防止するためにシールドを厳重に施す必要がなくなり、その構造を簡略化でき、無線装置を軽量にすることができ、またコストを低減することができる。
【0039】
次に具体例について示す。
例えばループフィルタ15の遮断周波数をflp=50kHz、位相比較周波数をfref=1MHzとし、M=1100、n=3、m=10とすると分周比はN=1100.3となり、その出力周波数はfout1=1100.3MHzとなる。また、第二PLL回路2の出力周波数をfout2=100.2MHz、ベースバンド信号を周波数fbb=1kHzの正弦波とすれば、送信波の周波数はftx=1000.101MHzとなる。このときの送信波の1次の高調波(周波数=1・ftx)と位相比較信号の高調波(周波数=m2・fref)の関係を図2に示す。これより、位相比較器14から出力されるスプリアスの周波数は両者の差周波数であるΔfsp=199kHzとなり、ループフィルタ15の遮断周波数flp=50kHzよりも十分高くなるので減衰し、電圧制御発振器12に入力することはなく、このスプリアスに基づく不要波が出力されてしまうことはない。
【0040】
また、送信波の2次の高調波(周波数=2・ftx)と位相比較信号の高調波(周波数=m2・fref)との関係を図3に示す。同図に示すように、位相比較器14から出力されるスプリアスの周波数はΔfsp=398kHzとなり、ループフィルタ15の遮断周波数flp=50kHzよりも十分高くなっているので減衰する。なお、図示しないが、送信波の3次および4次の高調波によって生じるスプリアスについても同様にΔfsp=403kHz、Δfsp=204kHzとなってループフィルタ15において減衰する。
【0041】
なお、第一PLL回路1の第二分周器13においてnの値をn=3からn=5に変更し、その分周数をN=1100.5とすれば、第一高周波信号の周波数がfout1=1100.5MHzとなり、送信波の周波数が1000.101MHzからftx=1000.301MHzに変わる。そして、この時、位相比較器14で発生するスプリアスの周波数は図4に示すようにfout1=1100.3MHzの場合と同様、Δfsp=199kHzとなり、ループフィルタ15で減衰することができる。すなわちこの発明の実施の形態1のような周波数の選択の組み合わせであったとしても、所望の複数の周波数の送信波を得るために、第二PLL回路2から出力される第二高周波信号の周波数fout2を変更することなく、常に第一PLL回路1から出力されるスプリアスがループフィルタ15の帯域外となるようにすることができる。この実施の形態1においては第一、第二のPLL回路1,2の出力周波数を可変設定できるような構成としているが、移動体通信などのように特定の周波数帯域で一定の周波数間隔を有する複数のチャネルを用いて送受信を行う無線システムに本発明を適用する場合には、第一、第二のPLL回路1,2のうちの一方は固定周波数の信号を出力するだけで利用することができる。それゆえ、第二PLL回路2の代わりに固定周波数の第二高周波信号だけを出力するフェーズロックドオシレータ回路(PLO回路)を用いても同様の効果を期待することができ、この場合は更に無線装置を軽量化や簡略化する効果がある。
【0042】
更にこのような好適な他の具体例について例示する。上記具体例では、m1=5について考えると図5に示すようにΔfsp=5kHzとなりループフィルタ15でこれを減衰させることはできない。このような高次のスプリアスの出力レベルは前述したm1=1やm1=2のような低次のものよりもその電力が小さくなるので影響が少ないが、送信波を高出力とする場合にはこのような高次のスプリアスの発生が問題視される場合もありうる。そのような場合には、例えば第二PLL回路2から出力される第二高周波信号の周波数をfout2=100.7MHzとすればよい。これにより、m1=1〜9までにおいてΔfsp>50kHzとなり、9次のスプリアスまでループフィルタ15で減衰することができる。m1=10のとき始めてΔfsp=10kHzとなり、ループフィルタ15の帯域内にスプリアスが発生する。図6に1次から5次までについて図示する。このように、周波数の設定によっては不要波の発生をさらに抑制することができ、送信波の電磁気的な結合を遮断するためのシールドの構造をいっそう簡略化することができる。そして、無線装置を軽量にすることができ、しかも、コストを低減することができる。
【0043】
なお、比較のために、第一PLL回路においてループフィルタ15の遮断周波数をflp=50kHz、位相比較周波数をfref=1MHz、アキュムレータ11からオーバーフロー信号が入力していないときの第二分周器13の分周比をM=1100、アキュムレータ11に入力する周波数設定データをm=10、n=3とし、第二分周器13の平均分周比はN=1100.3として、出力周波数をfout1=1100.3MHzとした場合における送信波の高調波と第一分周器の出力の高調波との関係を図7に示す。なお、第二PLL回路2の出力周波数はfout2=100MHzとし、ベースバンド信号の周波数をfbb=1kHzとしている。この場合、ミキサ3に入力するLO波の周波数はflo=1000.3MHzであり、送信波の周波数はftx=1000.301MHzとなる。そして、同図に示すように、m1=1、m2=1000.3(m0=100)のときにΔfsp=1kHzとなるループフィルタ15を通過するスプリアスが発生し、その結果、所望波1100MHzと±1kHz離れた周波数、すなわち、1099.999MHzと1100.001MHzに不要波が発生してしまう。このように周波数の設定によっては不要波が発生してしまう場合がある。
【0044】
また、ここでは簡単のため、直交変調器5に入力するベースバンド信号を周波数fbbの正弦波を例に説明したが、ディジタル変調波は一般的に図8(a)に示すように帯域を持っており、アンテナから送信されたこのディジタル変調波がフェーズロックドループ回路に電磁気的に結合すると電圧制御発振器12の入力には同図(b)に示すように本来の直流電圧に雑音が重畳された制御信号が印加されることになり、この電圧制御発振器12から出力される高周波信号の位相雑音が同図(c)に示すように増加することになる。このような位相雑音の増加にともない、例えばディジタル変調方式としてπ/4シフトQPSK波を用いた場合には、図9(a)に示すようにコンスタレーションが劣化し、変調精度の劣化が問題となるが、この実施の形態1においてはシールドを厳重に施さなくとも図9(b)に示すように良好なコンスタレーションを得ることができ、変調精度の劣化が問題となることはない。
【0045】
以上のように、この実施の形態1によれば、2つのフェーズロックドループ回路1,2と、この2つのフェーズロックドループ回路1,2から出力される2つの高周波信号を混合して送信信号を生成するミキサ3、第一バンドパスフィルタ4、直交変換器5、第二バンドパスフィルタ6および高出力増幅器7と、この送信信号を送信波として出力するアンテナ8とを備えた無線装置において、上記各フェーズロックドループ回路1,2を、制御電圧に応じた周波数の高周波信号を出力する電圧制御発振器12と、この高周波信号と上記基準信号との位相差に応じて変化する信号を出力する位相比較器14と、この位相比較器14の出力と上記電圧制御発振器12の入力との間に接続され、所定の周波数以下の信号成分のみを通過するループフィルタ15とで構成するとともに、上記基準信号の高調波と上記送信波の高調波との差周波数が上記ループフィルタ15の通過域外となるように、フェーズロックドループ回路1,2から出力される2つ以上の高周波信号の周波数を設定するので、アンテナ8から送出される送信波が空中を伝播し、これらフェーズロックドループ回路1,2と電磁気的に結合したとしても、送信波の高調波と上記基準信号の高調波との差周波数がループフィルタ15で減衰して、この信号が電圧制御発振器12に入力することはない。
【0046】
従って、アンテナ8から送出される送信波がこれらフェーズロックドループ回路1,2と電磁気的に結合しても、電圧制御発振器12の制御電圧が変動することがなく、不要波が出力されることはない。また、この効果は送信波がデジタル変調波であったとしても同様である。それゆえ、フェーズロックドループ回路1,2などの部分を電気的に厳重なシールドで覆って無線装置の重量を増加させてしまうことなく、送信波とフェーズロックドループ回路1,2との電磁気的な結合に基づく不要波の発生を抑制し、デジタル変調波における変調精度の劣化を効果的に抑制できる効果がある。
【0047】
なお、この実施の形態1では、第二PLL回路2の出力周波数fout2を変更することで位相比較器で発生するスプリアスΔfspがループフィルタ15の遮断周波数flpよりも高い周波数となるようにしたが、本発明はこれに限られるものではない。例えば、第一PLL回路1の出力周波数fout1を変更しても同様の効果を奏する。また、第一PLL回路1の出力周波数および第二PLL回路2の出力周波数をともに変更するようにしてもよい。
【0048】
また、この実施の形態1では、フェーズロックドループ回路としてフラクショナル形フェーズロックドループ回路を用いた場合を示したが、これに代わって非フラクショナル形フェーズロックドループ回路を用いてもよく、この場合にも同様の効果を得ることができる。
【0049】
実施の形態2.
図10はこの発明の実施の形態2による無線装置の構成を示すブロック図である。図において、17は第一高周波信号(周波数fout1)とIおよびQのベースバンド信号を入力してデジタル変調信号を生成する直交変調器、18はこのデジタル変調信号と第二高周波信号(周波数fout2)とを混合し、これら2つの信号の混合波を出力するミキサである。6は第二バンドパスフィルタである。これ以外の構成は実施の形態1と同様であり説明を省略する。
【0050】
次に動作について説明する。
第一の周波数設定データに基づいて第一のPLL回路1から第一高周波信号が出力されると、直交変調器17はこの第一高周波信号を局部発振波としてデジタル変調信号を生成する。また、第二の周波数設定データに基づいて第二PLL回路2から第二高周波信号が出力されると、ミキサ18はこの第二高周波信号とデジタル変調信号とを混合し、それら2つの信号の混合波を出力する。第二バンドパスフィルタ6はこの混合波のうち2つの信号の和周波信号のみを通過させ、増幅器7で増幅後アンテナ8から出力される。これ以外の動作は実施の形態1と同様であり説明を省略する。
【0051】
そして、この実施の形態2においても、実施の形態1と同様に上記式6を満たすように第一高周波信号fout1および第二高周波信号fput2の周波数の組み合わせを設定することにより、アンテナ8から出力された送信波ftxがフェーズロックドループ回路1,2と電磁気的に結合したとしても不要波の発生を抑制することができる。それゆえ、送信波の結合を防止するためにシールドを厳重に施す必要がなくなり、その構造を簡略化でき、無線装置を軽量にすることができ、またコストを低減することができる。
【0052】
実施の形態3.
図11はこの発明の実施の形態3による無線装置の構成を示すブロック図である。図において、19は上記式6の条件を満たす1乃至複数組の第一の周波数設定データおよび第二の周波数設定データを記憶し、送信波の周波数に応じてこれを第一PLL回路1および第二PLL回路2に対して出力する記憶回路である。これ以外の構成は実施の形態1と同様であり説明を省略する。
【0053】
次に動作について説明する。
記憶回路19は送信波の周波数に応じた1組の第一の周波数設定データおよび第二の周波数設定データを出力する。これに応じて第一PLL回路1から第一高周波信号が出力されるとともに、第二PLL回路2から第二高周波信号が出力され、これらをベースバンド信号と混合して送信信号が生成され、これに基づく送信波がアンテナ8から出力される。これ以外の動作は実施の形態1と同様であり説明を省略する。
【0054】
以上のように、この実施の形態3によれば、2つのフェーズロックドループ回路1,2に対してそれぞれの周波数の設定値を出力する記憶回路19を設けたので、この記憶回路19から出力される設定値に応じて2つのフェーズロックドループ回路1,2はそれぞれ所定の周波数の高周波信号を出力し、これに基づいて送信波とフェーズロックドループ回路1,2との電磁気的な結合に基づく不要波の発生を抑制しつつ送信波を出力することができる効果がある。
【0055】
実施の形態4.
図12はこの発明の実施の形態4による無線装置の構成を示すブロック図である。図において、20は複数の第一の周波数設定データおよび複数の第二の周波数設定データを記憶する記憶回路、21はこの記憶回路20から任意の組み合わせの2つの設定データを読み出すとともに、この組み合わせが所定の送信波の周波数において上記式6の条件を満たすか否か判断し、満たす場合にはその2つの設定データを第一PLL回路1および第二PLL回路2に出力する判定回路である。これ以外の構成は実施の形態1と同様であり説明を省略する。
【0056】
次に動作について説明する。
図13はこの発明の実施の形態4の判定回路が実施する動作を示すフローチャートである。図において、ST1は記憶回路20から周波数設定データを読み出すデータ読み出しステップであり、ST2はこの周波数設定データに基づいて第一PLL回路1および第二PLL回路2の位相比較周波数、分周比、第一高周波信号、第二高周波信号を演算するPLLパラメータ演算ステップ、ST3はこの第一高周波信号、第二高周波信号およびベースバンド信号の周波数に基づいて送信信号の周波数を演算する送信周波数演算ステップ、ST4は抑制したい高調波成分の次数の初期値(通常はm1=m2=1)を設定するステップ、ST5はこの高調波によるスプリアス周波数を演算するスプリアス演算ステップ、ST6はこのスプリアスの周波数がループフィルタ15の遮断周波数よりも大きいか否かを判断する周波数判定ステップ、ST7はスプリアスの周波数がループフィルタ15の遮断周波数よりも小さい場合に実施されるステップであって、第二高周波信号の周波数を変更する条件変更ステップである。
【0057】
ST8はスプリアスの周波数がループフィルタ15の遮断周波数よりも大きい場合に実施されるステップであって、m2に「1」を加算するm2インクリメントステップ、ST9はこのインクリメント後のm2が予めスプリアスを抑制したい高調波成分の次数を超えているか否かを判断するm2演算終了判定ステップである。そして、このm2演算終了判定ステップST9において超えていると判定されるまでスプリアス演算ステップST5に戻る。
【0058】
ST10はm2が予めスプリアスを抑制したい高調波成分の次数を超えている場合に実施されるステップであって、m1に「1」を加算するm1インクリメントステップ、ST11はこのインクリメント後のm1が予めスプリアスを抑制したい高調波成分の次数を超えているか否かを判断するm1演算終了判定ステップである。そして、このm1演算終了判定ステップST11において超えていると判定されるまでスプリアス演算ステップST5に戻る。逆に、このm1演算終了判定ステップST11において超えていると判定されたら、その時の第一の周波数設定データと第二の周波数設定データとの組み合わせをそれぞれのPLL回路1,2へ出力する(出力ステップST12)。
【0059】
従って、所定の送信信号の周波数を設定するだけで、それに応じて高調波信号同士のスプリアスを抑制することができる周波数の組み合わせを選択し、それに基づいて動作させることができる。
【0060】
以上のように、この実施の形態4によれば、2つのフェーズロックドループ回路1,2に関するそれぞれの周波数の設定値を記憶する記憶回路20と、上記位相比較信号の高調波と上記送信波の高調波との差周波数が上記ループフィルタ15の通過域外となるような周波数の設定を上記記憶回路20から選択して出力する判定回路21とを設けたので、この判別回路21から出力される設定値に応じて各フェーズロックドループ回路1,2はそれぞれ所定の周波数の高周波信号を出力し、これに基づいて送信波とフェーズロックドループ回路1,2との電磁気的な結合に基づく不要波の発生を抑制しつつ送信波を出力することができる効果がある。
【0061】
【発明の効果】
以上のように、この発明によれば、少なくとも一方が基準信号に同期する高周波信号を出力するフェーズロックドループ回路からなる2つ以上の高周波信号発生回路と、上記高周波信号発生回路から出力される2つ以上の高周波信号を混合して送信信号を生成する送信信号生成回路と、この送信信号を送信波として出力するアンテナとを備えた無線装置において、上記フェーズロックドループ回路を、制御電圧に応じた周波数の高周波信号を出力する電圧制御発振器と、この高周波信号と上記基準信号との位相差に応じて変化する信号を出力する位相比較回路と、この位相比較回路の出力と上記電圧制御発振器の入力との間に接続され、所定の周波数以下の信号成分のみを通過する低域通過フィルタとで構成するとともに、上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるように、上記高周波信号発生回路から出力される2つ以上の高周波信号の周波数を設定するので、アンテナから送出される送信波の一部が空中を伝播し、フェーズロックドループ回路と電磁気的に結合したとしても、その送信波の高調波と上記基準信号の高調波との差周波数のスプリアスが低域通過フィルタの通過域外に生じ、低域通過フィルタで減衰するのでこれが電圧制御発振器に入力されてしまうことはない。
【0062】
従って、アンテナから送出される送信波がフェーズロックドループ回路と電磁気的に結合しても、電圧制御発振器の制御電圧が変動することがなく、不要波が出力されることはない。また、この効果は送信波がデジタル変調波であったとしても同様に得ることができる。それゆえ、フェーズロックドループ回路などの部分を電気的に厳重なシールドで覆って無線装置の重量を増加させてしまうことなく、送信波とフェーズロックドループ回路との電磁気的な結合に基づく不要波の発生を抑制し、デジタル変調波における変調精度の劣化を効果的に抑制できる効果がある。
【0063】
この発明によれば、2つ以上の高周波信号発生回路に対してそれぞれの周波数の設定値を出力する記憶回路を設けたので、この記憶回路から出力される設定値に応じて2つ以上の高周波信号発生回路はそれぞれ所定の周波数の高周波信号を出力し、これに基づいて送信波とフェーズロックドループ回路との電磁気的な結合に基づく不要波の発生を抑制しつつ送信波を出力することができる効果がある。
【0064】
この発明によれば、2つ以上の高周波信号発生回路に関するそれぞれの周波数の設定値を記憶する記憶回路と、上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるような周波数の設定を上記記憶回路から選択して出力する判定回路とを設けたので、この判別回路から出力される設定値に応じて2つ以上の高周波信号発生回路はそれぞれ所定の周波数の高周波を出力し、これに基づいて送信波とフェーズロックドループ回路との電磁気的な結合に基づく不要波の発生を抑制しつつ送信波を出力することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による無線装置の構成を示すブロック図である。
【図2】 この発明の実施の形態1の無線装置における送信波の1次の高調波(周波数=1・ftx)と位相比較信号の高調波(周波数=m2・fref)との関係例を示す説明図である。
【図3】 この発明の実施の形態1の無線装置における送信波の1次の高調波(周波数=2・ftx)と位相比較信号の高調波(周波数=m2・fref)との関係例を示す説明図である。
【図4】 この発明の実施の形態1の無線装置において第一PLL回路の分周比を変更した場合の例を示す説明図である。
【図5】 この発明の実施の形態1の無線装置における送信波の1次の高調波(周波数=5・ftx)と位相比較信号の高調波(周波数=m2・fref)との関係例を示す説明図である。
【図6】 この発明の実施の形態1の無線装置における送信波の1次の高調波(周波数=5・ftx)と位相比較信号の高調波(周波数=m2・fref)との他の関係例を示す説明図である。
【図7】 この発明の実施の形態1の無線装置による周波数の設定と比較される従来の送信波の高調波と位相比較信号の高調波との関係例を示す説明図である。
【図8】 この発明の実施の形態1の無線装置による帯域を持ったディジタル変調波とそれによる波形を示す説明図である((a)は帯域を持ったディジタル変調波の周波数分布、(b)は電圧制御発振器への制御電圧の波形、(c)は電圧制御発振器の出力周波数分布)。
【図9】 ディジタル変調方式としてπ/4シフトQPSK波を用いた場合などにおけるコンスタレーションの分布の比較図である((a)は従来の場合、(b)はこの発明の実施の形態1の場合)。
【図10】 この発明の実施の形態2による無線装置の構成を示すブロック図である。
【図11】 この発明の実施の形態3による無線装置の構成を示すブロック図である。
【図12】 この発明の実施の形態4による無線装置の構成を示すブロック図である。
【図13】 この発明の実施の形態4の判定回路が実施する動作を示すフローチャートである。
【図14】 従来の無線装置の構成を示すブロック図である。
【図15】 従来のフェーズロックドループ回路の標準的な構成を示すブロック図である。
【図16】 従来の無線装置における電圧制御発振器への制御電圧のレベル変動を示す波形図である。
【図17】 電圧制御発振器の入出力特性図である。
【図18】 従来の無線装置に用いられたフェーズロックドループ回路において発生するスプリアスの例を示す電圧制御発振器の発振周波数分布図である。
【図19】 従来の無線装置における送信波の高調波と基準信号の高調波との関係例を示す説明図である。
【符号の説明】
1 第一フェーズロックドループ回路(フェーズロックドループ回路)、2 第二フェーズロックドループ回路(フェーズロックドループ回路)、3 ミキサ(送信信号生成回路)、4 第一バンドパスフィルタ(送信信号生成回路)、5直交変換器(送信信号生成回路)、6 第二バンドパスフィルタ(送信信号生成回路)、7 高出力増幅器(送信信号生成回路)、8 アンテナ、12 電圧制御発振器、14 位相比較器(比較回路)、15 ループフィルタ(低域通過フィルタ)、19,20 記憶回路、21 判定回路。
Claims (3)
- 少なくとも一方が基準信号に同期した高周波信号を出力するフェーズロックドループ回路からなる2つ以上の高周波信号発生回路と、
上記高周波信号発生回路から出力される2つ以上の高周波信号を混合して送信信号を生成する送信信号生成回路と、
この送信信号を送信波として出力するアンテナとを備えた無線装置において、
上記フェーズロックドループ回路を、制御電圧に応じた周波数の高周波信号を出力する電圧制御発振器と、この高周波信号と上記基準信号との位相差に応じて変化する信号を出力する位相比較回路と、この位相比較回路の出力と上記電圧制御発振器の入力との間に接続され、所定の周波数以下の信号成分のみを通過する低域通過フィルタとで構成するとともに、
上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるように、上記高周波信号発生回路から出力される2つ以上の高周波信号の周波数を設定することを特徴とする無線装置。 - 2つ以上の高周波信号発生回路に対してそれぞれの周波数の設定値を出力する記憶回路を設けたことを特徴とする請求項1記載の無線装置。
- 2つ以上の高周波信号発生回路に関するそれぞれの周波数の設定値を記憶する記憶回路と、
上記基準信号の高調波と上記送信波の高調波との差周波数が上記低域通過フィルタの通過域外となるような周波数の設定を上記記憶回路から選択して出力する判定回路とを設けたことを特徴とする請求項1記載の無線装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18617299A JP3883743B2 (ja) | 1999-06-30 | 1999-06-30 | 無線装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18617299A JP3883743B2 (ja) | 1999-06-30 | 1999-06-30 | 無線装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001016118A JP2001016118A (ja) | 2001-01-19 |
JP3883743B2 true JP3883743B2 (ja) | 2007-02-21 |
Family
ID=16183660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18617299A Expired - Fee Related JP3883743B2 (ja) | 1999-06-30 | 1999-06-30 | 無線装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3883743B2 (ja) |
-
1999
- 1999-06-30 JP JP18617299A patent/JP3883743B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001016118A (ja) | 2001-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3268138B2 (ja) | 通信装置、周波数シンセサイザ及びシンセサイズ方法 | |
JP4808882B2 (ja) | Pllとデルタシグマ変調器とを有する無線送信器機構 | |
US7276978B2 (en) | Phase locked loop comprising a sigma-delta modulator | |
EP2873152B1 (en) | Ultra low phase noise signal source | |
JP2004534454A (ja) | 低漏洩局部発振器システム | |
EP1098433B1 (en) | Frequency synthesizer and oscillation frequency control method | |
JP2003534700A (ja) | 回転周波数合成器 | |
CN105049036A (zh) | 一种宽带低噪声信号发生器 | |
US6842077B2 (en) | Voltage controlled oscillator for use in a phase locked loop | |
US6868261B2 (en) | Transmitter method, apparatus, and frequency plan for minimizing spurious energy | |
CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
JP6366523B2 (ja) | 周波数シンセサイザ | |
JP2000031898A (ja) | 移動電話用の送受信システム及び送信方法 | |
JP3883743B2 (ja) | 無線装置 | |
CN113162617B (zh) | 一种低相噪x波段频率源及其调制方法 | |
JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
JP2002198847A (ja) | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 | |
US7817977B1 (en) | Configurable signal generator | |
JP2007134833A (ja) | Pll周波数シンセサイザ | |
KR200291723Y1 (ko) | 튜너의비트주파수방지장치 | |
US6754474B1 (en) | Radio transmission system | |
JP6753132B2 (ja) | 信号源 | |
JPH1013228A (ja) | 位相同期発振回路 | |
JPH088739A (ja) | Pllシンセサイザ回路 | |
JPH0730332A (ja) | Fm変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |