JP2944019B2 - Ａｆｔ回路およびこれを用いた電子同調チューナ - Google Patents
Ａｆｔ回路およびこれを用いた電子同調チューナInfo
- Publication number
- JP2944019B2 JP2944019B2 JP5196874A JP19687493A JP2944019B2 JP 2944019 B2 JP2944019 B2 JP 2944019B2 JP 5196874 A JP5196874 A JP 5196874A JP 19687493 A JP19687493 A JP 19687493A JP 2944019 B2 JP2944019 B2 JP 2944019B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＡＦＴ（オートファ
インチューニング）回路およびこれを用いた電子同調チ
ューナに関し、詳しくは、ＡＦＴ回路を無調整化ができ
るような電子同調チューナに関する。
インチューニング）回路およびこれを用いた電子同調チ
ューナに関し、詳しくは、ＡＦＴ回路を無調整化ができ
るような電子同調チューナに関する。
【０００２】
【従来の技術】電子同調チューナとしては、同調回路に
バリキャップを用いたものや、ＰＬＬＩＣとコントロー
ラとの組合せで自動選局をもたせたシンセサイザチュー
ナチューナなどがある。ＴＶ受信機のＶＨＦやＵＨＦな
どの電子同調では、局部チューナの発振周波数がバリキ
ャップにより制御されるが、このときの周波数変動を所
定の周波数範囲以内に抑える必要がある。しかし、バリ
キャップの容量が信号レベルで変化したり、温度特性で
変化するために所定の周波数の範囲内に抑え難い。その
ため微調整が必要になる。この微調整は、通常、映像中
間周波段（以下中間周波段）の出力を受けて映像中間周
波数（以下中間周波数）に対応する基準周波数と比較し
てそこからの同調ずれで微調整の信号を発生するＡＦＴ
回路による。ＡＦＴ回路は、例えば、中間周波段の出力
を基準周波数と位相比較して、その比較結果に応じた信
号をＬＰＦ（ローパスフィルタ）を通してコントローラ
等にフィードバックする。コントローラは、このフィー
ドバック信号に応じてバリキャップの容量を変換させて
局部発振周波数の周波数変動を所定の範囲内に収める制
御をする。
バリキャップを用いたものや、ＰＬＬＩＣとコントロー
ラとの組合せで自動選局をもたせたシンセサイザチュー
ナチューナなどがある。ＴＶ受信機のＶＨＦやＵＨＦな
どの電子同調では、局部チューナの発振周波数がバリキ
ャップにより制御されるが、このときの周波数変動を所
定の周波数範囲以内に抑える必要がある。しかし、バリ
キャップの容量が信号レベルで変化したり、温度特性で
変化するために所定の周波数の範囲内に抑え難い。その
ため微調整が必要になる。この微調整は、通常、映像中
間周波段（以下中間周波段）の出力を受けて映像中間周
波数（以下中間周波数）に対応する基準周波数と比較し
てそこからの同調ずれで微調整の信号を発生するＡＦＴ
回路による。ＡＦＴ回路は、例えば、中間周波段の出力
を基準周波数と位相比較して、その比較結果に応じた信
号をＬＰＦ（ローパスフィルタ）を通してコントローラ
等にフィードバックする。コントローラは、このフィー
ドバック信号に応じてバリキャップの容量を変換させて
局部発振周波数の周波数変動を所定の範囲内に収める制
御をする。
【０００３】
【発明が解決しようとする課題】しかし、従来のＡＦＴ
回路は、中間周波数に対応する基準周波数を発生させる
同調回路に外部から調整可能な外付けコイル等を使用し
ており、その周波数が所定の基準周波数になるように手
作業で調整する必要がある。その結果、その調整作業に
手間がかかる上に回路をＩＣ化した場合にそれが外付け
の調整部品になってしまう欠点がある。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、ＡＦＴ回路の同調あるいは発振周波数を中間周波数
に調整をしなくても済むＡＦＴ回路およびこれを用いた
電子同調チューナを提供することにある。
回路は、中間周波数に対応する基準周波数を発生させる
同調回路に外部から調整可能な外付けコイル等を使用し
ており、その周波数が所定の基準周波数になるように手
作業で調整する必要がある。その結果、その調整作業に
手間がかかる上に回路をＩＣ化した場合にそれが外付け
の調整部品になってしまう欠点がある。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、ＡＦＴ回路の同調あるいは発振周波数を中間周波数
に調整をしなくても済むＡＦＴ回路およびこれを用いた
電子同調チューナを提供することにある。
【０００４】
【課題を解決するための手段】この発明のＡＦＴ回路お
よびこれを用いた電子同調チューナの特徴は、あらかじ
めきめられた中間周波数を含む範囲で発振するＶＣＯ
と、中間周波増幅回路の出力信号を受けてＶＣＯの出力
と中間周波増幅回路の出力を位相比較する位相比較回路
と、この位相比較回路の比較結果に応じて外部信号に対
して同調を採るために局部発振周波数を変化させる同調
制御信号を発生する制御信号発生回路と、ＶＣＯの周波
数を制御する信号を受けてＶＣＯの発振周波数を制御す
る制御電圧を発生する制御電圧発生回路と、第１および
第２のＰＬＬ回路とを備えていて、第１のＰＬＬ回路
は、ＶＣＯが中間周波数で発振しているときの信号を低
い周波数に変換する周波数変換回路とこの周波数変換回
路の出力を受ける第１の移相器とを有し周波数変換回路
の出力と第１の移相器の出力とを位相比較するものであ
って、位相比較した結果得られる制御信号をＶＣＯの周
波数を制御する信号として制御電圧発生回路に送出する
ものであり、第２のＰＬＬ回路は、前記の低い周波数と
同じ周波数の基準周波数発生回路とこの基準周波数発生
回路の出力を受ける第２の移相器とを有し基準周波数発
生回路の出力と第２の移相器の出力とを位相比較するも
のであって、位相比較した結果得られる制御信号を第２
の移相器の移相角を固定する制御信号とし、第１の移相
器と第２の移相器とはその構成が同じで特性がほぼ等し
く、前記の第２の移相器の移相角を固定する制御信号が
第１の移相器の移相角を固定する制御信号にされ、前記
の位相比較回路の比較結果に応じて外部信号に対して同
調を採るための同調制御信号を発生するものである。
よびこれを用いた電子同調チューナの特徴は、あらかじ
めきめられた中間周波数を含む範囲で発振するＶＣＯ
と、中間周波増幅回路の出力信号を受けてＶＣＯの出力
と中間周波増幅回路の出力を位相比較する位相比較回路
と、この位相比較回路の比較結果に応じて外部信号に対
して同調を採るために局部発振周波数を変化させる同調
制御信号を発生する制御信号発生回路と、ＶＣＯの周波
数を制御する信号を受けてＶＣＯの発振周波数を制御す
る制御電圧を発生する制御電圧発生回路と、第１および
第２のＰＬＬ回路とを備えていて、第１のＰＬＬ回路
は、ＶＣＯが中間周波数で発振しているときの信号を低
い周波数に変換する周波数変換回路とこの周波数変換回
路の出力を受ける第１の移相器とを有し周波数変換回路
の出力と第１の移相器の出力とを位相比較するものであ
って、位相比較した結果得られる制御信号をＶＣＯの周
波数を制御する信号として制御電圧発生回路に送出する
ものであり、第２のＰＬＬ回路は、前記の低い周波数と
同じ周波数の基準周波数発生回路とこの基準周波数発生
回路の出力を受ける第２の移相器とを有し基準周波数発
生回路の出力と第２の移相器の出力とを位相比較するも
のであって、位相比較した結果得られる制御信号を第２
の移相器の移相角を固定する制御信号とし、第１の移相
器と第２の移相器とはその構成が同じで特性がほぼ等し
く、前記の第２の移相器の移相角を固定する制御信号が
第１の移相器の移相角を固定する制御信号にされ、前記
の位相比較回路の比較結果に応じて外部信号に対して同
調を採るための同調制御信号を発生するものである。
【０００５】
【作用】このように、中間周波数を低い周波数に変換し
た低い周波数領域において、第２のＰＬＬ回路によりそ
の移相器の移相角を固定する制御信号を発生し、この制
御信号により無調整で第１のＰＬＬ回路の移相器の移相
角を固定する。このことで中間周波数の信号を周波数変
換した低い周波数に第１のＰＬＬ回路が固定される。そ
こで、中間周波数を発振領域に含む高い周波数で発振す
るＶＣＯに対してその発振周波数を第１のＰＬＬ回路で
発生したこの制御信号をもって設定する。このようにす
れば、第１のＰＬＬ回路の制御電圧によりＶＣＯは、常
に中間周波数に一致するように制御される。
た低い周波数領域において、第２のＰＬＬ回路によりそ
の移相器の移相角を固定する制御信号を発生し、この制
御信号により無調整で第１のＰＬＬ回路の移相器の移相
角を固定する。このことで中間周波数の信号を周波数変
換した低い周波数に第１のＰＬＬ回路が固定される。そ
こで、中間周波数を発振領域に含む高い周波数で発振す
るＶＣＯに対してその発振周波数を第１のＰＬＬ回路で
発生したこの制御信号をもって設定する。このようにす
れば、第１のＰＬＬ回路の制御電圧によりＶＣＯは、常
に中間周波数に一致するように制御される。
【０００６】そして、フロントエンド回路の局部発振回
路をＬＯＣとし、中間周波数に固定されたＶＣＯを基準
信号の発振回路として使用してこれと中間周波増幅回路
の出力とを位相比較して比較結果に応じて制御信号発生
回路で同調のための制御信号を発生させるＰＬＬループ
を形成して局部発振回路を制御するようにすれば、中間
周波増幅回路の出力は、中間周波数で発振するＶＣＯの
周波数にロックされる。これにより電子同調が自動的に
働くことになる。しかも、前記の第１，第２のＰＬＬ回
路は、無調整回路であるので、このＡＦＴ回路も無調整
回路になる。
路をＬＯＣとし、中間周波数に固定されたＶＣＯを基準
信号の発振回路として使用してこれと中間周波増幅回路
の出力とを位相比較して比較結果に応じて制御信号発生
回路で同調のための制御信号を発生させるＰＬＬループ
を形成して局部発振回路を制御するようにすれば、中間
周波増幅回路の出力は、中間周波数で発振するＶＣＯの
周波数にロックされる。これにより電子同調が自動的に
働くことになる。しかも、前記の第１，第２のＰＬＬ回
路は、無調整回路であるので、このＡＦＴ回路も無調整
回路になる。
【０００７】
【実施例】図１は、この発明の電子同調チューナの一実
施例のブロック図である。１０は、ＴＶ受信機の電子同
調チューナであって、アンテナ８により受信した受信信
号をフロントエンド回路５に入力する。フロントエンド
回路５は、内部に局部発振回路（ＬＯＣ）５ａと混合回
路とを備えていて、受信した高周波信号を、例えば、中
間周波段の信号、ＮＴＳＣ方式では、５８．７５ＭＨｚ
であるので、例えば、この周波数帯域まで落とし、中間
周波増幅回路（ＩＦＡＭＰ）６に送出する。ＩＦＡＭＰ
６は、それを増幅してＡＦＴ回路１の位相比較回路２１
に加える。マイクロコンピュータ７は、ＡＦＴ回路１の
ループフィルタ２２から得られる同調のための制御電圧
信号を受けて、これに応じてフロントエンド回路５の局
部発振回路５ａの発振周波数を変化させてＡＦＴ回路１
のＶＣＯ２０の周波数にロックさせる。
施例のブロック図である。１０は、ＴＶ受信機の電子同
調チューナであって、アンテナ８により受信した受信信
号をフロントエンド回路５に入力する。フロントエンド
回路５は、内部に局部発振回路（ＬＯＣ）５ａと混合回
路とを備えていて、受信した高周波信号を、例えば、中
間周波段の信号、ＮＴＳＣ方式では、５８．７５ＭＨｚ
であるので、例えば、この周波数帯域まで落とし、中間
周波増幅回路（ＩＦＡＭＰ）６に送出する。ＩＦＡＭＰ
６は、それを増幅してＡＦＴ回路１の位相比較回路２１
に加える。マイクロコンピュータ７は、ＡＦＴ回路１の
ループフィルタ２２から得られる同調のための制御電圧
信号を受けて、これに応じてフロントエンド回路５の局
部発振回路５ａの発振周波数を変化させてＡＦＴ回路１
のＶＣＯ２０の周波数にロックさせる。
【０００８】ＡＦＴ回路１は、同調制御信号生成回路２
と、中間周波数の信号を低い周波数に変換した周波数領
域で動作するＰＬＬ回路で構成される中間周波数設定回
路３、そして前記と同じ低い周波数領域でかつ周波数が
基準の周波数で動作するＰＬＬ回路で構成される基準制
御信号発生回路４とからなる。
と、中間周波数の信号を低い周波数に変換した周波数領
域で動作するＰＬＬ回路で構成される中間周波数設定回
路３、そして前記と同じ低い周波数領域でかつ周波数が
基準の周波数で動作するＰＬＬ回路で構成される基準制
御信号発生回路４とからなる。
【０００９】同調制御信号生成回路２は、例えば、映像
中間周波数の５８．７５ＭＨｚを含む範囲で発振するＶ
ＣＯ２０と、ＶＣＯ２０の出力を受ける位相比較回路２
１、この位相比較回路２１から比較結果を受ける、低域
フィルタに対応する先に述べたループフィルタ２２と、
ＶＣＯ２０に対してその発振周波数を制御する制御電圧
信号を発生するバイアス回路２３とからなる。そして、
バイアス回路２３は、中間周波数設定回路３のループフ
ィルタ２３からの信号を受けてＶＣＯ２０の制御電圧を
発生する。
中間周波数の５８．７５ＭＨｚを含む範囲で発振するＶ
ＣＯ２０と、ＶＣＯ２０の出力を受ける位相比較回路２
１、この位相比較回路２１から比較結果を受ける、低域
フィルタに対応する先に述べたループフィルタ２２と、
ＶＣＯ２０に対してその発振周波数を制御する制御電圧
信号を発生するバイアス回路２３とからなる。そして、
バイアス回路２３は、中間周波数設定回路３のループフ
ィルタ２３からの信号を受けてＶＣＯ２０の制御電圧を
発生する。
【００１０】中間周波数設定回路３は、基準信号発振器
４５から周波数ｆs の信号を受けてＶＣＯ２０の発振周
波数のうち中間周波数に対応する５８．７５ＭＨｚを、
周波数ｆo （＝２Ｍ〜３ＭＨｚ）の低い周波数に変換す
る周波数変換回路（分周器でも可）３０と、この周波数
変換回路３０の出力を受け、そのカットオフ周波数が制
御信号に応じて制御される、例えば、２次のバタワース
・ローパスのアクティブフィルタ３１、周波数変換回路
３０の出力とアクティブフィルタ３１の出力とを受けて
これら信号の位相を比較する位相比較回路３２、この位
相比較回路３２から比較結果を受ける、低域フィルタに
対応する先の述べたループフィルタ３３とからなる。
４５から周波数ｆs の信号を受けてＶＣＯ２０の発振周
波数のうち中間周波数に対応する５８．７５ＭＨｚを、
周波数ｆo （＝２Ｍ〜３ＭＨｚ）の低い周波数に変換す
る周波数変換回路（分周器でも可）３０と、この周波数
変換回路３０の出力を受け、そのカットオフ周波数が制
御信号に応じて制御される、例えば、２次のバタワース
・ローパスのアクティブフィルタ３１、周波数変換回路
３０の出力とアクティブフィルタ３１の出力とを受けて
これら信号の位相を比較する位相比較回路３２、この位
相比較回路３２から比較結果を受ける、低域フィルタに
対応する先の述べたループフィルタ３３とからなる。
【００１１】ここで、ループフィルタ３３によりフィル
タされた信号は、中間周波数の信号に対して比較的長い
周期（低速）でＶＣＯ２０の発振周波数を中間周波数の
５８．７５ＭＨｚに設定する制御電圧信号になる。ま
た、アクティブフィルタ３１は、ここでは、例えば、カ
ットオフ周波数を周波数変換回路３０の出力の周波数に
対応させることで周波数変換回路３０の出力（カットオ
フ周波数の信号）に対して９０度の位相差（位相遅れ）
を持つ出力を発生する移相器である。したがって、位相
比較回路３２の比較結果は、アクティブフィルタ３１が
正確なカットオフ特性を有するときには、カットオフ周
波数の入力信号に対して９０度の位相差の信号を発生す
る。なお、ここでの位相差は、９０度に限定されるもの
ではなく、あらかじめ設定された所定の位相差があれば
よい。
タされた信号は、中間周波数の信号に対して比較的長い
周期（低速）でＶＣＯ２０の発振周波数を中間周波数の
５８．７５ＭＨｚに設定する制御電圧信号になる。ま
た、アクティブフィルタ３１は、ここでは、例えば、カ
ットオフ周波数を周波数変換回路３０の出力の周波数に
対応させることで周波数変換回路３０の出力（カットオ
フ周波数の信号）に対して９０度の位相差（位相遅れ）
を持つ出力を発生する移相器である。したがって、位相
比較回路３２の比較結果は、アクティブフィルタ３１が
正確なカットオフ特性を有するときには、カットオフ周
波数の入力信号に対して９０度の位相差の信号を発生す
る。なお、ここでの位相差は、９０度に限定されるもの
ではなく、あらかじめ設定された所定の位相差があれば
よい。
【００１２】基準制御信号発生回路４は、基準信号発振
器４５から周波数ｆs の信号を受けてこれを前記周波数
ｆo と同じ周波数で周波数変動のほとんどない基準周波
数ｆosに変換する周波数変換回路４０と、この周波数変
換回路４０の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される２次のアクティブフィルタ４
１、周波数変換回路４０の出力とアクティブフィルタ４
１の出力とを受けてこれら信号の位相を比較する位相比
較回路４２、この位相比較回路４２から比較結果を受け
る、低域フィルタに対応するループフィルタ４３と、ル
ープフィルタ４３の出力を受けてこれを２次のアクティ
ブフィルタ４１のカットオフ周波数がｆoになるような
フィードバック制御信号を発生する前記バイアス回路４
４とを備えていて、バイアス回路４４の出力が２次のア
クティブフィルタ３１，４１に送出される。ここで、ア
クティブフィルタ３１，４１は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路４４は、この場合に
は、アクティブフィルタ４１がカットオフ周波数ｆo の
入力信号に対して９０度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
器４５から周波数ｆs の信号を受けてこれを前記周波数
ｆo と同じ周波数で周波数変動のほとんどない基準周波
数ｆosに変換する周波数変換回路４０と、この周波数変
換回路４０の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される２次のアクティブフィルタ４
１、周波数変換回路４０の出力とアクティブフィルタ４
１の出力とを受けてこれら信号の位相を比較する位相比
較回路４２、この位相比較回路４２から比較結果を受け
る、低域フィルタに対応するループフィルタ４３と、ル
ープフィルタ４３の出力を受けてこれを２次のアクティ
ブフィルタ４１のカットオフ周波数がｆoになるような
フィードバック制御信号を発生する前記バイアス回路４
４とを備えていて、バイアス回路４４の出力が２次のア
クティブフィルタ３１，４１に送出される。ここで、ア
クティブフィルタ３１，４１は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路４４は、この場合に
は、アクティブフィルタ４１がカットオフ周波数ｆo の
入力信号に対して９０度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
【００１３】次に動作を説明すると、基準制御信号発生
回路４は、バイアス回路４４からアクティブフィルタ４
１に対して基準周波数ｆosによるＰＬＬのフィードバッ
クループが形成されているので、バイアス回路４４は、
周波数変換回路４０の出力に対して、アクティブフィル
タ４１の出力の位相が９０度の位相差で安定し、その位
相差に対応するようなバイアス電圧（電流値でも可）を
発生する。これをアクティブフィルタ４１，３１のそれ
ぞれに送出する。これにより、アクティブフィルタ４
１，３１のフィルタ特性が同一になり、中間周波数設定
回路３のループも基準周波数ｆosと同じ周波数ｆo に対
してバイアス回路２３、ＶＣＯ２０、周波数変換回路３
０、アクティブフィルタ３１のルートでＰＬＬが形成さ
れ、ループフィルタ３３から出力される電圧値（電流値
でも可）は、このＰＬＬ回路を周波数波数ｆo に維持す
るように制御する。
回路４は、バイアス回路４４からアクティブフィルタ４
１に対して基準周波数ｆosによるＰＬＬのフィードバッ
クループが形成されているので、バイアス回路４４は、
周波数変換回路４０の出力に対して、アクティブフィル
タ４１の出力の位相が９０度の位相差で安定し、その位
相差に対応するようなバイアス電圧（電流値でも可）を
発生する。これをアクティブフィルタ４１，３１のそれ
ぞれに送出する。これにより、アクティブフィルタ４
１，３１のフィルタ特性が同一になり、中間周波数設定
回路３のループも基準周波数ｆosと同じ周波数ｆo に対
してバイアス回路２３、ＶＣＯ２０、周波数変換回路３
０、アクティブフィルタ３１のルートでＰＬＬが形成さ
れ、ループフィルタ３３から出力される電圧値（電流値
でも可）は、このＰＬＬ回路を周波数波数ｆo に維持す
るように制御する。
【００１４】一方、周波数波数ｆo は、ＶＣＯ２０の発
振周波数のうち中間周波数について周波数変換したもの
であるので、ループフィルタ３３から出力される電圧値
は、同調制御信号生成回路２におけるＶＣＯ２０の発振
周波数を中間周波数に維持する値になる。ここで、重要
なことは、基準信号発振器４５により発生する周波数ｆ
s は、製造されたＩＣによってばらつくことが少ないこ
と、アクティブフィルタ４１，３１の特性は、同一ＩＣ
の内部では揃っていること、さらに、各周波数変換回路
や、ループフィルタ、バイアス回路等は、扱う周波数が
同調制御信号生成回路２の周波数に比べて１／１０以下
の低い周波数であるので、調整を必要とするほどの変動
はないことである。その結果、移相器であるアクティブ
フィルタ３１の周波数ｆo に対する移相角を無調整化
し、フィルタ特性を固定化できる。そこで、ＰＬＬの中
間周波数設定回路３は、周波数ｆo に対して安定したＰ
ＬＬ制御になる。したがって、ループフィルタ３３から
出力される電圧値は、たとえ無調整であっても、同調制
御信号生成回路２のＶＣＯ２０の発振周波数を中間周波
数に設定するのに十分な制御値になる。
振周波数のうち中間周波数について周波数変換したもの
であるので、ループフィルタ３３から出力される電圧値
は、同調制御信号生成回路２におけるＶＣＯ２０の発振
周波数を中間周波数に維持する値になる。ここで、重要
なことは、基準信号発振器４５により発生する周波数ｆ
s は、製造されたＩＣによってばらつくことが少ないこ
と、アクティブフィルタ４１，３１の特性は、同一ＩＣ
の内部では揃っていること、さらに、各周波数変換回路
や、ループフィルタ、バイアス回路等は、扱う周波数が
同調制御信号生成回路２の周波数に比べて１／１０以下
の低い周波数であるので、調整を必要とするほどの変動
はないことである。その結果、移相器であるアクティブ
フィルタ３１の周波数ｆo に対する移相角を無調整化
し、フィルタ特性を固定化できる。そこで、ＰＬＬの中
間周波数設定回路３は、周波数ｆo に対して安定したＰ
ＬＬ制御になる。したがって、ループフィルタ３３から
出力される電圧値は、たとえ無調整であっても、同調制
御信号生成回路２のＶＣＯ２０の発振周波数を中間周波
数に設定するのに十分な制御値になる。
【００１５】一方、図１のＡＦＴ回路１のＶＣＯ２０の
出力は、位相比較回路２１の比較基準信号として加えら
れている。その比較結果がループ類２２を経てマイクロ
コンピュータ７に加えられ、これにより局部発振回路５
ａの発振周波数を制御する信号に変換されることから、
ここに、局部発振回路５ａをＶＣＯとし、ＩＦＡＭＰ
６、位相比較回路２１，ループフィルタ２２、マイクロ
コンピュータ７に至るＰＬＬループが形成される。位相
比較回路２１の比較基準信号（ＶＣＯ２０の発振信号）
が中間周波数に合わされているので、このＰＬＬループ
は、ＩＦＡＭＰ６の出力を中間周波数にロックするよう
に動作する。その結果、電子同調が自動的になされる。
出力は、位相比較回路２１の比較基準信号として加えら
れている。その比較結果がループ類２２を経てマイクロ
コンピュータ７に加えられ、これにより局部発振回路５
ａの発振周波数を制御する信号に変換されることから、
ここに、局部発振回路５ａをＶＣＯとし、ＩＦＡＭＰ
６、位相比較回路２１，ループフィルタ２２、マイクロ
コンピュータ７に至るＰＬＬループが形成される。位相
比較回路２１の比較基準信号（ＶＣＯ２０の発振信号）
が中間周波数に合わされているので、このＰＬＬループ
は、ＩＦＡＭＰ６の出力を中間周波数にロックするよう
に動作する。その結果、電子同調が自動的になされる。
【００１６】ここで、中間周波数設定回路３や基準制御
信号発生回路４は、無調整であるので、ＡＦＴ回路１全
体は無調整になる。
信号発生回路４は、無調整であるので、ＡＦＴ回路１全
体は無調整になる。
【００１７】以上説明してきたが、移相器として用いる
回路は、どのような回路であってもよいが、ＩＣ化し易
い回路がよい。また、その移相角は９０度に限定される
ものではなく、変換周波数ｆo に対して位相が固定され
るようなものであればよい。実施例では、中間周波数か
ら周波数の低いＰＬＬ回路に変換しているが、その変換
周波数は、調整が不要な程度に低い周波数に変換すれば
よく、実施例の２〜３ＭＨｚに限定されるものではな
い。また、実施例では、映像中間周波について説明して
いるが、この発明は、例えば、ＦＭ受信機等の中間周波
に対して適用されてもよく、いわゆる高周波の受信信号
に対して局部発振と混合により中間周波に落とすような
信号処理回路の中間周波であればどのような回路であっ
ても適用可能である。
回路は、どのような回路であってもよいが、ＩＣ化し易
い回路がよい。また、その移相角は９０度に限定される
ものではなく、変換周波数ｆo に対して位相が固定され
るようなものであればよい。実施例では、中間周波数か
ら周波数の低いＰＬＬ回路に変換しているが、その変換
周波数は、調整が不要な程度に低い周波数に変換すれば
よく、実施例の２〜３ＭＨｚに限定されるものではな
い。また、実施例では、映像中間周波について説明して
いるが、この発明は、例えば、ＦＭ受信機等の中間周波
に対して適用されてもよく、いわゆる高周波の受信信号
に対して局部発振と混合により中間周波に落とすような
信号処理回路の中間周波であればどのような回路であっ
ても適用可能である。
【００１８】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、中間周波数を低い周波数に変換した低
い周波数領域において、第２のＰＬＬ回路によりその移
相器の移相角を固定する制御信号を発生し、この制御信
号により無調整で第１のＰＬＬ回路の移相器の移相角を
固定することで、中間周波数の信号を周波数変換した低
い周波数に第１のＰＬＬ回路を固定する。そして、中間
周波数を発振領域に含む高い周波数で発振するＶＣＯに
対してその発振周波数を第１のＰＬＬ回路で発生したこ
の制御信号をもって設定する。その結果、第１のＰＬＬ
回路の制御電圧によりＶＣＯは、常に中間周波数に一致
するように制御される。そして、この中間周波数に固定
されたＶＣＯをＡＦＴ回路における基準信号の発振回路
として使用しているので、このＡＦＴ回路が無調整回路
になる。
発明にあっては、中間周波数を低い周波数に変換した低
い周波数領域において、第２のＰＬＬ回路によりその移
相器の移相角を固定する制御信号を発生し、この制御信
号により無調整で第１のＰＬＬ回路の移相器の移相角を
固定することで、中間周波数の信号を周波数変換した低
い周波数に第１のＰＬＬ回路を固定する。そして、中間
周波数を発振領域に含む高い周波数で発振するＶＣＯに
対してその発振周波数を第１のＰＬＬ回路で発生したこ
の制御信号をもって設定する。その結果、第１のＰＬＬ
回路の制御電圧によりＶＣＯは、常に中間周波数に一致
するように制御される。そして、この中間周波数に固定
されたＶＣＯをＡＦＴ回路における基準信号の発振回路
として使用しているので、このＡＦＴ回路が無調整回路
になる。
【図１】 図１は、この発明の電子同調チューナの一実
施例のブロック図である。
施例のブロック図である。
１ ＡＦＴ回路、 ２ 同調制御信号生成回路、 ３ 中間周波数設定回路、 ４ 基準制御信号発生回路、 ２０ ＶＣＯ、 ２１，３１，４１ 位相比較回路、 ２２，３３，４３ ループフィルタ、 ２３，４４ バイアス回路、 ４５ 基準発振器。
Claims (3)
- 【請求項１】あらかじめきめられた中間周波数を含む範
囲で発振するＶＣＯと、中間周波増幅回路の出力信号を
受けて前記ＶＣＯの出力と中間周波増幅回路の出力を位
相比較する位相比較回路と、前記ＶＣＯの周波数を制御
する信号を受けて前記ＶＣＯの発振周波数を制御する制
御電圧を発生する制御電圧発生回路と、第１および第２
のＰＬＬ回路とを備え、 前記第１のＰＬＬ回路は、前記ＶＣＯが前記中間周波数
で発振しているときの信号を低い周波数に変換する周波
数変換回路とこの周波数変換回路の出力を受ける第１の
移相器とを有し前記周波数変換回路の出力と前記第１の
移相器の出力とを位相比較するものであって、位相比較
した結果得られる制御信号を前記ＶＣＯの周波数を制御
する信号として前記制御電圧発生回路に送出するもので
あり、 前記第２のＰＬＬ回路は、前記低い周波数と同じ周波数
の基準周波数発生回路とこの基準周波数発生回路の出力
を受ける第２の移相器とを有し前記基準周波数発生回路
の出力と前記第２の移相器の出力とを位相比較するもの
であって、位相比較した結果得られる制御信号を第２の
移相器の移相角を固定する制御信号とし、前記第１の移
相器と第２の移相器とはその構成が同じで特性がほぼ等
しく、前記第２の移相器の移相角を固定する制御信号が
第１の移相器の移相角を固定する制御信号にされ、前記
位相比較回路の比較結果に応じて外部信号に対して同調
を採るための同調制御信号を発生するＡＦＴ回路。 - 【請求項２】あらかじめきめられた中間周波数を含む範
囲で発振するＶＣＯと、 中間周波増幅回路の出力信号を受けて前記ＶＣＯの出力
と中間周波増幅回路の出力を位相比較する第１の位相比
較回路と、 前記ＶＣＯの周波数を制御する信号を受けて前記ＶＣＯ
の発振周波数を制御する制御電圧を発生する制御電圧発
生回路と、 前記ＶＣＯが前記中間周波数で発振しているときの信号
を低い周波数に変換する周波数変換回路と、この周波数
変換回路の出力を受けて第１の制御信号に応じた所定の
位相差の出力を発生する第１の移相器と、この第１の移
相器の出力と前記周波数変換回路の出力との位相を比較
する第２の位相比較回路と、この第２の位相比較回路の
出力を受け、その出力を前記第２の入力として前記制御
電圧発生回路に加える低域フィルタ回路とを備える中間
周波数設定回路と、 基準周波数信号を前記低い周波数に周波数変換する周波
数変換回路と、この周波数変換回路の出力を受けて第２
の制御信号に応じた所定の位相差の出力を発生する第２
の移相器と、この第２の移相器の出力と前記周波数変換
回路の出力との位相を比較する第３の位相比較回路と、
この第３の位相比較回路の出力を受ける低域フィルタ回
路と、この低域フィルタ回路の出力に応じて前記第２の
移相器にあらかじめ決められた位相差の信号を発生させ
る制御信号を第１および第２の制御信号として第１およ
び第２の移相器に送出する制御信号発生回路を備えてい
て、第１および第２の移相器の特性がほぼ等しく、前記
第１の位相比較回路の比較結果に応じて外部信号に対し
て同調を採るための同調制御信号を発生するＡＦＴ回
路。 - 【請求項３】受信した高周波の信号を局部発振周波数と
混合して中間周波に落とすフロントエンド回路と、この
フロントエンド回路からの中間周波の信号を増幅する中
間周波増幅回路と、あらかじめきめられた中間周波数を
含む範囲で発振するＶＣＯと、前記中間周波増幅回路の
出力信号を受けて前記ＶＣＯの出力と中間周波増幅回路
の出力を位相比較する位相比較回路と、この位相比較回
路の比較結果に応じて外部信号に対して同調を採るため
に前記局部発振周波数を変化させる同調制御信号を発生
する制御信号発生回路と、前記ＶＣＯの周波数を制御す
る信号を受けて前記ＶＣＯの発振周波数を制御する制御
電圧を発生する制御電圧発生回路と、第１および第２の
ＰＬＬ回路と、前記同調制御信号を受けて前記フロント
エンド回路の前記局部発振周波数を制御して同調を採る
制御回路とを備え、 前記第１のＰＬＬ回路は、前記ＶＣＯが前記中間周波数
で発振しているときの信号を低い周波数に変換する周波
数変換回路とこの周波数変換回路の出力を受ける第１の
移相器とを有し前記周波数変換回路の出力と前記第１の
移相器の出力とを位相比較するものであって、位相比較
した結果得られる制御信号を前記ＶＣＯの周波数を制御
する信号として前記制御電圧発生回路に送出するもので
あり、 前記第２のＰＬＬ回路は、前記低い周波数と同じ周波数
の基準周波数発生回路とこの基準周波数発生回路の出力
を受ける第２の移相器とを有し前記基準周波数発生回路
の出力と前記第２の移相器の出力とを位相比較するもの
であって、位相比較した結果得られる制御信号を第２の
移相器の移相角を固定する制御信号とし、前記第１の移
相器と第２の移相器とはその構成が同じで特性がほぼ等
しく、前記第２の移相器の移相角を固定する制御信号が
第１の移相器の移相角を固定する制御信号にされる電子
同調チューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196874A JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Ａｆｔ回路およびこれを用いた電子同調チューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196874A JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Ａｆｔ回路およびこれを用いた電子同調チューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730375A JPH0730375A (ja) | 1995-01-31 |
| JP2944019B2 true JP2944019B2 (ja) | 1999-08-30 |
Family
ID=16365091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5196874A Expired - Fee Related JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Ａｆｔ回路およびこれを用いた電子同調チューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944019B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4610698B2 (ja) | 2000-06-23 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | Ａｆｔ回路 |
-
1993
- 1993-07-14 JP JP5196874A patent/JP2944019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730375A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311318A (en) | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators | |
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| US5179729A (en) | Tuner station selecting apparatus | |
| JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
| US7660566B2 (en) | System for creating a programmable tuning voltage | |
| US4355413A (en) | Phase locked loop circuit | |
| US5329250A (en) | Double phase locked loop circuit | |
| US6731348B2 (en) | Television tuner having simple layout and capable of receiving FM broadcast signals without interference | |
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| KR960000141B1 (ko) | 업컨버젼을 이용한 라디오파 수신회로 | |
| JPH0156580B2 (ja) | ||
| JP2881715B2 (ja) | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 | |
| JPH09307404A (ja) | Ａｆｔ回路 | |
| JPS6131647B2 (ja) | ||
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPH0352411A (ja) | 受信機のチューニング方法 | |
| JPH0438587Y2 (ja) | ||
| JP4417533B2 (ja) | Ｔｖ受信機用中間周波数回路 | |
| KR0132903Y1 (ko) | 안테나 자동 조정회로 | |
| JP4199899B2 (ja) | 同調装置 | |
| JPH0766630A (ja) | Ｐｌｌ同期検波器 | |
| JPH02224530A (ja) | チューナ選局装置 | |
| JPS61111016A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 | |
| JPS60245319A (ja) | シンセサイザ方式のｆｍ受信装置 | |
| JPH06291695A (ja) | 信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |