JP2881715B2 - Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 - Google Patents
Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置Info
- Publication number
- JP2881715B2 JP2881715B2 JP5196873A JP19687393A JP2881715B2 JP 2881715 B2 JP2881715 B2 JP 2881715B2 JP 5196873 A JP5196873 A JP 5196873A JP 19687393 A JP19687393 A JP 19687393A JP 2881715 B2 JP2881715 B2 JP 2881715B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- output
- phase
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＰＬＬ回路およびこ
れを用いるＴＶ信号処理装置に関し、詳しくは、ＴＶ受
像装置の映像中間周波の信号を疑似同期検波あるいはＰ
ＬＬ同期検波して映像信号を生成したり、ＦＭ音声信号
の同期検波をする場合の検波基準信号を発生するＰＬＬ
回路において、そのＶＣＯのフリーランニングにおける
発振中心周波数（以下中心周波数）の無調整化が可能な
ＰＬＬ回路に関する。
れを用いるＴＶ信号処理装置に関し、詳しくは、ＴＶ受
像装置の映像中間周波の信号を疑似同期検波あるいはＰ
ＬＬ同期検波して映像信号を生成したり、ＦＭ音声信号
の同期検波をする場合の検波基準信号を発生するＰＬＬ
回路において、そのＶＣＯのフリーランニングにおける
発振中心周波数（以下中心周波数）の無調整化が可能な
ＰＬＬ回路に関する。
【０００２】
【従来の技術】ＴＶ受像機で映像信号を得る場合に、映
像中間周波段（以下中間周波段）の信号を受けて疑似同
期検波によりあるいはＰＬＬ同期検波により映像信号を
得る場合、同期検波に必要な検波基準信号が発生され
る。この場合のＰＬＬ回路は、通常、中間周波段の出力
を外部信号として受けて位相比較回路で比較した結果を
ＬＰＦ（ローパスフィルタ）を通して得てそれでＶＣＯ
（電圧制御発振器）の電圧を制御し、所定の基準信号を
ＶＣＯから得ている。
像中間周波段（以下中間周波段）の信号を受けて疑似同
期検波によりあるいはＰＬＬ同期検波により映像信号を
得る場合、同期検波に必要な検波基準信号が発生され
る。この場合のＰＬＬ回路は、通常、中間周波段の出力
を外部信号として受けて位相比較回路で比較した結果を
ＬＰＦ（ローパスフィルタ）を通して得てそれでＶＣＯ
（電圧制御発振器）の電圧を制御し、所定の基準信号を
ＶＣＯから得ている。
【０００３】
【発明が解決しようとする課題】しかし、ＶＣＯの周波
数が安定に制御されるためには、その制御範囲の中央で
のＶＣＯの発振周波数が所定の周波数になっていること
が必要である。例えば、ＴＶ受像機で映像信号を得る場
合の疑似同期検波などで、その中心周波数は、中間周波
数段の基準周波数に一致していることが必要である。一
方、中間周波数段では、数十ＭＨｚ程度かそれ以上の高
い周波数領域にあって、通常、ＬＣ発振回路が用いられ
ることが多く、素子やＩＣの少しの特性の相違で個々の
回路ごとに中心周波数がばらつき、どうしてもそのフリ
ーランニング周波数の調整が必要になる。このため、従
来、ＶＣＯの中心周波数を中間周波数段の周波数に合わ
せる調整回路が設けられている。
数が安定に制御されるためには、その制御範囲の中央で
のＶＣＯの発振周波数が所定の周波数になっていること
が必要である。例えば、ＴＶ受像機で映像信号を得る場
合の疑似同期検波などで、その中心周波数は、中間周波
数段の基準周波数に一致していることが必要である。一
方、中間周波数段では、数十ＭＨｚ程度かそれ以上の高
い周波数領域にあって、通常、ＬＣ発振回路が用いられ
ることが多く、素子やＩＣの少しの特性の相違で個々の
回路ごとに中心周波数がばらつき、どうしてもそのフリ
ーランニング周波数の調整が必要になる。このため、従
来、ＶＣＯの中心周波数を中間周波数段の周波数に合わ
せる調整回路が設けられている。
【０００４】通常、中間周波数段は、ＮＴＳＣ方式で
は、約６０ＭＨｚの帯域であるので、ＶＣＯの周波数の
調整は、外付けのコイル等でなされ、その調整作業が必
要な上に回路をＩＣ化して場合に外付けの調整部品にな
ってします欠点がある。この発明の目的は、このような
従来技術の問題点を解決するものであって、ＶＣＯの中
心周波数の調整をしなくても済むＰＬＬ回路を提供する
ことにある。また、この発明の他の目的は、ＴＶ映像信
号検波回路の無調整化が可能なＴＶ信号処理装置を提供
することにある。
は、約６０ＭＨｚの帯域であるので、ＶＣＯの周波数の
調整は、外付けのコイル等でなされ、その調整作業が必
要な上に回路をＩＣ化して場合に外付けの調整部品にな
ってします欠点がある。この発明の目的は、このような
従来技術の問題点を解決するものであって、ＶＣＯの中
心周波数の調整をしなくても済むＰＬＬ回路を提供する
ことにある。また、この発明の他の目的は、ＴＶ映像信
号検波回路の無調整化が可能なＴＶ信号処理装置を提供
することにある。
【０００５】
【課題を解決するための手段】この発明のＰＬＬ回路の
特徴は、第１，第２，第３のＰＬＬ回路を備えていて、
第１のＰＬＬ回路は、高い周波数で発振するＶＣＯと、
このＶＣＯと外部信号との位相を比較する位相比較回路
と、この位相比較回路の比較結果に応じてＶＣＯの周波
数を制御する制御電圧発生回路とを有し、第２のＰＬＬ
回路は、内部に設けられるＶＣＯに換えて前記ＶＣＯの
発振周波数のうち中心周波数に対応する信号を低い周波
数に変換する周波数変換回路を有し、この周波数変換回
路の出力を受ける第１の移相器が設けられていて、周波
数変換回路の出力と第１の移相器の出力とを位相比較す
るものであって、位相比較した結果得られる制御信号を
前記ＶＣＯの周波数を制御する信号として制御電圧発生
回路に送出するものであり、第３のＰＬＬ回路は、内部
に設けられるＶＣＯに換えて前記低い周波数と同じ周波
数の基準周波数発生回路を有し、この基準周波数発生回
路の出力を受ける第２の移相器が設けられていて、基準
周波数発生回路の出力と第２の移相器の出力とを位相比
較するものであって、位相比較した結果得られる制御信
号を第２の移相器の移相角を固定する制御信号とし、第
１の移相器と第２の移相器とはその構成が同じで特性が
ほぼ等しく、第２の移相器の移相角を固定する制御信号
が第１の移相器の移相角を固定する制御信号にされるも
のである。
特徴は、第１，第２，第３のＰＬＬ回路を備えていて、
第１のＰＬＬ回路は、高い周波数で発振するＶＣＯと、
このＶＣＯと外部信号との位相を比較する位相比較回路
と、この位相比較回路の比較結果に応じてＶＣＯの周波
数を制御する制御電圧発生回路とを有し、第２のＰＬＬ
回路は、内部に設けられるＶＣＯに換えて前記ＶＣＯの
発振周波数のうち中心周波数に対応する信号を低い周波
数に変換する周波数変換回路を有し、この周波数変換回
路の出力を受ける第１の移相器が設けられていて、周波
数変換回路の出力と第１の移相器の出力とを位相比較す
るものであって、位相比較した結果得られる制御信号を
前記ＶＣＯの周波数を制御する信号として制御電圧発生
回路に送出するものであり、第３のＰＬＬ回路は、内部
に設けられるＶＣＯに換えて前記低い周波数と同じ周波
数の基準周波数発生回路を有し、この基準周波数発生回
路の出力を受ける第２の移相器が設けられていて、基準
周波数発生回路の出力と第２の移相器の出力とを位相比
較するものであって、位相比較した結果得られる制御信
号を第２の移相器の移相角を固定する制御信号とし、第
１の移相器と第２の移相器とはその構成が同じで特性が
ほぼ等しく、第２の移相器の移相角を固定する制御信号
が第１の移相器の移相角を固定する制御信号にされるも
のである。
【０００６】
【作用】このように、ＶＣＯの中心周波数を周波数変換
した低い周波数領域において基準周波数による第３のＰ
ＬＬ回路によりその移相器の移相角を固定する制御信号
を発生し、この制御信号により無調整で第２の低速ＰＬ
Ｌ回路の移相器の移相角を固定する。このことで中心周
波数を周波数変換した低い周波数に低速ＰＬＬ回路が固
定される。そこで、周波数の高い（言い換えれば周期の
短い）第１の高速ＰＬＬ回路のＶＣＯの周波数の制御を
この低速ＰＬＬ回路で発生した制御信号で制御すること
で第１の高速ＰＬＬ回路のＶＣＯの中心周波数を低速状
態（長い周期）で保持するように制御できる。すなわ
ち、低速ＰＬＬ回路の制御電圧により高速ＰＬＬ回路の
ＶＣＯは、外部信号がないとき、あるいは外部信号が中
心周波数に等しいときには低速ＰＬＬ回路の制御信号に
より常に中心周波数に一致するように制御される。
した低い周波数領域において基準周波数による第３のＰ
ＬＬ回路によりその移相器の移相角を固定する制御信号
を発生し、この制御信号により無調整で第２の低速ＰＬ
Ｌ回路の移相器の移相角を固定する。このことで中心周
波数を周波数変換した低い周波数に低速ＰＬＬ回路が固
定される。そこで、周波数の高い（言い換えれば周期の
短い）第１の高速ＰＬＬ回路のＶＣＯの周波数の制御を
この低速ＰＬＬ回路で発生した制御信号で制御すること
で第１の高速ＰＬＬ回路のＶＣＯの中心周波数を低速状
態（長い周期）で保持するように制御できる。すなわ
ち、低速ＰＬＬ回路の制御電圧により高速ＰＬＬ回路の
ＶＣＯは、外部信号がないとき、あるいは外部信号が中
心周波数に等しいときには低速ＰＬＬ回路の制御信号に
より常に中心周波数に一致するように制御される。
【０００７】一方、各回路の特性のばらつきは、高速Ｐ
ＬＬ回路の周波数より低い周波数に設定されている関係
で高い周波数のときのような影響がほとんどない。逆に
言えば、低速ＰＬＬ回路の制御周波数は、回路の特定上
のばらつきが影響しない範囲の周波数まで落ちたもので
ある。そして、外部信号との位相差は、高い周波数領域
においてこの中心周波数に対する位相差となり、これに
応じた制御信号が新たに加えらてＶＣＯがＰＬＬ制御さ
れ、低い周波数領域においては中心周波数を保持するよ
うな制御が自動的になされる。このことにより、ＶＣＯ
のフリーランニング周波数の調整は不要になる。
ＬＬ回路の周波数より低い周波数に設定されている関係
で高い周波数のときのような影響がほとんどない。逆に
言えば、低速ＰＬＬ回路の制御周波数は、回路の特定上
のばらつきが影響しない範囲の周波数まで落ちたもので
ある。そして、外部信号との位相差は、高い周波数領域
においてこの中心周波数に対する位相差となり、これに
応じた制御信号が新たに加えらてＶＣＯがＰＬＬ制御さ
れ、低い周波数領域においては中心周波数を保持するよ
うな制御が自動的になされる。このことにより、ＶＣＯ
のフリーランニング周波数の調整は不要になる。
【０００８】
【実施例】図１は、この発明のＰＬＬ回路の一実施例の
ブロック図であり、図２は、図１のＰＬＬ回路を用いた
ＴＶ受象機の全体的な説明図である。１は、ＰＬＬ回路
であり、高い周波数領域で動作する高速ＰＬＬ回路２
と、低い周波数領域で動作するＰＬＬ回路で構成される
中心周波数設定回路３、そして前記と同じ低い周波数領
域でかつ周波数が基準の周波数で動作するＰＬＬ回路で
構成される基準制御信号発生回路４とからなる。
ブロック図であり、図２は、図１のＰＬＬ回路を用いた
ＴＶ受象機の全体的な説明図である。１は、ＰＬＬ回路
であり、高い周波数領域で動作する高速ＰＬＬ回路２
と、低い周波数領域で動作するＰＬＬ回路で構成される
中心周波数設定回路３、そして前記と同じ低い周波数領
域でかつ周波数が基準の周波数で動作するＰＬＬ回路で
構成される基準制御信号発生回路４とからなる。
【０００９】高速ＰＬＬ回路２は、例えば、５８．７５
ＭＨｚを中心周波数として発振するＶＣＯ２０とＶＣＯ
２０の出力を受ける位相比較回路２１、この位相比較回
路２１から比較結果を受ける、低域フィルタに対応する
ループフィルタ２２、ループフィルタ２２によりフィル
タされた信号とループフィルタ３３によりフィルタされ
た信号のそれぞれを受け、ＶＣＯ２０に対してその発振
周波数を制御する制御電圧信号を発生するバイアス回路
２３とからなる。
ＭＨｚを中心周波数として発振するＶＣＯ２０とＶＣＯ
２０の出力を受ける位相比較回路２１、この位相比較回
路２１から比較結果を受ける、低域フィルタに対応する
ループフィルタ２２、ループフィルタ２２によりフィル
タされた信号とループフィルタ３３によりフィルタされ
た信号のそれぞれを受け、ＶＣＯ２０に対してその発振
周波数を制御する制御電圧信号を発生するバイアス回路
２３とからなる。
【００１０】ここで、バイアス回路２３は、ループフィ
ルタ２２，３３によりフィルタされたそれぞれの信号を
加算（あるいはループフィルタ２２側が負のときには減
算）してＶＣＯ２０の制御電圧を発生する。なお、ルー
プフィルタ３３によりフィルタされた信号は、比較的長
い周期（低速）でＶＣＯ２０の発振を中心周波数５８．
７５ＭＨｚに設定する制御電圧を発生させる信号とな
り、ループフィルタ２２によりフィルタされた信号は、
外部信号に同期させるために現在の発振周波数からのず
れ量に対応する制御電圧を発生させる信号となる。
ルタ２２，３３によりフィルタされたそれぞれの信号を
加算（あるいはループフィルタ２２側が負のときには減
算）してＶＣＯ２０の制御電圧を発生する。なお、ルー
プフィルタ３３によりフィルタされた信号は、比較的長
い周期（低速）でＶＣＯ２０の発振を中心周波数５８．
７５ＭＨｚに設定する制御電圧を発生させる信号とな
り、ループフィルタ２２によりフィルタされた信号は、
外部信号に同期させるために現在の発振周波数からのず
れ量に対応する制御電圧を発生させる信号となる。
【００１１】中心周波数設定回路３は、基準信号発振器
４５から周波数ｆs の信号を受けてＶＣＯ２０の中心周
波数については、それを、周波数ｆo （＝２Ｍ〜３ＭＨ
ｚ）の低い周波数に変換する周波数変換回路（分周器で
も可）３０と、この周波数変換回路３０の出力を受け、
そのカットオフ周波数が制御信号に応じて制御される、
例えば、２次のバタワース・ローパスのアクティブフィ
ルタ３１、周波数変換回路３０の出力とアクティブフィ
ルタ３１の出力とを受けてこれら信号の位相を比較する
位相比較回路３２、この位相比較回路３２から比較結果
を受ける、低域フィルタに対応するループフィルタ３３
とからなり、ループフィルタ３３の出力が制御信号とし
て前記バイアス回路２３に送出される。
４５から周波数ｆs の信号を受けてＶＣＯ２０の中心周
波数については、それを、周波数ｆo （＝２Ｍ〜３ＭＨ
ｚ）の低い周波数に変換する周波数変換回路（分周器で
も可）３０と、この周波数変換回路３０の出力を受け、
そのカットオフ周波数が制御信号に応じて制御される、
例えば、２次のバタワース・ローパスのアクティブフィ
ルタ３１、周波数変換回路３０の出力とアクティブフィ
ルタ３１の出力とを受けてこれら信号の位相を比較する
位相比較回路３２、この位相比較回路３２から比較結果
を受ける、低域フィルタに対応するループフィルタ３３
とからなり、ループフィルタ３３の出力が制御信号とし
て前記バイアス回路２３に送出される。
【００１２】なお、アクティブフィルタ３１は、ここで
は、例えば、カットオフ周波数を周波数変換回路３０の
出力の周波数に対応させることで周波数変換回路３０の
出力（カットオフ周波数の信号）に対して９０度の位相
差（位相遅れ）を持つ出力を発生する移相器である。し
たがって、位相比較回路３２の比較結果は、アクティブ
フィルタ３１が正確なカットオフ特性を有するときに
は、カットオフ周波数の入力信号に対して９０度の位相
差の信号を発生する。なお、ここでの位相差は、９０度
に限定されるものではなく、あらかじめ設定された所定
の位相差であればよい。
は、例えば、カットオフ周波数を周波数変換回路３０の
出力の周波数に対応させることで周波数変換回路３０の
出力（カットオフ周波数の信号）に対して９０度の位相
差（位相遅れ）を持つ出力を発生する移相器である。し
たがって、位相比較回路３２の比較結果は、アクティブ
フィルタ３１が正確なカットオフ特性を有するときに
は、カットオフ周波数の入力信号に対して９０度の位相
差の信号を発生する。なお、ここでの位相差は、９０度
に限定されるものではなく、あらかじめ設定された所定
の位相差であればよい。
【００１３】基準制御信号発生回路４は、基準信号発振
器４５から周波数ｆs の信号を受けてこれを前記周波数
ｆo と同じ周波数で周波数変動のほとんどない基準周波
数ｆosに変換する周波数変換回路４０と、この周波数変
換回路４０の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される２次のアクティブフィルタ４
１、周波数変換回路４０の出力とアクティブフィルタ４
１の出力とを受けてこれら信号の位相を比較する位相比
較回路４２、この位相比較回路４２から比較結果を受け
る、低域フィルタに対応するループフィルタ４３と、ル
ープフィルタ４３の出力を受けてこれを２次のアクティ
ブフィルタ４１のカットオフ周波数がｆoになるような
フィードバック制御信号を発生する前記バイアス回路４
４とを備えていて、バイアス回路４４の出力が２次のア
クティブフィルタ３１，４１に送出される。ここで、ア
クティブフィルタ３１，４１は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路４４は、この場合に
は、アクティブフィルタ４１がカットオフ周波数ｆo の
入力信号に対して９０度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
器４５から周波数ｆs の信号を受けてこれを前記周波数
ｆo と同じ周波数で周波数変動のほとんどない基準周波
数ｆosに変換する周波数変換回路４０と、この周波数変
換回路４０の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される２次のアクティブフィルタ４
１、周波数変換回路４０の出力とアクティブフィルタ４
１の出力とを受けてこれら信号の位相を比較する位相比
較回路４２、この位相比較回路４２から比較結果を受け
る、低域フィルタに対応するループフィルタ４３と、ル
ープフィルタ４３の出力を受けてこれを２次のアクティ
ブフィルタ４１のカットオフ周波数がｆoになるような
フィードバック制御信号を発生する前記バイアス回路４
４とを備えていて、バイアス回路４４の出力が２次のア
クティブフィルタ３１，４１に送出される。ここで、ア
クティブフィルタ３１，４１は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路４４は、この場合に
は、アクティブフィルタ４１がカットオフ周波数ｆo の
入力信号に対して９０度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
【００１４】次に動作を説明すると、基準制御信号発生
回路４は、バイアス回路４４からアクティブフィルタ４
１に対して基準周波数ｆosによるＰＬＬのフィードバッ
クループが形成されているので、バイアス回路４４は、
周波数変換回路４０の出力に対して、アクティブフィル
タ４１の出力の位相が９０度の位相差で安定し、その位
相差に対応するようなバイアス電圧（電流値でも可）を
発生する。これをアクティブフィルタ４１，３１のそれ
ぞれに送出する。これにより、アクティブフィルタ４
１，３１のフィルタ特性が同一になり、中心周波数設定
回路３のループも基準周波数ｆosと同じ周波数ｆo に対
してバイアス回路２３、ＶＣＯ２０、周波数変換回路３
０、アクティブフィルタ３１のルートでＰＬＬが形成さ
れ、ループフィルタ３３から出力される電圧値（電流値
でも可）は、この低速ＰＬＬ回路を周波数波数ｆo に維
持するように制御する。
回路４は、バイアス回路４４からアクティブフィルタ４
１に対して基準周波数ｆosによるＰＬＬのフィードバッ
クループが形成されているので、バイアス回路４４は、
周波数変換回路４０の出力に対して、アクティブフィル
タ４１の出力の位相が９０度の位相差で安定し、その位
相差に対応するようなバイアス電圧（電流値でも可）を
発生する。これをアクティブフィルタ４１，３１のそれ
ぞれに送出する。これにより、アクティブフィルタ４
１，３１のフィルタ特性が同一になり、中心周波数設定
回路３のループも基準周波数ｆosと同じ周波数ｆo に対
してバイアス回路２３、ＶＣＯ２０、周波数変換回路３
０、アクティブフィルタ３１のルートでＰＬＬが形成さ
れ、ループフィルタ３３から出力される電圧値（電流値
でも可）は、この低速ＰＬＬ回路を周波数波数ｆo に維
持するように制御する。
【００１５】一方、周波数波数ｆo は、ＶＣＯ２０の出
力のうち中心周波数について周波数変換したものである
ので、ループフィルタ３３から出力される電圧値は、高
速ＰＬＬ回路２におけるＶＣＯ２０の発振周波数を中心
周波数に維持する値になる。ここで、重要なことは、基
準信号発振器４５により発生する周波数ｆs は、製造さ
れたＩＣによってばらつくことが少ないこと、アクティ
ブフィルタ４１，３１の特性は、同一ＩＣの内部では揃
っていること、さらに、各周波数変換回路や、ループフ
ィルタ、バイアス回路等は、扱う周波数が高速ＰＬＬ回
路２の周波数に比べて１／１０以下の低い周波数である
ので、調整を必要とするほどの変動はないことである。
その結果、移相器であるアクティブフィルタ３１の周波
数ｆoに対する移相角を無調整化し、フィルタ特性を固
定化できる。そこで低速ＰＬＬの中心周波数設定回路３
は、周波数ｆo に対して安定したＰＬＬ制御になる。し
たがって、ループフィルタ３３から出力される電圧値
は、たとえ無調整であっても、高速ＰＬＬ回路２のＶＣ
Ｏ２０を中心周波数に設定するのに十分な制御値にな
る。
力のうち中心周波数について周波数変換したものである
ので、ループフィルタ３３から出力される電圧値は、高
速ＰＬＬ回路２におけるＶＣＯ２０の発振周波数を中心
周波数に維持する値になる。ここで、重要なことは、基
準信号発振器４５により発生する周波数ｆs は、製造さ
れたＩＣによってばらつくことが少ないこと、アクティ
ブフィルタ４１，３１の特性は、同一ＩＣの内部では揃
っていること、さらに、各周波数変換回路や、ループフ
ィルタ、バイアス回路等は、扱う周波数が高速ＰＬＬ回
路２の周波数に比べて１／１０以下の低い周波数である
ので、調整を必要とするほどの変動はないことである。
その結果、移相器であるアクティブフィルタ３１の周波
数ｆoに対する移相角を無調整化し、フィルタ特性を固
定化できる。そこで低速ＰＬＬの中心周波数設定回路３
は、周波数ｆo に対して安定したＰＬＬ制御になる。し
たがって、ループフィルタ３３から出力される電圧値
は、たとえ無調整であっても、高速ＰＬＬ回路２のＶＣ
Ｏ２０を中心周波数に設定するのに十分な制御値にな
る。
【００１６】図２は、図１のＰＬＬ回路１を有するＴＶ
受象機を示すものであって、５１は、アンテナであり、
５２は、チューナ、５３は、前記説明の中間周波段の増
幅回路（ＩＦＡＭＰ）である。５４は、映像検波回路、
５５は、音声検波回路、５６は、映像信号処理回路、５
７は、音声増幅回路（音声ＡＭＰ）、５８は、ブラウン
管、そして５９は、スピーカである。
受象機を示すものであって、５１は、アンテナであり、
５２は、チューナ、５３は、前記説明の中間周波段の増
幅回路（ＩＦＡＭＰ）である。５４は、映像検波回路、
５５は、音声検波回路、５６は、映像信号処理回路、５
７は、音声増幅回路（音声ＡＭＰ）、５８は、ブラウン
管、そして５９は、スピーカである。
【００１７】ここで、図１のＰＬＬ回路１のＶＣＯ２０
の出力は、疑似同期検波の基準信号として映像検波回路
５４へと送出され、映像検波回路５４が受けたＩＦＡＭ
Ｐ５３からの映像中間周波信号が検波される。その結
果、映像信号が抽出されてこれが、いわゆる、モニタ回
路で構成される映像信号処理回路５６で処理されてブラ
ウン管５８に加えられる。また、ＰＬＬ回路１のＶＣＯ
２０の出力は、ＰＬＬ同期検波の基準信号として音声検
波回路５５へと送出され、ここで、ＦＭ音声の復調が行
われる。そして、それが音声ＡＭＰ５７で増幅されてス
ピーカ５９に加えられる。
の出力は、疑似同期検波の基準信号として映像検波回路
５４へと送出され、映像検波回路５４が受けたＩＦＡＭ
Ｐ５３からの映像中間周波信号が検波される。その結
果、映像信号が抽出されてこれが、いわゆる、モニタ回
路で構成される映像信号処理回路５６で処理されてブラ
ウン管５８に加えられる。また、ＰＬＬ回路１のＶＣＯ
２０の出力は、ＰＬＬ同期検波の基準信号として音声検
波回路５５へと送出され、ここで、ＦＭ音声の復調が行
われる。そして、それが音声ＡＭＰ５７で増幅されてス
ピーカ５９に加えられる。
【００１８】以上説明してきたが、移相器として用いる
回路は、どのような回路であってもよいが、ＩＣ化し易
い回路がよい。また、その移相角は９０度に限定される
ものではなく、変換周波数ｆo に対して位相が固定され
るようなものであればよい。実施例では、高速ＰＬＬ回
路から周波数の低いＰＬＬ回路に変換しているが、その
変換周波数は、調整が不要な程度に低い周波数に変換す
ればよく、実施例の２〜３ＭＨｚに限定されるものでは
ない。
回路は、どのような回路であってもよいが、ＩＣ化し易
い回路がよい。また、その移相角は９０度に限定される
ものではなく、変換周波数ｆo に対して位相が固定され
るようなものであればよい。実施例では、高速ＰＬＬ回
路から周波数の低いＰＬＬ回路に変換しているが、その
変換周波数は、調整が不要な程度に低い周波数に変換す
ればよく、実施例の２〜３ＭＨｚに限定されるものでは
ない。
【００１９】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、高速の第１のＰＬＬ回路と、低速の第
２，第３のＰＬＬ回路を備えていて、ＶＣＯの中心周波
数を周波数変換した低い周波数領域において基準周波数
による第３のＰＬＬ回路によりその移相器の移相角を固
定する制御信号を発生させ、この制御信号により無調整
で第２の低速ＰＬＬ回路の移相器の移相角を固定する。
このことで中心周波数を周波数変換した低い周波数に低
速ＰＬＬ回路を固定する。そして周波数の高い第１の高
速ＰＬＬ回路のＶＣＯの周波数の制御をこの低速ＰＬＬ
回路で発生した制御信号で制御することで第１の高速Ｐ
ＬＬ回路のＶＣＯの中心周波数を低速状態で保持するこ
とができる。その結果、低速ＰＬＬ回路の制御電圧によ
り高速ＰＬＬ回路のＶＣＯは、外部信号がないとき、あ
るいは外部信号が中心周波数に等しいときには低速ＰＬ
Ｌ回路の制御信号により常に中心周波数に一致するよう
に制御され、ＶＣＯのフリーランニング周波数の調整は
不要になる。
発明にあっては、高速の第１のＰＬＬ回路と、低速の第
２，第３のＰＬＬ回路を備えていて、ＶＣＯの中心周波
数を周波数変換した低い周波数領域において基準周波数
による第３のＰＬＬ回路によりその移相器の移相角を固
定する制御信号を発生させ、この制御信号により無調整
で第２の低速ＰＬＬ回路の移相器の移相角を固定する。
このことで中心周波数を周波数変換した低い周波数に低
速ＰＬＬ回路を固定する。そして周波数の高い第１の高
速ＰＬＬ回路のＶＣＯの周波数の制御をこの低速ＰＬＬ
回路で発生した制御信号で制御することで第１の高速Ｐ
ＬＬ回路のＶＣＯの中心周波数を低速状態で保持するこ
とができる。その結果、低速ＰＬＬ回路の制御電圧によ
り高速ＰＬＬ回路のＶＣＯは、外部信号がないとき、あ
るいは外部信号が中心周波数に等しいときには低速ＰＬ
Ｌ回路の制御信号により常に中心周波数に一致するよう
に制御され、ＶＣＯのフリーランニング周波数の調整は
不要になる。
【図１】 図１は、この発明のＰＬＬ回路の一実施例
のブロック図である。
のブロック図である。
【図２】 図２は、図１のＰＬＬ回路を用いたＴＶ受象
機の全体的な説明図である。
機の全体的な説明図である。
１ ＰＬＬ回路、 ２ 高速ＰＬＬ回路、 ３ 中心周波数設定回路、 ４ 基準制御信号発生回路、 ２０ ＶＣＯ、 ２１，３１，４１ 位相比較回路、 ２２，３３，４３ ループフィルタ、 ２３，４４ バイアス回路、 ３５ 基準発振器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/087 - 7/22 H04N 5/455
Claims (3)
- 【請求項１】第１，第２，第３のＰＬＬ回路を備え、第
１のＰＬＬ回路は、高い周波数で発振するＶＣＯと、こ
のＶＣＯと外部信号との位相を比較する位相比較回路
と、この位相比較回路の比較結果に応じて前記ＶＣＯの
周波数を制御する制御電圧発生回路とを有し、第２のＰ
ＬＬ回路は、内部に設けられるＶＣＯに換えて前記ＶＣ
Ｏの発振周波数のうち発振中心周波数に対応する信号を
低い周波数に変換する周波数変換回路を有し、この周波
数変換回路の出力を受ける第１の移相器が設けられ、前
記周波数変換回路の出力と前記第１の移相器の出力とを
位相比較するものであって、位相比較した結果得られる
制御信号を前記ＶＣＯの周波数を制御する信号として前
記制御電圧発生回路に送出するものであり、第３のＰＬ
Ｌ回路は、内部に設けられるＶＣＯに換えて前記低い周
波数と同じ周波数の基準周波数発生回路を有し、この基
準周波数発生回路の出力を受ける第２の移相器が設けら
れ、前記基準周波数発生回路の出力と前記第２の移相器
の出力とを位相比較するものであって、位相比較した結
果得られる制御信号を第２の移相器の移相角を固定する
制御信号とし、前記第１の移相器と第２の移相器とはそ
の構成が同じで特性がほぼ等しく、前記第２の移相器の
移相角を固定する制御信号が第１の移相器の移相角を固
定する制御信号にされるＰＬＬ回路。 - 【請求項２】所定の周波数で発振するＶＣＯと、このＶ
ＣＯの出力を受けてこれと外部信号との位相を比較する
位相比較回路と、この位相比較回路の出力を受ける低域
フィルタ回路と、この低域フィルタ回路の出力を第１の
入力として受け第１及び第２の入力に応じて前記ＶＣＯ
の発振周波数を制御する制御電圧を前記ＶＣＯに加える
制御電圧発生回路とを備えるＰＬＬループ回路と、 前記ＶＣＯの出力を受け、前記ＶＣＯの発振中心周波数
についてその周波数より低い周波数に周波数変換する周
波数変換回路と、この周波数変換回路の出力を受けて第
１の制御信号に応じた所定の位相差の出力を発生する第
１の移相器と、この第１の移相器の出力と前記周波数変
換回路の出力との位相を比較する位相比較回路と、この
位相比較回路の出力を受けこの出力を前記第２の入力と
して前記制御電圧発生回路に加える低域フィルタ回路と
を備える中心周波数設定回路と、 基準周波数信号を前記低い周波数に周波数変換する周波
数変換回路と、この周波数変換回路の出力を受けて第２
の制御信号に応じた所定の位相差の出力を発生する第２
の移相器と、この第２の移相器の出力と前記周波数変換
回路の出力との位相を比較する位相比較回路と、この位
相比較回路の出力を受ける低域フィルタ回路と、この低
域フィルタ回路の出力に応じて前記第２の移相器にあら
かじめ決められた位相差の信号を発生させる制御信号を
第１および第２の制御信号として第１および第２の移相
器に送出する制御信号発生回路を備え、 第１および第２の移相器の特性がほぼ等しいＰＬＬ回
路。 - 【請求項３】ＰＬＬ回路から基準信号を受けて映像中間
周波信号から疑似同期検波あるいはＰＬＬ同期検波によ
り映像信号を得るＴＶ信号処理装置において、 前記ＰＬＬ回路は、 所定の周波数で発振するＶＣＯと、このＶＣＯの出力を
受けてこれと外部信号との位相を比較する位相比較回路
と、この位相比較回路の出力を受ける低域フィルタ回路
と、この低域フィルタ回路の出力を第１の入力として受
け第１及び第２の入力に応じて前記ＶＣＯの発振周波数
を制御する制御電圧を前記ＶＣＯに加える制御電圧発生
回路とを備えるＰＬＬループ回路と、 前記ＶＣＯの出力を受け、前記ＶＣＯの発振中心周波数
についてその周波数より低い周波数に周波数変換する周
波数変換回路と、この周波数変換回路の出力を受けて第
１の制御信号に応じた所定の位相差の出力を発生する第
１の移相器と、この第１の移相器の出力と前記周波数変
換回路の出力との位相を比較する位相比較回路と、この
位相比較回路の出力を受けこの出力を前記第２の入力と
して前記制御電圧発生回路に加える低域フィルタ回路と
を備える中心周波数設定回路と、 基準信号発生回路と、この基準信号発生回路の信号を前
記低い周波数に周波数変換する周波数変換回路と、この
周波数変換回路の出力を受けて第２の制御信号に応じた
所定の位相差の出力を発生する第２の移相器と、この第
２の移相器の出力と前記周波数変換回路の出力との位相
を比較する位相比較回路と、この位相比較回路の出力を
受ける低域フィルタ回路と、この低域フィルタ回路の出
力に応じて前記第２の移相器があらかじめ決められた位
相差を発生するように設定される制御信号を第１および
第２の制御信号として第１および第２の移相器に送出す
る制御信号発生回路を備え、 第１および第２の移相器の特性がほぼ等しいことを特徴
とするＴＶ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196873A JP2881715B2 (ja) | 1993-07-14 | 1993-07-14 | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196873A JP2881715B2 (ja) | 1993-07-14 | 1993-07-14 | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730412A JPH0730412A (ja) | 1995-01-31 |
| JP2881715B2 true JP2881715B2 (ja) | 1999-04-12 |
Family
ID=16365074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5196873A Expired - Lifetime JP2881715B2 (ja) | 1993-07-14 | 1993-07-14 | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881715B2 (ja) |
-
1993
- 1993-07-14 JP JP5196873A patent/JP2881715B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730412A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0557867B1 (en) | Double phase locked loop circuit | |
| JP2881715B2 (ja) | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 | |
| KR890004218B1 (ko) | 동기형 영상신호 검파회로 | |
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| JP3019114B2 (ja) | Ｐｌｌ回路のロック検出回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| KR100213251B1 (ko) | 전압 제어 발진 주파수 자동 조정 장치 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPS5947496B2 (ja) | 受信機 | |
| JP2725839B2 (ja) | 映像中間周波信号処理回路 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JP2000299646A (ja) | ダブルコンバージョンチューナ | |
| JPS609204A (ja) | テレビジヨン信号の検波回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JPH10276384A (ja) | 映像検波回路 | |
| JPS61111016A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 | |
| JPH09163180A (ja) | 水平同期回路 | |
| JPH05328250A (ja) | 同期検波回路 | |
| JPS5830289A (ja) | テレビ受像機における音声中間周波回路 | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH1013228A (ja) | 位相同期発振回路 |