JPH06152457A - Ｐｌｌ選局装置 - Google Patents

Ｐｌｌ選局装置

Info

Publication number
JPH06152457A
JPH06152457A JP4294100A JP29410092A JPH06152457A JP H06152457 A JPH06152457 A JP H06152457A JP 4294100 A JP4294100 A JP 4294100A JP 29410092 A JP29410092 A JP 29410092A JP H06152457 A JPH06152457 A JP H06152457A
Authority
JP
Japan
Prior art keywords
frequency
signal
circuit
tuning
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4294100A
Other languages
English (en)
Other versions
JP3052614B2 (ja
Inventor
Hiroshi Saka
博 阪
Kazunao Urata
和直 浦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4294100A priority Critical patent/JP3052614B2/ja
Priority to EP93117677A priority patent/EP0596440B1/en
Priority to DE69312221T priority patent/DE69312221T2/de
Priority to US08/144,422 priority patent/US5483686A/en
Publication of JPH06152457A publication Critical patent/JPH06152457A/ja
Application granted granted Critical
Publication of JP3052614B2 publication Critical patent/JP3052614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Television Systems (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 変調信号の周波数ドリフトを補償することに
より、周波数を安定化するとともに選局時の同期時間の
短縮を図る。 【構成】 マイクロプロセッサ108に入力された選局情
報に対応した分周比が可変分周器104に設定され、ＶＣ
Ｏ103は対応した局部発振信号を周波数変換回路101に供
給する。マイクロプロセッサ108は周波数検出回路110で
得られたＩＦ信号に基づき、可変分周器104の分周比を
微調整し、ＦＭ変調された信号の周波数を復調回路102
の最適入力周波数の一定範囲内に収まるように安定化す
る。一方、マイクロプロセッサ128にディジタル変調の
選局情報が入力されると対応した分周比が可変分周器12
4に設定されるとともに、周波数検出回路110で得られた
データに基づき、分周比が微調整され、ディジタル変調
されたＩＦ信号の周波数がディジタル復調回路122の最
適入力周波数の一定範囲内に収まるように安定化され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は受信信号中にＦＭ変調信
号とディジタル変調信号とが異なった周波数領域あるい
はチャンネル周波数で同時に存在する場合のＰＬＬ選局
装置に関し、特に、ＦＭ変調信号をチャンネル選局し、
ＦＭ復調する過程で得られたＦＭ変調信号の周波数情報
に基づいて、ディジタル変調信号を復調するときのディ
ジタル復調器に入力されるディジタル変調信号の周波数
を安定化するＰＬＬ選局装置に関するものである。
【０００２】
【従来の技術】現在、衛星放送の変調方式にはＦＭ変調
方式が一般的に用いられている。しかし、最近ではＱＰ
ＳＫ等のディジタル変調方式による衛星ディジタル放送
も検討されている。将来はＦＭ変調方式とディジタル変
調方式とが混在した衛星放送も考えられる。
【０００３】一般にディジタル変調された信号を復調す
る方法に同期検波方式がある。この同期検波方式ではデ
ィジタル変調信号の搬送波に位相同期した再生搬送波を
得るには搬送波再生ＰＬＬ回路が必要であり、ディジタ
ル復調回路の特性を向上させるために、この搬送波再生
ＰＬＬ回路の周波数引き込み範囲を狭くしている。
【０００４】従って、搬送波再生にはディジタル復調回
路に入力されるディジタル変調信号の中心周波数が搬送
波再生ＰＬＬ回路の周波数引き込み範囲内に収まるよう
に安定化することが必要となる。
【０００５】一方、衛星放送受信機ではＢＳコンバータ
の局発周波数は±数ＭＨｚ程度ドリフトする可能性があ
るので、このドリフトを吸収するために、ディジタル変
調信号を中間周波信号（以下ＩＦ信号と言う）に周波数
変換するチャンネル選局時に、チャンネル選局を行なう
ＰＬＬ選局回路内の電圧制御発振器（以下ＶＣＯと言
う）に対して備えられた同期引き込み用の周波数掃引回
路で強制的にＶＣＯの発振周波数を掃引する方法が用い
られ、その掃引周波数幅も局発周波数のドリフトに追随
するように大きく設定されていた。図５に従来のディジ
タル変調信号用選局回路を示す。
【０００６】図５において、周波数変換回路501はディ
ジタル変調されたディジタル変調信号をＩＦ信号に周波
数変換する。そして、ＩＦ信号はディジタル復調回路52
2に送られて復調され、ディジタル復調信号が出力され
る。ディジタル復調回路522は搬送波を再生するための
搬送波再生回路523を含む。
【０００７】ＰＬＬ選局回路500はＶＣＯ503と可変分周
器504と基準発振器505と位相比較器506とループフィル
タ507とマイクロプロセッサ508とを含む。ＶＣＯ503は
マイクロプロセッサ508から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ508
に入力される選局信号により発振周波数が大きく変化さ
せられ、ＶＣＯ503の局部発振信号は周波数変換回路501
と可変分周器504に入力される。可変分周器504は局部発
振信号をマイクロプロセッサ508によって設定された分
周比で分周する。可変分周器504の分周出力は位相比較
器506に与えられる。位相比較器506は可変分周器504に
よって分周された局部発振信号と基準発振器505の基準
周波数との位相を比較し、位相誤差信号を出力する。位
相誤差信号はループフィルタ507で平滑化され、ＶＣＯ5
03の局部発振信号の発振周波数を制御する制御電圧とし
て与えられる。
【０００８】マイクロプロセッサ508は選局情報に対応
して設定される分周比を中心にして、可変分周器504の
分周比を強制的に可変し、ＶＣＯ503の局部発振信号の
発振周波数をステップ状に変化させる。そして、ＩＦ信
号の周波数が搬送波再生回路523の周波数に近づき、搬
送波再生回路523の周波数がＩＦ信号の搬送波周波数に
同期して搬送波が再生され、同期検出信号がディジタル
復調回路522からマイクロプロセッサ508に入力される
と、可変分周器504の分周比の可変が停止される。
【０００９】
【発明が解決しようとする課題】以上述べた従来のディ
ジタル変調信号用選局回路では、ディジタル復調回路52
2へ入力されるＩＦ信号の周波数変動が大きい場合、そ
の変動をディジタル復調回路522の同期引き込み周波数
の範囲内に収めるためには、ＰＬＬ選局回路500内のＶ
ＣＯ503の周波数掃引幅を大きくしなければならないの
で掃引時間が長くなり、搬送波再生同期までの時間がか
かる。また周波数選局が行なわれるごとに最初から同期
引き込み動作が行なわれるので選局時間がかかるなどの
問題点がある。
【００１０】本発明はかかる点に鑑みてなされたもの
で、上記従来例のもつ欠点を除去し、同期引き込みを安
定化させるとともに、選局時間を短縮化することを目的
とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明のＰＬＬ選局装置では、ＦＭ変調されたＦＭ変
調信号を周波数変換し、第１の中間周波信号を出力する
第１の周波数変換回路と、選局情報により発振周波数が
変化する第１の電圧制御発振器を備え、該第１の電圧制
御発振器の局部発振信号を前記第１の周波数変換回路に
供給する第１のＰＬＬ選局手段と、前記第１の中間周波
信号の周波数情報を検出する周波数情報検出手段と、前
記周波数情報検出手段で得られた周波数情報を受けて、
前記第１の電圧制御発振器の局部発振信号の発振周波数
を微調整して、前記第１の中間周波信号の周波数が所定
の周波数範囲に収まるようにする第１の周波数制御手段
とを備えたＦＭ変調信号用選局回路と、ディジタル変調
されたディジタル変調信号を周波数変換し、第２の中間
周波信号を出力する第２の周波数変換回路と、選局情報
により発振周波数が変化する第２の電圧制御発振器を備
え、該第２の電圧制御発振器の局部発振信号を前記第２
の周波数変換回路に供給する第２のＰＬＬ選局手段と、
前記周波数情報検出手段で得られた周波数情報を受け
て、前記第２の電圧制御発振器の局部発振信号の発振周
波数を微調整して、前記第２の中間周波信号の周波数が
所定の周波数範囲に収まるようにする第２の周波数制御
手段とを備えたディジタル変調信号用選局回路とで構成
される。
【００１２】
【作用】本発明によるＰＬＬ選局装置では、まず第１の
周波数制御手段がＦＭ変調信号の選局情報に対応して第
１の電圧制御発振器の発振周波数を設定すると、第１の
周波数変換回路に入力されるＦＭ変調信号が第１の中間
周波信号に周波数変換される。第１の周波数制御手段
は、第１の中間周波信号の周波数を検出する周波数情報
検出手段で得られた周波数情報を受けて、第１の中間周
波信号の周波数が所定の周波数範囲に収まるように第１
の電圧制御発振器の発振周波数を微調整する。それによ
って、ＦＭ変調された第１の中間周波信号の周波数は安
定化される。
【００１３】次に、第２の周波数制御手段がディジタル
変調信号の選局情報に対応して第２の電圧制御発振器の
発振周波数を設定すると、第２の周波数変換回路に入力
されるディジタル変調信号が第２の中間周波信号に周波
数変換される。
【００１４】第２の周波数制御手段は、ＦＭ変調信号用
選局回路内の第１の中間周波信号の周波数を検出する周
波数情報検出手段で得られた周波数情報を受けて、第２
の中間周波信号の周波数が所定の周波数範囲に収まるよ
うに第２の電圧制御発振器の発振周波数を微調整する。
【００１５】ここで、ＦＭ変調信号もディジタル変調信
号も、同一かあるいはほぼ同一傾向の共通の周波数変動
を途中の伝搬路で受けているため、ＦＭ変調信号用選局
回路内の周波数情報検出手段で得られた周波数情報を受
けて、第１の中間周波信号の周波数が所定の周波数範囲
に収まるように第１の電圧制御発振器の発振周波数を第
１の周波数制御手段により微調整したのと同じかあるい
はほぼ同じような微調整を第２の周波数制御手段でもお
こなえば、ディジタル変調された第２の中間周波信号の
周波数も所定の周波数範囲に収まり安定化される。
【００１６】
【実施例】図１は本発明による第１の実施例のＰＬＬ選
局装置である。周波数変換回路101はＦＭ変調されたＦ
Ｍ変調信号をＩＦ信号に周波数変換する。そして、ＩＦ
信号はＦＭ復調回路102に送られて復調される。ＰＬＬ
選局回路100はＶＣＯ103と可変分周器104と基準発振器1
05と位相比較器106とループフィルタ107とマイクロプロ
セッサ108とを含む。ＶＣＯ103はマイクロプロセッサ10
8から与えられる制御信号により発振周波数が変化する
もので、マイクロプロセッサ108に入力される選局信号
により発振周波数が大きく変化し、ＶＣＯ103の局部発
振信号は周波数変換回路101と可変分周器104に入力され
る。可変分周器104は局部発振信号をマイクロプロセッ
サ108によって設定された分周比で分周する。可変分周
器104の分周出力は位相比較器106に与えられる。位相比
較器106は可変分周器104によって分周された局部発振信
号と基準発振器105の基準周波数との位相を比較し、位
相誤差信号を出力する。位相誤差信号はループフィルタ
107で平滑化され、ＶＣＯ103の局部発振信号の発振周波
数を制御する制御電圧として与えられる。
【００１７】ＡＦＣ回路109は周波数変換回路101から出
力されたＩＦ信号の中心周波数を安定化させるために設
けられ、周波数検出回路110とＰＬＬ選局回路100とを含
む。周波数検出回路110はＦＭ変調されたＩＦ信号の周
波数を検出するものであり、この周波数検出回路110で
得られた周波数情報データに基づいてＰＬＬ選局回路10
0に含まれる可変分周器104の分周比を制御し、ＶＣＯ10
3の発振周波数を微調整し、ＦＭ変調されたＩＦ信号の
周波数を所定の範囲内で一定に保つ。
【００１８】周波数変換回路121はディジタル変調され
たディジタル変調信号をＩＦ信号に周波数変換する。そ
して、ＩＦ信号はディジタル復調回路122に送られて復
調される。
【００１９】ＰＬＬ選局回路120はＶＣＯ123と可変分周
器124と基準発振器125と位相比較器126とループフィル
タ127とマイクロプロセッサ128とを含む。ＶＣＯ123は
マイクロプロセッサ128から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ128
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ123の局部発振信号は周波数変換回路121と可
変分周器124に入力される。可変分周器124は局部発振信
号をマイクロプロセッサ128によって設定された分周比
で分周する。可変分周器124の分周出力は位相比較器126
に与えられる。位相比較器126は可変分周器124によって
分周された局部発振信号と基準発振器125の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ127で平滑化され、ＶＣＯ123の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００２０】周波数検出回路110で得られた周波数情報
データはマイクロプロセッサ128にも同時に送られ、こ
の周波数情報データに基づいてＰＬＬ選局回路120に含
まれる可変分周器124の分周比を制御し、ＶＣＯ123の発
振周波数を微調整し、ディジタル変調されたＩＦ信号の
周波数を所定の範囲内で一定に保つ。
【００２１】次に、図１の実施例によるＰＬＬ選局装置
の動作について説明する。マイクロプロセッサ108にＦ
Ｍ変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ108により選局情報に対応した分周比が可変
分周器104に設定され、ＶＣＯ103は選局情報に対応した
局部発振信号を周波数変換回路101に供給する。周波数
変換回路101はＦＭ変調信号をＩＦ信号に変換する。
【００２２】周波数検出回路110はマイクロプロセッサ1
08で制御され、ＦＭ変調されたＩＦ信号の周波数を検出
し、その周波数情報データはマイクロプロセッサ108に
提供される。マイクロプロセッサ108はこの周波数情報
データに基づき、ＦＭ変調されたＩＦ信号の周波数とＦ
Ｍ復調回路102に入力されるべきＩＦ信号の最適入力周
波数との周波数誤差分を算出し、この周波数誤差分に対
応して可変分周器104の分周比を微調整し、ＦＭ変調さ
れたＩＦ信号の周波数がＦＭ復調回路102の最適入力周
波数を中心にした一定範囲内に収まるように安定化され
る。
【００２３】一方、マイクロプロセッサ128にディジタ
ル変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ128により選局情報に対応した分周比が可変
分周器124に設定され、ＶＣＯ123は選局情報に対応した
局部発振信号を周波数変換回路121に供給する。周波数
変換回路121はディジタル変調信号をＩＦ信号に変換す
る。
【００２４】周波数検出回路110で得られたＦＭ変調信
号の周波数情報データはマイクロプロセッサ128にも送
られる。マイクロプロセッサ128はこの周波数情報デー
タに基づき、ディジタル変調されたＩＦ信号の周波数と
ディジタル復調回路122の最適入力周波数との周波数誤
差分を算出し、この周波数誤差分に対応して可変分周器
124の分周比を微調整し、ディジタル復調回路122に入力
されるＩＦ信号の周波数が最適入力周波数を中心にした
一定範囲内に収まるように安定化される。
【００２５】ここで、周波数検出回路110で得られたＦ
Ｍ変調信号の周波数情報データに基づいて、ディジタル
復調回路122に入力されるＩＦ信号の周波数が最適入力
周波数を中心とした一定範囲内に収まるように安定化で
きる理由は、ＦＭ変調信号もディジタル変調信号も、同
一かあるいはほぼ同一傾向の共通の周波数変動を途中の
伝搬路で受けているためであり、ＦＭ変調信号の周波数
が途中の伝搬路で受ける周波数変動量と、ディジタル変
調信号の周波数が途中の伝搬路で受ける周波数変動量と
は等しいかあるいはほぼ等しく、ＦＭ変調信号の周波数
とディジタル変調信号の周波数との差はチャンネル間周
波数に等しいからである。
【００２６】上記本発明の第１の実施例では、ＡＦＣ回
路109が簡単に構成できるＦＭ変調信号に対してＡＦＣ
回路109を常時動作させておき、このＡＦＣ回路109で得
られる周波数情報データにより、ＶＣＯ123の局部発振
信号の発振周波数を制御し、ディジタル変調されたＩＦ
信号の周波数の最適入力周波数からのずれを少なくする
方法であるため、ディジタル復調回路122に入力される
ＩＦ信号の周波数を最適入力周波数を中心とした一定範
囲内に収まるように安定化することが容易にできるとと
もに、ＩＦ信号の周波数がディジタル復調回路122の同
期引き込み周波数を中心に比較的狭い一定範囲内に収ま
るのでディジタル復調回路122の同期引き込み時間とと
もに選局時間も短縮される。
【００２７】図２は本発明による第２の実施例のＰＬＬ
選局装置である。図２の実施例の説明では図１と同じ機
能を有するものについては同一番号を付して説明する。
周波数変換回路101はＦＭ変調されたＦＭ変調信号をＩ
Ｆ信号に周波数変換する。そして、ＩＦ信号はＦＭ復調
回路102に送られて復調される。ＰＬＬ選局回路100はＶ
ＣＯ103と可変分周器104と基準発振器105と位相比較器1
06とループフィルタ107とマイクロプロセッサ108とを含
む。ＶＣＯ103はマイクロプロセッサ108から与えられる
制御信号により発振周波数が変化するもので、マイクロ
プロセッサ108に入力される選局信号により発振周波数
が大きく変化し、ＶＣＯ103の局部発振信号は周波数変
換回路101と可変分周器104に入力される。可変分周器10
4は局部発振信号をマイクロプロセッサ108によって設定
された分周比で分周する。可変分周器104の分周出力は
位相比較器106に与えられる。位相比較器106は可変分周
器104によって分周された局部発振信号と基準発振器105
の基準周波数との位相を比較し、位相誤差信号を出力す
る。位相誤差信号はループフィルタ107で平滑化され、
ＶＣＯ103の局部発振信号の発振周波数を制御する制御
電圧として与えられる。
【００２８】ＡＦＣ回路109は周波数変換回路101から出
力されたＩＦ信号の中心周波数を安定化させるために設
けられ、周波数検出回路110とＰＬＬ選局回路100とを含
む。周波数検出回路110はＦＭ変調されたＩＦ信号の周
波数を検出するものであり、この周波数検出回路110で
得られた周波数情報データに基づいてＰＬＬ選局回路10
0に含まれる可変分周器104の分周比を制御し、ＶＣＯ10
3の発振周波数を微調整し、ＦＭ変調されたＩＦ信号の
周波数を所定の範囲内で一定に保つ。
【００２９】周波数変換回路121はディジタル変調され
たディジタル変調信号をＩＦ信号に周波数変換する。そ
して、ＩＦ信号はディジタル復調回路222に送られて復
調され、ディジタル復調信号が出力される。ディジタル
復調回路222は搬送波を再生するための搬送波再生回路2
23を含む。
【００３０】ＰＬＬ選局回路120はＶＣＯ123と可変分周
器124と基準発振器125と位相比較器126とループフィル
タ127とマイクロプロセッサ128とを含む。ＶＣＯ123は
マイクロプロセッサ128から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ128
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ123の局部発振信号は周波数変換回路121と可
変分周器124に入力される。可変分周器124は局部発振信
号をマイクロプロセッサ128によって設定された分周比
で分周する。可変分周器124の分周出力は位相比較器126
に与えられる。位相比較器126は可変分周器124によって
分周された局部発振信号と基準発振器125の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ127で平滑化され、ＶＣＯ123の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００３１】マイクロプロセッサ128は、マイクロプロ
セッサ128に入力される選局情報と周波数検出回路110で
得られた周波数情報データに基づいて設定される分周比
を中心にして、可変分周器124の分周比を強制的に可変
し、ＶＣＯ123の局部発振信号の発振周波数をステップ
状に変化させる。そして、ＩＦ信号の周波数が搬送波再
生回路223内の搬送波同期周波数に近づき、搬送波再生
回路223内で搬送波再生が行なわれ、同期検出信号がデ
ィジタル復調回路222からマイクロプロセッサ128に入力
されると、可変分周器124の分周比の可変が停止され
る。
【００３２】ＦＭ変調信号が存在する場合には、周波数
検出回路110で得られた周波数情報データはマイクロプ
ロセッサ128にも同時に送られ、この周波数情報データ
に基づいてＰＬＬ選局回路120に含まれる可変分周器124
の分周比を制御し、ＶＣＯ123の発振周波数を微調整
し、ディジタル変調されたＩＦ信号の周波数を所定の範
囲内で一定に保つ。
【００３３】ディジタル復調回路222で得られた同期検
出信号はマイクロプロセッサ108にも同時に送られ、同
期検出信号は存在するがＦＭ変調信号は存在しない場合
には、周波数検出回路110で得られる周波数情報データ
の替わりに、ディジタル復調回路222内で搬送波再生が
行なわれているときの可変分周器124の分周比データを
マイクロプロセッサ128からマイクロプロセッサ108側に
提供し、マイクロプロセッサ108側では常に搬送波再生
時の可変分周器124の分周比データを更新しながら保存
し、搬送波再生回路223の搬送波同期が外れた場合には
マイクロプロセッサ108側に提供されていた可変分周器1
24の最新の分周比データに基づいて、ＰＬＬ選局回路12
0内の可変分周器124の分周比を制御し、ＶＣＯ123の発
振周波数を微調整し、ディジタル変調されたＩＦ信号の
周波数を所定の範囲内で一定に保つ。
【００３４】次に、図２の実施例によるＰＬＬ選局装置
の動作について説明する。マイクロプロセッサ108にＦ
Ｍ変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ108により選局情報に対応した分周比が可変
分周器104に設定され、ＶＣＯ103は選局情報に対応した
局部発振信号を周波数変換回路101に供給する。周波数
変換回路101はＦＭ変調信号をＩＦ信号に変換する。
【００３５】周波数検出回路110はマイクロプロセッサ1
08で制御され、ＦＭ変調されたＩＦ信号の周波数を検出
し、その周波数情報データはマイクロプロセッサ108に
提供される。マイクロプロセッサ108はこの周波数情報
データに基づき、ＦＭ変調されたＩＦ信号の周波数とＦ
Ｍ復調回路に入力されるべきＩＦ信号の最適入力周波数
との周波数誤差分を算出し、この周波数誤差分に対応し
て可変分周器104の分周比を微調整し、ＦＭ変調された
ＩＦ信号の周波数がＦＭ復調回路102の最適入力周波数
を中心にした一定範囲内に収まるように安定化される。
【００３６】一方、マイクロプロセッサ128にディジタ
ル変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ128により選局情報と周波数検出回路110で得
られた周波数情報データに基づいて分周比が可変分周器
124に設定され、ＶＣＯ123は選局情報に対応した局部発
振信号を周波数変換回路121に供給する。周波数変換回
路121はディジタル変調信号をＩＦ信号に変換する。そ
して、ディジタル復調回路222に入力されるＩＦ信号の
周波数はディジタル復調回路222の最適入力周波数を中
心にした一定範囲内に収まるように安定化される。
【００３７】ここで、周波数検出回路110で得られたＦ
Ｍ変調信号の周波数情報データに基づいて、ディジタル
復調回路222に入力されるＩＦ信号の周波数が最適入力
周波数を中心とした一定範囲内に収まるように安定化で
きる理由は、ＦＭ変調信号もディジタル変調信号も、同
一かあるいはほぼ同一傾向の共通の周波数変動を途中の
伝搬路で受けているためであり、ＦＭ変調信号の周波数
が途中の伝搬路で受ける周波数変動量と、ディジタル変
調信号の周波数が途中の伝搬路で受ける周波数変動量と
は等しいかあるいはほぼ等しく、ＦＭ変調信号の周波数
とディジタル変調信号の周波数との差はチャンネル間周
波数に等しいからである。
【００３８】ディジタル復調回路222に入力されるＩＦ
信号の周波数が最適入力周波数を中心にして一定の範囲
内に収まると同時に、マイクロプロセッサ128は設定さ
れた分周比を中心にして可変分周器124の分周比を強制
的に可変し、ＶＣＯ123の局部発振信号の発振周波数を
ステップ状に変化させる。そして、ＩＦ信号の周波数が
搬送波再生回路223内の搬送波同期周波数に近づき、搬
送波再生回路223内で搬送波再生が行なわれ、同期検出
信号がディジタル復調回路222からマイクロプロセッサ1
28に入力されると、可変分周器124の分周比の可変が停
止される。
【００３９】ＦＭ変調信号が存在しない場合には、マイ
クロプロセッサ128にディジタル変調信号の存在する最
初の選局情報が入力されるとマイクロプロセッサ128に
より選局情報に対応した分周比が可変分周器124にまず
設定され、ＶＣＯ123は選局情報に対応した局部発振信
号を周波数変換回路121に供給する。周波数変換回路121
はディジタル変調信号をＩＦ信号に変換する。マイクロ
プロセッサ128は最初の選局情報に対応して設定される
分周比を中心にして、可変分周器124の分周比を強制的
に可変し、ＶＣＯ123の局部発振信号の発振周波数をス
テップ状に変化させる。しかも、可変分周器124の分周
比の可変範囲はディジタル変調信号の周波数が途中の伝
搬路で受ける周波数変動量を十分に補えるように設定さ
れる。そして、ＩＦ信号の周波数が搬送波再生回路223
内の搬送波同期周波数に近づき、搬送波再生回路223内
で搬送波再生が行なわれ、同期検出信号がディジタル復
調回路222からマイクロプロセッサ128に入力されると、
可変分周器124の分周比の可変が停止される。
【００４０】マイクロプロセッサ108側ではディジタル
復調回路222から同期検出信号が出力されている間は可
変分周器124の分周比データの提供をマイクロプロセッ
サ128側から受け、マイクロプロセッサ108側では周波数
検出回路110で得られる周波数情報データの替わりに、
搬送波再生時の可変分周器124の分周比データを常時更
新しながら保存し、搬送波再生回路223の同期が外れた
場合にはマイクロプロセッサ108に保存されている可変
分周器124の最新の分周比データに基づいて、ＰＬＬ選
局回路120内の可変分周器124の分周比をまず設定する。
【００４１】次にマイクロプロセッサ128は設定された
この分周比を中心に、可変分周器124の分周比を強制的
に可変し、ＶＣＯ123の局部発振信号の発振周波数をス
テップ状に変化させるが、ディジタル変調されたＩＦ信
号の周波数はすでに所定の範囲内で一定に保たれている
ので、可変分周器124の分周比の可変範囲はすでに安定
化されたＩＦ信号の周波数の周波数変動量を補える程度
であれば十分である。そして、ＩＦ信号の周波数が搬送
波再生回路223の搬送波同期周波数に近づき、再び搬送
波再生が行なわれ、同期検出信号がディジタル復調回路
222からマイクロプロセッサ128に入力されると、可変分
周器の分周比の可変が停止される。
【００４２】上記図２による本発明の実施例では、ＦＭ
変調信号が存在する場合には、周波数が簡単に検出でき
るＦＭ変調信号に対してＡＦＣ回路109を常時動作させ
ておき、このＡＦＣ回路109で得られる周波数情報デー
タにより、ディジタル変調信号用のＰＬＬ選局回路120
の周波数ずれを制御し、ＩＦ信号の周波数のディジタル
復調回路222の最適入力周波数からのずれを少なくする
方法であるため、ディジタル復調回路222に入力される
ＩＦ信号の周波数を最適入力周波数を中心とした一定範
囲内に収まるように安定化することが容易にできるとと
もに、ＩＦ信号の周波数がディジタル復調回路222の同
期引き込み周波数を中心に比較的狭い一定範囲内に収ま
るのでディジタル復調回路222の同期引き込み時間とと
もに選局時間も短縮される。
【００４３】ＦＭ変調信号が存在しない場合には、ディ
ジタル変調信号の存在する最初の選局情報が入力された
直後の同期には時間がかかるが、一旦搬送波再生が確立
されるとディジタル復調回路222の搬送波再生が行なわ
れているときの可変分周器124の分周比データをマイク
ロプロセッサ128からマイクロプロセッサ108側に提供
し、マイクロプロセッサ108側では常に搬送波再生時の
可変分周器124の分周比データを更新しながら保存し、
搬送波再生回路223の同期が外れた場合には、同期時に
マイクロプロセッサ108に保存されている可変分周器124
の最新の分周比データに基づいて、ＰＬＬ選局回路120
内の可変分周器124の分周比をまず設定する。次にマイ
クロプロセッサ128は設定されたこの分周比を中心に、
可変分周器124の分周比を強制的に可変し、ＶＣＯ123の
局部発振信号の発振周波数をステップ状に変化させる
が、ディジタル変調されたＩＦ信号の周波数はすでに所
定の範囲内で一定に保たれているので、可変分周器124
の分周比を強制的に可変する際の可変範囲はすでに安定
化されたＩＦ信号の周波数の周波数変動量を補える程度
であれば十分である。従って、同期引き込み時間ととも
に選局時間も短縮される。
【００４４】図３は図１および図２で示した周波数検出
回路110の一例を示す図である。周波数検出回路110は分
周器301とＩＦカウンタ302とを含む。分周器301はＦＭ
変調されたＩＦ信号を分周するものであり、ＩＦカウン
タ302は分周器301によって分周されたＩＦ信号の周波数
を計数する。マイクロプロセッサ108は分周器301によっ
て分周されたＩＦ信号の分周信号周波数がＩＦカウンタ
302で一定期間計数されるようにＩＦカウンタ302を制御
し、ＩＦカウンタ302で計数された計数値を取り込む。
マイクロプロセッサ108は取り込んだこの計数値とマイ
クロプロセッサ108内に予め設定された基準値とを比較
し、その比較結果に応じて、ＦＭ変調されたＩＦ信号の
周波数とＦＭ復調回路102の最適入力周波数との周波数
誤差分を算出し、この周波数誤差分に対応して可変分周
器104の分周比を微調整し、ＦＭ変調されたＩＦ信号の
周波数が最適入力周波数を中心とした一定範囲内に収ま
るように安定化される。
【００４５】図４は図１および図２で示した周波数検出
回路110の別の一例を示す図である。ＦＭ復調回路102は
ＰＬＬによるＦＭ復調回路で位相比較器401とＶＣＯ402
とループフィルタ403とを含み、周波数検出回路110は低
域通過フィルタ404（ＬＰＦと略記）と電圧比較器405と
基準電圧発生器406とを含む。
【００４６】ループフィルタ403の出力信号であるＦＭ
復調信号はＬＰＦ404で直流成分が抽出される。電圧比
較器405はＬＰＦ404で抽出された直流成分と基準電圧発
生器406の基準電圧とを比較し、電圧誤差信号を出力す
る。ＦＭ変調信号ではそのＦＭ復調信号の直流成分はＦ
Ｍ変調信号のある周波数に対応するため、電圧比較器40
5の電圧誤差信号はＦＭ変調されたＩＦ信号の周波数情
報に対応している。そして、マイクロプロセッサ108は
電圧誤差信号をＦＭ変調されたＩＦ信号の周波数情報と
して取り込む。マイクロプロセッサ108は取り込んだ電
圧誤差信号の大きさに応じて、ＦＭ変調されたＩＦ信号
の周波数とＦＭ復調回路102の最適入力周波数との周波
数誤差分を算出し、この周波数誤差分に対応して可変分
周器104の分周比を微調整し、ＦＭ変調されたＩＦ信号
の周波数が最適入力周波数を中心とした一定範囲内に収
まるように安定化される。
【００４７】上記図１および図２の実施例では、ＡＦＣ
回路109の周波数検出回路110の説明として平均値ＡＦＣ
が成立するようなＦＭ変調信号が入力されているような
内容になっているが、本発明の選局装置ではキードＡＦ
Ｃ信号が出力されるようなＦＭ変調信号が入力され、周
波数検出回路110の出力がキードＡＦＣ信号であるよう
なものでもよいことは言うまでもない。
【００４８】また、上記説明では、基準発振器105の基
準周波数と基準発振器125の基準周波数の関連について
は何の説明もしなかったが、両基準周波数は同じ周波数
であってもよく、異なっていてもよく、基準発振器105
と基準発振器125とが同じものであってもよい。
【００４９】また、上記説明では、マイクロプロセッサ
108とマイクロプロセッサ128とは別々のものとして説明
していたが、両マイクロプロセッサは一つのマイクロプ
ロセッサで構成されていてもよい。
【００５０】また、上記図４の実施例では基準電圧発生
器406はマイクロプロセッサ108とは独立した構成になっ
ているが、基準電圧発生器406の基準電圧がマイクロプ
ロセッサ108で制御される構成でもよい。
【００５１】
【発明の効果】以上のように本発明によれば次の効果が
ある。
【００５２】(1)ＦＭ変調信号が存在する場合には、Ａ
ＦＣ回路が簡単に構成できるＦＭ変調信号に対してＡＦ
Ｃ回路を常時動作させておき、このＡＦＣ回路で得られ
る周波数情報データにより、ディジタル変調信号用のＰ
ＬＬ選局回路の選局周波数ずれを制御するため、ディジ
タル復調回路に入力されるＩＦ信号の周波数をディジタ
ル復調回路の最適入力周波数を中心とした一定範囲内に
収まるように安定化することが容易にできるとともに、
ＩＦ信号の周波数がディジタル復調回路の同期引き込み
周波数を中心に比較的狭い一定範囲内に収まるのでディ
ジタル復調回路の同期引き込み時間とともに選局時間も
短縮される。
【００５３】(2)ＦＭ変調信号が存在しない場合には、
ディジタル変調信号の存在する最初の選局情報が入力さ
れた直後の同期には時間がかかるが、一旦搬送波再生が
確立されると常に搬送波再生時の可変分周器の分周比デ
ータを更新しながら保存し、搬送波同期が外れた場合に
は同期中の可変分周器の最新の分周比データに基づい
て、マイクロプロセッサは分周比を設定するとともに可
変分周器の分周比を強制的に可変して同期を再確立させ
るものである。従って、ディジタル変調されたＩＦ信号
の周波数は同期が外れたとしてもすでに所定の範囲内で
一定に保たれているので、可変分周器の分周比を強制的
に可変する際の可変範囲はすでに安定化されたＩＦ信号
の周波数の周波数変動量を補える程度であれば十分であ
り、同期引き込み時間とともに選局時間も短縮される。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＰＬＬ選局装置の
構成図
【図２】本発明の第２の実施例によるＰＬＬ選局装置の
構成図
【図３】本発明の第１および第２の実施例における周波
数検出回路の一例を示す図
【図４】本発明の第１および第２の実施例における周波
数検出回路の別の一例を示す図
【図５】従来の実施例によるディジタル変調信号のＰＬ
Ｌ選局回路構成図
【符号の説明】
100,120 ＰＬＬ選局回路 101,121 周波数変換回路 102 ＦＭ復調回路 103,123,402 電圧制御発振器 104,124 可変分周器 105,125 基準発振器 106,126 位相比較器 107,127,403 ループフィルタ 108,128 マイクロプロセッサ 109 ＡＦＣ回路 110 周波数検出回路 122,222 ディジタル復調回路 223 搬送波再生回路 301 分周器 302 ＩＦカウンタ 401 位相比較器 404 低域通過フィルタ 405 電圧比較器 406 基準電圧発生器

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】ＦＭ変調されたＦＭ変調信号を周波数変換
    し、第１の中間周波信号を出力する第１の周波数変換回
    路と、選局情報により発振周波数が変化する第１の電圧
    制御発振器を備え、該第１の電圧制御発振器の局部発振
    信号を前記第１の周波数変換回路に供給する第１のＰＬ
    Ｌ選局手段と、前記第１の中間周波信号の周波数情報を
    検出する周波数情報検出手段と、前記周波数情報検出手
    段で得られた周波数情報を受けて、前記第１の電圧制御
    発振器の局部発振信号の発振周波数を微調整して、前記
    第１の中間周波信号の周波数が所定の周波数範囲に収ま
    るようにする第１の周波数制御手段とを備えたＦＭ変調
    信号用選局回路と、ディジタル変調されたディジタル変
    調信号を周波数変換し、第２の中間周波信号を出力する
    第２の周波数変換回路と、選局情報により発振周波数が
    変化する第２の電圧制御発振器を備え、該第２の電圧制
    御発振器の局部発振信号を前記第２の周波数変換回路に
    供給する第２のＰＬＬ選局手段と、前記周波数情報検出
    手段で得られた周波数情報を受けて、前記第２の電圧制
    御発振器の局部発振信号の発振周波数を微調整して、前
    記第２の中間周波信号の周波数が所定の周波数範囲に収
    まるようにする第２の周波数制御手段とを備えたディジ
    タル変調信号用選局回路とで構成されたことを特徴とす
    るＰＬＬ選局装置。
  2. 【請求項２】ＦＭ変調されたＦＭ変調信号を周波数変換
    し、第１の中間周波信号を出力する第１の周波数変換回
    路と、選局情報により発振周波数が変化する第１の電圧
    制御発振器を備え、該第１の電圧制御発振器の局部発振
    信号を前記第１の周波数変換回路に供給する第１のＰＬ
    Ｌ選局手段と、前記第１の中間周波信号の周波数情報を
    検出する周波数情報検出手段と、前記周波数情報検出手
    段で得られた周波数情報を受けて、前記第１の電圧制御
    発振器の局部発振信号の発振周波数を微調整して、前記
    第１の中間周波信号の周波数が所定の周波数範囲に収ま
    るようにする第１の周波数制御手段とを備えたＦＭ変調
    信号用選局回路と、ディジタル変調されたディジタル変
    調信号を周波数変換し、第２の中間周波信号を出力する
    第２の周波数変換回路と、前記第２の中間周波信号の搬
    送波を再生し、該搬送波の同期検出信号を出力する搬送
    波再生回路と、選局情報により発振周波数が変化する第
    ２の電圧制御発振器を備え、該第２の電圧制御発振器の
    局部発振信号を前記第２の周波数変換回路に供給する第
    ２のＰＬＬ選局手段と、前記ＦＭ変調信号が前記第１の
    周波数変換回路に入力されているときは、前記周波数情
    報検出手段で得られた周波数情報を受けて、前記第２の
    電圧制御発振器の局部発振信号の発振周波数を微調整し
    て、前記第２の中間周波信号の周波数が所定の周波数範
    囲に収まるようにし、前記ＦＭ変調信号が前記第１の周
    波数変換回路に入力されていないときは、前記同期検出
    信号が出力されているときの前記第２の電圧制御発振器
    の局部発振信号を前記第２の周波数変換回路に供給する
    第２の周波数制御手段とを備えたディジタル変調信号用
    選局回路とで構成されたことを特徴とするＰＬＬ選局装
    置。
  3. 【請求項３】第１の中間周波信号の周波数情報を検出す
    る周波数情報検出手段が、第１の中間周波信号の周波数
    を計測する計数手段であり、第１の周波数制御手段が、
    前記計数手段の計数値出力データと予め設定された基準
    値データとを比較し、その比較出力データが所定の範囲
    内に収まるように第１の電圧制御発振器の局部発振信号
    の発振周波数を微調整する周波数制御手段であることを
    特徴とする請求項１記載のＰＬＬ選局装置。
  4. 【請求項４】第１の中間周波信号の周波数情報を検出す
    る周波数情報検出手段が、第１の中間周波信号の周波数
    を計測する計数手段であり、第１の周波数制御手段が、
    前記計数手段の計数値出力データと予め設定された基準
    値データとを比較し、その比較出力データが所定の範囲
    内に収まるように第１の電圧制御発振器の局部発振信号
    の発振周波数を微調整する周波数制御手段であることを
    特徴とする請求項２記載のＰＬＬ選局装置。
  5. 【請求項５】第１の中間周波信号の周波数情報を検出す
    る周波数情報検出手段が、第１の中間周波信号のＦＭ復
    調回路をＰＬＬ復調回路とし、該ＦＭ復調回路の出力信
    号であるＦＭ復調信号の直流成分から第１の中間周波信
    号の中心周波数を検出する手段であり、第１の電圧制御
    発振器の局部発振信号の発振周波数を微調整する周波数
    制御手段であることを特徴とする請求項１記載のＰＬＬ
    選局装置。
  6. 【請求項６】第１の中間周波信号の周波数情報を検出す
    る周波数情報検出手段が、第１の中間周波信号のＦＭ復
    調回路をＰＬＬ復調回路とし、該ＦＭ復調回路の出力信
    号であるＦＭ復調信号の直流成分から第１の中間周波信
    号の中心周波数を検出する手段であり、第１の電圧制御
    発振器の局部発振信号の発振周波数を微調整する周波数
    制御手段であることを特徴とする請求項２記載のＰＬＬ
    選局装置。
JP4294100A 1992-11-02 1992-11-02 Ｐｌｌ選局装置 Expired - Fee Related JP3052614B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4294100A JP3052614B2 (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置
EP93117677A EP0596440B1 (en) 1992-11-02 1993-11-02 Station selecting apparatus for digital modulation signal use
DE69312221T DE69312221T2 (de) 1992-11-02 1993-11-02 Kanalwähler für digital modulierte Signale
US08/144,422 US5483686A (en) 1992-11-02 1993-11-02 Channel selecting apparatus for simultaneous use with both phase-continuous modulation signals and digital modulation signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4294100A JP3052614B2 (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置

Publications (2)

Publication Number Publication Date
JPH06152457A true JPH06152457A (ja) 1994-05-31
JP3052614B2 JP3052614B2 (ja) 2000-06-19

Family

ID=17803290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294100A Expired - Fee Related JP3052614B2 (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置

Country Status (1)

Country Link
JP (1) JP3052614B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076778A (ja) * 2000-08-29 2002-03-15 Icom Inc 位相ロック特性改善装置、角度復調装置、位相ロック特性改善方法及び記録媒体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126043B2 (ja) 2004-12-13 2008-07-30 株式会社東芝 位相復調器および携帯電話装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076778A (ja) * 2000-08-29 2002-03-15 Icom Inc 位相ロック特性改善装置、角度復調装置、位相ロック特性改善方法及び記録媒体

Also Published As

Publication number Publication date
JP3052614B2 (ja) 2000-06-19

Similar Documents

Publication Publication Date Title
US5483686A (en) Channel selecting apparatus for simultaneous use with both phase-continuous modulation signals and digital modulation signals
US6023491A (en) Demodulation apparatus performing different frequency control functions using separately provided oscillators
US4993048A (en) Self-clocking system
US6006078A (en) Receiver with improved lock-up time and high tuning stability
JP3052614B2 (ja) Ｐｌｌ選局装置
KR890004218B1 (ko) 동기형 영상신호 검파회로
JPH06152458A (ja) Ｐｌｌ選局装置
JPH06152664A (ja) Ｐｌｌ選局装置
JPH06152665A (ja) Ａｆｃ回路
JP4610698B2 (ja) Ａｆｔ回路
JP3053838B2 (ja) 映像中間周波回路
JP3314722B2 (ja) テレビ信号の選局装置
JP2699717B2 (ja) ダブルコンバージョン受信機用選局装置
JPS5883446A (ja) 受信機
JP3511354B2 (ja) Ｐｌｌフィードフォワード回路
JPH10178599A (ja) ディジタル衛星放送受信機
JP3396047B2 (ja) 受信装置
JPH08335959A (ja) 復調装置
JP3434703B2 (ja) 位相同期回路
JPS61111016A (ja) Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機
JPH0638116A (ja) 位相同期ループ回路
JPH07273821A (ja) 復調装置
JPH09181629A (ja) Ｐｌｌ回路
JPH07114415B2 (ja) Ａｆｃ回路
JPH03112205A (ja) Ｆｍ復調器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees