JPH07114415B2 - Afc回路 - Google Patents
Afc回路Info
- Publication number
- JPH07114415B2 JPH07114415B2 JP2026750A JP2675090A JPH07114415B2 JP H07114415 B2 JPH07114415 B2 JP H07114415B2 JP 2026750 A JP2026750 A JP 2026750A JP 2675090 A JP2675090 A JP 2675090A JP H07114415 B2 JPH07114415 B2 JP H07114415B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- oscillation
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明はAFC回路に関し、特に、復調回路に入力され
る周波数変換されたディジタル変調信号の周波数を安定
化するようなAFC回路に関する。
る周波数変換されたディジタル変調信号の周波数を安定
化するようなAFC回路に関する。
[従来の技術] 一般に、ディジタル変調信号を復調する場合、復調回路
に入力される信号の周波数を安定化するためにAFC回路
が用いられる。第5図はその様な従来のAFC回路の一例
を示す概略ブロック図である。まず、第5図を参照し
て、従来のAFC回路103の構成について説明する。周波数
変換回路100は入力されたディジタル変調信号を周波数
変換して中間周波信号(以下、IF信号と称する)を出力
して復調回路101に与える。復調回路101は周波数変換回
路100から出力されたディジタル変調信号を復調する。
復調回路101は搬送波を再生するための搬送波再生回路1
02を含む。
に入力される信号の周波数を安定化するためにAFC回路
が用いられる。第5図はその様な従来のAFC回路の一例
を示す概略ブロック図である。まず、第5図を参照し
て、従来のAFC回路103の構成について説明する。周波数
変換回路100は入力されたディジタル変調信号を周波数
変換して中間周波信号(以下、IF信号と称する)を出力
して復調回路101に与える。復調回路101は周波数変換回
路100から出力されたディジタル変調信号を復調する。
復調回路101は搬送波を再生するための搬送波再生回路1
02を含む。
AFC回路103は周波数変換回路100から出力されるIF信号
の周波数を安定化させるために設けられ、分周器104と
カウンタ105とマイクロプロセッサ106とPLL回路107とを
含む。分周器104はIF信号を分周するものであり、カウ
ンタ105は分周器104によって分周されたIF信号の周波数
を計数する。マイクロプロセッサ106はカウンタ105の計
数出力に基づいて、PLL回路107に含まれる可変分周器11
0を制御する。
の周波数を安定化させるために設けられ、分周器104と
カウンタ105とマイクロプロセッサ106とPLL回路107とを
含む。分周器104はIF信号を分周するものであり、カウ
ンタ105は分周器104によって分周されたIF信号の周波数
を計数する。マイクロプロセッサ106はカウンタ105の計
数出力に基づいて、PLL回路107に含まれる可変分周器11
0を制御する。
PLL回路107は電圧制御発振器(VCO)108とプリスケーラ
109と可変分周器110と基準発振器111と位相比較器112と
ループフィルタ113とを含む。電圧制御発振器108はマイ
クロプロセッサ106から与えられる制御信号に応じてそ
の発振周波数が変化するものであって、局部発振信号を
周波数変換回路100とプリスケーラ109とに与える。プリ
スケーラ109は局部発振信号の周波数を予め固定された
分周比で分周し、その分周出力を可変分周器110に与え
る。
109と可変分周器110と基準発振器111と位相比較器112と
ループフィルタ113とを含む。電圧制御発振器108はマイ
クロプロセッサ106から与えられる制御信号に応じてそ
の発振周波数が変化するものであって、局部発振信号を
周波数変換回路100とプリスケーラ109とに与える。プリ
スケーラ109は局部発振信号の周波数を予め固定された
分周比で分周し、その分周出力を可変分周器110に与え
る。
可変分周器110はプリスケーラ109によって分周された局
部発振信号をマイクロプロセッサ106によって設定され
た分周比で分周する。可変分周器110の分周出力は位相
比較器112に与えられる。位相比較器112は可変分周器11
0によって分周された局部発振信号と基準発振器111から
出力される基準信号の周波数との位相を比較し、誤差信
号を出力する。誤差信号はループフィルタ113に与えら
れて平滑化され、VCO108に制御電圧として与えられる。
部発振信号をマイクロプロセッサ106によって設定され
た分周比で分周する。可変分周器110の分周出力は位相
比較器112に与えられる。位相比較器112は可変分周器11
0によって分周された局部発振信号と基準発振器111から
出力される基準信号の周波数との位相を比較し、誤差信
号を出力する。誤差信号はループフィルタ113に与えら
れて平滑化され、VCO108に制御電圧として与えられる。
次に、第5図に示した従来のAFC回路103の動作について
説明する。マイクロプロセッサ106が予め記憶されてい
る分周比を可変分周器110に設定すると、VCO108は対応
する局部発振信号を周波数変換回路100に出力する。周
波数変換回路100に入力されたディジタル変調信号はIF
信号に変換される。マイクロプロセッサ106はこのIF信
号の周波数が分周器104およびカウンタ105で一定期間計
数されるようにカウンタ105を制御し、カウンタ105で計
数された計数出力を取り込む。マイクロプロセッサ106
は取り込んだ計数出力とマイクロプロセッサ106内に予
め記憶されているIF信号の基準信号の基準値とを比較
し、比較した結果から誤差分を算出し、誤差分に対応し
て可変分周器110の分周比を加減し、搬送波再生回路102
から出力される搬送波がIF信号の周波数に同期する範囲
内におさまるように安定化させる。
説明する。マイクロプロセッサ106が予め記憶されてい
る分周比を可変分周器110に設定すると、VCO108は対応
する局部発振信号を周波数変換回路100に出力する。周
波数変換回路100に入力されたディジタル変調信号はIF
信号に変換される。マイクロプロセッサ106はこのIF信
号の周波数が分周器104およびカウンタ105で一定期間計
数されるようにカウンタ105を制御し、カウンタ105で計
数された計数出力を取り込む。マイクロプロセッサ106
は取り込んだ計数出力とマイクロプロセッサ106内に予
め記憶されているIF信号の基準信号の基準値とを比較
し、比較した結果から誤差分を算出し、誤差分に対応し
て可変分周器110の分周比を加減し、搬送波再生回路102
から出力される搬送波がIF信号の周波数に同期する範囲
内におさまるように安定化させる。
[発明が解決しようとする課題] 上述の第5図に示した従来のAFC回路103においては、IF
信号の周波数を分周器104とカウンタ105で計数している
ため、C/Nが低下すると、IF信号を分周している分周器1
04が正常に動作せず、計数誤差が生じる。このため、IF
信号は正規の周波数より離調し、復調特性が劣化し、さ
らには搬送波がIF信号の周波数に同期しなくなる可能性
がある。また、可変分周器110の分周比を変えてIF信号
を安定化しているため、VCO108の発振周波数のステップ
が大きくなり、IF信号の周波数が正規の周波数から常時
大きくずれているため、復調特性に悪影響を及ぼすとい
う欠点があった。
信号の周波数を分周器104とカウンタ105で計数している
ため、C/Nが低下すると、IF信号を分周している分周器1
04が正常に動作せず、計数誤差が生じる。このため、IF
信号は正規の周波数より離調し、復調特性が劣化し、さ
らには搬送波がIF信号の周波数に同期しなくなる可能性
がある。また、可変分周器110の分周比を変えてIF信号
を安定化しているため、VCO108の発振周波数のステップ
が大きくなり、IF信号の周波数が正規の周波数から常時
大きくずれているため、復調特性に悪影響を及ぼすとい
う欠点があった。
それゆえに、この発明の主たる目的は、低C/N時におい
ても正確にIF信号の周波数を安定化でき、IF信号の周波
数ずれを小さくすることができるようなAFC回路を提供
することである。
ても正確にIF信号の周波数を安定化でき、IF信号の周波
数ずれを小さくすることができるようなAFC回路を提供
することである。
[課題を解決するための手段] この発明はディジタル変調信号を周波数変換し、中間周
波信号を出力する周波数変換回路と、復調回路に含ま
れ、中間周波信号の搬送波を再生し、その搬送波の同期
検出信号を出力する搬送波再生回路とに接続され、復調
回路に入力される中間周波信号の周波数を安定化するAF
C回路であって、搬送波再生回路で再生された搬送波の
周波数を計数する計数手段と、入力される電圧に応じて
発振周波数が変化する局部発振信号を周波数変換回路に
与える電圧制御発振手段と、その分周比が可変にされ、
電圧制御発振手段から発生された局部発振信号を分周す
る可変分周手段と、その発振周波数が電圧制御によって
可変され、基準信号を発生する基準発振手段と、可変分
周手段の分周出力と基準発振手段から発生された基準信
号との位相を比較し、その比較結果に応じて電圧制御発
振手段の発振周波数を可変させる位相比較手段と、基準
発振手段に発振周波数を決定するための電圧データを設
定するとともに、分周手段に分周比を決定するための分
周比データを設定し、搬送波再生回路から同期検出信号
が与えられるまで基準発振手段に与える電圧データをス
イープさせ、同期検出信号が与えられたことに応じて、
計数手段の計数出力と予め定める基準値とを比較し、そ
の比較出力が予め定める範囲内になるように基準発振手
段に与える電圧データを微調整する制御手段とを備えて
構成される。
波信号を出力する周波数変換回路と、復調回路に含ま
れ、中間周波信号の搬送波を再生し、その搬送波の同期
検出信号を出力する搬送波再生回路とに接続され、復調
回路に入力される中間周波信号の周波数を安定化するAF
C回路であって、搬送波再生回路で再生された搬送波の
周波数を計数する計数手段と、入力される電圧に応じて
発振周波数が変化する局部発振信号を周波数変換回路に
与える電圧制御発振手段と、その分周比が可変にされ、
電圧制御発振手段から発生された局部発振信号を分周す
る可変分周手段と、その発振周波数が電圧制御によって
可変され、基準信号を発生する基準発振手段と、可変分
周手段の分周出力と基準発振手段から発生された基準信
号との位相を比較し、その比較結果に応じて電圧制御発
振手段の発振周波数を可変させる位相比較手段と、基準
発振手段に発振周波数を決定するための電圧データを設
定するとともに、分周手段に分周比を決定するための分
周比データを設定し、搬送波再生回路から同期検出信号
が与えられるまで基準発振手段に与える電圧データをス
イープさせ、同期検出信号が与えられたことに応じて、
計数手段の計数出力と予め定める基準値とを比較し、そ
の比較出力が予め定める範囲内になるように基準発振手
段に与える電圧データを微調整する制御手段とを備えて
構成される。
[作用] この発明に係るAFC回路は、制御手段が基準発振手段に
発振周波数を決定するための電圧データを設定するとと
もに、分周手段に分周比を決定するための分周比データ
を設定すると、周波数変換回路に入力されるディジタル
変調信号がIF信号に周波数変換される。次に、制御手段
は搬送波再生回路から出力される同期検出信号を参照し
ながら、基準発振手段に与える電圧データをスイープ
し、搬送波がIF信号の周波数に同期したことを示す同期
検出信号が与えられるとスイープを停止し、搬送波を一
定期間計数手段によって計数させる。制御手段はこの計
数値と予め定める基準値とを比較し、許容範囲を越えて
いる場合は計数値が許容範囲となるように基準発振手段
に与える電圧データを微調整する。それによって、低C/
N時においても正確に周波数を計数することができ、IF
信号の周波数を安定化させることができる。また、PLL
回路の基準発振手段の基準周波数を変えて微調できるた
め、IF信号の周波数をより正確に正規の周波数に合わせ
ることができる。
発振周波数を決定するための電圧データを設定するとと
もに、分周手段に分周比を決定するための分周比データ
を設定すると、周波数変換回路に入力されるディジタル
変調信号がIF信号に周波数変換される。次に、制御手段
は搬送波再生回路から出力される同期検出信号を参照し
ながら、基準発振手段に与える電圧データをスイープ
し、搬送波がIF信号の周波数に同期したことを示す同期
検出信号が与えられるとスイープを停止し、搬送波を一
定期間計数手段によって計数させる。制御手段はこの計
数値と予め定める基準値とを比較し、許容範囲を越えて
いる場合は計数値が許容範囲となるように基準発振手段
に与える電圧データを微調整する。それによって、低C/
N時においても正確に周波数を計数することができ、IF
信号の周波数を安定化させることができる。また、PLL
回路の基準発振手段の基準周波数を変えて微調できるた
め、IF信号の周波数をより正確に正規の周波数に合わせ
ることができる。
[発明の実施例] 第1図はこの発明の一実施例を示す概略ブロック図であ
る。この実施例に示したAFC回路は以下の点を除いて第
5図に示した従来のAFC回路と同じであるため、異なる
構成についてのみ説明する。PLL回路5に含まれる基準
発振器6は外部からの電圧に応じて発振周波数を制御可
能なものが用いられる。この基準発振器6の制御電圧
は、マイクロプロセッサ2から出力されたディジタル電
圧データがD/A変換器7によってアナログ信号に変換さ
れることによって与えられる。また、復調回路8に含ま
れる搬送波再生回路9は再生された搬送波信号を分周器
3に出力するのみならず、マイクロプロセッサ2に搬送
波がIF信号の周波数に同期したことを示す同期検出信号
を出力する。カウンタ4は分周器3によって分周された
分周出力を計数し、その計数出力をマイクロプロセッサ
2に与える。
る。この実施例に示したAFC回路は以下の点を除いて第
5図に示した従来のAFC回路と同じであるため、異なる
構成についてのみ説明する。PLL回路5に含まれる基準
発振器6は外部からの電圧に応じて発振周波数を制御可
能なものが用いられる。この基準発振器6の制御電圧
は、マイクロプロセッサ2から出力されたディジタル電
圧データがD/A変換器7によってアナログ信号に変換さ
れることによって与えられる。また、復調回路8に含ま
れる搬送波再生回路9は再生された搬送波信号を分周器
3に出力するのみならず、マイクロプロセッサ2に搬送
波がIF信号の周波数に同期したことを示す同期検出信号
を出力する。カウンタ4は分周器3によって分周された
分周出力を計数し、その計数出力をマイクロプロセッサ
2に与える。
第2図はこの発明の一実施例の動作を説明するためのフ
ロー図であり、第3図は基準発振器の電圧対周波数特性
の一例を示す図である。
ロー図であり、第3図は基準発振器の電圧対周波数特性
の一例を示す図である。
次に、第1図ないし第3図を参照して、この発明の一実
施例の具体的な動作について説明する。まず、マイクロ
プロセッサ2はPLL回路5の基準発振器6の発振周波数
を決定するための初期値をD/A変換器7に出力する。こ
のデータはD/A変換器7によってアナログ信号に変換さ
れ、電圧値として基準発振器6に設定される。次に、マ
イクロプロセッサ2は予め記憶されている分周比データ
を可変分周器110に設定する。すると、PLL回路5は所定
のPLL動作を行ない、VCO108から所定の局部発振信号が
出力され、周波数変換回路100に入力されるディジタル
変調信号がIF信号に周波数変換される。マイクロプロセ
ッサ2は搬送波再生回路9の出力である同期検出信号を
参照し、搬送波がIF信号の周波数に同期したかを判断す
る。もし、搬送波がIF信号の周波数に同期していないと
きには、基準発振器6の基準周波数をスイープするため
にD/A変換器7に出力するデータを加減する。たとえ
ば、スイープの波形が鋸波であり、基準発振器6の電圧
対周波数特性10が第3図に示すような特性であれば、D/
Aコンバータ7に出力するデータを増加するようにし、
データの最小値,最大値をそれぞれNmin,Nmaxとする
と、 というように最小値から最大値に増加させ、再び最小値
に戻るというようなループに設定すればよい。また、ス
イープの波形を三角波とする場合は、同様にして、 というように、最小値から最大値に増加させ、最大値か
ら最小値に減少させ、これを繰り返すというループにす
ればよい。
施例の具体的な動作について説明する。まず、マイクロ
プロセッサ2はPLL回路5の基準発振器6の発振周波数
を決定するための初期値をD/A変換器7に出力する。こ
のデータはD/A変換器7によってアナログ信号に変換さ
れ、電圧値として基準発振器6に設定される。次に、マ
イクロプロセッサ2は予め記憶されている分周比データ
を可変分周器110に設定する。すると、PLL回路5は所定
のPLL動作を行ない、VCO108から所定の局部発振信号が
出力され、周波数変換回路100に入力されるディジタル
変調信号がIF信号に周波数変換される。マイクロプロセ
ッサ2は搬送波再生回路9の出力である同期検出信号を
参照し、搬送波がIF信号の周波数に同期したかを判断す
る。もし、搬送波がIF信号の周波数に同期していないと
きには、基準発振器6の基準周波数をスイープするため
にD/A変換器7に出力するデータを加減する。たとえ
ば、スイープの波形が鋸波であり、基準発振器6の電圧
対周波数特性10が第3図に示すような特性であれば、D/
Aコンバータ7に出力するデータを増加するようにし、
データの最小値,最大値をそれぞれNmin,Nmaxとする
と、 というように最小値から最大値に増加させ、再び最小値
に戻るというようなループに設定すればよい。また、ス
イープの波形を三角波とする場合は、同様にして、 というように、最小値から最大値に増加させ、最大値か
ら最小値に減少させ、これを繰り返すというループにす
ればよい。
マイクロプロセッサ2は搬送波再生回路9から出力され
る同期検出信号を判別するとともに、基準発振器6をス
テップ状にスイープすることを繰り返し、搬送波がIF信
号の周波数に同期したことを検知すると、基準発振器6
をスイープするループから抜出し、搬送波の周波数を計
数するループに移動する。
る同期検出信号を判別するとともに、基準発振器6をス
テップ状にスイープすることを繰り返し、搬送波がIF信
号の周波数に同期したことを検知すると、基準発振器6
をスイープするループから抜出し、搬送波の周波数を計
数するループに移動する。
このループでは、まず、搬送波再生回路9から出力され
る再生された搬送波が分周器3によって固定分周され、
カウンタ4によって一定期間分周された搬送波が計数さ
れる。マイクロプロセッサ2はカウンタ4の計数出力を
取り込み、予め記憶されている基準値と比較する。復調
回路8の復調特性に影響を及ぼさない程度の許容値を基
準値として設けると、許容範囲内に計数値があれば、基
準発振器6を制御する頻度が少なくなり、IF信号のステ
ップ状のドリフトを少なくでき、復調特性を改善でき
る。
る再生された搬送波が分周器3によって固定分周され、
カウンタ4によって一定期間分周された搬送波が計数さ
れる。マイクロプロセッサ2はカウンタ4の計数出力を
取り込み、予め記憶されている基準値と比較する。復調
回路8の復調特性に影響を及ぼさない程度の許容値を基
準値として設けると、許容範囲内に計数値があれば、基
準発振器6を制御する頻度が少なくなり、IF信号のステ
ップ状のドリフトを少なくでき、復調特性を改善でき
る。
今、計数値が許容範囲内にあるときは、基準発振器6の
発振周波数を変化させなくともよく、計数値が許容値の
下限より小さいときは基準発振器6の発振周波数を上げ
るようにD/A変換器7に出力するデータを増加し、許容
値の上限より大きいときには逆にデータを減らせばよ
い。この後、マイクロプロセッサ2は搬送波がIF信号の
周波数に同期しているか否かを再び判別する。同期して
いれば、再び搬送波の周波数を計数するループに戻り、
同期していないときは別のループに移動する。このよう
な動作において分周比および基準周波数のデータを設定
するとき、周波数が安定してから次の動作へ移るように
することも可能であり、また基準発振器6の周波数可変
範囲内で搬送波がIF信号の周波数に同期しない場合は、
可変分周器110の分周比を加減して、基準発振器6の発
振周波数をスイープしなおすことも可能である。
発振周波数を変化させなくともよく、計数値が許容値の
下限より小さいときは基準発振器6の発振周波数を上げ
るようにD/A変換器7に出力するデータを増加し、許容
値の上限より大きいときには逆にデータを減らせばよ
い。この後、マイクロプロセッサ2は搬送波がIF信号の
周波数に同期しているか否かを再び判別する。同期して
いれば、再び搬送波の周波数を計数するループに戻り、
同期していないときは別のループに移動する。このよう
な動作において分周比および基準周波数のデータを設定
するとき、周波数が安定してから次の動作へ移るように
することも可能であり、また基準発振器6の周波数可変
範囲内で搬送波がIF信号の周波数に同期しない場合は、
可変分周器110の分周比を加減して、基準発振器6の発
振周波数をスイープしなおすことも可能である。
上述のごとくこの実施例によれば、PLL回路5の可変分
周器110の分周比を設定し、基準発振器6の発振周波数
をスイープし、搬送波再生回路9の再生された搬送波が
IF信号の周波数に同期すると、基準発振器6のスイープ
を停止し、直接再生された搬送波の周波数を計数し、基
準発振器6の発振周波数を微調することにより、復調回
路8に入力されるIF信号の周波数を安定化できる。この
ため、低C/N時においても周波数の計数を正確にでき、
復調回路8に入力されるIF信号の周波数を安定化するこ
とができ、IF信号の周波数をより正確に正規の周波数に
合わせることができる。
周器110の分周比を設定し、基準発振器6の発振周波数
をスイープし、搬送波再生回路9の再生された搬送波が
IF信号の周波数に同期すると、基準発振器6のスイープ
を停止し、直接再生された搬送波の周波数を計数し、基
準発振器6の発振周波数を微調することにより、復調回
路8に入力されるIF信号の周波数を安定化できる。この
ため、低C/N時においても周波数の計数を正確にでき、
復調回路8に入力されるIF信号の周波数を安定化するこ
とができ、IF信号の周波数をより正確に正規の周波数に
合わせることができる。
第4図は第1図に示した基準発振器の一例を示す図であ
り、特に、第4図(a)は電圧制御水晶発振器(VCXO)
11と分周器12とによって構成したものであり、第4図
(b)は電圧制御発振器(VCO)13と分周器12によって
構成したものである。第1図において、ディジタル変調
信号の周波数変動が小さく、±0.01%程度であれば、基
準発振器6にVCXO11を使用可能であるが、周波数変動が
大きくなると、可変範囲を広くとれるSAW共振器やセラ
ミック共振器などを使用したVCO13を使用する必要があ
る。
り、特に、第4図(a)は電圧制御水晶発振器(VCXO)
11と分周器12とによって構成したものであり、第4図
(b)は電圧制御発振器(VCO)13と分周器12によって
構成したものである。第1図において、ディジタル変調
信号の周波数変動が小さく、±0.01%程度であれば、基
準発振器6にVCXO11を使用可能であるが、周波数変動が
大きくなると、可変範囲を広くとれるSAW共振器やセラ
ミック共振器などを使用したVCO13を使用する必要があ
る。
[発明の効果] 以上のように、この発明によれば、可変分周手段の分周
比を設定し、電圧制御可能な基準発振手段の発振周波数
をスイープし、復調回路に内蔵されている搬送波再生回
路の搬送波がIF信号の周波数に同期すると基準発振手段
のスイープを停止し、直接再生された搬送波の周波数を
計数し、制御手段によって基準値と比較して、基準発振
手段の発振周波数を微調することにより、復調回路に入
力される周波数変換されたディジタル変調信号のIF信号
の周波数を安定化できる。このため低C/N時においても
周波数の計数を正確にでき、復調回路に入力されるIF信
号の周波数を安定化でき、IF信号の周波数をより正確に
正規の周波数に合わせることができる。
比を設定し、電圧制御可能な基準発振手段の発振周波数
をスイープし、復調回路に内蔵されている搬送波再生回
路の搬送波がIF信号の周波数に同期すると基準発振手段
のスイープを停止し、直接再生された搬送波の周波数を
計数し、制御手段によって基準値と比較して、基準発振
手段の発振周波数を微調することにより、復調回路に入
力される周波数変換されたディジタル変調信号のIF信号
の周波数を安定化できる。このため低C/N時においても
周波数の計数を正確にでき、復調回路に入力されるIF信
号の周波数を安定化でき、IF信号の周波数をより正確に
正規の周波数に合わせることができる。
第1図はこの発明の一実施例の概略ブロック図である。
第2図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第3図は基準発振器の電圧対周波数特性
の一例を示す図である。第4図は第1図に示した基準発
振器の一例を示す図である。第5図は従来のAFC回路を
示す概略ブロック図である。 図において、1はAFC回路、2はマイクロプロセッサ、
3は分周器、4はカウンタ、5はPLL回路、6は基準発
振器、7はD/A変換器、8は復調回路、9は搬送波再生
回路、100は周波数変換回路、108は電圧制御発振器、10
9はプリスケーラ、110は可変分周器、112は位相比較
器、113はループフィルタを示す。
第2図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第3図は基準発振器の電圧対周波数特性
の一例を示す図である。第4図は第1図に示した基準発
振器の一例を示す図である。第5図は従来のAFC回路を
示す概略ブロック図である。 図において、1はAFC回路、2はマイクロプロセッサ、
3は分周器、4はカウンタ、5はPLL回路、6は基準発
振器、7はD/A変換器、8は復調回路、9は搬送波再生
回路、100は周波数変換回路、108は電圧制御発振器、10
9はプリスケーラ、110は可変分周器、112は位相比較
器、113はループフィルタを示す。
Claims (1)
- 【請求項1】ディジタル変調信号を周波数変換し、中間
周波信号を出力する周波数変換回路と、復調回路に含ま
れ、前記中間周波信号の搬送波を再生し、該搬送波の同
期検出信号を出力する搬送波再生回路とに接続され、前
記復調回路に入力される中間周波信号の周波数を安定化
するAFC回路であって、 前記搬送波再生回路で再生された搬送波の周波数を計数
する計数手段、 入力される電圧に応じて発振周波数が変化する局部発振
信号を前記周波数変換回路に与える電圧制御発振手段、 その分周比が可変にされ、前記電圧制御発振手段から発
生された局部発振信号を分周する可変分周手段、 その発振周波数が電圧制御によって可変され、基準信号
を発生する基準発振手段、 前記可変分周手段の分周出力と、前記基準発振手段から
発生された基準信号との位相を比較し、その比較結果に
応じて前記電圧制御発振手段の発振周波数を可変させる
位相比較手段、および 前記基準発振手段に発振周波数を決定するための電圧デ
ータを設定するとともに、前記分周手段に分周比を決定
するための分周比データを設定し、前記搬送波再生回路
から同期検出信号が与えられるまで前記基準発振手段に
与える電圧データをスイープさせ、前記同期検出信号が
与えられたことに応じて、前記計数手段の計数出力と予
め定める基準値とを比較し、その比較出力が予め定める
範囲内になるように前記基準発振手段に与える電圧デー
タを微調整する制御手段を備えた、AFC回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2026750A JPH07114415B2 (ja) | 1990-02-05 | 1990-02-05 | Afc回路 |
US07/650,016 US5107522A (en) | 1990-02-05 | 1991-02-04 | Automatic frequency control circuit |
EP91300932A EP0441593B1 (en) | 1990-02-05 | 1991-02-05 | Automatic frequency control circuit |
DE69118940T DE69118940T2 (de) | 1990-02-05 | 1991-02-05 | Selbsttätige Frequenzsteuerschaltung |
US07/842,540 US5289506A (en) | 1990-02-05 | 1992-02-27 | Automatic frequency control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2026750A JPH07114415B2 (ja) | 1990-02-05 | 1990-02-05 | Afc回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03230650A JPH03230650A (ja) | 1991-10-14 |
JPH07114415B2 true JPH07114415B2 (ja) | 1995-12-06 |
Family
ID=12201968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2026750A Expired - Fee Related JPH07114415B2 (ja) | 1990-02-05 | 1990-02-05 | Afc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07114415B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6298012B2 (ja) * | 2015-06-17 | 2018-03-20 | Necスペーステクノロジー株式会社 | 受信装置及び受信方法 |
-
1990
- 1990-02-05 JP JP2026750A patent/JPH07114415B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03230650A (ja) | 1991-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107522A (en) | Automatic frequency control circuit | |
US5289506A (en) | Automatic frequency control circuit | |
EP1039640B1 (en) | PLL circuit | |
JPH0795072A (ja) | 位相同期発振回路 | |
US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
JPH07114415B2 (ja) | Afc回路 | |
JPH05327490A (ja) | Pll回路 | |
JPH10145229A (ja) | Pllシンセサイザ | |
JPH06152665A (ja) | Afc回路 | |
US6628345B1 (en) | Automatic frequency tuning circuit | |
JP2704000B2 (ja) | 位相同期ループ回路 | |
JP2002314413A (ja) | 位相同期ループ回路 | |
JPH06152457A (ja) | Pll選局装置 | |
JPH10126263A (ja) | 周波数シンセサイザ装置 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JP3185909B2 (ja) | Pll回路 | |
JPH06152458A (ja) | Pll選局装置 | |
JPH04139917A (ja) | Pll回路 | |
JPS6333739B2 (ja) | ||
JP2622759B2 (ja) | Pll回路 | |
JP2601096B2 (ja) | 周波数シンセサイザ | |
JPH06291651A (ja) | 液晶表示装置用pll回路 | |
JPH03190322A (ja) | ビット同期回路 | |
JPH0638116A (ja) | 位相同期ループ回路 | |
JPS6363139B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |