JPH06152458A - Ｐｌｌ選局装置 - Google Patents

Ｐｌｌ選局装置

Info

Publication number
JPH06152458A
JPH06152458A JP4294102A JP29410292A JPH06152458A JP H06152458 A JPH06152458 A JP H06152458A JP 4294102 A JP4294102 A JP 4294102A JP 29410292 A JP29410292 A JP 29410292A JP H06152458 A JPH06152458 A JP H06152458A
Authority
JP
Japan
Prior art keywords
frequency
signal
circuit
modulated
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4294102A
Other languages
English (en)
Inventor
Hiroshi Saka
博 阪
Kazunao Urata
和直 浦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4294102A priority Critical patent/JPH06152458A/ja
Priority to DE69312221T priority patent/DE69312221T2/de
Priority to US08/144,422 priority patent/US5483686A/en
Priority to EP93117677A priority patent/EP0596440B1/en
Publication of JPH06152458A publication Critical patent/JPH06152458A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 変調信号の周波数ドリフトを補償することに
より、周波数を安定化するとともに選局時の同期時間の
短縮を図る。 【構成】 マイクロプロセッサ108に入力された選局情
報に対応した分周比が可変分周器104に設定され、ＶＣ
Ｏ103は対応した局部発振信号を周波数変換回路101に供
給する。マイクロプロセッサ108はＩＦカウンタ111の計
数値と検出回路112のＣ/Ｎ比データに基づき基準値を設
定するとともに、計数値との周波数誤差分に対応して可
変分周器104のを微調整し、ＩＦ信号の周波数をＦＭ復
調回路102の最適入力周波数の一定範囲内に収まるよう
に安定化する。一方、マイクロプロセッサ128にディジ
タル変調の選局情報が入力されると対応した分周比が可
変分周器124に設定されるとともに、ＩＦカウンタ111で
得られたＦＭの変調周波数情報に基づいて同様に微調整
され、同様にディジタル変調の周波数がディジタル復調
回路122の一定範囲内に収まるように安定化される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は受信信号中にＦＭ変調信
号とディジタル変調信号とが異なった周波数領域あるい
はチャンネル周波数で同時に存在する場合のＰＬＬ選局
装置に関し、特に、ＦＭ変調信号をチャンネル選局し、
ＦＭ復調する過程で得られたＦＭ変調信号の周波数情報
に基づいて、ディジタル変調信号を復調するときのディ
ジタル復調器に入力されるディジタル変調信号の周波数
を安定化するＰＬＬ選局装置で、ＦＭ変調信号やディジ
タル変調信号のＣ/Ｎ比が低いときの選局周波数安定化
に関するものである。
【０００２】
【従来の技術】現在、衛星放送の変調方式にはＦＭ変調
方式が一般的に用いられている。しかし、最近ではＱＰ
ＳＫ等のディジタル変調方式による衛星ディジタル放送
も検討されている。将来はＦＭ変調方式とディジタル変
調方式とが混在した衛星放送も考えられる。
【０００３】一般にディジタル変調された信号を復調す
る方法に同期検波方式がある。この同期検波方式ではデ
ィジタル変調信号の搬送波に位相同期した再生搬送波を
得るには搬送波再生ＰＬＬ回路が必要であり、ディジタ
ル復調回路の特性を向上させるために、この搬送波再生
ＰＬＬ回路の周波数引き込み範囲を狭くしている。
【０００４】従って、搬送波再生にはディジタル復調回
路に入力されるディジタル変調信号の中心周波数が搬送
波再生ＰＬＬ回路の周波数引き込み範囲内に収まるよう
に安定化することが必要となる。
【０００５】一方、衛星放送受信機ではＢＳコンバータ
の局発周波数は±数ＭＨｚ程度ドリフトする可能性があ
るので、このドリフトを吸収するために、ディジタル変
調信号を中間周波信号（以下ＩＦ信号と言う）に周波数
変換するチャンネル選局時に、チャンネル選局を行なう
ＰＬＬ選局回路内の電圧制御発振器（以下ＶＣＯと言
う）に対して備えられた同期引き込み用の周波数掃引回
路で強制的にＶＣＯの発振周波数を掃引する方法が用い
られ、その掃引周波数幅も局発周波数のドリフトに追随
するように大きく設定されていた。図４に従来のディジ
タル変調信号用選局回路を示す。
【０００６】図４において、周波数変換回路401はディ
ジタル変調されたディジタル変調信号をＩＦ信号に周波
数変換する。そして、ＩＦ信号はディジタル復調回路42
2に送られて復調され、ディジタル復調信号が出力され
る。ディジタル復調回路422は搬送波を再生するための
搬送波再生回路423を含む。
【０００７】ＰＬＬ選局回路400はＶＣＯ403と可変分周
器404と基準発振器405と位相比較器406とループフィル
タ407とマイクロプロセッサ408とを含む。ＶＣＯ403は
マイクロプロセッサ408から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ408
に入力される選局信号により発振周波数が大きく変化さ
せられ、ＶＣＯ403の局部発振信号は周波数変換回路401
と可変分周器404に入力される。可変分周器404は局部発
振信号をマイクロプロセッサ408によって設定された分
周比で分周する。可変分周器404の分周出力は位相比較
器406に与えられる。位相比較器406は可変分周器404に
よって分周された局部発振信号と基準発振器405の基準
周波数との位相を比較し、位相誤差信号を出力する。位
相誤差信号はループフィルタ407で平滑化され、ＶＣＯ4
03の局部発振信号の発振周波数を制御する制御電圧とし
て与えられる。
【０００８】マイクロプロセッサ408は選局情報に対応
して設定される分周比を中心にして、可変分周器404の
分周比を強制的に可変し、ＶＣＯ403の局部発振信号の
発振周波数をステップ状に変化させる。そして、ＩＦ信
号の周波数が搬送波再生回路423の周波数に近づき、搬
送波再生回路423の周波数がＩＦ信号の搬送波周波数に
同期して搬送波が再生され、同期検出信号がディジタル
復調回路422からマイクロプロセッサ408に入力される
と、可変分周器404の分周比の可変が停止される。
【０００９】
【発明が解決しようとする課題】以上述べた従来のディ
ジタル変調信号用選局回路では、ディジタル復調回路42
2へ入力されるＩＦ信号の周波数変動が大きい場合、そ
の変動をディジタル復調回路422の同期引き込み周波数
の範囲内に収めるためには、ＰＬＬ選局回路400内のＶ
ＣＯ403の周波数掃引幅を大きくしなければならないの
で掃引時間が長くなり、搬送波再生同期までの時間がか
かる。また周波数選局が行なわれるごとに最初から同期
引き込み動作が行なわれるので選局時間がかかるなどの
問題点がある。
【００１０】本発明はかかる点に鑑みてなされたもの
で、上記従来例のもつ欠点を除去し、同期引き込みを安
定化させるとともに、選局時間を短縮化することを目的
とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明のＰＬＬ選局装置では、ＦＭ変調信号を周波数
変換し、第１の中間周波信号を出力する第１の周波数変
換回路と、選局情報により発振周波数が変化する第１の
電圧制御発振器を備え、該第１の電圧制御発振器の局部
発振信号を前記第１の周波数変換回路に供給する第１の
ＰＬＬ選局手段と、前記ＦＭ変調信号のＣ/Ｎ比を検出
するＣ/Ｎ検出手段と、前記第１の中間周波信号の周波
数を計数する計数手段と、前記計数手段の計数値出力デ
ータとを比較する基準値データを前記Ｃ/Ｎ検出手段で
得られたＣ/Ｎ比データに基づいて設定し、前記計数手
段の計数値出力データを基準値データと比較した比較出
力データが予め定める範囲内に収まるように、前記第１
の電圧制御発振器の局部発振信号の発振周波数を微調整
する第１の周波数制御手段とを備えたＦＭ変調信号用選
局回路と、ディジタル変調されたディジタル変調信号を
周波数変換し、第２の中間周波信号を出力する第２の周
波数変換回路と、選局情報により発振周波数が変化する
第２の電圧制御発振器を備え、該第２の電圧制御発振器
の局部発振信号を前記第２の周波数変換回路に供給する
第２のＰＬＬ選局手段と、前記計数手段の計数値出力デ
ータとを比較する基準値データを前記Ｃ/Ｎ検出手段で
得られたＣ/Ｎ比データに基づいて設定し、前記計数手
段の計数値出力データを基準値データと比較した比較出
力データが予め定める範囲内に収まるように、前記第２
の電圧制御発振器の局部発振信号の発振周波数を微調整
して、前記第２の中間周波信号の周波数が所定の周波数
範囲に収まるようにする第２の周波数制御手段とを備え
たディジタル変調信号用選局回路とで構成される。
【００１２】
【作用】本発明によるＰＬＬ選局装置では、まず第１の
周波数制御手段がＦＭ変調信号の選局情報に対応して第
１の電圧制御発振器の発振周波数を設定すると、第１の
周波数変換回路に入力されるＦＭ変調信号が第１の中間
周波信号に周波数変換される。第１の周波数制御手段
は、第１の中間周波信号を一定期間計数手段によって計
数させた計数値と比較する基準値をＣ/Ｎ検出手段で検
出されたＣ/Ｎ比データに基づいて設定するとともに、
計数値と基準値とを比較し、第１の中間周波信号の周波
数が所定の周波数範囲に収まるように第１の電圧制御発
振器の発振周波数を微調整する。それによって、低Ｃ/
Ｎ時においてもＦＭ変調された第１の中間周波信号の周
波数を安定化させることが出来る。
【００１３】次に、第２の周波数制御手段がディジタル
変調信号の選局情報に対応して第２の電圧制御発振器の
発振周波数を設定すると、第２の周波数変換回路に入力
されるディジタル変調信号が第２の中間周波信号に周波
数変換される。
【００１４】第２の周波数制御手段は、計数手段によっ
て計数された計数値と比較する基準値をＣ/Ｎ検出手段
で検出されたＣ/Ｎ比データに基づいて設定するととも
に、計数値と基準値とを比較し、第２の中間周波信号の
周波数が所定の周波数範囲に収まるように第２の電圧制
御発振器の発振周波数を微調整する。それによって、低
Ｃ/Ｎ時においてもディジタル変調された第２の中間周
波信号の周波数を安定化させることが出来る。
【００１５】ここで、ＦＭ変調信号もディジタル変調信
号も、同一かあるいはほぼ同一傾向の共通の周波数変動
を途中の伝搬路で受けているため、ＦＭ変調信号用選局
回路内の第１の中間周波信号の周波数を計数する計数手
段で得られた計数値出力データを受けて、第１の中間周
波信号の周波数が所定の周波数範囲に収まるように第１
の電圧制御発振器の発振周波数を第１の周波数制御手段
により微調整したのと同じかあるいはほぼ同じような微
調整を第２の周波数制御手段でもおこなえば、ディジタ
ル変調された第２の中間周波信号の周波数も所定の周波
数範囲に収まり安定化される。
【００１６】
【実施例】図１は本発明による第１の実施例のＰＬＬ選
局装置である。周波数変換回路101はＦＭ変調されたＦ
Ｍ変調信号をＩＦ信号に周波数変換する。そして、ＩＦ
信号はＦＭ復調回路102に送られて復調される。
【００１７】ＰＬＬ選局回路100はＶＣＯ103と可変分周
器104と基準発振器105と位相比較器106とループフィル
タ107とマイクロプロセッサ108とを含む。ＶＣＯ103は
マイクロプロセッサ108から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ108
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ103の局部発振信号は周波数変換回路101と可
変分周器104に入力される。可変分周器104は局部発振信
号をマイクロプロセッサ108によって設定された分周比
で分周する。可変分周器104の分周出力は位相比較器106
に与えられる。位相比較器106は可変分周器104によって
分周された局部発振信号と基準発振器105の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ107で平滑化され、ＶＣＯ103の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００１８】ＡＦＣ回路109は周波数変換回路101から出
力されたＩＦ信号の中心周波数を安定化させるために設
けられ、分周器110とＩＦカウンタ111とＰＬＬ選局回路
100とＣ/Ｎ検出回路112とを含む。分周器110はＦＭ変調
されたＩＦ信号を分周するものであり、ＩＦカウンタ11
1は分周器110によって分周されたＩＦ信号の周波数を計
数する。ＰＬＬ選局回路100内のマイクロプロセッサ108
はＣ/Ｎ検出回路112から送られたＣ/Ｎ比データに基づ
いて、ＩＦカウンタ111から送られた計数値と比較する
基準値を設定するとともにＩＦカウンタ111から送られ
た計数値をこの基準値と比較し、その比較結果に基づい
てＰＬＬ選局回路100内の可変分周器104の分周比を制御
し、ＶＣＯ103の発振周波数を微調整し、ＦＭ変調され
たＩＦ信号の周波数を所定の範囲内で一定に保つ。
【００１９】周波数変換回路121はディジタル変調され
たディジタル変調信号をＩＦ信号に周波数変換する。そ
して、ＩＦ信号はディジタル復調回路122に送られて復
調され、ヂジタル復調信号が出力される。ディジタル復
調回路122は搬送波を再生するための搬送波再生回路129
を含む。
【００２０】ＰＬＬ選局回路120はＶＣＯ123と可変分周
器124と基準発振器125と位相比較器126とループフィル
タ127とマイクロプロセッサ128とを含む。ＶＣＯ123は
マイクロプロセッサ128から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ128
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ123の局部発振信号は周波数変換回路121と可
変分周器124に入力される。可変分周器124は局部発振信
号をマイクロプロセッサ128によって設定された分周比
で分周する。可変分周器124の分周出力は位相比較器126
に与えられる。位相比較器126は可変分周器124によって
分周された局部発振信号と基準発振器125の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ127で平滑化され、ＶＣＯ123の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００２１】ＰＬＬ選局回路120内のマイクロプロセッ
サ128はＣ/Ｎ検出回路112から送られたＣ/Ｎ比データに
基づいて、ＩＦカウンタ111から送られた計数値と比較
する基準値を設定するとともにＩＦカウンタ111から送
られた計数値をこの基準値と比較し、この比較結果に基
づいて可変分周器124の分周比をまず設定する。そし
て、ここで設定された分周比を中心にして、可変分周器
124の分周比を強制的に可変し、ＶＣＯ123の局部発振信
号の発振周波数をステップ状に変化させる。そして、デ
ィジタル変調されたＩＦ信号の周波数が搬送波再生回路
129内の搬送波同期周波数に近づき、搬送波再生回路129
内で搬送波再生が行なわれ、同期検出信号がディジタル
復調回路122からマイクロプロセッサ128に入力される
と、可変分周器124の分周比の可変が停止される。
【００２２】次に、図１の実施例によるＰＬＬ選局装置
の動作について説明する。マイクロプロセッサ108にＦ
Ｍ変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ108により選局情報に対応した分周比が可変
分周器104に設定され、ＶＣＯ103は選局情報に対応した
局部発振信号を周波数変換回路101に供給する。周波数
変換回路101はＦＭ変調信号をＩＦ信号に変換する。そ
して、ＩＦ信号はＦＭ復調回路102に送られて復調され
る。
【００２３】マイクロプロセッサ108は、分周器110によ
り分周されたＩＦ信号の分周信号周波数がＩＦカウンタ
111で一定期間計数されるようにＩＦカウンタ111を制御
し、ＩＦカウンタ111で計数された計数値を取り込むと
ともにＣ/Ｎ検出回路112で得られたＣ/Ｎ比データを取
り込む。マイクロプロセッサ108は取り込んだこのＣ/Ｎ
比データに基づき、ＩＦカウンタ111で計数された計数
値と比較する基準値を設定するとともに、取り込んだこ
の計数値と設定された基準値とを比較する。そして、そ
の比較結果に応じて、ＦＭ変調されたＩＦ信号の周波数
とＦＭ復調回路102に入力されるべきＩＦ信号の最適入
力周波数との周波数誤差分を算出し、この周波数誤差分
に対応して可変分周器104の分周比を微調整し、ＦＭ変
調されたＩＦ信号の周波数がＦＭ復調回路102の最適入
力周波数を中心にした一定範囲内に収まるように安定化
される。ここでＣ/Ｎ検出回路112で得られたＣ/Ｎ比デ
ータに基づいて基準値を設定する理由については図３の
説明の所で行なう。
【００２４】一方、マイクロプロセッサ128にディジタ
ル変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ128により選局情報に対応した分周比が可変
分周器124に設定され、ＶＣＯ123は選局情報に対応した
局部発振信号を周波数変換回路121に供給する。周波数
変換回路121はディジタル変調信号をＩＦ信号に変換す
る。
【００２５】Ｃ/Ｎ検出回路112で検出されたＣ/Ｎ比デ
ータとＩＦカウンタ111で計数された計数値とはマイク
ロプロセッサ128にも送られる。マイクロプロセッサ128
はこのＣ/Ｎ比データに基づいて、ＩＦカウンタ111から
送られた計数値と比較する基準値を新たに設定するとと
もに、ＩＦカウンタ111から送られた計数値をこの基準
値と比較し、その比較結果に基づいてディジタル変調さ
れたＩＦ信号の周波数とディジタル復調回路122の最適
入力周波数との周波数誤差分を算出し、この周波数誤差
分に対応してＰＬＬ選局回路120内の可変分周器124の分
周比を制御してＶＣＯ123の発振周波数を微調整し、デ
ィジタル変調されたＩＦ信号の周波数を所定の範囲内で
一定に保つとともに、ディジタル復調回路122に入力さ
れるＩＦ信号の周波数が最適入力周波数を中心にした一
定範囲内に収まるように安定化される。
【００２６】ここで、ＡＦＣ回路109で得られたＦＭ変
調信号の周波数情報データに基づいて、ディジタル復調
回路122に入力されるＩＦ信号の周波数が最適入力周波
数を中心とした一定範囲内に収まるように安定化できる
理由は、ＦＭ変調信号もディジタル変調信号も、同一か
あるいはほぼ同一傾向の共通の周波数変動を途中の伝搬
路で受けているためであり、ＦＭ変調信号の周波数が途
中の伝搬路で受ける周波数変動量と、ディジタル変調信
号の周波数が途中の伝搬路で受ける周波数変動量とは等
しいかあるいはほぼ等しく、ＦＭ変調信号の周波数とデ
ィジタル変調信号の周波数との差はチャンネル間周波数
に等しいからである。
【００２７】ディジタル復調回路102に入力されるＩＦ
信号の周波数が最適入力周波数を中心にした一定の範囲
内に収まると、マイクロプロセッサ128は設定された分
周比を中心にして可変分周器124の分周比を強制的に可
変し、ＶＣＯ123の局部発振信号の発振周波数をステッ
プ状に変化させる。そして、ＩＦ信号の周波数が搬送波
再生回路129内の搬送波同期周波数に近づき、搬送波再
生回路129内で搬送波再生が行なわれ、同期検出信号が
ディジタル復調回路122からマイクロプロセッサ128に入
力されると、可変分周器124の分周比の可変が停止され
る。
【００２８】上記本発明の第１の実施例では、ＡＦＣ回
路109が簡単に構成できるＦＭ変調信号に対してＡＦＣ
回路109を常時動作させておき、このＡＦＣ回路109で得
られるＦＭ変調信号の周波数情報データにより、ＶＣＯ
123の局部発振信号の発振周波数を制御し、ディジタル
復調回路122に入力されるディジタル変調信号の中心周
波数の最適入力周波数からのずれを少なくし、その後、
ＶＣＯ123の周波数を強制的に変化させてディジタル復
調回路の同期引き込みを行なわせる方法であるため、デ
ィジタル復調回路122に入力されるＩＦ信号の周波数を
最適入力周波数を中心とした比較的狭い一定範囲内に収
まるように安定化することが容易にできるとともに、Ｉ
Ｆ信号の周波数がディジタル復調回路122の同期引き込
み周波数を中心に比較的狭い一定範囲内に収まるのでデ
ィジタル復調回路122の同期引き込み時間とともに選局
時間も短縮される。しかも、Ｃ/Ｎ検出回路112により得
られたＣ/Ｎ比データに基づきＦＭ変調信号の周波数情
報データを得る方法なので低Ｃ/Ｎ時においてもＦＭ変
調信号の周波数情報データを精度良く得ることができ、
低Ｃ/Ｎ時においても同様の効果が得られるものであ
る。
【００２９】図２は本発明による第２の実施例のＰＬＬ
選局装置である。図２の実施例の説明では図１と同じ機
能を有するものについては同一番号を付して説明する。
周波数変換回路101はＦＭ変調されたＦＭ変調信号をＩ
Ｆ信号に周波数変換する。そして、ＩＦ信号はＦＭ復調
回路102に送られて復調される。
【００３０】ＰＬＬ選局回路100はＶＣＯ103と可変分周
器104と基準発振器105と位相比較器106とループフィル
タ107とマイクロプロセッサ108とを含む。ＶＣＯ103は
マイクロプロセッサ108から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ108
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ103の局部発振信号は周波数変換回路101と可
変分周器104に入力される。可変分周器104は局部発振信
号をマイクロプロセッサ108によって設定された分周比
で分周する。可変分周器104の分周出力は位相比較器106
に与えられる。位相比較器106は可変分周器104によって
分周された局部発振信号と基準発振器105の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ107で平滑化され、ＶＣＯ103の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００３１】ＡＦＣ回路109は周波数変換回路101から出
力されたＩＦ信号の中心周波数を安定化させるために設
けられ、分周器110とＩＦカウンタ111とＰＬＬ選局回路
100とＣ/Ｎ検出回路112とを含む。分周器110はＦＭ変調
されたＩＦ信号を分周するものであり、ＩＦカウンタ11
1は分周器110によって分周されたＩＦ信号の周波数を計
数する。ＰＬＬ選局回路100内のマイクロプロセッサ108
はＣ/Ｎ検出回路112から送られたＣ/Ｎ比データに基づ
いて、ＩＦカウンタ111から送られた計数値と比較する
基準値を設定するとともにＩＦカウンタ111から送られ
た計数値をこの基準値と比較し、その比較結果に基づい
てＰＬＬ選局回路100内の可変分周器104の分周比を制御
し、ＶＣＯ103の発振周波数を微調整し、ＦＭ変調され
たＩＦ信号の周波数を所定の範囲内で一定に保つ。
【００３２】周波数変換回路121はディジタル変調され
たディジタル変調信号をＩＦ信号に周波数変換する。そ
して、ＩＦ信号はディジタル復調回路122に送られて復
調され、ヂジタル復調信号が出力される。ディジタル復
調回路122は搬送波を再生するための搬送波再生回路129
を含む。
【００３３】ＰＬＬ選局回路120はＶＣＯ123と可変分周
器124と基準発振器125と位相比較器126とループフィル
タ127とマイクロプロセッサ128とを含む。ＶＣＯ123は
マイクロプロセッサ128から与えられる制御信号により
発振周波数が変化するもので、マイクロプロセッサ128
に入力される選局信号により発振周波数が大きく変化
し、ＶＣＯ123の局部発振信号は周波数変換回路121と可
変分周器124に入力される。可変分周器124は局部発振信
号をマイクロプロセッサ128によって設定された分周比
で分周する。可変分周器124の分周出力は位相比較器126
に与えられる。位相比較器126は可変分周器124によって
分周された局部発振信号と基準発振器125の基準周波数
との位相を比較し、位相誤差信号を出力する。位相誤差
信号はループフィルタ127で平滑化され、ＶＣＯ123の局
部発振信号の発振周波数を制御する制御電圧として与え
られる。
【００３４】ＰＬＬ選局回路120内のマイクロプロセッ
サ128はＣ/Ｎ検出回路112から送られたＣ/Ｎ比データに
基づいて、ＩＦカウンタ111から送られた計数値と比較
する基準値を設定するとともにＩＦカウンタ111から送
られた計数値をこの基準値と比較し、この比較結果に基
づいて可変分周器124の分周比をまず設定する。そし
て、ここで設定された分周比を中心にして、可変分周器
124の分周比を強制的に可変し、ＶＣＯ123の局部発振信
号の発振周波数をステップ状に変化させる。そして、デ
ィジタル変調されたＩＦ信号の周波数が搬送波再生回路
129内の搬送波同期周波数に近づき、搬送波再生回路129
内で搬送波再生が行なわれ、同期検出信号がディジタル
復調回路122からマイクロプロセッサ128に入力される
と、可変分周器124の分周比の可変が停止される。
【００３５】ＦＭ変調信号が存在する場合には、Ｃ/Ｎ
検出回路112で得られたＣ/Ｎ比データとＩＦカウンタ11
1で得られた周波数情報データに基づいてＰＬＬ選局回
路120内の可変分周器124の分周比をまず設定し、その
後、ＶＣＯ123の発振周波数をステップ状に強制的に可
変して、搬送波同期引き込みを図る。
【００３６】ＦＭ変調信号が存在しない場合には、ディ
ジタル復調回路122で得られた同期検出信号はマイクロ
プロセッサ108にも同時に送られ、同期検出信号は存在
するがＦＭ変調信号は存在しない場合には、Ｃ/Ｎ検出
回路112で得られたＣ/Ｎ比データとＩＦカウンタ111で
得られた周波数情報データの替わりに、ディジタル復調
回路122内で搬送波再生が行なわれているときの可変分
周器124の分周比データをマイクロプロセッサ128からマ
イクロプロセッサ108側に提供し、マイクロプロセッサ1
08側では搬送波再生時の可変分周器124の分周比データ
を常に更新しながら保存し、搬送波再生回路129の搬送
波同期が外れた場合にはマイクロプロセッサ108側に提
供されていた可変分周器124の最新の分周比データに基
づいて、ＰＬＬ選局回路120ないの可変分周器124の分周
比を制御し、ＶＣＯ123の発振周波数を微調整し、ディ
ジタル変調されたＩＦ信号の周波数を所定の範囲内で一
定に保つ。
【００３７】次に、図２の実施例によるＰＬＬ選局装置
の動作について説明する。マイクロプロセッサ108にＦ
Ｍ変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ108により選局情報に対応した分周比が可変
分周器104に設定され、ＶＣＯ103は選局情報に対応した
局部発振信号を周波数変換回路101に供給する。周波数
変換回路101はＦＭ変調信号をＩＦ信号に変換する。そ
して、ＩＦ信号はＦＭ復調回路102に送られて復調され
る。
【００３８】マイクロプロセッサ108は、分周器110によ
り分周されたＩＦ信号の分周信号周波数がＩＦカウンタ
111で一定期間計数されるようにＩＦカウンタ111を制御
し、ＩＦカウンタ111で計数された計数値を取り込むと
ともにＣ/Ｎ検出回路112で得られたＣ/Ｎ比データを取
り込む。マイクロプロセッサ108は取り込んだこのＣ/Ｎ
比データに基づき、ＩＦカウンタ111で計数された計数
値と比較する基準値を設定するとともに、取り込んだこ
の計数値と設定された基準値とを比較する。そして、そ
の比較結果に応じて、ＦＭ変調されたＩＦ信号の周波数
とＦＭ復調回路102に入力されるべきＩＦ信号の最適入
力周波数との周波数誤差分を算出し、この周波数誤差分
に対応して可変分周器104の分周比を微調整し、ＦＭ変
調されたＩＦ信号の周波数がＦＭ復調回路102の最適入
力周波数を中心にした一定範囲内に収まるように安定化
される。ここでＣ/Ｎ検出回路112で得られたＣ/Ｎ比デ
ータに基づいて基準値を設定する理由については図３の
説明の所で行なう。
【００３９】一方、マイクロプロセッサ128にディジタ
ル変調信号の存在する選局情報が入力されるとマイクロ
プロセッサ128により選局情報に対応した分周比が可変
分周器124に設定され、ＶＣＯ123は選局情報に対応した
局部発振信号を周波数変換回路121に供給する。周波数
変換回路121はディジタル変調信号をＩＦ信号に変換す
る。
【００４０】Ｃ/Ｎ検出回路112で検出されたＣ/Ｎ比デ
ータとＩＦカウンタ111で計数された計数値とはマイク
ロプロセッサ128にも送られる。マイクロプロセッサ128
はこのＣ/Ｎ比データに基づいて、ＩＦカウンタ111から
送られた計数値と比較する基準値を新たに設定するとと
もに、ＩＦカウンタ111から送られた計数値をこの基準
値と比較し、その比較結果に基づいてディジタル変調さ
れたＩＦ信号の周波数とディジタル復調回路122の最適
入力周波数との周波数誤差分を算出し、この周波数誤差
分に対応してＰＬＬ選局回路120内の可変分周器124の分
周比を制御してＶＣＯ123の発振周波数を微調整し、デ
ィジタル変調されたＩＦ信号の周波数を所定の範囲内で
一定に保つとともに、ディジタル復調回路122に入力さ
れるＩＦ信号の周波数が最適入力周波数を中心にした一
定範囲内に収まるように安定化される。
【００４１】ここで、ＡＦＣ回路109で得られたＦＭ変
調信号の周波数情報データに基づいて、ディジタル復調
回路122に入力されるＩＦ信号の周波数が最適入力周波
数を中心とした一定範囲内に収まるように安定化できる
理由は、ＦＭ変調信号もディジタル変調信号も、同一か
あるいはほぼ同一傾向の共通の周波数変動を途中の伝搬
路で受けているためであり、ＦＭ変調信号の周波数が途
中の伝搬路で受ける周波数変動量と、ディジタル変調信
号の周波数が途中の伝搬路で受ける周波数変動量とは等
しいかあるいはほぼ等しく、ＦＭ変調信号の周波数とデ
ィジタル変調信号の周波数との差はチャンネル間周波数
に等しいからである。
【００４２】ディジタル復調回路122に入力されるＩＦ
信号の周波数が最適入力周波数を中心にした一定の範囲
内に収まると、マイクロプロセッサ128は設定された分
周比を中心にして可変分周器124の分周比を強制的に可
変し、ＶＣＯ123の局部発振信号の発振周波数をステッ
プ状に変化させる。そして、ＩＦ信号の周波数が搬送波
再生回路129内の搬送波同期周波数に近づき、搬送波再
生回路129内で搬送波再生が行なわれ、同期検出信号が
ディジタル復調回路122からマイクロプロセッサ128に入
力されると、可変分周器124の分周比の可変が停止され
る。
【００４３】ＦＭ変調信号が存在しない場合には、マイ
クロプロセッサ128にディジタル変調信号の存在する最
初の選局情報が入力されるとマイクロプロセッサ128に
より選局情報に対応した分周比が可変分周器124にまず
設定され、ＶＣＯ123は選局情報に対応した局部発振信
号を周波数変換回路121に供給する。周波数変換回路121
はディジタル変調信号をＩＦ信号に変換する。マイクロ
プロセッサ128は最初の選局情報に対応して設定される
分周比を中心にして、可変分周器124の分周比を強制的
に可変し、ＶＣＯ123の局部発振信号の発振周波数をス
テップ状に変化させる。しかも、可変分周器124の分周
比の可変範囲はディジタル変調信号の周波数が途中の伝
搬路で受ける周波数変動量を十分に補えるように設定さ
れる。そして、ＩＦ信号の周波数が搬送波再生回路129
内の搬送波同期周波数に近づき、搬送波再生回路129内
で搬送波再生が行なわれ、同期検出信号がディジタル復
調回路122からマイクロプロセッサ128に入力されると、
可変分周器124の分周比の可変が停止される。
【００４４】マイクロプロセッサ108側ではディジタル
復調回路122から同期検出信号が出力されている間は可
変分周器124の分周比データの提供をマイクロプロセッ
サ128側から受け、マイクロプロセッサ108側ではＡＦＣ
回路109で得られるＦＭ変調されたＩＦ信号の周波数情
報データの替わりに、搬送波再生時の可変分周器124の
分周比データを常に更新しながら保存し、搬送波再生回
路129の搬送波同期が外れた場合にはマイクロプロセッ
サ108側に提供されていた可変分周器124の最新の分周比
データに基づいて、ＰＬＬ選局回路120内の可変分周器1
24の分周比をまず設定する。次にマイクロプロセッサ12
8は設定されたこの分周比を中心に、可変分周器124の分
周比を強制的に可変し、ＶＣＯ123の局部発振信号の発
振周波数をステップ状に変化させるが、ディジタル変調
されたＩＦ信号の周波数はすでに所定の範囲内で一定に
保たれているので、可変分周器124の分周比の可変範囲
はすでに安定化されたＩＦ信号の周波数の周波数変動量
を補える程度であれば十分である。そして、ＩＦ信号の
周波数が搬送波再生回路129の搬送波同期周波数に近づ
き、再び搬送波再生が行なわれ、同期検出信号がディジ
タル復調回路122からマイクロプロセッサ128に入力され
ると、可変分周器の分周比の可変が停止される。
【００４５】上記図２による本発明の実施例では、ＦＭ
変調信号が存在する場合には、周波数が簡単に検出でき
るＦＭ変調信号に対してＡＦＣ回路109を常時動作させ
ておき、このＡＦＣ回路109で得られる周波数情報デー
タにより、ディジタル変調信号用のＰＬＬ選局回路120
の周波数ずれを制御し、ディジタル復調回路122に入力
されるディジタル変調信号の最適入力周波数からのずれ
を少なしく、その後、ＶＣＯ123の周波数を強制的に変
化させてディジタル復調回路122の同期引き込みを行な
わせる方法であるため、ディジタル復調回路122に入力
されるＩＦ信号の周波数を最適入力周波数を中心とした
一定範囲内に収まるように安定化することが容易にでき
るとともに、ＩＦ信号の周波数がディジタル復調回路12
2の同期引き込み周波数を中心に比較的狭い一定範囲内
に収まるのでディジタル復調回路122の同期引き込み時
間とともに選局時間も短縮される。しかも、Ｃ/Ｎ検出
回路112により得られたＣ/Ｎ比データに基づきＦＭ変調
信号の周波数情報データを得る方法なので低Ｃ/Ｎ時に
おいてもＦＭ変調信号の周波数情報データを精度良く得
ることができ、低Ｃ/Ｎ時においても同様の効果が得ら
れるものである。
【００４６】ＦＭ変調信号が存在しない場合には、ディ
ジタル変調信号の存在する最初の選局情報が入力された
直後の同期には時間がかかるが、一旦搬送波再生が確立
されるとディジタル復調回路122の搬送波再生が行なわ
れているときの可変分周器124の分周比データをマイク
ロプロセッサ128からマイクロプロセッサ108側に提供
し、マイクロプロセッサ108側では常に搬送波再生時の
可変分周器124の分周比データを更新しながら保存し、
搬送波再生回路129の同期が外れた場合には、同期時に
マイクロプロセッサ108に保存されている可変分周器124
の最新の分周比データに基づいて、ＰＬＬ選局回路120
内の可変分周器124の分周比をまず設定する。次にマイ
クロプロセッサ128は設定された分周比を中心に、可変
分周器124の分周比を強制的に可変し、ＶＣＯ123の局部
発振信号の発振周波数をステップ状に変化させるが、デ
ィジタル変調されたＩＦ信号の周波数はすでに所定の範
囲内で一定に保たれているので、可変分周器124の分周
比を強制的に可変する際の可変範囲はすでに安定化され
たＩＦ信号の周波数の周波数変動量を補える程度であれ
ば十分である。従って、同期引き込み時間とともに選局
時間も短縮される。
【００４７】図３は図１および図２の実施例において、
Ｃ/Ｎ検出回路112によるＣ/Ｎ比データを考慮しない場
合に、周波数変換回路101に入力されるＦＭ変調信号の
中心周波数を一定にしてＦＭ変調信号のＣ/Ｎ比を変化
させた場合の、ＩＦ信号の中心周波数の変化を示す図で
ある。図３に示すようにＦＭ変調信号のＣ/Ｎ比が高い
ときにはＩＦ信号の周波数はある周波数に一致して問題
はないが、Ｃ/Ｎ比が低下すると雑音により分周器110の
分周出力信号の周波数が高くなり、ＩＦカウンタ111に
よる計数値の基準値からの計数誤差が生じる。この計数
誤差はＣ/Ｎ比が低下するとともに大きくなる。このた
め、Ｃ/Ｎ比データによる基準値の設定変更をしなけれ
ば、ＦＭ変調されたＩＦ信号の周波数はＦＭ復調回路10
2の最適入力周波数からずれるようになることが理解さ
れる。従って、図１および図２の実施例において、ＩＦ
カウンタ111で計数された計数値と比較する基準値を、
Ｃ/Ｎ比があるレベル以上では一定で、Ｃ/Ｎ比があるレ
ベル以下になるとＣ/Ｎ比が低下するほど高く設定する
とよい。
【００４８】上記実施例では、Ｃ/Ｎ検出回路112はＦＭ
復調回路102の出力側に設けられ、ＦＭ復調信号からＣ/
Ｎ比を検出しているが、必ずしもＦＭ復調回路102の出
力側に設けられている必要はなく、周波数変換回路101
の入力側や出力側に設けられていてもよく、また、Ｃ/
Ｎ比検出ができる方法であればＣ/Ｎ比の検出手段は特
定の方法に限定されないことは言うまでもない。
【００４９】上記実施例では、ＦＭ変調信号はＡＦＣ回
路109として平均値ＡＦＣが成立するようなＦＭ変調信
号として説明されているが、本発明の選局装置ではキー
ドＡＦＣ信号が出力されるようなＦＭ変調信号が入力さ
れ、ＡＦＣ回路109の出力がキーデＡＦＣ信号であるよ
うなＦＭ変調信号でもよいことは言うまでもない。
【００５０】また、上記実施例では、基準発振器105の
基準周波数と基準発振器125の基準周波数の関連につい
ては何の説明もしなかったが、両基準周波数は同じ周波
数であってもよく、異なっていてもよく、基準発振器10
5と基準発振器125とが同じものであってもよい。
【００５１】また、上記実施例では、マイクロプロセッ
サ108とマイクロプロセッサ128とは別々のものとして説
明していたが、両マイクロプロセッサは一つのマイクロ
プロセッサで構成されていてもよい。
【００５２】
【発明の効果】以上のように本発明によれば次の効果が
ある。
【００５３】(1)ＦＭ変調信号が存在する場合には、構
成が簡単なＡＦＣ回路を常時動作させておき、このＡＦ
Ｃ回路で得られるＦＭ変調信号の周波数情報データによ
り、ディジタル変調信号用選局回路内のＶＣＯの周波数
を制御し、ディジタル復調回路に入力されるＩＦ信号の
中心周波数の最適入力周波数からのずれを少なくする。
その後、ＶＣＯの周波数を強制的に変化させてディジタ
ル復調回路の同期引き込みを行なわせる方法であるた
め、ディジタル復調回路に入力されるＩＦ信号の周波数
を最適入力周波数を中心とした比較的狭い一定範囲内に
収まるように安定化することが容易にできるとともに、
ディジタル変調されたＩＦ信号の周波数はディジタル復
調回路の同期引き込み周波数を中心に比較的狭い一定範
囲内に収まるのでディジタル復調回路の同期引き込み時
間とともに選局時間も短縮される。しかも、Ｃ/Ｎ検出
回路により得られたＣ/Ｎ比データに基づきＦＭ変調信
号の周波数情報データを得る方法なので低Ｃ/Ｎ時にお
いてもＦＭ変調信号の周波数情報データを精度良く得る
ことができ、低Ｃ/Ｎ時においても同様の効果が得られ
る。
【００５４】(2)ＦＭ変調信号が存在しない場合には、
ディジタル変調信号の存在する最初の選局情報が入力さ
れた直後の同期には時間がかかるが、一旦搬送波再生が
確立されると搬送波再生時の可変分周器の分周比データ
を常時更新しながら保存し、搬送波同期が外れた場合に
は同期中の可変分周器の最新の分周比データに基づい
て、マイクロプロセッサは分周比を設定するとともに可
変分周器の分周比を強制的に可変して同期を再確立させ
るものである。従って、ディジタル変調されたＩＦ信号
の周波数は同期が外れたとしてもすでに所定の範囲内で
一定に保たれているので、可変分周器の分周比を強制的
に可変する際の可変範囲はすでに安定化されたＩＦ信号
の周波数の周波数変動量を補える程度であれば十分であ
り、同期引き込みとともに選局時間も短縮される。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＰＬＬ選局装置の
構成図
【図２】本発明の第２の実施例によるＰＬＬ選局装置の
構成図
【図３】ＦＭ変調されたＩＦ信号のＣ/Ｎ比に対するＩ
ＦカウンタでＩＦ信号の周波数を計数したときのＩＦ信
号の周波数変化を示す図
【図４】従来のディジタル変調信号のＰＬＬ選局回路構
成図
【符号の説明】
100,120 ＰＬＬ選局回路 101,121 周波数変換回路 102 ＦＭ復調回路 103,123 電圧制御発振器 104,124 可変分周器 105,125 基準発振器 106,126 位相比較器 107,127 ループフィルタ 108,128 マイクロプロセッサ 109 ＡＦＣ回路 112 分周器 113 ＩＦカウンタ 114 Ｃ/Ｎ検出回路 122 ディジタル復調回路 129 搬送波再生回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ＦＭ変調されたＦＭ変調信号を周波数変換
    し、第１の中間周波信号を出力する第１の周波数変換回
    路と、選局情報により発振周波数が変化する第１の電圧
    制御発振器を備え、該第１の電圧制御発振器の局部発振
    信号を前記第１の周波数変換回路に供給する第１のＰＬ
    Ｌ選局手段と、前記ＦＭ変調信号のＣ/Ｎ比を検出する
    Ｃ/Ｎ検出手段と、前記第１の中間周波信号の周波数を
    計数する計数手段と、前記計数手段の計数値出力データ
    とを比較する基準値データを前記Ｃ/Ｎ検出手段で得ら
    れたＣ/Ｎ比データに基づいて設定し、前記計数手段の
    計数値出力データを基準値データと比較した比較出力デ
    ータが予め定める範囲内に収まるように、前記第１の電
    圧制御発振器の局部発振信号の発振周波数を微調整する
    第１の周波数制御手段とを備えたＦＭ変調信号用選局回
    路と、ディジタル変調されたディジタル変調信号を周波
    数変換し、第２の中間周波信号を出力する第２の周波数
    変換回路と、選局情報により発振周波数が変化する第２
    の電圧制御発振器を備え、該第２の電圧制御発振器の局
    部発振信号を前記第２の周波数変換回路に供給する第２
    のＰＬＬ選局手段と、前記計数手段の計数値出力データ
    とを比較する基準値データを前記Ｃ/Ｎ検出手段で得ら
    れたＣ/Ｎ比データに基づいて設定し、前記計数手段の
    計数値出力データを基準値データと比較した比較出力デ
    ータが予め定める範囲内に収まるように、前記第２の電
    圧制御発振器の局部発振信号の発振周波数を微調整し
    て、前記第２の中間周波信号の周波数が所定の周波数範
    囲に収まるようにする第２の周波数制御手段とを備えた
    ディジタル変調信号用選局回路とで構成されたことを特
    徴とするＰＬＬ選局装置。
  2. 【請求項２】ＦＭ変調されたＦＭ変調信号を周波数変換
    し、第１の中間周波信号を出力する第１の周波数変換回
    路と、選局情報により発振周波数が変化する第１の電圧
    制御発振器を備え、該第１の電圧制御発振器の局部発振
    信号を前記第１の周波数変換回路に供給する第１のＰＬ
    Ｌ選局手段と、前記ＦＭ変調信号のＣ/Ｎ比を検出する
    Ｃ/Ｎ検出手段と、前記第１の中間周波信号の周波数を
    計数する計数手段と、前記計数手段の計数値出力データ
    とを比較する基準値データを前記Ｃ/Ｎ検出手段で得ら
    れたＣ/Ｎ比データに基づいて設定し、前記計数手段の
    計数値出力データを基準値データと比較した比較出力デ
    ータが予め定める範囲内に収まるように、前記第１の電
    圧制御発振器の局部発振信号の発振周波数を微調整する
    第１の周波数制御手段とを備えたＦＭ変調信号用選局回
    路と、ディジタル変調されたディジタル変調信号を周波
    数変換し、第２の中間周波信号を出力する第２の周波数
    変換回路と、前記第２の中間周波信号の搬送波を再生
    し、該搬送波の同期検出信号を出力する搬送波再生回路
    と、選局情報により発振周波数が変化する第２の電圧制
    御発振器を備え、該第２の電圧制御発振器の局部発振信
    号を前記第２の周波数変換回路に供給する第２のＰＬＬ
    選局手段と、前記ＦＭ変調信号が前記第１の周波数変換
    回路に入力されているときは、前記計数手段の計数値出
    力データとを比較する基準値データを前記Ｃ/Ｎ検出手
    段で得られたＣ/Ｎ比データに基づいて設定し、前記計
    数手段の計数値出力データを基準値データと比較した比
    較出力データが予め定める範囲内に収まるように、前記
    第２の電圧制御発振器の局部発振信号の発振周波数を微
    調整して、前記第２の中間周波信号の周波数が所定の周
    波数範囲に収まるようにし、前記ＦＭ変調信号が前記第
    １の周波数変換回路に入力されていないときは、前記同
    期検出信号が出力されているときの前記第２の電圧制御
    発振器の局部発振信号を前記第２の周波数変換回路に供
    給する第２の周波数制御手段とを備えたディジタル変調
    信号用選局回路とで構成されたことを特徴とするＰＬＬ
    選局装置。
JP4294102A 1992-11-02 1992-11-02 Ｐｌｌ選局装置 Pending JPH06152458A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4294102A JPH06152458A (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置
DE69312221T DE69312221T2 (de) 1992-11-02 1993-11-02 Kanalwähler für digital modulierte Signale
US08/144,422 US5483686A (en) 1992-11-02 1993-11-02 Channel selecting apparatus for simultaneous use with both phase-continuous modulation signals and digital modulation signals
EP93117677A EP0596440B1 (en) 1992-11-02 1993-11-02 Station selecting apparatus for digital modulation signal use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4294102A JPH06152458A (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置

Publications (1)

Publication Number Publication Date
JPH06152458A true JPH06152458A (ja) 1994-05-31

Family

ID=17803316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294102A Pending JPH06152458A (ja) 1992-11-02 1992-11-02 Ｐｌｌ選局装置

Country Status (1)

Country Link
JP (1) JPH06152458A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670416A1 (en) * 1994-02-07 1995-09-06 Yamaha Hatsudoki Kabushiki Kaisha V-type two-cycle internal combustion engine
JP2006319927A (ja) * 2005-05-16 2006-11-24 Kyocera Corp Ａｆｃ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670416A1 (en) * 1994-02-07 1995-09-06 Yamaha Hatsudoki Kabushiki Kaisha V-type two-cycle internal combustion engine
JP2006319927A (ja) * 2005-05-16 2006-11-24 Kyocera Corp Ａｆｃ回路

Similar Documents

Publication Publication Date Title
US5483686A (en) Channel selecting apparatus for simultaneous use with both phase-continuous modulation signals and digital modulation signals
US6023491A (en) Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5107522A (en) Automatic frequency control circuit
US5289506A (en) Automatic frequency control circuit
KR100434006B1 (ko) 디지탈방송수신기
US4993048A (en) Self-clocking system
EP0735715B1 (en) Radio communication terminal station
US5603109A (en) Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator
JPH06152458A (ja) Ｐｌｌ選局装置
JP3052614B2 (ja) Ｐｌｌ選局装置
JPH06152664A (ja) Ｐｌｌ選局装置
JPH06152665A (ja) Ａｆｃ回路
JP4610698B2 (ja) Ａｆｔ回路
JPS5924191Y2 (ja) シンセサイザ−受信機のａｆｃ回路
JP3833824B2 (ja) 高周波発振器
JP3314722B2 (ja) テレビ信号の選局装置
JPS5883446A (ja) 受信機
JP3053838B2 (ja) 映像中間周波回路
JPH08335932A (ja) 局間クロック同期回路
JPH10178599A (ja) ディジタル衛星放送受信機
JPS6246337Y2 (ja)
JP2811841B2 (ja) Ｐｌｌを用いた変調器
JPH0638116A (ja) 位相同期ループ回路
JPS61111016A (ja) Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機
JPH09181629A (ja) Ｐｌｌ回路