JPH03119881A - クロック発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ジッターを含んだ映像信号のジッター成分を
除去する装置に関するものである。

［従来の技術］ 従来ジッターを含んだ映像信号のジッターを除去する方
法としてディジタルＴＢＣ（ｔｉ■Ｃｂａｓｅ　ｃｏｒ
ｒｅｃｔｏｒ）かある。例えば映像信号のジッターに追
従したクロックで映像信号をサンプリングしてディジタ
ル信号化しメモリに書き込み、再びそのデータを安定し
た一定のクロックで読み出してアナログ信号に変換する
ことによりジッダ成分を含まない映像信号を得ようとす
るものである。

ここてジッターを含んだ映像信号のジッターに追従した
クロックを得る方法として第２図の構成か今まで用いら
れていた。以下第２図について説明する。

２１はジッターを含んだ映像信号入力で水を同期信号お
よびバースト信号を含んでいる。

２２は同期信号分離回路で水平同期信号、バースト信号
を分離して、２３へ水平同期信号２４ヘハ一スト信号を
出力する。本構成では水モ同期信号に位相ロックさせた
バースト信号と同一周波数のクロックを発生させ、その
クロックとバースト信号との位相差（たたしバースト信
号の１周期内±１８０°）を検出しその位相差分クロッ
クの位相をシフトさせバーストとの位相を合わせた後、
周波数てい倍器でＡ／Ｄ変換に必要な周波数のクロック
を得ている。２５゜２６．２７．２８は水平同期信号に
位相ロックさせたバースト信号と同一周波数のクロック
を発生させるＰＬＬ回路で２５は位相比較回路、２６は
ループフィルタ、２７はＶＣＯ１２８はＮ分周カウンタ
である。２９は水平同期信号に位相ロックさせたクロッ
クと−、バースト信号との位相差を検出する位相比較回
路でその位相差の量を３０へ出力する。ただし検出はバ
ースト１周期内で±１８０’である。３１は３０からの
位相差分、２７のｖＣＯで発生させたクロックの位相を
シフトさせる位相シフト回路である。これで３２にはバ
ースト信号に位相の合ったバースト信号と同一周波数の
クロックが出力される。

３３は映像信号をサンプリングするために必要なりロッ
クを発生させるためのＭてい倍回路で３４には映像信号
のジッターに追従したクロックが得られる。

［発明が解決しようとしている課題］ しかしながら上記従来例ては、映像信号かヘリカルスキ
ャンＶＴＲの出力であった場合、ヘットの切り換えられ
るスイッチングポイントではヘッドが切り換える直前の
水平同期信号からヘッドか切り換って最初の水平同期信
号までの時間に誤差が生じるため、水平同期信号に位相
ロックさせたバースト信号と同一周波数のクロックを発
生させるＰＬＬ回路が一時的に乱れる。このため、上述
のような従来のものにおいては、スイッチングポイント
直後にクロック出力が不安定になるという欠点かあった
。

本発明はこのような実情に鑑みてなされたものであり、
スイッチングポイントにおける水平同期信号の再生出力
周期の変動によって影響を受けることのないクロック発
生回路を提供することを目的とする。

［課題を解決するための手段］ 本発明は、上記目的を達成するために入力映像信号に追
従する所定周波数のクロックを発生する回路であって、
上記映像信号中の同期信号と、上記クロックに応じた帰
還クロックとを位相比較する位相比較手段を含むＰＬＬ
回路と、このＰＬＬ回路における上記帰還クロックを上
記同期信号に同期させる制御手段とを備えたことを特徴
とするクロック発生回路を提供するものである。

［作用］ 上述のような構成のクロック発生回路によれば、ＰＬＬ
回路における帰還クロックが、変動する同期信号に同期
するように制御される。

これにより、上記ＰＬＬ回路に供給される同期信号のタ
イミングが変動した場合にも、この同期信号の変動によ
るＰＬＬ回路の乱れが発生しない。

［実施例］ 第１図は本発明の実施例における構成図である。以下第
１図に従って、実施例の構成を説明する。

ｌはジッターを含んだ映像信号入力で水平同期信号およ
びバースト信号を含んでいる。２は同期信号分離回路で
水平同期信号、バースト信号を分離して３へ水平同期信
号、４ヘパ−スト信号を出力する。５，６，７．８は水
平同期信号に位相ロックさせたバスト信号と同一周波数
のクロックを発生するＰＬＬ回路で、５は位相比較回路
、６はループフィルタｌ、７は電圧制御発振器（ｖｃｏ
）、ｓはＮ分周カウンタである。ｌＯは水平同期信号に
位相ロックさせたクロックとバースト信号との位相差を
±１８０゜検出する位相比較回路てその位相差量を１１
へ出力する。１２は位相比較回路１１からの位相差分に
応じて７のｖＣＯで発生させたクロックの位相をシフト
させる位相シフト回路である。

１３は映像信号をサンプリングするために必要なりロッ
クを発生させる。Ｍてい倍回路で、出力端子１４には映
像信号のジッターに追従したクロックが得られる。

ここで映像信号がヘリカルスキャンＶＴＲの出力であっ
た場合、ヘットスイツチンクパルスと水平同期信号の関
係は第３図に示すようになることかある。第３図（ａ）
ではｔｌ、１２−＝ｔユご［、≧ｔ６”：＝　ｔ　７ご
ｔ２上１−＞１．＜、第３図（ｂ）ては１、、−１．≧
ｔ３ごｔ５よＬｔ、〕ｔｈ−ｔｂ＜　Ｌ４．　となる場
合である。

この状態で第２図に示す従来例の回路構成でクロックを
発生させると水平同期信号の出力周期か乱れるために、
位相比較回路２５の出力は、スイッチングポイントて急
に変化してしまい、２５．２６．２７．２８て構成され
るＰＬＬか一時的に乱れクロックか不安定になる。

そのため本実施例においては、第１図のようにカウンタ
制御回路１６を設け、Ｎ分周カウンタ８の出力タイミン
グを制御することにより第３図（ａ）、（ｂ）のように
水平同期信号に同期したカウンタ出力を得るようにした
。これによりスイッチングポイントにて水平同期信号の
出力周期が変動したとしても、Ｌ記カウンタ出力がこの
変動に追従するために位相比較回路の出力がスイッチン
グポイントて急に変化しないようになり、安定なりロッ
クを得ることかできる。たたし位相比較回路５の測定点
は第３図（ａ）、（ｂ）の矢印↑、すなわち水平同期信
号の立ち下りとＮ分周カウンタ出力の立ちドりとする。

以下カウンタ制御回路１６、Ｎ分周カウンタ８について
説明する。カウンタ制御回路１６には入力端子１５から
スイッチングパルス、同期信号分離回路２から水平同期
信号が入力され、これら２信号よりヘッドの切り換るポ
イント前後での水平同期信号を検出し、その時の時間１
、（第３図（ａ）　（ｂ）　）の大小にかかわらず、ス
イッチングポイント前後ての水平同期信号にＮ分周カウ
ンタ８を同期させて出力させるように制御信号１７を出
力する。

以上のように、本実施例においては、スイッチングポイ
ントで水平同期信号に位相ロックさせたバースト信号と
同一周波数のクロックを発生させるＰＬＬ回路における
Ｎ分周カウンタ８の出力タイミングな水モ同期信号に同
期するように制御することで安定なりロックを得ること
かてきる。

［発明の効果］ 以り説明したように、映像信号中の同期信号に位相ロッ
クさせた所定周波数のクロックを発生させるＰＬＬ回路
における帰還クロックを上記同期信号に同期するように
ｆＪＩ御することで。

」−２映像信号かヘリカルスキャンＶＴＲの再生信号て
あり、ヘットのスイッチングポイントで同期信号の再生
出力周期か変化する場合であっても常に安定なりロック
を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例。 第２図は従来例、 第３１１（ａ＞、（ｂ）は本発明のタイミング図である
。 ２．２２−・・同期信号分離回路 ５．２５・・・位相比較回路 ６．２６−・・ループフィルタ ７．２７・・・ＶＣＯ ８，２８・・・Ｎ分周カウンタ ３１・・・位相シフト回路 ２９・・・位相比較回路 ３３・・・Ｍてい倍回路 ・・・カウンタ制御回路 四　　山　　恵 （ ＼

Claims (1)

1. 【特許請求の範囲】 入力映像信号に追従する所定周波数のクロックを発生す
   る回路であって、 上記映像信号中の同期信号と、上記クロックに応じた帰
   還クロックとを位相比較する位相比較手段を含むＰＬＬ
   回路と、 このＰＬＬ回路における上記帰還クロックを上記同期信
   号に同期させる制御手段とを備えたことを特徴とするク
   ロック発生回路。