JPH099285A - 自動位相調整回路 - Google Patents
自動位相調整回路Info
- Publication number
- JPH099285A JPH099285A JP15586295A JP15586295A JPH099285A JP H099285 A JPH099285 A JP H099285A JP 15586295 A JP15586295 A JP 15586295A JP 15586295 A JP15586295 A JP 15586295A JP H099285 A JPH099285 A JP H099285A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- variable delay
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成で自動位相調整を可能とする
自動位相調整回路を提供する。 【構成】 入力信号10を位相シフト回路11に入力
し、位相シフト回路11の出力より位相シフトされた信
号を、可変遅延回路12を介して出力信号13を得る。
出力信号13を位相検出回路15で基準位相信号14と
位相比較し、位相誤差信号16を得る。ループフィルタ
17を介して位相誤差信号16に積分を行い、制御信号
18を得る。制御信号18は、可変遅延回路12を制御
する。ループフィルタ17の出力信号からダイナミック
レンジ検出回路19でループフィルタ17の出力信号の
ダイナミックレンジを検出し、検出信号から位相シフト
制御信号20を出力して位相シフト回路11の位相シフ
ト動作を制御する。
自動位相調整回路を提供する。 【構成】 入力信号10を位相シフト回路11に入力
し、位相シフト回路11の出力より位相シフトされた信
号を、可変遅延回路12を介して出力信号13を得る。
出力信号13を位相検出回路15で基準位相信号14と
位相比較し、位相誤差信号16を得る。ループフィルタ
17を介して位相誤差信号16に積分を行い、制御信号
18を得る。制御信号18は、可変遅延回路12を制御
する。ループフィルタ17の出力信号からダイナミック
レンジ検出回路19でループフィルタ17の出力信号の
ダイナミックレンジを検出し、検出信号から位相シフト
制御信号20を出力して位相シフト回路11の位相シフ
ト動作を制御する。
Description
【0001】
【産業上の利用分野】この発明は、映像信号の位相を基
準位相信号に自動的に合わせる自動位相調整回路に関す
る。
準位相信号に自動的に合わせる自動位相調整回路に関す
る。
【0002】
【従来の技術】従来の位相管理のための自動位相調整回
路について、図19を用い説明する。この回路は、入力
信号を周波数変換回路で周波数変換する際に位相シフト
を行い、位相シフトした信号基準位相信号と位相比較す
ることで位相誤差信号を得て、位相誤差信号をループフ
ィルタで積分し制御信号としてVCOを駆動して、前記
周波数変換回路のキャリア信号とするものである。
路について、図19を用い説明する。この回路は、入力
信号を周波数変換回路で周波数変換する際に位相シフト
を行い、位相シフトした信号基準位相信号と位相比較す
ることで位相誤差信号を得て、位相誤差信号をループフ
ィルタで積分し制御信号としてVCOを駆動して、前記
周波数変換回路のキャリア信号とするものである。
【0003】図19において、入力信号190を周波数
変換回路191で周波数変換する。ここでは発振回路1
92で固定発振された高域変換キャリア信号193を用
いて、周波数変換回路191で入力信号190を高域に
変換する。高域に変換された信号194を、次段の周波
数変換回路195により再び元の周波数に戻すよう低域
周波数変換を行う。低域変換キャリア信号は後述するV
COの出力信号から作成する。このキャリア信号を用い
て周波数変換回路195で出力信号196を得る。出力
信号196を基準位相信号197と位相検出回路198
で位相検波し、位相誤差信号を得る。得られた位相誤差
信号は、ループフィルタ199で積分してVCO200
の制御信号とする。以上で周波数制御ループが完結し、
出力信号196の周波数と位相と両方が正しく基準位相
信号と同期する。
変換回路191で周波数変換する。ここでは発振回路1
92で固定発振された高域変換キャリア信号193を用
いて、周波数変換回路191で入力信号190を高域に
変換する。高域に変換された信号194を、次段の周波
数変換回路195により再び元の周波数に戻すよう低域
周波数変換を行う。低域変換キャリア信号は後述するV
COの出力信号から作成する。このキャリア信号を用い
て周波数変換回路195で出力信号196を得る。出力
信号196を基準位相信号197と位相検出回路198
で位相検波し、位相誤差信号を得る。得られた位相誤差
信号は、ループフィルタ199で積分してVCO200
の制御信号とする。以上で周波数制御ループが完結し、
出力信号196の周波数と位相と両方が正しく基準位相
信号と同期する。
【0004】図19の動作について、図19の各部での
周波数領域を示した図20(a)〜(c)を用いてさら
に説明する。(a)は高域周波数変換について説明する
もので、入力信号は、DCから高域周波数成分まで帯域
を有する信号として表示している。高域周波数変換キャ
リアは発振回路192の出力193である。一端キャリ
ア周波数帯域まで高域周波数変換したのが(b)であ
る。これをVCO200の出力信号の周波数変換キャリ
アで再度低域に周波数変換する。この結果得られた信号
を(c)に示す。低域周波数変換キャリア信号も記入し
てある、入力信号190に対して位相をシフトし、基準
位相信号の位相と一致したものとする。
周波数領域を示した図20(a)〜(c)を用いてさら
に説明する。(a)は高域周波数変換について説明する
もので、入力信号は、DCから高域周波数成分まで帯域
を有する信号として表示している。高域周波数変換キャ
リアは発振回路192の出力193である。一端キャリ
ア周波数帯域まで高域周波数変換したのが(b)であ
る。これをVCO200の出力信号の周波数変換キャリ
アで再度低域に周波数変換する。この結果得られた信号
を(c)に示す。低域周波数変換キャリア信号も記入し
てある、入力信号190に対して位相をシフトし、基準
位相信号の位相と一致したものとする。
【0005】以上について数式を用い説明すると、入力
信号をi(t)、出力信号をo(t)、変換キャリア周
波数をfcとすると、 O(t)=i(t)・sin (2πfct)・sin (2πfct-θ) … (1) である。ここで、sin の第1項は高域変換キャリアで、
第2項は低域変換キャリアである。低域変換キャリアは
ループ制御されθ分の位相差を持っている。従って、
(1)式は、 O(t)=i(t)・(-1/2)[cos (4 πfct-θ)-cos(θ)] … (2) となり、低域周波数をフィルタで取り出せば、位相シフ
トした信号を得ることができる。
信号をi(t)、出力信号をo(t)、変換キャリア周
波数をfcとすると、 O(t)=i(t)・sin (2πfct)・sin (2πfct-θ) … (1) である。ここで、sin の第1項は高域変換キャリアで、
第2項は低域変換キャリアである。低域変換キャリアは
ループ制御されθ分の位相差を持っている。従って、
(1)式は、 O(t)=i(t)・(-1/2)[cos (4 πfct-θ)-cos(θ)] … (2) となり、低域周波数をフィルタで取り出せば、位相シフ
トした信号を得ることができる。
【0006】この回路をデジタル信号処理で構成した場
合は、周波数変換回路は乗算回路と帯域制限フィルタで
構成することになる。乗算回路およびフィルタはデジタ
ルで構成した場合は回路規模が大きくなる。また高域周
波数変換の場合は、使用するマスタクロックも十分高く
なければならないという条件がある。例えば、映像信号
がDC〜4MHzの帯域を持つ場合は変換キャリアは1
5MHz以上であることが望ましく、このキャリアをデ
ジタル信号で発生するには4倍程度のマスタクロックが
必要である。
合は、周波数変換回路は乗算回路と帯域制限フィルタで
構成することになる。乗算回路およびフィルタはデジタ
ルで構成した場合は回路規模が大きくなる。また高域周
波数変換の場合は、使用するマスタクロックも十分高く
なければならないという条件がある。例えば、映像信号
がDC〜4MHzの帯域を持つ場合は変換キャリアは1
5MHz以上であることが望ましく、このキャリアをデ
ジタル信号で発生するには4倍程度のマスタクロックが
必要である。
【0007】従って、60MHz程度のマスタクロック
が必要である。フィルタ回路はマスタクロックが大きく
なるにしたがってフィルタを構成するフリップフロップ
数が多くなる。上記したように図19をこのままデジタ
ル化して回路構成するには、回路規模が大きくなる。更
に、デジタル回路でVCOを構成するには、一般にカウ
ンタと正弦波データを格納したROMが必要になる。R
OMデータもスプリアスを低減するためには10ビット
以上も必要となり、これも回路規模を大きくする要因で
ある。要するに、図19をデジタル回路で構成すること
は、回路規模が大きくなりすぎて得策ではない。
が必要である。フィルタ回路はマスタクロックが大きく
なるにしたがってフィルタを構成するフリップフロップ
数が多くなる。上記したように図19をこのままデジタ
ル化して回路構成するには、回路規模が大きくなる。更
に、デジタル回路でVCOを構成するには、一般にカウ
ンタと正弦波データを格納したROMが必要になる。R
OMデータもスプリアスを低減するためには10ビット
以上も必要となり、これも回路規模を大きくする要因で
ある。要するに、図19をデジタル回路で構成すること
は、回路規模が大きくなりすぎて得策ではない。
【0008】そこで、周波数変換回路を用いた位相シフ
ト回路ではなく、回路規模の少なくするために可変遅延
回路を用いて、自動位相調整回路を実現することが考え
られる。
ト回路ではなく、回路規模の少なくするために可変遅延
回路を用いて、自動位相調整回路を実現することが考え
られる。
【0009】図21は、可変遅延回路を用いた回路構成
例である。入力信号211を可変遅延回路212で遅延
して出力信号213を得る。可変遅延回路212出力信
号を位相検出回路214で基準位相信号215と位相比
較して位相誤差信号216を出力する。位相誤差信号2
16をループフィルタ(積分回路)217で積分し、帯
域制限した制御信号218を得る。制御信号218で可
変遅延回路212を制御してループをかける。この場
合、基準位相信号215と入力信号1との位相誤差分に
相当する位相値に、ループフィルタ217より出力され
る制御信号218が近づくようにループの負帰還がかか
り、ループが収束する。
例である。入力信号211を可変遅延回路212で遅延
して出力信号213を得る。可変遅延回路212出力信
号を位相検出回路214で基準位相信号215と位相比
較して位相誤差信号216を出力する。位相誤差信号2
16をループフィルタ(積分回路)217で積分し、帯
域制限した制御信号218を得る。制御信号218で可
変遅延回路212を制御してループをかける。この場
合、基準位相信号215と入力信号1との位相誤差分に
相当する位相値に、ループフィルタ217より出力され
る制御信号218が近づくようにループの負帰還がかか
り、ループが収束する。
【0010】図22は、ループフィルタ217の一般的
回路構成例である。入力として位相誤差信号216を加
算回路219に入力する。加算回路219の出力は、フ
リップフロップ220のクロックCKのタイミングでデ
ータを保持する。フリップフロップ220出力が制御信
号218であるが、この制御信号218を前述の加算回
路219に入力して積分動作を行う。
回路構成例である。入力として位相誤差信号216を加
算回路219に入力する。加算回路219の出力は、フ
リップフロップ220のクロックCKのタイミングでデ
ータを保持する。フリップフロップ220出力が制御信
号218であるが、この制御信号218を前述の加算回
路219に入力して積分動作を行う。
【0011】図23に、図22のループフィルタの特性
図を示す。入力信号(位相誤差信号)と出力信号(制御
信号)とは線形の関係である。
図を示す。入力信号(位相誤差信号)と出力信号(制御
信号)とは線形の関係である。
【0012】ただし、この場合、可変遅延回路212と
ループフィルタ217は無限のダイナミックレンジが必
要となる。なぜなら、出力信号213を常に位相基準信
号215と位相を一致するようにループが働くため、位
相検出回路214出力の位相誤差信号216が零にな
る。制御信号218は入力信号1の位相と基準位相信号
215の位相の差分の値となる。入力信号位相が±18
0度の範囲内であれば問題ないが、±180度の制限が
ない場合は無限大のダイナミックレンジがループフィル
タ217および可変遅延回路212に必要となる。
ループフィルタ217は無限のダイナミックレンジが必
要となる。なぜなら、出力信号213を常に位相基準信
号215と位相を一致するようにループが働くため、位
相検出回路214出力の位相誤差信号216が零にな
る。制御信号218は入力信号1の位相と基準位相信号
215の位相の差分の値となる。入力信号位相が±18
0度の範囲内であれば問題ないが、±180度の制限が
ない場合は無限大のダイナミックレンジがループフィル
タ217および可変遅延回路212に必要となる。
【0013】そこで、図21のループフィルタに飽和特
性をもたせた場合を考える。ここでは、基準位相信号の
1周期分に飽和させた場合を例に説明する。図24はル
ープフィルタの飽和特性例である。入力レベルが180
度以上では出力レベルを180度で置き換え、入力レベ
ルが−180度では出力レベルを−180度で置き換え
ることで、図24の特性をもたせることができる。
性をもたせた場合を考える。ここでは、基準位相信号の
1周期分に飽和させた場合を例に説明する。図24はル
ープフィルタの飽和特性例である。入力レベルが180
度以上では出力レベルを180度で置き換え、入力レベ
ルが−180度では出力レベルを−180度で置き換え
ることで、図24の特性をもたせることができる。
【0014】図25は、飽和特性をもたせたループフィ
ルタの構成例である。図22と同じ番号は同一機能の回
路構成ブロックである。位相誤差信号216を加算する
加算回路219の出力を飽和検出回路222に入力す
る。飽和検出時には、飽和回路223で飽和処理を行
う。飽和特性は図24の特性とする。以下フリップフロ
ップ220で信号を保持して制御信号218を得る。図
25のループフィルタを用いた回路構成では、下記に示
す問題が生ずる。
ルタの構成例である。図22と同じ番号は同一機能の回
路構成ブロックである。位相誤差信号216を加算する
加算回路219の出力を飽和検出回路222に入力す
る。飽和検出時には、飽和回路223で飽和処理を行
う。飽和特性は図24の特性とする。以下フリップフロ
ップ220で信号を保持して制御信号218を得る。図
25のループフィルタを用いた回路構成では、下記に示
す問題が生ずる。
【0015】これを図26を用いて説明する。図中Pi
nは入力信号211の位相を示し、Poutは出力信号
213の位相を示す。また、Pdetは位相誤差信号2
16であり、Peは制御信号218である。基準位相信
号は0度固定で説明する。入力信号位相Pinが90度
づつ増加する場合を例に取って説明している。
nは入力信号211の位相を示し、Poutは出力信号
213の位相を示す。また、Pdetは位相誤差信号2
16であり、Peは制御信号218である。基準位相信
号は0度固定で説明する。入力信号位相Pinが90度
づつ増加する場合を例に取って説明している。
【0016】まず、0度の場合Pdetが0度で収束し
ている。Pinが90度になると(横軸500の点)位
相誤差信号Pdetは90度となりループが収束動作を
開始し、Peが90度になってループは収束する。この
ときPoutは0度である。次にPinが180度にな
ると同じようにループは収束してPoutは0度とな
る。更に入力位相が90度増え270度になった場合
(横軸1.5Kの点)は、ループフィルタは180度で
飽和しており、更に90度分正方向に値を持つことがで
きない。Poutは本来0度となるべきだが、飽和のた
め90度でとどまりループ制御ができなくなっている。
更に90度入力位相が増えると、位相検出回路の出力が
負の値となりループが逆極性に収束動作するため、正し
く収束する。以下、入力位相が360度単位ごとに同様
の動作を繰り返す。飽和によりループ制御が正しく動作
しない場合がでてくる。今、入力位相が正方向に増える
場合を説明したが、負方向の場合も同じくループフィル
タの飽和よりループ制御が正しく動作しない場合がでて
くる。
ている。Pinが90度になると(横軸500の点)位
相誤差信号Pdetは90度となりループが収束動作を
開始し、Peが90度になってループは収束する。この
ときPoutは0度である。次にPinが180度にな
ると同じようにループは収束してPoutは0度とな
る。更に入力位相が90度増え270度になった場合
(横軸1.5Kの点)は、ループフィルタは180度で
飽和しており、更に90度分正方向に値を持つことがで
きない。Poutは本来0度となるべきだが、飽和のた
め90度でとどまりループ制御ができなくなっている。
更に90度入力位相が増えると、位相検出回路の出力が
負の値となりループが逆極性に収束動作するため、正し
く収束する。以下、入力位相が360度単位ごとに同様
の動作を繰り返す。飽和によりループ制御が正しく動作
しない場合がでてくる。今、入力位相が正方向に増える
場合を説明したが、負方向の場合も同じくループフィル
タの飽和よりループ制御が正しく動作しない場合がでて
くる。
【0017】
【発明が解決しようとする課題】上記したように、従来
の自動位相調整回路をデジタル回路で構成した場合、周
波数変換と行うことによりマスタクロックが非常に高く
なること、乗算回路はデジタル回路では規模が大きいこ
と、フィルタ自体もマスタクロックが高いと規模が大き
いこと、VCOもデジタル回路で構成するとROM等の
回路規模を増大する要因が増えること等から回路規模が
大きくなるという問題があった。また、可変遅延回路を
用いて自動位相調整回路を実現したとしても、ループフ
ィルタの飽和よりループ制御が正しく動作しない場合が
あった。
の自動位相調整回路をデジタル回路で構成した場合、周
波数変換と行うことによりマスタクロックが非常に高く
なること、乗算回路はデジタル回路では規模が大きいこ
と、フィルタ自体もマスタクロックが高いと規模が大き
いこと、VCOもデジタル回路で構成するとROM等の
回路規模を増大する要因が増えること等から回路規模が
大きくなるという問題があった。また、可変遅延回路を
用いて自動位相調整回路を実現したとしても、ループフ
ィルタの飽和よりループ制御が正しく動作しない場合が
あった。
【0018】この発明は、簡単な回路構成で同じ回路動
作を実現する自動位相調整回路を提供する。
作を実現する自動位相調整回路を提供する。
【0019】
【課題を解決するための手段】上記した課題を解決する
ために、この発明では、 1)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に可変遅延回路入
力信号を180度位相シフトする位相シフト回路とそれ
を制御する信号を生成するダイナミックレンジ検出回路
を設け、位相シフトした信号を位相検出回路に入力する
ことでループの飽和を防止する。 2)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に可変遅延回路出
力信号を180度位相シフトする位相シフト回路とそれ
を制御する信号を生成するダイナミックレンジ検出回路
を設け、位相シフトした信号を位相検出回路に入力する
ことでループの飽和を防止する。 3)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に基準位相信号を
180度位相シフトする位相シフト回路と、ループ外に
おいて可変遅延回路出力信号を同じ位相値だけ位相シフ
トする別の位相シフト回路と、それら2つの位相シフト
回路を制御する信号を生成するダイナミックレンジ検出
回路を設けることでループの飽和を防止する。 4)ループフィルタのダイナミックレンジを基準位相信
号の1周期とし、可変遅延回路のダイナミックレンジを
1.5周期として、ループフィルタ出力に飽和検出回路
を設け、飽和検出時にダイナミックレンジ検出回路出力
の制御信号と、上述のループフィルタ出力信号と加えあ
わせて、可変遅延回路の制御信号として位相検出回路の
入力信号位相をシフトさせループの飽和を防止する。 5)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1.5周期とし、ループフィル
タ出力に飽和検出回路を設け、飽和検出時にループフィ
ルタ出力をダイナミックレンジ中央値にリセットしルー
プの飽和を防止する。
ために、この発明では、 1)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に可変遅延回路入
力信号を180度位相シフトする位相シフト回路とそれ
を制御する信号を生成するダイナミックレンジ検出回路
を設け、位相シフトした信号を位相検出回路に入力する
ことでループの飽和を防止する。 2)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に可変遅延回路出
力信号を180度位相シフトする位相シフト回路とそれ
を制御する信号を生成するダイナミックレンジ検出回路
を設け、位相シフトした信号を位相検出回路に入力する
ことでループの飽和を防止する。 3)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1周期とし、ループフィルタ出
力に飽和検出回路を設け、飽和検出時に基準位相信号を
180度位相シフトする位相シフト回路と、ループ外に
おいて可変遅延回路出力信号を同じ位相値だけ位相シフ
トする別の位相シフト回路と、それら2つの位相シフト
回路を制御する信号を生成するダイナミックレンジ検出
回路を設けることでループの飽和を防止する。 4)ループフィルタのダイナミックレンジを基準位相信
号の1周期とし、可変遅延回路のダイナミックレンジを
1.5周期として、ループフィルタ出力に飽和検出回路
を設け、飽和検出時にダイナミックレンジ検出回路出力
の制御信号と、上述のループフィルタ出力信号と加えあ
わせて、可変遅延回路の制御信号として位相検出回路の
入力信号位相をシフトさせループの飽和を防止する。 5)ループフィルタおよび可変遅延回路のダイナミック
レンジを基準位相信号の1.5周期とし、ループフィル
タ出力に飽和検出回路を設け、飽和検出時にループフィ
ルタ出力をダイナミックレンジ中央値にリセットしルー
プの飽和を防止する。
【0020】
【作用】上記した手段により、乗算回路やフィルタやV
COに使用するROM等の回路規模を大きくする要因の
回路構成を使用することなく、可変遅延回路というデジ
タル回路で得意な回路規模の少ない回路を用いることが
可能となる。また、単純に位相シフト回路を可変遅延回
路に置き換えた場合に生ずるダイナミックレンジが無限
大必要であるという問題も、ループフィルタ出力信号の
飽和検出を行い、それぞれの飽和検出回避策を実施する
ことで、位相検出回路入力信号を常にループフィルタが
飽和しないように極性を含めた回避制御が可能となり、
ループフィルタ出力値がダイナミックレンジ端の近傍に
あっても正常動作に戻すことが可能となる。
COに使用するROM等の回路規模を大きくする要因の
回路構成を使用することなく、可変遅延回路というデジ
タル回路で得意な回路規模の少ない回路を用いることが
可能となる。また、単純に位相シフト回路を可変遅延回
路に置き換えた場合に生ずるダイナミックレンジが無限
大必要であるという問題も、ループフィルタ出力信号の
飽和検出を行い、それぞれの飽和検出回避策を実施する
ことで、位相検出回路入力信号を常にループフィルタが
飽和しないように極性を含めた回避制御が可能となり、
ループフィルタ出力値がダイナミックレンジ端の近傍に
あっても正常動作に戻すことが可能となる。
【0021】
【実施例】以下、この発明の実施例について図面ととも
に詳細に説明する。図1はこの発明の第1の実施例を説
明するための回路構成図である。入力信号10を位相シ
フト回路11に入力し、位相シフト回路11の出力より
位相シフトされた信号を、可変遅延回路12を介して出
力信号13を得る。出力信号13を位相検出回路15で
基準位相信号14と位相比較し、位相誤差信号16を得
る。ループフィルタ17を介してこの位相誤差信号16
に積分を行い、制御信号18を得る。制御信号18は、
可変遅延回路12を制御する。一方、ループフィルタ1
7の出力信号からダイナミックレンジ検出回路19でル
ープフィルタ17の出力信号のダイナミックレンジを検
出し、検出信号から位相シフト制御信号20を出力して
位相シフト回路11の位相シフト動作を制御する。
に詳細に説明する。図1はこの発明の第1の実施例を説
明するための回路構成図である。入力信号10を位相シ
フト回路11に入力し、位相シフト回路11の出力より
位相シフトされた信号を、可変遅延回路12を介して出
力信号13を得る。出力信号13を位相検出回路15で
基準位相信号14と位相比較し、位相誤差信号16を得
る。ループフィルタ17を介してこの位相誤差信号16
に積分を行い、制御信号18を得る。制御信号18は、
可変遅延回路12を制御する。一方、ループフィルタ1
7の出力信号からダイナミックレンジ検出回路19でル
ープフィルタ17の出力信号のダイナミックレンジを検
出し、検出信号から位相シフト制御信号20を出力して
位相シフト回路11の位相シフト動作を制御する。
【0022】図1の回路の動作について図2を用いて説
明する。図2を図26と比べて説明する。横軸0.0か
ら1.5Kまでは同じ動作であり、正しくループ制御が
行える。横軸1.5K点で入力位相が270度になった
場合、ループフィルタ17の出力は、所定のダイナミッ
クレンジ180度を越えることになる。ダイナミックレ
ンジ検出回路19ではこれを検出し、位相シフト制御信
号20を出力して位相シフト回路11を動作させ180
度位相シフトする。その結果、位相検出回路15出力
は、正の検出値から負の検出値になる。負の位相誤差信
号16が得られるためループ制御は、ループフィルタ1
7の出力値を負側に動作させるため正しくループ制御が
かかる。同様に、横軸3.5Kの点でも正しく動作する
ことが図2からわかる。
明する。図2を図26と比べて説明する。横軸0.0か
ら1.5Kまでは同じ動作であり、正しくループ制御が
行える。横軸1.5K点で入力位相が270度になった
場合、ループフィルタ17の出力は、所定のダイナミッ
クレンジ180度を越えることになる。ダイナミックレ
ンジ検出回路19ではこれを検出し、位相シフト制御信
号20を出力して位相シフト回路11を動作させ180
度位相シフトする。その結果、位相検出回路15出力
は、正の検出値から負の検出値になる。負の位相誤差信
号16が得られるためループ制御は、ループフィルタ1
7の出力値を負側に動作させるため正しくループ制御が
かかる。同様に、横軸3.5Kの点でも正しく動作する
ことが図2からわかる。
【0023】図3はこの発明の第2の実施例を説明する
ための回路構成図である。この実施例と図1の実施例と
の構成の違いは、位相シフト回路11と可変遅延回路1
2との接続順だけである。この実施例でも図1と同じく
正しい結果が得られる。
ための回路構成図である。この実施例と図1の実施例と
の構成の違いは、位相シフト回路11と可変遅延回路1
2との接続順だけである。この実施例でも図1と同じく
正しい結果が得られる。
【0024】以上、図1と図3の実施例について説明し
たが、以下、これら回路の構成ブロックの詳細構成例に
ついて説明する。まず、可変遅延回路12の具体的回路
構成例を図4に示す。図4はクロック単位の可変遅延回
路12の構成例でフリップフロップを4つ用いた場合で
ある。フリップフロップの個数は幾つでもよく位相±1
80度に対応する分以上あればよい。入力信号41はフ
リップフロップ42からフリップフロップ45で構成し
た遅延回路に入力して信号遅延をする。フリップフロッ
プ42〜45はクロックCKで駆動されている。フリッ
プフロップ42〜45の出力を選択回路47を用い、制
御信号48で信号を選択し出力信号49を得て、可変遅
延回路12の動作が可能となる。
たが、以下、これら回路の構成ブロックの詳細構成例に
ついて説明する。まず、可変遅延回路12の具体的回路
構成例を図4に示す。図4はクロック単位の可変遅延回
路12の構成例でフリップフロップを4つ用いた場合で
ある。フリップフロップの個数は幾つでもよく位相±1
80度に対応する分以上あればよい。入力信号41はフ
リップフロップ42からフリップフロップ45で構成し
た遅延回路に入力して信号遅延をする。フリップフロッ
プ42〜45はクロックCKで駆動されている。フリッ
プフロップ42〜45の出力を選択回路47を用い、制
御信号48で信号を選択し出力信号49を得て、可変遅
延回路12の動作が可能となる。
【0025】図5は可変遅延回路12の別な構成例を示
している。この回路構成は一般にトランスバーサルフィ
ルタとして知られた回路構成である。入力信号50をフ
リップフロップ51〜55の複数個のフリップフロップ
で構成した遅延回路に入力する。なお、各フリップフロ
ップのクロックは図示していない。フリップフロップ5
1〜55の出力には、係数回路56〜61が接続されて
いる。制御信号62により係数回路56〜61がそれぞ
れの重み付け信号をフリップフロップ51〜55の出力
信号にそれぞれ掛ける。係数回路56〜61の出力を加
算回路63で加算して出力信号64を得る。
している。この回路構成は一般にトランスバーサルフィ
ルタとして知られた回路構成である。入力信号50をフ
リップフロップ51〜55の複数個のフリップフロップ
で構成した遅延回路に入力する。なお、各フリップフロ
ップのクロックは図示していない。フリップフロップ5
1〜55の出力には、係数回路56〜61が接続されて
いる。制御信号62により係数回路56〜61がそれぞ
れの重み付け信号をフリップフロップ51〜55の出力
信号にそれぞれ掛ける。係数回路56〜61の出力を加
算回路63で加算して出力信号64を得る。
【0026】ここで、係数回路56〜61には、FIR
フィルタのタップ係数を入れることでいかなる特性のフ
ィルタも実現することができる。例えば、振幅特性を平
坦にして位相特性を変え、群遅延時間の異なる特性を得
ることが可能である。このトランスバーサルフィルタを
用いると、クロック単位以下の可変遅延時間を得ること
が可能となる。
フィルタのタップ係数を入れることでいかなる特性のフ
ィルタも実現することができる。例えば、振幅特性を平
坦にして位相特性を変え、群遅延時間の異なる特性を得
ることが可能である。このトランスバーサルフィルタを
用いると、クロック単位以下の可変遅延時間を得ること
が可能となる。
【0027】図4、図5において、可変遅延回路の構成
例を説明したが、他の構成であってもよいことはいうま
でもない。また、図4と図5の回路両方を使用して、可
変遅延回路を構成してもよい。この場合、クロック単位
の遅延を図4の構成で行い、微小遅延を図5の構成で行
えば、回路構成上規模の少ない可変遅延回路が構成でき
る。また、位相シフト回路11も同じく図4、図5の回
路構成で実現できる。
例を説明したが、他の構成であってもよいことはいうま
でもない。また、図4と図5の回路両方を使用して、可
変遅延回路を構成してもよい。この場合、クロック単位
の遅延を図4の構成で行い、微小遅延を図5の構成で行
えば、回路構成上規模の少ない可変遅延回路が構成でき
る。また、位相シフト回路11も同じく図4、図5の回
路構成で実現できる。
【0028】図6は位相検出回路15の特性例を示す。
この位相検出は乗算回路を用いた一般的な位相検出回路
特性である。入力位相が±90度の範囲とそれ以外の範
囲で出力特性が異なり、三角形の検出特性となる。乗算
回路の構成によっては、センターが90度の場合もあ
る。
この位相検出は乗算回路を用いた一般的な位相検出回路
特性である。入力位相が±90度の範囲とそれ以外の範
囲で出力特性が異なり、三角形の検出特性となる。乗算
回路の構成によっては、センターが90度の場合もあ
る。
【0029】図7は、位相検出回路15の構成例であ
る。基準位相信号70と入力信号71を乗算回路72で
乗算して出力73を得る。この出力73は、図6の特性
となる。ここでは、乗算回路72と組み合わせて検出回
路75を使用した例である。検出回路75は、入力信号
が基準位相信号に対して±90度以上であることを検出
し、検出信号76を出力する。検出信号76により乗算
回路出力73を飽和回路74で飽和させた出力信号77
を得る。図8に、図7の構成の位相検出回路15の特性
を示す。図8では図6の特性に比して、±90度以上の
範囲で一定出力が得られる。
る。基準位相信号70と入力信号71を乗算回路72で
乗算して出力73を得る。この出力73は、図6の特性
となる。ここでは、乗算回路72と組み合わせて検出回
路75を使用した例である。検出回路75は、入力信号
が基準位相信号に対して±90度以上であることを検出
し、検出信号76を出力する。検出信号76により乗算
回路出力73を飽和回路74で飽和させた出力信号77
を得る。図8に、図7の構成の位相検出回路15の特性
を示す。図8では図6の特性に比して、±90度以上の
範囲で一定出力が得られる。
【0030】次に図9を用い、ダイナミックレンジ検出
回路19の構成例について説明する。ループフィルタ1
7の出力信号90を入力し、飽和検出回路91を用いて
飽和検出信号92を得る。この飽和検出信号92は、例
えば飽和時にのみHレベルを出力するようにする。飽和
検出信号92を2分周回路93で分周した信号94を得
る。信号94によって選択回路95を制御し、選択回路
出力96を前述の位相シフト制御信号とする。ここで例
えば、信号94がHレベル時に位相シフト制御信号を1
80度とし、Lレベル時は零とする。
回路19の構成例について説明する。ループフィルタ1
7の出力信号90を入力し、飽和検出回路91を用いて
飽和検出信号92を得る。この飽和検出信号92は、例
えば飽和時にのみHレベルを出力するようにする。飽和
検出信号92を2分周回路93で分周した信号94を得
る。信号94によって選択回路95を制御し、選択回路
出力96を前述の位相シフト制御信号とする。ここで例
えば、信号94がHレベル時に位相シフト制御信号を1
80度とし、Lレベル時は零とする。
【0031】また、ループフィルタ17の構成例は、図
23で説明した通りである。また、図26で説明した飽
和回路を持つループフィルタを用いてもよい。
23で説明した通りである。また、図26で説明した飽
和回路を持つループフィルタを用いてもよい。
【0032】次に、図10の回路構成図を用い、この発
明の第3の実施例について説明する。入力信号100
は、可変遅延回路101で遅延し遅延出力102を得
る。遅延出力102と基準位相信号を位相検出回路10
7で位相検波し、位相誤差信号108を得る。位相誤差
信号108をループフィルタ109で積分して制御信号
110を得る。ここまでは、いままで説明してきた回路
とほぼ同様の回路構成である。一方、ループフィルタ1
09の出力信号を入力してダイナミックレンジ検出回路
111で位相シフト制御信号112を生成する。この位
相シフト制御信号112を用いて、基準位相信号105
を位相シフト回路106で位相シフトして位相検出回路
107へ入力する。同じくこの位相シフト制御信号11
2を用いて、可変遅延回路101の出力102を位相シ
フト回路103を用いて基準位相信号の位相シフト値と
同じだけ位相シフトし、最終出力信号104を得る。
明の第3の実施例について説明する。入力信号100
は、可変遅延回路101で遅延し遅延出力102を得
る。遅延出力102と基準位相信号を位相検出回路10
7で位相検波し、位相誤差信号108を得る。位相誤差
信号108をループフィルタ109で積分して制御信号
110を得る。ここまでは、いままで説明してきた回路
とほぼ同様の回路構成である。一方、ループフィルタ1
09の出力信号を入力してダイナミックレンジ検出回路
111で位相シフト制御信号112を生成する。この位
相シフト制御信号112を用いて、基準位相信号105
を位相シフト回路106で位相シフトして位相検出回路
107へ入力する。同じくこの位相シフト制御信号11
2を用いて、可変遅延回路101の出力102を位相シ
フト回路103を用いて基準位相信号の位相シフト値と
同じだけ位相シフトし、最終出力信号104を得る。
【0033】このように、基準位相信号を位相シフトす
ることによっても、ループの飽和を防ぐことが可能であ
る。この場合は、基準位相信号を180度シフトすれば
よい。ただし、出力信号もあわせて180度位相シフト
する必要があるため、上述の回路構成とした。位相シフ
ト回路103、106は図4や図5の回路構成で実現で
きる。
ることによっても、ループの飽和を防ぐことが可能であ
る。この場合は、基準位相信号を180度シフトすれば
よい。ただし、出力信号もあわせて180度位相シフト
する必要があるため、上述の回路構成とした。位相シフ
ト回路103、106は図4や図5の回路構成で実現で
きる。
【0034】図11に、この発明の第4の実施例を示
す。入力信号1100を可変遅延回路1101で遅延
し、出力信号1102を得る。出力信号1102と基準
位相信号1103と位相検出回路1104で位相比較
し、位相誤差信号1105を得る。位相誤差信号110
5をループフィルタ1106で積分して、制御信号11
07を得る。一方、ループフィルタ出力からダイナミッ
クレンジ検出回路1108を用いて、位相シフト制御信
号1109を得る。この制御信号1107と位相シフト
制御信号1109を加算回路1110で加算して新しい
制御信号1111を得る。この新たな制御信号1111
で前述の可変遅延回路1101を制御する。この可変遅
延回路1101は、基準位相信号の1周期以上必要であ
り、最低1.5周期以上あれば問題がない。
す。入力信号1100を可変遅延回路1101で遅延
し、出力信号1102を得る。出力信号1102と基準
位相信号1103と位相検出回路1104で位相比較
し、位相誤差信号1105を得る。位相誤差信号110
5をループフィルタ1106で積分して、制御信号11
07を得る。一方、ループフィルタ出力からダイナミッ
クレンジ検出回路1108を用いて、位相シフト制御信
号1109を得る。この制御信号1107と位相シフト
制御信号1109を加算回路1110で加算して新しい
制御信号1111を得る。この新たな制御信号1111
で前述の可変遅延回路1101を制御する。この可変遅
延回路1101は、基準位相信号の1周期以上必要であ
り、最低1.5周期以上あれば問題がない。
【0035】なお、図10、図11で説明した第3、第
4の実施例の各回路構成ブロックの具体的な構成は、こ
れまで説明してきた回路ブロックでよい。
4の実施例の各回路構成ブロックの具体的な構成は、こ
れまで説明してきた回路ブロックでよい。
【0036】この発明の第1〜第4の実施例において、
ダイナミックレンジ検出回路は図9の回路構成で今まで
は説明してきた。図9の回路構成を使用すると飽和検出
した瞬間に位相シフトが発生する動作となる。この回路
を映像信号等に用いた場合は、スキューとなる。スキュ
ーが発生した場合TV受信機では水平方向に同期がずれ
る。一瞬ではあるが、このスキューを許容できない場合
は、図9のダイナミックレンジ検出回路の代わりに、図
12のダイナミックレンジ検出回路構成例2を使用する
とよい。飽和検出時に瞬時に位相シフトせず、所定時間
かけて位相シフトを微少量ずつ行いスキューによるTV
画面上の水平ガタを目だたなくするという考え方であ
る。
ダイナミックレンジ検出回路は図9の回路構成で今まで
は説明してきた。図9の回路構成を使用すると飽和検出
した瞬間に位相シフトが発生する動作となる。この回路
を映像信号等に用いた場合は、スキューとなる。スキュ
ーが発生した場合TV受信機では水平方向に同期がずれ
る。一瞬ではあるが、このスキューを許容できない場合
は、図9のダイナミックレンジ検出回路の代わりに、図
12のダイナミックレンジ検出回路構成例2を使用する
とよい。飽和検出時に瞬時に位相シフトせず、所定時間
かけて位相シフトを微少量ずつ行いスキューによるTV
画面上の水平ガタを目だたなくするという考え方であ
る。
【0037】図12では、入力信号であるループフィル
タ出力信号120は飽和検出回路121で飽和時検出を
行い飽和検出信号122を得る。飽和検出信号122を
用いて、飽和検出時から所定時間を計数回路123で生
成する。計数回路123から得られた所定時間を示す信
号124を用いて、選択回路125で所定微少値を選択
する。選択された所定微少値は加算回路126とフリッ
プフロップ127で構成する積分回路で所定時間積分し
て位相シフト制御信号136を得る。なおフリップフロ
ップ127のクロックは計数回路からクロック128と
して出力する。所定時間微少値を積分して位相シフト制
御信号が180度になったら信号124を用いて選択回
路125を制御し零を選択する。零が選択された場合
は、積分回路の入力が零であるため位相シフト制御信号
129は180度をホールドする。次の飽和検出時に
は、信号124で選択回路125が負の微少値を選択す
る。積分回路は入力信号が負となるため、位相シフト制
御信号129は180度からゆっくりと零へ値を減少さ
せることができる。所定時間後、位相シフト制御信号が
零になったら、信号124で選択回路125出力が零を
選択し積分回路は零をホールドする。
タ出力信号120は飽和検出回路121で飽和時検出を
行い飽和検出信号122を得る。飽和検出信号122を
用いて、飽和検出時から所定時間を計数回路123で生
成する。計数回路123から得られた所定時間を示す信
号124を用いて、選択回路125で所定微少値を選択
する。選択された所定微少値は加算回路126とフリッ
プフロップ127で構成する積分回路で所定時間積分し
て位相シフト制御信号136を得る。なおフリップフロ
ップ127のクロックは計数回路からクロック128と
して出力する。所定時間微少値を積分して位相シフト制
御信号が180度になったら信号124を用いて選択回
路125を制御し零を選択する。零が選択された場合
は、積分回路の入力が零であるため位相シフト制御信号
129は180度をホールドする。次の飽和検出時に
は、信号124で選択回路125が負の微少値を選択す
る。積分回路は入力信号が負となるため、位相シフト制
御信号129は180度からゆっくりと零へ値を減少さ
せることができる。所定時間後、位相シフト制御信号が
零になったら、信号124で選択回路125出力が零を
選択し積分回路は零をホールドする。
【0038】このように、位相シフトを例えば数秒から
十数秒かけて行えば、1回の回路動作によるスキュー量
を小さく抑えることができ、TV画面上の同期乱れをな
くすことが可能となる。
十数秒かけて行えば、1回の回路動作によるスキュー量
を小さく抑えることができ、TV画面上の同期乱れをな
くすことが可能となる。
【0039】次に図13の回路構成図を用い、この発明
の第5の実施例について説明する。入力信号131は可
変遅延回路132に入力し、可変遅延回路132出力を
出力信号133とする。この出力信号133と基準位相
信号135を位相検出回路134で位相比較し、位相誤
差信号136を出力する。位相誤差信号136はループ
フィルタ137内の加算回路138に入力する。加算回
路138の出力をモジュロ回路139でモジュロをと
り、このモジュロ回路139の出力をフリップフロップ
140で保持し、これを制御信号141として出力す
る。このフリップフロップ140の出力を加算回路13
8に戻し加算する。制御信号141をもって可変遅延回
路132を制御し、ループが完結する。モジュロ回路1
39は、モジュロ数が2のべき乗であれば、特別にゲー
トを使った回路が必要とはならない。加算回路138の
出力が有限ビット数であれば、2のべき乗の図14に示
すモジュロ動作が得られるからである。従って、ループ
フィルタ137のダイナミックレンジは、基準位相信号
の1周期あればよく、ダイナミックレンジ端の値を18
0°,−180°として設計するとよい。
の第5の実施例について説明する。入力信号131は可
変遅延回路132に入力し、可変遅延回路132出力を
出力信号133とする。この出力信号133と基準位相
信号135を位相検出回路134で位相比較し、位相誤
差信号136を出力する。位相誤差信号136はループ
フィルタ137内の加算回路138に入力する。加算回
路138の出力をモジュロ回路139でモジュロをと
り、このモジュロ回路139の出力をフリップフロップ
140で保持し、これを制御信号141として出力す
る。このフリップフロップ140の出力を加算回路13
8に戻し加算する。制御信号141をもって可変遅延回
路132を制御し、ループが完結する。モジュロ回路1
39は、モジュロ数が2のべき乗であれば、特別にゲー
トを使った回路が必要とはならない。加算回路138の
出力が有限ビット数であれば、2のべき乗の図14に示
すモジュロ動作が得られるからである。従って、ループ
フィルタ137のダイナミックレンジは、基準位相信号
の1周期あればよく、ダイナミックレンジ端の値を18
0°,−180°として設計するとよい。
【0040】図15はこの発明の第6の実施例を説明す
るための回路構成図である。この回路は今まで述べてき
た構成と異なり、ループフィルタの出力が可変遅延回路
のダイナミックレンジを越えることを検出し、検出時に
ループフィルタの出力を強制的にダイナミックレンジ中
央値にリセットするものである。従って、可変遅延回路
は基準位相信号の1周期以上必要である。図26から考
えると270°の位相時点でループフィルタの飽和特性
によるループの不具合が生じてくるので、可変遅延回路
の可変幅は基準位相信号の1.5周期以上あればよいこ
とになる。
るための回路構成図である。この回路は今まで述べてき
た構成と異なり、ループフィルタの出力が可変遅延回路
のダイナミックレンジを越えることを検出し、検出時に
ループフィルタの出力を強制的にダイナミックレンジ中
央値にリセットするものである。従って、可変遅延回路
は基準位相信号の1周期以上必要である。図26から考
えると270°の位相時点でループフィルタの飽和特性
によるループの不具合が生じてくるので、可変遅延回路
の可変幅は基準位相信号の1.5周期以上あればよいこ
とになる。
【0041】図15に戻ってさらに説明する。入力信号
150は可変遅延回路151に入力し、可変遅延回路1
51の出力を出力信号152とする。この出力信号15
2と基準位相信号153を位相検出回路154で位相比
較し、位相誤差信号155を出力する。この位相誤差信
号155をループフィルタ156の加算回路157に入
力する。加算回路157の出力を飽和検出回路158で
飽和を検出し、この検出信号で選択回路159を制御す
る。選択回路159は、飽和検出時にはダイナミックレ
ンジ中央値に相当する値を選択し、それ以外では加算回
路157の出力値を選択する。選択回路159の出力
は、フリップフロップ160で保持し、出力するが、こ
の保持のタイミングはクロックCKで保持タイミングを
決める。フリップフロップ160からの出力が制御信号
161としてループフィルタ156から出力し、可変遅
延回路151を制御する。
150は可変遅延回路151に入力し、可変遅延回路1
51の出力を出力信号152とする。この出力信号15
2と基準位相信号153を位相検出回路154で位相比
較し、位相誤差信号155を出力する。この位相誤差信
号155をループフィルタ156の加算回路157に入
力する。加算回路157の出力を飽和検出回路158で
飽和を検出し、この検出信号で選択回路159を制御す
る。選択回路159は、飽和検出時にはダイナミックレ
ンジ中央値に相当する値を選択し、それ以外では加算回
路157の出力値を選択する。選択回路159の出力
は、フリップフロップ160で保持し、出力するが、こ
の保持のタイミングはクロックCKで保持タイミングを
決める。フリップフロップ160からの出力が制御信号
161としてループフィルタ156から出力し、可変遅
延回路151を制御する。
【0042】可変遅延回路151は、可変幅を基準位相
信号の1.5周期以上を持つことが条件となる。従っ
て、電源投入時等でフリップフロップ160の保持値が
ダイナミックレンジ端にあったとしても、一度は中央値
にリセットされてそこから安定点に移行するためループ
が正しく動作することになる。
信号の1.5周期以上を持つことが条件となる。従っ
て、電源投入時等でフリップフロップ160の保持値が
ダイナミックレンジ端にあったとしても、一度は中央値
にリセットされてそこから安定点に移行するためループ
が正しく動作することになる。
【0043】図16はこのループフィルタ156から出
力される制御信号161の動作を説明した図である。初
期値から始まって、ダイナミックレンジの正の端点に進
んでいくが、ダイナミックレンジを越えることを検出
し、中央値にリセットする。ここから負側にループは安
定点を求めて動作し安定点に至る。以上のように、動作
して正しいループ動作が保証される。
力される制御信号161の動作を説明した図である。初
期値から始まって、ダイナミックレンジの正の端点に進
んでいくが、ダイナミックレンジを越えることを検出
し、中央値にリセットする。ここから負側にループは安
定点を求めて動作し安定点に至る。以上のように、動作
して正しいループ動作が保証される。
【0044】図17はこの発明の第7の実施例を説明す
るための回路構成図である。図17は、ループフィルタ
部分を書いたものである。可変遅延回路、位相検出回路
は図15の実施例の構成と同様である。
るための回路構成図である。図17は、ループフィルタ
部分を書いたものである。可変遅延回路、位相検出回路
は図15の実施例の構成と同様である。
【0045】すなわち、入力信号171は、図15の位
相誤差信号156である。入力信号171は選択回路1
72に入力し、加算回路173より出力する。加算回路
173の出力は、飽和回路174を介して飽和検出回路
175にも入力する。飽和回路174の出力をフリップ
フロップ176でクロックCKのタイミングにて保持
し、出力信号である制御信号177となる。この制御信
号177は、図15の可変遅延回路151を制御する。
一方、制御信号177を加算回路173へ戻し、積分回
路を構成する。
相誤差信号156である。入力信号171は選択回路1
72に入力し、加算回路173より出力する。加算回路
173の出力は、飽和回路174を介して飽和検出回路
175にも入力する。飽和回路174の出力をフリップ
フロップ176でクロックCKのタイミングにて保持
し、出力信号である制御信号177となる。この制御信
号177は、図15の可変遅延回路151を制御する。
一方、制御信号177を加算回路173へ戻し、積分回
路を構成する。
【0046】飽和検出回路173が飽和を検出したとき
は、飽和検出回路173の出力タイミングから計数回路
178が動作を開始し、所定時間計数する。計数回路1
78より出力される選択信号179は選択回路172を
制御して、飽和検出時から所定期間は正の微少所定値を
選択する。この所定値の極性は、ループフィルタ出力が
中央値へ移行する極性を選ぶ。所定時間後、ループフィ
ルタ出力が中央値になったら選択信号179は選択回路
172を切り換え、入力信号171を選択し、ループ制
御動作を再開する。
は、飽和検出回路173の出力タイミングから計数回路
178が動作を開始し、所定時間計数する。計数回路1
78より出力される選択信号179は選択回路172を
制御して、飽和検出時から所定期間は正の微少所定値を
選択する。この所定値の極性は、ループフィルタ出力が
中央値へ移行する極性を選ぶ。所定時間後、ループフィ
ルタ出力が中央値になったら選択信号179は選択回路
172を切り換え、入力信号171を選択し、ループ制
御動作を再開する。
【0047】図18は、ループフィルタより出力される
制御信号177の動作を説明するための動作説明図であ
る。初期値からループ制御動作を開始するが、ダイナミ
ックレンジ端に至ると、飽和検出回路175が動作して
所定時間かけた中央値へのリセット動作期間となる。ダ
イナミックレンジ中央値へ移行した後、ループ制御動作
を再開し、安定点に至ることとなる。
制御信号177の動作を説明するための動作説明図であ
る。初期値からループ制御動作を開始するが、ダイナミ
ックレンジ端に至ると、飽和検出回路175が動作して
所定時間かけた中央値へのリセット動作期間となる。ダ
イナミックレンジ中央値へ移行した後、ループ制御動作
を再開し、安定点に至ることとなる。
【0048】これまで説明した各実施例を映像信号に用
いた場合、可変遅延回路および位相シフト回路の動作時
は必ずスキューが発生する。このスキュー値を少なくす
るために所定時間かけて位相シフト動作を実施するが、
映像信号の場合は垂直ブランキング期間に可変遅延回路
または位相シフト回路の動作を行うように設計すること
により更にTV画面上でのスキューによる水平ガタの影
響を少なくすることが可能となる。これらは、ダイナミ
ックレンジ検出回路出力の位相シフト制御信号やループ
フィルタ出力の制御信号の出力タイミングを映像信号垂
直ブランキング期間にすることで実現できる。
いた場合、可変遅延回路および位相シフト回路の動作時
は必ずスキューが発生する。このスキュー値を少なくす
るために所定時間かけて位相シフト動作を実施するが、
映像信号の場合は垂直ブランキング期間に可変遅延回路
または位相シフト回路の動作を行うように設計すること
により更にTV画面上でのスキューによる水平ガタの影
響を少なくすることが可能となる。これらは、ダイナミ
ックレンジ検出回路出力の位相シフト制御信号やループ
フィルタ出力の制御信号の出力タイミングを映像信号垂
直ブランキング期間にすることで実現できる。
【0049】この発明の各実施例をY/C遅延調整回路
に用いるには、2つの自動位相調整回路をY用、C用に
用意して、それら2つの回路を同じ基準位相信号で制御
すればよい。この場合、Y信号中にも基準位相信号と同
じ位相・周波数の信号を挿入しておく必要がある。ま
た、C信号も同様である。例えば基準位相信号に色副搬
送波を用いれば、C信号はカラーバースト信号を用いれ
ばよく、Y信号は事前に特定期間色副搬送波と同じ信号
を挿入してやればよい。特別の場合として、EDTV−
2信号であれば、22ライン、285ラインに識別信号
があらかじめ挿入されている。これは、色副搬送波で変
調された信号でありこれを使用することも可能である。
に用いるには、2つの自動位相調整回路をY用、C用に
用意して、それら2つの回路を同じ基準位相信号で制御
すればよい。この場合、Y信号中にも基準位相信号と同
じ位相・周波数の信号を挿入しておく必要がある。ま
た、C信号も同様である。例えば基準位相信号に色副搬
送波を用いれば、C信号はカラーバースト信号を用いれ
ばよく、Y信号は事前に特定期間色副搬送波と同じ信号
を挿入してやればよい。特別の場合として、EDTV−
2信号であれば、22ライン、285ラインに識別信号
があらかじめ挿入されている。これは、色副搬送波で変
調された信号でありこれを使用することも可能である。
【0050】
【発明の効果】以上説明したように、この発明の自動位
相調整回路によれば、デジタル回路により構成しても回
路規模を大きくすることなく自動位相調整回路を構成す
ることが可能となる。そのため、デジタルICに内蔵が
可能となり産業界に寄与すること大である。また、可変
遅延回路を用いてもループフィルタのダイナミックレン
ジを非常に大きく取る必要がなく、基準位相信号の1周
期程度でよく、このことも回路規模を小さくすることが
できる。
相調整回路によれば、デジタル回路により構成しても回
路規模を大きくすることなく自動位相調整回路を構成す
ることが可能となる。そのため、デジタルICに内蔵が
可能となり産業界に寄与すること大である。また、可変
遅延回路を用いてもループフィルタのダイナミックレン
ジを非常に大きく取る必要がなく、基準位相信号の1周
期程度でよく、このことも回路規模を小さくすることが
できる。
【図1】この発明の第1の実施例を説明するための回路
構成図。
構成図。
【図2】図1の動作を説明するための動作説明図。
【図3】この発明の第2の実施例を説明するための回路
構成図。
構成図。
【図4】この発明で用いる可変遅延回路の具体例を説明
するための回路構成図。
するための回路構成図。
【図5】この発明で用いる可変遅延回路のもう一つの具
体例を説明するための回路構成図。
体例を説明するための回路構成図。
【図6】この発明で用いる位相検出回路の特性例を説明
するための特性図。
するための特性図。
【図7】この発明で用いる検出回路の具体例を説明する
ための回路構成図。
ための回路構成図。
【図8】図7の検出回路の特性図。
【図9】この発明で用いるダイナミックレンジ検出回路
の具体例を説明するための回路構成図。
の具体例を説明するための回路構成図。
【図10】この発明の第3の実施例を説明するための回
路構成図。
路構成図。
【図11】この発明の第4の実施例を説明するための回
路構成図。
路構成図。
【図12】この発明に用いるダイナミックレンジ検出回
路をより具体的に説明するための回路構成図。
路をより具体的に説明するための回路構成図。
【図13】この発明の第5の実施例を説明するための回
路構成図。
路構成図。
【図14】図13のループフィルタのモジョロ動作を説
明するための動作説明図。
明するための動作説明図。
【図15】この発明の第6の実施例を説明するための回
路構成図。
路構成図。
【図16】図15の動作を説明するための動作説明図。
【図17】この発明の第7の実施例を説明するための回
路構成図。
路構成図。
【図18】図17の動作を説明するための動作説明図。
【図19】従来の自動位相調整回路を説明するための回
路構成図。
路構成図。
【図20】周波数変換を用いた位相シフト回路の動作を
説明をするための動作説明図。
説明をするための動作説明図。
【図21】可変遅延回路を用いたもう一つの従来の自動
位相調整回路を説明するための回路構成図。
位相調整回路を説明するための回路構成図。
【図22】図21に用いるループフィルタの回路構成
図。
図。
【図23】図21のループフィルタの特性図。
【図24】図21のループフィルタの飽和特性図。
【図25】飽和特性を持たせたループフィルタの回路構
成図。
成図。
【図26】飽和特性を持つループフィルタを用いた場合
の自動位相調整回路の動作を説明するための動作説明
図。
の自動位相調整回路の動作を説明するための動作説明
図。
10,101,1100,131,150,171…入
力信号、11,103,106…位相シフト回路、1
2,101,1101,132,151…可変遅延回
路、13,104,1102,133,152…出力信
号、14,105,1103,135,153…基準位
相信号、15,107,1104,134,154…位
相検出回路、16,108,1105,136,155
…位相誤差信号、17,109,1106,137,1
56…ループフィルタ、18,110,1107,11
11,141,161,177…制御信号、19,11
1,1108…ダイナミックレンジ検出回路、20,1
12,1109…位相シフト制御信号、1110,13
8,157,173…加算回路、139…モジョロ回
路、140,160,176…フリップフロップ、15
8,175…飽和検出回路、159,172…選択回
路、174…飽和回路、178…計数回路、179…選
択信号。
力信号、11,103,106…位相シフト回路、1
2,101,1101,132,151…可変遅延回
路、13,104,1102,133,152…出力信
号、14,105,1103,135,153…基準位
相信号、15,107,1104,134,154…位
相検出回路、16,108,1105,136,155
…位相誤差信号、17,109,1106,137,1
56…ループフィルタ、18,110,1107,11
11,141,161,177…制御信号、19,11
1,1108…ダイナミックレンジ検出回路、20,1
12,1109…位相シフト制御信号、1110,13
8,157,173…加算回路、139…モジョロ回
路、140,160,176…フリップフロップ、15
8,175…飽和検出回路、159,172…選択回
路、174…飽和回路、178…計数回路、179…選
択信号。
Claims (11)
- 【請求項1】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力を位相検出回路で基準位相信号と位相比較して位
相誤差信号を得る手段と、 前記位相誤差信号をループフィルタに入力し、該ループ
フィルタの出力信号を前記可変遅延回路の遅延量を制御
する制御信号とする手段と、 前記ループフィルタの出力信号がダイナミックレンジを
越えることを検出したとき、前記可変遅延回路に入力す
る入力信号の位相をシフトする手段とからなることを特
徴とする自動位相調整回路。 - 【請求項2】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力信号を位相検出回路で基準位相信号と位相比較し
位相誤差信号を得る手段と、 前記位相誤差信号をループフィルタに入力し、該ループ
フィルタの出力信号を前記可変遅延回路の遅延量を制御
する制御信号とする手段と、 前記ループフィルタの出力信号がダイナミックレンジを
越えることを検出したとき、前記可変遅延回路の出力信
号を位相シフトして前記位相検出回路に入力する手段と
からなることを特徴とする自動位相調整回路。 - 【請求項3】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力信号を位相検出回路で基準位相信号と位相比較し
位相誤差信号を得る手段と、 前記位相誤差信号をループフィルタに入力し、該ループ
フィルタの出力信号を前記可変遅延回路の遅延量を制御
する制御信号とする手段と、 前記ループフィルタの出力信号がダイナミックレンジを
越えることを検出したとき、前記基準位相信号を位相シ
フトするとともに、該基準位相信号を位相シフトした値
だけ前記可変遅延回路の出力信号を位相シフトする手段
とからなることを特徴とする自動位相調整回路。 - 【請求項4】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力信号を位相検出回路で基準位相信号と位相比較し
位相誤差信号を得る手段と、 前記位相誤差信号をループフィルタに入力し、該ループ
フィルタの出力信号を前記可変遅延回路の制御信号とす
る手段と、 前記ループフィルタの出力信号がダイナミックレンジを
越えることを検出したとき、これに基づき新たな制御信
号を生成し、該制御信号と前記ループフィルタの出力信
号とにより生成した制御信号により前記可変遅延回路の
出力信号を位相シフトする手段とからなることを特徴と
する自動位相調整回路。 - 【請求項5】 ループフィルタの出力信号がダイナミッ
クレンジを越えることを検出した場合は、位相シフト制
御信号により所定時間かけて位相制御を行うことを特徴
とする請求項1〜4記載の自動位相調整回路。 - 【請求項6】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力信号を位相検出回路で基準位相信号と位相比較し
位相誤差信号を得る手段と、 前記位相誤差信号を、モジュロ動作するループフィルタ
に入力し、該モジュロ動作のループフィルタ出力を制御
信号として前記可変遅延回路を制御する手段とからなる
ことを特徴とした自動位相調整回路。 - 【請求項7】 入力信号の位相を基準位相信号に位相同
期する自動位相調整回路において、 前記入力信号を可変遅延回路に入力し、該可変遅延回路
の出力信号を位相検出回路で基準位相信号と位相比較し
位相誤差信号を得る手段と、 前記位相誤差信号をループフィルタに入力し、該ループ
フィルタの出力を前記可変遅延回路の制御信号とする手
段と、 前記ループフィルタの出力信号を飽和検出回路に入力
し、前記ループフィルタの出力信号がダイナミックレン
ジを越えることを前記飽和検出回路が検出したときは、
前記ループフィルタの出力を該ループフィルタのダイナ
ミックレンジの中央値にリセットする手段とからなるこ
とを特徴とする自動位相調整回路。 - 【請求項8】 ダイナミックレンジの中央値へリセット
するリセット動作は、所定時間の後に行うことを特徴と
する請求項7記載の自動位相調整回路。 - 【請求項9】 可変遅延回路のダイナミックレンジは、
基準位相信号のほぼ1周期としてなることを特徴とする
請求項1〜5のいずれかに記載の自動位相調整回路。 - 【請求項10】 可変遅延回路のダイナミックレンジ
は、基準位相信号の1.5周期以上としてなることを特
徴とする請求項6〜8のいずれかに記載の自動位相調整
回路。 - 【請求項11】 可変遅延回路または位相シフト回路の
動作は、入力映像信号の垂直ブランキング期間に行うこ
とを特徴とする請求項1〜10のいずれかに記載の自動
位相調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15586295A JPH099285A (ja) | 1995-06-22 | 1995-06-22 | 自動位相調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15586295A JPH099285A (ja) | 1995-06-22 | 1995-06-22 | 自動位相調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH099285A true JPH099285A (ja) | 1997-01-10 |
Family
ID=15615138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15586295A Withdrawn JPH099285A (ja) | 1995-06-22 | 1995-06-22 | 自動位相調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH099285A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564283B1 (en) | 1998-06-22 | 2009-07-21 | Xilinx, Inc. | Automatic tap delay calibration for precise digital phase shift |
JP2012114600A (ja) * | 2010-11-22 | 2012-06-14 | Fujitsu Ltd | 位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置 |
-
1995
- 1995-06-22 JP JP15586295A patent/JPH099285A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564283B1 (en) | 1998-06-22 | 2009-07-21 | Xilinx, Inc. | Automatic tap delay calibration for precise digital phase shift |
JP2012114600A (ja) * | 2010-11-22 | 2012-06-14 | Fujitsu Ltd | 位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置 |
US9059719B2 (en) | 2010-11-22 | 2015-06-16 | Fujitsu Limited | Phase difference detection method, phase difference detection circuit, and wireless power transmission device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5179438A (en) | Pulse signal delay device, and pulse signal phase detector and clock generator using the device | |
US7868949B2 (en) | Circuit arrangement and method for locking onto and/or processing data, in particular audio, T[ele]v[ision] and/or video data | |
JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
EP0417328B1 (en) | Clock generator | |
JPH0620197B2 (ja) | 速度可変型クロック再生回路 | |
JPS6348471B2 (ja) | ||
US5745314A (en) | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal | |
JPH099285A (ja) | 自動位相調整回路 | |
US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
JPH11285020A (ja) | 色信号復調回路 | |
JPH07264063A (ja) | 周波数シンセサイザ | |
JP2580833B2 (ja) | 周波数変換回路 | |
JP2660442B2 (ja) | ディジタル式基準クロック発生回路 | |
US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
US5949263A (en) | Integrated circuit comprising a phase-control loop with programmable phase shift | |
JPH067687B2 (ja) | 色信号処理装置 | |
JP2533368B2 (ja) | クロック発生回路 | |
JPH03119881A (ja) | クロック発生回路 | |
JP2801292B2 (ja) | クロック発生回路 | |
JP2870222B2 (ja) | サブキャリア再生器 | |
JPH1188156A (ja) | クロック生成用pll回路 | |
JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
JPH09284052A (ja) | 位相差信号発生器 | |
JP2726571B2 (ja) | Pal方式におけるapc回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |