JP2801292B2 - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JP2801292B2 JP2801292B2 JP1258350A JP25835089A JP2801292B2 JP 2801292 B2 JP2801292 B2 JP 2801292B2 JP 1258350 A JP1258350 A JP 1258350A JP 25835089 A JP25835089 A JP 25835089A JP 2801292 B2 JP2801292 B2 JP 2801292B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- clock
- phase
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力映像信号に位相同期したクロックを発
生する回路に関するものである。
生する回路に関するものである。
［従来の技術］ 従来、ジツターを含んだ映像信号のジツターを除去す
る方法としてデイジタルTBC（time base corrector）が
ある。例えば映像信号のジツターに追従した、クロツク
で映像信号をサンプリングしてデイジタル信号化しメモ
リに書き込み、再びそのデータを安定した一定のクロツ
クで読み出してアナログ信号に変換することによりジツ
タ成分を含まない映像信号を得ようとするものである。
る方法としてデイジタルTBC（time base corrector）が
ある。例えば映像信号のジツターに追従した、クロツク
で映像信号をサンプリングしてデイジタル信号化しメモ
リに書き込み、再びそのデータを安定した一定のクロツ
クで読み出してアナログ信号に変換することによりジツ
タ成分を含まない映像信号を得ようとするものである。
ここで、ジツターを含んだ映像信号のジツターに追従
したクロツクを得る方法として第２図の構成が今まで用
いられていた。以下第２図について説明する。
したクロツクを得る方法として第２図の構成が今まで用
いられていた。以下第２図について説明する。
21はジツターを含んだ映像信号入力で水平同期信号お
よびバースト信号を含んでいる。22は同期信号分離回路
で水平同期信号、バースト信号を分離して、23へ水平同
期信号、24へバースト信号を出力する。本構成では水平
同期信号に位相ロツクさせたバースト信号と同一周波数
のクロツクを発生させ、そのクロツクとバースト信号と
の位相差（ただしバースト信号の１周期内±180゜）を
検出しその位相差分クロツクの位相をシフトさせバース
トとの位相を合わせた後、周波数てい倍器でA/D変換に
必要な周波数のクロツクを得ている。25,26,27,28は水
平同期信号に位相ロツクさせたバースト信号と同一周波
数のクロツクを発生させるPLL回路で25は位相比較回
路、26はループフイルタ、27はVCO、28はＮ分周カウン
タである。29は水平同期信号に位相ロツクさせたクロツ
クと、バースト信号との位相差を検出する位相比較回路
でその位相差の量を30へ出力する。ただし、検出はバー
スト１周期内で±180゜である。31は30からの位相差分
に応じてVCO27で発生させたクロツクの位相をシフトさ
せる位相シフト回路である。位相比較回路29の出力30
は、前述のPLL回路でジツタに追従しきれない、すなわ
ち残留位相誤差であり、位相シフト回路31により残留位
相誤差を相殺する様にVCO27の出力クロツクを位相シフ
トする。これで32にはバースト信号に位相の合ったバー
スト信号と同一周波数のクロツクが出力される。33は映
像信号をサンプリングするために必要なクロツクを発生
させるためのＭてい倍回路で出力端子34には映像信号の
ジツターに追従したクロツクが得られる。
よびバースト信号を含んでいる。22は同期信号分離回路
で水平同期信号、バースト信号を分離して、23へ水平同
期信号、24へバースト信号を出力する。本構成では水平
同期信号に位相ロツクさせたバースト信号と同一周波数
のクロツクを発生させ、そのクロツクとバースト信号と
の位相差（ただしバースト信号の１周期内±180゜）を
検出しその位相差分クロツクの位相をシフトさせバース
トとの位相を合わせた後、周波数てい倍器でA/D変換に
必要な周波数のクロツクを得ている。25,26,27,28は水
平同期信号に位相ロツクさせたバースト信号と同一周波
数のクロツクを発生させるPLL回路で25は位相比較回
路、26はループフイルタ、27はVCO、28はＮ分周カウン
タである。29は水平同期信号に位相ロツクさせたクロツ
クと、バースト信号との位相差を検出する位相比較回路
でその位相差の量を30へ出力する。ただし、検出はバー
スト１周期内で±180゜である。31は30からの位相差分
に応じてVCO27で発生させたクロツクの位相をシフトさ
せる位相シフト回路である。位相比較回路29の出力30
は、前述のPLL回路でジツタに追従しきれない、すなわ
ち残留位相誤差であり、位相シフト回路31により残留位
相誤差を相殺する様にVCO27の出力クロツクを位相シフ
トする。これで32にはバースト信号に位相の合ったバー
スト信号と同一周波数のクロツクが出力される。33は映
像信号をサンプリングするために必要なクロツクを発生
させるためのＭてい倍回路で出力端子34には映像信号の
ジツターに追従したクロツクが得られる。
［発明が解決しようとしている課題］ しかしながら上記従来例では、水平同期信号とバース
ト信号の間に、水平同期信号周波数より低い周波数成分
での位相差が生じた場合、位相比較回路29での位相差検
出は、ジツターに対してバースト周期の±180゜にはな
らずに正負どちらかにかたよってしまうため、ジツター
成分の検出レンジがせまくなり、ジツターを除去できる
レンジが狭くなるという欠点があった。
ト信号の間に、水平同期信号周波数より低い周波数成分
での位相差が生じた場合、位相比較回路29での位相差検
出は、ジツターに対してバースト周期の±180゜にはな
らずに正負どちらかにかたよってしまうため、ジツター
成分の検出レンジがせまくなり、ジツターを除去できる
レンジが狭くなるという欠点があった。
本発明は、前述のような問題を解決し、入力映像信号
中のジッタの低周波成分の影響を押さえることができる
クロック発生回路を提供することを目的とする。
中のジッタの低周波成分の影響を押さえることができる
クロック発生回路を提供することを目的とする。
［課題を解決するための手段］ 本発明は、前記目的を達成するため、第１の信号と前
記第１の信号よりも周波数の高い第２の信号とを有する
映像信号を入力する入力手段と、前記入力手段より供給
される前記第１の信号とクロックとの間の位相差を検出
する第１の位相差検出手段と、入力される制御信号に応
じた周波数の信号を前記クロックとして出力する制御発
振手段と、前記入力手段より供給される前記第２の信号
と前記クロックとの間の位相差を検出し、この位相差を
示す位相差信号を出力する第２の位相差検出手段と、前
記第２の位相差検出手段からの前記位相差信号に対して
フィルタリング処理を施し、前記位相差信号の低周波数
成分を抽出するフィルタ手段と、前記第１の位相差検出
手段の出力と前記フィルタ手段の出力とを加算し、前記
制御信号として前記制御発振手段に供給する加算手段
と、前記位相差検出手段からの位相差信号に基づいて前
記クロックの位相をシフトする位相シフト手段とを備え
る構成とした。
記第１の信号よりも周波数の高い第２の信号とを有する
映像信号を入力する入力手段と、前記入力手段より供給
される前記第１の信号とクロックとの間の位相差を検出
する第１の位相差検出手段と、入力される制御信号に応
じた周波数の信号を前記クロックとして出力する制御発
振手段と、前記入力手段より供給される前記第２の信号
と前記クロックとの間の位相差を検出し、この位相差を
示す位相差信号を出力する第２の位相差検出手段と、前
記第２の位相差検出手段からの前記位相差信号に対して
フィルタリング処理を施し、前記位相差信号の低周波数
成分を抽出するフィルタ手段と、前記第１の位相差検出
手段の出力と前記フィルタ手段の出力とを加算し、前記
制御信号として前記制御発振手段に供給する加算手段
と、前記位相差検出手段からの位相差信号に基づいて前
記クロックの位相をシフトする位相シフト手段とを備え
る構成とした。
［作用］ 本発明によれば、第２の信号とクロックと間の位相差
（ジッタ）の低周波成分を、第１の信号に位相同期した
クロックを発生するPLL回路内で除去することにより、
ジッタ成分の検出範囲を広げ、正確にジッタを除去でき
るようにしたものである。
（ジッタ）の低周波成分を、第１の信号に位相同期した
クロックを発生するPLL回路内で除去することにより、
ジッタ成分の検出範囲を広げ、正確にジッタを除去でき
るようにしたものである。
［実施例］ 第１図は本発明の実施例における構成図である。以下
第１図に従って、実施例の構成を説明する。
第１図に従って、実施例の構成を説明する。
１はジツターを含んだ映像信号入力で水平同期信号お
よびバースト信号を含んでいる。２は同期信号分離回路
で水平同期信号、バースト信号を分離して３へ水平同期
信号、４へバースト信号を出力する。5,6,7,8は水平同
期信号に位相ロツクさせたバースト信号と同一周波数の
クロツクを発生するPLL回路で、５は位相比較回路、６
はループフイルタ、７はVCO、８はＮ分周カウンタであ
る。10は水平同期信号に位相ロツクさせたクロツクとバ
ースト信号との位相差を±180゜内で検出する位相比較
回路で、その位相差量を11へ出力する。12は11からの位
相差分に応じてVCO7で発生させたクロツクの位相をシフ
トさせる位相シフト回路である。13は映像信号をサンプ
リングするために必要なクロツクを発生させる、Ｍてい
倍回路で、出力端子14には映像信号のジツターに追従し
たクロツクが得られる。
よびバースト信号を含んでいる。２は同期信号分離回路
で水平同期信号、バースト信号を分離して３へ水平同期
信号、４へバースト信号を出力する。5,6,7,8は水平同
期信号に位相ロツクさせたバースト信号と同一周波数の
クロツクを発生するPLL回路で、５は位相比較回路、６
はループフイルタ、７はVCO、８はＮ分周カウンタであ
る。10は水平同期信号に位相ロツクさせたクロツクとバ
ースト信号との位相差を±180゜内で検出する位相比較
回路で、その位相差量を11へ出力する。12は11からの位
相差分に応じてVCO7で発生させたクロツクの位相をシフ
トさせる位相シフト回路である。13は映像信号をサンプ
リングするために必要なクロツクを発生させる、Ｍてい
倍回路で、出力端子14には映像信号のジツターに追従し
たクロツクが得られる。
ここで、水平同期信号とバースト信号の間に、水平同
期信号周波数より低い周波数成分での位相差が生じた場
合、その位相差信号11を水平同期信号より十分低い周波
数成分だけを通過するループフイルタ15に入力し、その
出力17を16のスイツチを通して、９の加算器へ入力す
る。
期信号周波数より低い周波数成分での位相差が生じた場
合、その位相差信号11を水平同期信号より十分低い周波
数成分だけを通過するループフイルタ15に入力し、その
出力17を16のスイツチを通して、９の加算器へ入力す
る。
９の加算器は5,6,7,8で構成されるPLL回路の位相比較
回路５とループフイルタ６との間に設けることにより、
上記ループフイルタ15の出力レベルにより、水平同期信
号と、VCO7の出力クロツクとの位相を可変することがで
きる。したがって、水平同期信号とバースト信号との間
の、ある映像信号の水平同期信号周波数よりも十分低い
周波数成分での位相差は5,6,7,8で構成されるPLL回路で
除去されたことになる。
回路５とループフイルタ６との間に設けることにより、
上記ループフイルタ15の出力レベルにより、水平同期信
号と、VCO7の出力クロツクとの位相を可変することがで
きる。したがって、水平同期信号とバースト信号との間
の、ある映像信号の水平同期信号周波数よりも十分低い
周波数成分での位相差は5,6,7,8で構成されるPLL回路で
除去されたことになる。
18はRF検出回路であり、映像信号レベルが所定値以下
の時にスイツチ16をOFFにする回路である。これは、映
像信号レベルが安定しない時に17の信号が5,6,7,8で構
成されるPLL回路を誤動作させるのを防ぐためである。
の時にスイツチ16をOFFにする回路である。これは、映
像信号レベルが安定しない時に17の信号が5,6,7,8で構
成されるPLL回路を誤動作させるのを防ぐためである。
以上のように、本実施例によれば、低域のジツター成
分をバースト信号の１周期内±180゜で検出してこの低
域のジツターを除去することができ、これにより映像信
号の本来のジツターを除去するためのサンプリングクロ
ツクを得ることができる。
分をバースト信号の１周期内±180゜で検出してこの低
域のジツターを除去することができ、これにより映像信
号の本来のジツターを除去するためのサンプリングクロ
ツクを得ることができる。
［発明の効果］ 以上説明したように、本発明によれば、第１の信号と
第２の信号との間のジッタの低周波成分の影響を除去す
ることができ、これによって本来のジッタを除去するた
めのレンジを最大に保つことができる。
第２の信号との間のジッタの低周波成分の影響を除去す
ることができ、これによって本来のジッタを除去するた
めのレンジを最大に保つことができる。
第１図は本発明の実施例を示した図、 第２図は従来例を示す図。 1,21……映像信号入力 2,22……同期信号分離回路 3,23……水平同期信号 4,24……バースト信号 5,25……位相比較回路 6,15,26……ループフイルタ 7,27……VCO 8,28……Ｎ分周カウンタ ９……加算器 10,29……位相比較器 12,31……位相シフト回路 13,33……Ｍてい倍器 14……クロツク出力 16……スイツチ 18……RF検出回路
Claims (1)
- 【請求項１】第１の信号と前記第１の信号よりも周波数
の高い第２の信号とを有する映像信号を入力する入力手
段と、 前記入力手段より供給される前記第１の信号とクロック
との間の位相差を検出する第１の位相差検出手段と、 入力される制御信号に応じた周波数の信号を前記クロッ
クとして出力する制御発振手段と、 前記入力手段より供給される前記第２の信号と前記クロ
ックとの間の位相差を検出し、この位相差を示す位相差
信号を出力する第２の位相差検出手段と、 前記第２の位相差検出手段からの前記位相差信号に対し
てフィルタリング処理を施し、前記位相差信号の低周波
数成分を抽出するフィルタ手段と、 前記第１の位相差検出手段の出力と前記フィルタ手段の
出力とを加算し、前記制御信号として前記制御発振手段
に供給する加算手段と、 前記位相差検出手段からの位相差信号に基づいて前記ク
ロックの位相をシフトする位相シフト手段とを備えるク
ロック発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258350A JP2801292B2 (ja) | 1989-10-02 | 1989-10-02 | クロック発生回路 |
| US08/299,811 US5745314A (en) | 1989-09-27 | 1994-09-01 | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258350A JP2801292B2 (ja) | 1989-10-02 | 1989-10-02 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119882A JPH03119882A (ja) | 1991-05-22 |
| JP2801292B2 true JP2801292B2 (ja) | 1998-09-21 |
Family
ID=17319019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1258350A Expired - Fee Related JP2801292B2 (ja) | 1989-09-27 | 1989-10-02 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2801292B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299696A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | カラ−映像信号の再生装置 |
-
1989
- 1989-10-02 JP JP1258350A patent/JP2801292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03119882A (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183881A (ja) | 時間軸補正装置 | |
| JPH07193564A (ja) | クロック再生装置および再生方法 | |
| US5745314A (en) | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal | |
| JP2801292B2 (ja) | クロック発生回路 | |
| JPH0588023B2 (ja) | ||
| US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
| JPH06133336A (ja) | ディジタルタイムベースコレクタ | |
| KR970050792A (ko) | 디지탈 디스크의 데이타 재생장치 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JPH03119881A (ja) | クロック発生回路 | |
| JP2660442B2 (ja) | ディジタル式基準クロック発生回路 | |
| JP2533368B2 (ja) | クロック発生回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPH099285A (ja) | 自動位相調整回路 | |
| JP2005244648A (ja) | デジタルｐｌｌ回路 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH0746873B2 (ja) | Ａ／ｄ変換用のサンプリングクロツク発生回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH09284052A (ja) | 位相差信号発生器 | |
| JPH065276U (ja) | 時間軸補正回路 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPH01269332A (ja) | 位相制御回路 | |
| JP2001196861A (ja) | 搬送波周波数検出器 | |
| JPH10215170A (ja) | ロック検出回路及び映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |