JP2001196861A - 搬送波周波数検出器 - Google Patents
搬送波周波数検出器Info
- Publication number
- JP2001196861A JP2001196861A JP2000003082A JP2000003082A JP2001196861A JP 2001196861 A JP2001196861 A JP 2001196861A JP 2000003082 A JP2000003082 A JP 2000003082A JP 2000003082 A JP2000003082 A JP 2000003082A JP 2001196861 A JP2001196861 A JP 2001196861A
- Authority
- JP
- Japan
- Prior art keywords
- carrier frequency
- frequency
- unit
- signal
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】本発明は、PLL回路からの周波数情報を用いて
搬送波周波数偏差、及び搬送波の周波数変動を検出す
る。 【解決手段】PLL回路と周波数偏差検出部を基本構成と
して、周波数偏差検出部において、PLL回路からの周波
数情報を、周波数偏差検出部内の低域フィルタを用いて
時定数の大きい変動をする周波数成分の検出を行う。こ
れによって、搬送波周波数偏差及び搬送波の周波数変動
を検出する。
搬送波周波数偏差、及び搬送波の周波数変動を検出す
る。 【解決手段】PLL回路と周波数偏差検出部を基本構成と
して、周波数偏差検出部において、PLL回路からの周波
数情報を、周波数偏差検出部内の低域フィルタを用いて
時定数の大きい変動をする周波数成分の検出を行う。こ
れによって、搬送波周波数偏差及び搬送波の周波数変動
を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、無線機の搬送波周
波数偏差、及び搬送波の周波数変動に関するものであ
る。
波数偏差、及び搬送波の周波数変動に関するものであ
る。
【０００２】
【従来の技術】従来技術を図２によって説明する。図２
はPLL（Phase Locked Loop：位相同期回路）を用いた搬
送波周波数検出器の構成を示すブロック図である。201
はアンテナ、202は高周波部、203は中間周波数部、204
はエッジ検出部、205はゲート部、206は移相比較部、20
7は低域フィルタ部、208はVCO（Voltage Controlled Os
cillator：電圧制御発振器）部、209は積分回路部、210
は波形生成部、211はラッチ部、212はエッジ検出部20
4，ゲート部205，移相比較部206，低域フィルタ部207，
VCO部208，積分回路部209，波形生成部210から成るPLL
回路、213は復調信号を出力する出力端子である。
はPLL（Phase Locked Loop：位相同期回路）を用いた搬
送波周波数検出器の構成を示すブロック図である。201
はアンテナ、202は高周波部、203は中間周波数部、204
はエッジ検出部、205はゲート部、206は移相比較部、20
7は低域フィルタ部、208はVCO（Voltage Controlled Os
cillator：電圧制御発振器）部、209は積分回路部、210
は波形生成部、211はラッチ部、212はエッジ検出部20
4，ゲート部205，移相比較部206，低域フィルタ部207，
VCO部208，積分回路部209，波形生成部210から成るPLL
回路、213は復調信号を出力する出力端子である。
【０００３】図２において、アンテナ201より入力した
信号は、高周波部202を介して中間周波部203に入力す
る。中間周波部203の出力信号は、PLL回路212とラッチ
部211に入力する。ラッチ部211を出力した信号は、出力
端子213より出力する。PLL回路212に入力した信号は、
エッジ検出部204に入力し、ゲート回路205を介して位相
比較器206に入力する。位相比較器206の出力信号は、低
域フィルタ207を介してVCO208に入力する。VCO208の出
力信号は、位相比較器206と積分器209とに入力し、積分
器209の出力信号は、波形生成部210を介して、ゲート回
路部205とラッチ部211とに入力する。
信号は、高周波部202を介して中間周波部203に入力す
る。中間周波部203の出力信号は、PLL回路212とラッチ
部211に入力する。ラッチ部211を出力した信号は、出力
端子213より出力する。PLL回路212に入力した信号は、
エッジ検出部204に入力し、ゲート回路205を介して位相
比較器206に入力する。位相比較器206の出力信号は、低
域フィルタ207を介してVCO208に入力する。VCO208の出
力信号は、位相比較器206と積分器209とに入力し、積分
器209の出力信号は、波形生成部210を介して、ゲート回
路部205とラッチ部211とに入力する。
【０００４】以下、図２の搬送波周波数検出器の動作を
図２と図３を用いて説明する。図３は図２の搬送波周波
数検出器の動作を説明するためのタイミングチャートで
ある。301はリミッタ検波波形、302はエッジ検出波形、
303はエッジ除去波形、304は同期波形、305は位相遅延
波形、306は再生クロック波形である。
図２と図３を用いて説明する。図３は図２の搬送波周波
数検出器の動作を説明するためのタイミングチャートで
ある。301はリミッタ検波波形、302はエッジ検出波形、
303はエッジ除去波形、304は同期波形、305は位相遅延
波形、306は再生クロック波形である。
【０００５】図３において、中間周波数部203の出力し
んごうであるリミッタ検波波形301は、エッジ検出部204
においてエッジ検出され、エッジ検出波形302の信号を
出力する。この出力信号は、ゲート回路205において波
形生成部208の位相と一致しないエッジを除去され、エ
ッジ除去波形303の信号となって出力される。エッジ除
去波形303の信号は位相比較部206に与えらる。位相比較
部206は、入力したエッジ除去波形303の基準に、VCO部2
08が出力する発振周波数信号との位相差を検出し、低域
フィルタ部207に与える。低域フィルタ部207では、入力
信号から不要周波数成分を除去してVCO部208に与える。
この位相比較部206が検出した位相差によって、VCO部20
8を制御することで、同期を取り、同期波形304の信号を
をVCO部208から出力する。同期波形304の信号は、積分
回路部209に与えられ、積分回路部209において積分さ
れ、位相を遅らせた位相遅延波形305の信号を出力し波
形生成部210に与える。位相遅延波形305は波形生成部20
1において波形生成され、再生クロック信号306を発生す
る。再生クロック信号306はラッチ部211に与えられる。
ラッチ部211は、与えられた再生クロック信号306によっ
てリミッタ検波波形301をラッチし、同期のとれた復調
信号が出力端子213を介して出力される。
んごうであるリミッタ検波波形301は、エッジ検出部204
においてエッジ検出され、エッジ検出波形302の信号を
出力する。この出力信号は、ゲート回路205において波
形生成部208の位相と一致しないエッジを除去され、エ
ッジ除去波形303の信号となって出力される。エッジ除
去波形303の信号は位相比較部206に与えらる。位相比較
部206は、入力したエッジ除去波形303の基準に、VCO部2
08が出力する発振周波数信号との位相差を検出し、低域
フィルタ部207に与える。低域フィルタ部207では、入力
信号から不要周波数成分を除去してVCO部208に与える。
この位相比較部206が検出した位相差によって、VCO部20
8を制御することで、同期を取り、同期波形304の信号を
をVCO部208から出力する。同期波形304の信号は、積分
回路部209に与えられ、積分回路部209において積分さ
れ、位相を遅らせた位相遅延波形305の信号を出力し波
形生成部210に与える。位相遅延波形305は波形生成部20
1において波形生成され、再生クロック信号306を発生す
る。再生クロック信号306はラッチ部211に与えられる。
ラッチ部211は、与えられた再生クロック信号306によっ
てリミッタ検波波形301をラッチし、同期のとれた復調
信号が出力端子213を介して出力される。
【０００６】
【発明が解決しようとする課題】前述の従来技術では、
搬送波を再生するための基準となる信号が、受信した搬
送波、または中間周波数帯域等の入力信号であるため、
早い周期変動に追従する構成になっている。このため経
年変化等に伴う搬送波周波数偏差や、搬送波周波数変動
等の時定数の大きい変動には適応できない欠点があっ
た。本発明の目的は、PLL回路を用いて、経年変化に伴
う搬送波周波数偏差や、搬送波の時定数の大きい変動の
検出が可能な搬送波周波数検出器を提供することにあ
る。
搬送波を再生するための基準となる信号が、受信した搬
送波、または中間周波数帯域等の入力信号であるため、
早い周期変動に追従する構成になっている。このため経
年変化等に伴う搬送波周波数偏差や、搬送波周波数変動
等の時定数の大きい変動には適応できない欠点があっ
た。本発明の目的は、PLL回路を用いて、経年変化に伴
う搬送波周波数偏差や、搬送波の時定数の大きい変動の
検出が可能な搬送波周波数検出器を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の搬送波周波数検出器は、PLL回路からの
瞬時周波数情報を抽出し、低域フィルタや搬送波の平均
変動の算出等を用いて、時定数の大きい変動をする周波
数成分の検出を行い、また瞬時周波数情報を高域フィル
タを用いて処理することで、伝搬路に起因する搬送波周
波数変動を検出する。その結果、遅い周期で変動する経
年変化による搬送波周波数偏差や、搬送波の周波数変動
の検出が可能な搬送波周波数検出器を実現した。
めに、本発明の搬送波周波数検出器は、PLL回路からの
瞬時周波数情報を抽出し、低域フィルタや搬送波の平均
変動の算出等を用いて、時定数の大きい変動をする周波
数成分の検出を行い、また瞬時周波数情報を高域フィル
タを用いて処理することで、伝搬路に起因する搬送波周
波数変動を検出する。その結果、遅い周期で変動する経
年変化による搬送波周波数偏差や、搬送波の周波数変動
の検出が可能な搬送波周波数検出器を実現した。
【０００８】
【発明の実施の形態】本発明の搬送波周波数検出器の一
実施例を図１によって説明する。図１は、ディジタルPL
L回路を用いた本発明の搬送波周波数検出器の構成を表
すブロック図である。101は信号の入力端子、103は第１
の加算部、104は第１の遅延部、105は第２の加算部、10
6は第３の加算部、107は第２の遅延部、108は信号の出
力端子、110は第１の乗算部、111は第２の乗算部、109
は第３の乗算部、119は第１の加算部103，第１の遅延部
104，第２の加算部105，第１の乗算部110，第２の乗算
部111とから成る積分回路部、120は第３の加算部106，
第２の遅延部107，第３の乗算部109とから成る微分回路
部、102は積分回路部119と微分回路部120とから成るデ
ィジタルPLL回路、113は低域フィルタ部、114は差分
部、115は第１の周波数検出部、116は第２の周波数検出
部、112は低域フィルタ部113，差分部114，第１の周波
数検出部115，第２の周波数検出部116とから成る周波数
変化検出部、117は搬送波周波数変動を出力する出力端
子、118は搬送波周波数偏差を出力する出力端子であ
る。
実施例を図１によって説明する。図１は、ディジタルPL
L回路を用いた本発明の搬送波周波数検出器の構成を表
すブロック図である。101は信号の入力端子、103は第１
の加算部、104は第１の遅延部、105は第２の加算部、10
6は第３の加算部、107は第２の遅延部、108は信号の出
力端子、110は第１の乗算部、111は第２の乗算部、109
は第３の乗算部、119は第１の加算部103，第１の遅延部
104，第２の加算部105，第１の乗算部110，第２の乗算
部111とから成る積分回路部、120は第３の加算部106，
第２の遅延部107，第３の乗算部109とから成る微分回路
部、102は積分回路部119と微分回路部120とから成るデ
ィジタルPLL回路、113は低域フィルタ部、114は差分
部、115は第１の周波数検出部、116は第２の周波数検出
部、112は低域フィルタ部113，差分部114，第１の周波
数検出部115，第２の周波数検出部116とから成る周波数
変化検出部、117は搬送波周波数変動を出力する出力端
子、118は搬送波周波数偏差を出力する出力端子であ
る。
【０００９】図１において、搬送波信号が入力端子101
から入力し、積分回路119の第１の加算部103に与えられ
る。この入力した信号は、第１の加算部103を介して、
第１の遅延部104と第２の加算部105とに与えられる。第
２の加算部105を出力した信号は、微分回路部120の第３
の加算部106に入力し、第３の加算部106を介して、第２
の遅延部107と出力端子108とに入力し、出力端子108か
ら出力される。第１の遅延部104を出力した信号は、第
１の乗算部110と第２の乗算部111及び周波数偏差検出部
112の低域フィルタ部113と差分部114とに与えられる。
第１の乗算部110を出力した信号は第２の加算部105に入
力し、第２の乗算部111を出力した信号は第１の加算部1
03に入力する。第２の遅延部107より出力した信号は、
第３の乗算部109を介して第３の加算部106に入力する。
低域フィルタ部113を出力した信号は、差分部114と第２の周
波数検出部116とに入力する。差分部114を出力した信号
は、第１の周波数検出部115を介して、出力端子117に入
力する。出力端子117は搬送波周波数変動を出力し、第
２の周波数検出部116を出力した信号は、出力端子118を
介して搬送波周波数偏差を出力する。
から入力し、積分回路119の第１の加算部103に与えられ
る。この入力した信号は、第１の加算部103を介して、
第１の遅延部104と第２の加算部105とに与えられる。第
２の加算部105を出力した信号は、微分回路部120の第３
の加算部106に入力し、第３の加算部106を介して、第２
の遅延部107と出力端子108とに入力し、出力端子108か
ら出力される。第１の遅延部104を出力した信号は、第
１の乗算部110と第２の乗算部111及び周波数偏差検出部
112の低域フィルタ部113と差分部114とに与えられる。
第１の乗算部110を出力した信号は第２の加算部105に入
力し、第２の乗算部111を出力した信号は第１の加算部1
03に入力する。第２の遅延部107より出力した信号は、
第３の乗算部109を介して第３の加算部106に入力する。
低域フィルタ部113を出力した信号は、差分部114と第２の周
波数検出部116とに入力する。差分部114を出力した信号
は、第１の周波数検出部115を介して、出力端子117に入
力する。出力端子117は搬送波周波数変動を出力し、第
２の周波数検出部116を出力した信号は、出力端子118を
介して搬送波周波数偏差を出力する。
【００１０】以下、図１を用いて本発明の動作の一実施
例を説明をする。入力端子101から入力した搬送波信号
は、ディジタルPLL回路102の中の積分回路部119の第１
の加算部103に与えられる。この積分回路部119に搬送波
信号が入力することによって、第１の遅延部104にラン
ダム雑音が除去された搬送波信号の周波数情報が残る。
第２の加算部105から出力した信号は、微分回路部120の
中の第３の加算部106に入力する。この微分回路部120に
入力することで、第２の遅延部107に搬送波信号の位相
成分が残る。
例を説明をする。入力端子101から入力した搬送波信号
は、ディジタルPLL回路102の中の積分回路部119の第１
の加算部103に与えられる。この積分回路部119に搬送波
信号が入力することによって、第１の遅延部104にラン
ダム雑音が除去された搬送波信号の周波数情報が残る。
第２の加算部105から出力した信号は、微分回路部120の
中の第３の加算部106に入力する。この微分回路部120に
入力することで、第２の遅延部107に搬送波信号の位相
成分が残る。
【００１１】図１において、積分回路部119の第１の遅
延部104からの、ランダム雑音が除去された搬送波信号
の周波数情報は、周波数偏差検出部112内の低域フィル
タ部113を通過することによって、変動周期の速い周波
数成分（高周波数成分）を除去される。この変動周期の
速い周波数成分を除去された信号は第２の周波数検出部
116に与えられる。第２の周波数検出部116は、時定数の
大きい搬送波周波数偏差成分を検出し、出力端子118を
介して出力する。この出力端子118から出力された変動
成分は、主に、経年変化や温度変化による周波数変動で
ある。また低域フィルタ部113を通過することによって
変動周期の速い周波数成分を除去された信号は、差分部
114にも与えられる。差分部114では、この周波数成分
と、低域フィルタ部113を通過しない元のランダム雑音
が除去された搬送波信号（第１の遅延部104から与えら
れる信号）との差分を算出し、第１の周波数検出部115
に与える。第１の周波数検出部115は入力した搬送波信
号の周波数変動成分の検出が行い、出力端子117から出
力する。この出力端子117から出力された変動成分は、
主に、ドップラー周波数変動である。
延部104からの、ランダム雑音が除去された搬送波信号
の周波数情報は、周波数偏差検出部112内の低域フィル
タ部113を通過することによって、変動周期の速い周波
数成分（高周波数成分）を除去される。この変動周期の
速い周波数成分を除去された信号は第２の周波数検出部
116に与えられる。第２の周波数検出部116は、時定数の
大きい搬送波周波数偏差成分を検出し、出力端子118を
介して出力する。この出力端子118から出力された変動
成分は、主に、経年変化や温度変化による周波数変動で
ある。また低域フィルタ部113を通過することによって
変動周期の速い周波数成分を除去された信号は、差分部
114にも与えられる。差分部114では、この周波数成分
と、低域フィルタ部113を通過しない元のランダム雑音
が除去された搬送波信号（第１の遅延部104から与えら
れる信号）との差分を算出し、第１の周波数検出部115
に与える。第１の周波数検出部115は入力した搬送波信
号の周波数変動成分の検出が行い、出力端子117から出
力する。この出力端子117から出力された変動成分は、
主に、ドップラー周波数変動である。
【００１２】以上述べたように、本発明は搬送波信号の
周波数変動成分を、時定数の大きさに応じて、区別して
出力するが、区別する変動の数は任意に設定できる。更
に、時定数の大きさの範囲も任意であり、抽出する周波
数情報に応じてフィルタの数等の構成を変更することは
自明である。
周波数変動成分を、時定数の大きさに応じて、区別して
出力するが、区別する変動の数は任意に設定できる。更
に、時定数の大きさの範囲も任意であり、抽出する周波
数情報に応じてフィルタの数等の構成を変更することは
自明である。
【００１３】
【発明の効果】以上のように、本発明によれば、PLL回
路から周波数情報を抽出し、低域フィルタを用いて時定
数の大きい変動をする周波数成分の検出を行うことによ
って、搬送波周波数偏差、及び搬送波の周波数変動を検
出することができる。
路から周波数情報を抽出し、低域フィルタを用いて時定
数の大きい変動をする周波数成分の検出を行うことによ
って、搬送波周波数偏差、及び搬送波の周波数変動を検
出することができる。
【図１】 本発明の搬送波周波数検出器の構成を示すブ
ロック図。
ロック図。
【図２】 従来の搬送波周波数検出器の構成を示すブロ
ック図。
ック図。
【図３】 従来の搬送波周波数検出器の動作を説明する
ためのタイミングチャート。
ためのタイミングチャート。
101：入力端子、 102：ディジタルPLL回路、 103：第
１の加算部、 104：第１の遅延部、 105：第２の加算
部、 106：第３の加算部、 107：第２の遅延部、 10
8：出力端子、 109：第３の乗算部、 110：第１の乗
算部、 111：第２の乗算部、 112：周波数変化検出
部、 113：低域フィルタ部、 114：差分部、 115：
第１の周波数検出部、 116：第２の周波数検出部、 1
17：出力端子、 118：出力端子、 119：積分回路部、
120：微分回路部、 201：アンテナ、 202：高周波
部、 203：中間周波数部、 204：エッジ検出部、 20
5：ゲート部、 206：移相比較部、 207：低域フィル
タ部、 208：VCO部、 209：積分回路部、 210：波形
生成部、 211：ラッチ部、 212：PLL回路、 213：出
力端子。
１の加算部、 104：第１の遅延部、 105：第２の加算
部、 106：第３の加算部、 107：第２の遅延部、 10
8：出力端子、 109：第３の乗算部、 110：第１の乗
算部、 111：第２の乗算部、 112：周波数変化検出
部、 113：低域フィルタ部、 114：差分部、 115：
第１の周波数検出部、 116：第２の周波数検出部、 1
17：出力端子、 118：出力端子、 119：積分回路部、
120：微分回路部、 201：アンテナ、 202：高周波
部、 203：中間周波数部、 204：エッジ検出部、 20
5：ゲート部、 206：移相比較部、 207：低域フィル
タ部、 208：VCO部、 209：積分回路部、 210：波形
生成部、 211：ラッチ部、 212：PLL回路、 213：出
力端子。
Claims (4)
- 【請求項１】 位相同期回路を用い、受信した信号の搬
送波周波数偏差を検出する搬送波周波数検出器におい
て、前記位相同期回路から瞬時周波数情報を抽出する抽
出手段と、抽出した該瞬時周波数情報を除去する低域フ
ィルタとを有し、前記搬送波周波数の所定の時定数以上
の変動を検出することを特徴とする搬送波周波数検出
器。 - 【請求項２】 位相同期回路を用い、受信した信号の搬
送波周波数偏差を検出する搬送波周波数検出器におい
て、前記位相同期回路から瞬時周波数情報を抽出する手
段と、抽出した該瞬時周波数情報を除去する低域フィル
タと、抽出した該瞬時周波数情報以外の情報を除去する
高域フィルタとを有し、前記搬送波周波数の変動を、該
変動の時定数の大きさに応じて区別して検出することを
特徴とする搬送波周波数検出器。 - 【請求項３】 請求項１または請求項２記載の搬送波周
波数検出器において、前記瞬時周波数情報を平均化処理
する平均化手段を有し、前記搬送波周波数の変動を、該
変動の時定数の大きさに応じて区別して検出することを
特徴とする搬送波周波数検出器。 - 【請求項４】 請求項２または請求項３記載の搬送波周
波数検出器において、前記高域フィルタは、前記瞬時周
波数情報と、前記瞬時周波数情報を前記低域フィルタに
よって高周波数成分を除去した信号との差分をとること
を特徴とする搬送波周波数検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003082A JP2001196861A (ja) | 2000-01-12 | 2000-01-12 | 搬送波周波数検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003082A JP2001196861A (ja) | 2000-01-12 | 2000-01-12 | 搬送波周波数検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196861A true JP2001196861A (ja) | 2001-07-19 |
Family
ID=18532078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003082A Pending JP2001196861A (ja) | 2000-01-12 | 2000-01-12 | 搬送波周波数検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001196861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081813A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | 受信周波数制御回路 |
-
2000
- 2000-01-12 JP JP2000003082A patent/JP2001196861A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081813A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | 受信周波数制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002108490A (ja) | クロック供給回路 | |
| US6404363B1 (en) | Circuit for recovering digital clock signal and method thereof | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| Pyatin et al. | Design and Simulation of Synchronization Systems in Telecommunications with QPSK | |
| JP2001196861A (ja) | 搬送波周波数検出器 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP3240954B2 (ja) | 位相比較器 | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| KR970050792A (ko) | 디지탈 디스크의 데이타 재생장치 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JP3304996B2 (ja) | 搬送波再生回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| KR100243507B1 (ko) | 디지탈 탄럭 루프를 이용한 클럭회복 회로 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JP2801292B2 (ja) | クロック発生回路 | |
| JP3755860B2 (ja) | 位相同期回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| TW202322591A (zh) | 具有時鐘和資料恢復電路的電路 | |
| JPS6347389B2 (ja) | ||
| JPH08149046A (ja) | スペクトラム拡散受信装置 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JPH08237168A (ja) | スペクトラム拡散通信装置 |