JP2009081813A

JP2009081813A - 受信周波数制御回路

Info

Publication number: JP2009081813A
Application number: JP2007251281A
Authority: JP
Inventors: Kazuhiko Seki; 和彦関; Takashi Taya; 隆士太矢
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2007-09-27
Filing date: 2007-09-27
Publication date: 2009-04-16
Anticipated expiration: 2027-09-27
Also published as: JP5020760B2; US8204162B2; US20090086856A1

Abstract

【課題】
FSK変調信号を復調する場合に、実装面積が小さく、外乱の影響を受けない受信周波数制御回路を提供することを目的とする。
【解決手段】
受信周波数制御回路100は、FSK変調されたデジタル信号を受信した時に、受信信号処理部102で中間周波数に変換後、周波数電圧変換部104で電圧信号に変換し出力信号25を出力する同時に、アナログ周波数制御部106で出力信号25からアナログ処理により周波数偏差を検出し、デジタル周波数制御部108で周波数を補正するための受信周波数制御信号43を生成し、受信信号処理部102にフィードバックする。このように受信周波数制御をアナログ回路−デジタル回路の組み合せで行うことにより、安定した周波数制御が実現できる。
【選択図】図１

Description

本発明は、FSK（周波数シフトキーイング：Frequency Sift Keying）変調信号を復調する受信機に関し、とくに受信周波数を制御する回路に関するものである。

FSK変調方式は、周波数変調方式の一種であり、デジタル信号をアナログ伝送路で通信する方式である。これは比較的簡易な構成でデジタル信号を送受信できるため、ページャ、ポケットベルなどの携帯型受信装置に広く採用されている。

しかし、送信中の周波数がずれると受信性能が大幅に劣化するため、受信機側において受信周波数を制御し送信周波数に近づけるための補正が必要となる。

ところで、特許文献１および特許文献２には、位相面のずれを検出して周波数を補正する周波数制御回路が、また特許文献３には、周波数電圧変換信号の振幅により周波数を補正する周波数制御回路が、さらに特許文献４には、デジタル信号のフィードバック処理により周波数を補正する周波数制御回路が開示されている。
特開平11-313117号公報特許第3178268号公報特許第3070733号公報特開平10-257110号公報

これらの、従来の周波数制御回路において、位相面のずれを検出して周波数を補正する場合、これをデジタル信号処理で行うために、受信信号を直交成分に分解し、それぞれの成分別に補正回路が必要となる。すなわち、同じ回路を２系統必要とすることから、回路の実装面積を小さくすることができないという課題があった。

また、周波数電圧変換信号の振幅を用いる場合、アナログ回路で構成されたAFC (Automatic Frequency Control)回路が存在するため、温度や経時変化などで回路素子のパラメータが変動し、想定していない動作をする可能性があるという問題があった。

本発明は、このような従来技術の欠点を解消し、温度や経時変化などの外乱要因に対しても安定して周波数補正をすることができ、かつ回路実装面積を小さくすることができる受信周波数制御回路およびFSK受信機を提供することを目的とする。

本発明は、上述の課題を解決するために、FSK変調されたデジタル信号を受信して復調する受信周波数制御回路において、この受信したデジタル信号を予め与えられた周波数設定信号に基づき中間周波数に変換した後、不要信号の除去を行い、電圧振幅を一定にした定振幅中間周波数信号を周波数電圧変換部に供給する受信信号処理部と、この定振幅中間周波数信号を、周波数−電圧変換により電圧振幅を有するバースバンド信号に変換し、出力信号とするとともに、周波数偏差成分の補正のため出力信号をアナログ周波数制御部に供給する周波数電圧変換部と、出力信号に含まれる周波数偏差成分をアナログに抽出し、パルス信号としてデジタル周波数制御部に供給するナログ周波数制御部と、パルス信号をデジタル化することにより雑音成分を除去し、さらに平均化した後に基本周波数設定値に変換し、周波数設定値を補正して受信信号処理部にフィードバックするデジタル周波数制御部とを含むことを特徴とする。

本発明の受信周波数制御回路によれば、同じ回路を２系統も持つことは必要なく、また情報信号に含まれる０信号、１信号の比率に関係なく周波数偏差を検出することができ、さらにアナログ信号からデジタル信号に変換して制御するため、アナログ回路のパラメータ変化に関係なく周波数制御が実現できるため、小さな実装面積で、安定した周波数制御回路が実現される。

次に添付図面を参照して、本発明によるFSK受信機の実施例を詳細に説明する。図１に示すFSK受信機100は、シングルコンバージョン方式でFSK復調を行うFSK受信機の実施例であり、FSK変調されたデジタル信号を受信して、周波数のずれを補正し、復調する機能を含む。なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。

本実施例において、FSK受信機100は全体として、受信信号処理部102と、周波数電圧変換部104と、アナログ周波数制御部106と、デジタル周波数制御部108とを含む。

受信信号処理部102は、受信したFSK変調されたデジタル信号11を、予め与えられた周波数設定信号15に基づき中間周波数13に変換した後、不要信号の除去を行い、電圧振幅を一定にした定振幅中間周波数信号19を周波数電圧変換部104に供給する機能を有し、ミキサ回路12とPLL( Phase Locked Loop)シンセサイザ14と、帯域制限フィルタ(BPF: Band Pass Filter)16と、リミッタ(LIM: Limiter)18とを含んで構成される。

周波数電圧変換部104は、受信信号処理部102から供給された定振幅中間周波数信号19を、周波数−電圧変換し電圧振幅を有するバースバンド信号に変換し、本装置100の出力信号25とするとともに、周波数偏差成分の補正のため出力信号25をアナログ周波数制御部106に供給する機能を有し、位相周波数比較器20と、ループフィルタ22と、電圧制御発振回路(VCO: Voltage Control Oscillator)24とを含んで、構成され、いわゆる位相同期ループ(PLL)を形成する。

アナログ周波数制御部106は、周波数電圧変換部104から供給された出力信号25に含まれる周波数偏差成分をアナログ回路を用いて抽出し、パルス信号33としてデジタル周波数制御部108に供給する機能を有し、低域通過フィルタ26と積分器28と、微分器30と、比較器32とを含んで構成される。

デジタル周波数制御部108は、アナログ周波数制御部106から供給されたパルス信号33を、デジタル化することにより雑音成分を除去し、さらに平均化した後に基本周波数設定値41に変換し、周波数設定値40を補正して受信信号処理部にフィードバックする機能を有し、S/H(Sample and Hold)回路34と、平均化回路36と、変換器38と、加算器42とを含んで構成される。

本実施例の受信信号処理部102のミキサ回路12は、アンテナ10により受信された受信信号11とPLLシンセサイザ14から供給される周波数設定信号15とを混合し中間周波数13に変換する。

PLLシンセサイザ14は、加算器42から供給された設定用周波数データ43に基づき周波数設定信号15を生成し、ミキサ回路12に供給する。

帯域制限フィルタ16は、ミキサ回路12から供給される中間周波数13からミキサ回路12で取り込まれた不要信号を除去し、中間周波数信号17とし、リミッタ18に送る。

リミッタ18は、帯域制限フィルタ16から送られてきた中間周波数信号17の振幅を一定にし定振幅中間周波数信号19として周波数電圧変換部104の位相周波数比較器20に供給する。

周波数電圧変換部104の位相周波数比較器20は、リミッタ18から送られた定振幅中間周波数信号19と電圧制御発振回路22にて生成される調整中間周波数23との比較を行い、比較信号21を電圧として生成し、ループフィルタ24に供給する。

電圧制御発振回路22は、ループフィルタ24から供給される出力信号25に応じて調整された調整中間周波数23を生成し、位相周波数比較器20にフィードバックする。

ループフィルタ24は、位相周波数比較器20から出力された比較信号21に含まれる高周波成分を除去し、本装置の出力信号25とする。また周波数を安定化させるために出力信号25を電圧制御発振回路22に制御電圧として供給するとともに、受信周波数偏差制御のため、出力信号25をアナログ周波数制御部106の低域通過フィルタ26に供給する。

アナログ周波数制御部106の低域通過フィルタ26は、ループフィルタ24から供給された出力信号25の、情報信号と送受信周波数の周波数偏差成分とを通過させ、積分器28に供給する。

積分器28は、低域通過フィルタ26から供給される情報信号と送受信周波数の周波数偏差成分の信号27を一定の積分区間ごとに積分することにより、平滑化し情報変調信号を除去した後、これを積分信号29として微分器30に送る。

微分器30は、積分器28から送られてきた積分信号29を微分することにより累積している0-1発生確率の偏りによる周波数偏差成分を抽出し、比較器32に供給する。

比較器32は、微分器30から供給された周波数偏差成分31と、予め定めた設定範囲の電圧との比較判定を行い、正または負のパルス信号33を出力し、S/H回路34に供給する。

デジタル周波数制御部108のS/H回路34は、比較器32から供給されたパルス信号33を積分器28の積分区間と同じ周期でサンプリングすることによりデジタル信号35に変換し、平均化回路36に供給する。

平均化回路36は、S/H回路34より供給されたデジタル信号35を受信周波数偏差の値を推定するために平均化し平均化信号37を変換器38に送る。

変換器38は、平均化回路36より供給される平均化信号37を周波数に変換し、PLLシンセサイザ14の周波数設定用の偏差周波数39として、加算器42に送る。

加算器42は、変換器38から送られた偏差周波数39と基本周波数設定値41と加減算をして、PLLシンセサイザ14に供給する。

次に、本実施例におけるFSK受信機10において、受信から出力までの動作について、添付図面を参照にして説明する。

本実施例では、アンテナ10でFSK変調されたデジタル信号11（以後、受信周波数と称す）が受信されるとミキサ12に送られる。

PLLシンセサイザ14から出力された予め与えられた周波数設定データに基づく周波数設定信号15が出力されミキサ12に送られる。図２(a)に示すように、この周波数設定信号15は、受信周波数11の周波数から中間周波数Fif分離れた周波数であり、図２(a)では受信周波数11より低い周波数の場合を示しているが、受信周波数より高い周波数でもよい。

ミキサ12で、受信周波数11と周波数設定信号とが混合され、図２(b)に示すような中間周波数13に変換し、帯域制限フィルタ16に送られる。

ミキサ12から送られてくる中間周波数は、図２(b)に示すように隣接チャネル信号などの不要信号が含まれているため、帯域制限フィルタ16においてこの不要信号が除去され、図２(c)に示すように必要受信信号だけの中間周波数信号17が検出される。

ここで得られた中間周波数信号17は、受信時の受信強度ばらつきなどの外乱により電圧振幅に乱れがあり、次工程の周波数電圧変換部104で安定して動作させるために、リミッタ18に送られ、電圧振幅を一定にされ、定振幅中間周波数信号19として位相周波数比較器20に供給される。

次工程の周波数電圧変換部104は、位相周波数比較器20とループフィルタ24とVCO 22とで形成された位相同期ループとして機能し、位相周波数比較器20では、リミッタ18から送られた定振幅中間周波数信号19は、周波数電圧変換され、その周波数に比例した電圧振幅を有するベースバンド信号に変換され、本装置の出力信号25となる。

次にここで得られた出力信号25から受信周波数偏差を検出し、受信周波数を制御する動作を説明する。

出力信号25は、ループフィルタ24で周波数帯が広くなるため、低域通過フィルタ26に送られ、図３(a)に示すような、情報信号および送受信周波数の周波数偏差成分のみが検出される。

次に積分器28に送られ、ここで平滑化されることにより情報信号が除去され、図３(b)に示すような、周波数偏差成分の累積信号が得られる。これは受信した時の情報信号は、論理値１または０を周波数で区別したデジタル信号であり、その発生率がほぼ等しいという前提であるが、実際には１または０の発生率が偏ることから相殺されない偏差成分が累積されることを利用している。

積分器28から送られた積分信号29は、微分器30で微分され、図３(c)のようにある方向に偏る周波数偏差に相当する積分出力の変化分が微分信号31として抽出される。

さらに積分信号29に含まれる雑音変動が検出されないように、微分信号31は比較器32に送られ、比較器32であらかじめ雑音による変動が検出されない値を設定し、その値を超えた場合にのみ、正、負または０の３値のパルス信号33が判定結果として出力される。

この判定結果は、パルス信号33としてS/H回路34に送られ、積分器28での積分時間と等しい間隔でサンプリングされ、雑音を除去したデジタル信号35に変換される。

次にこのデジタル信号35は、平均化回路36において平均化されることで、推定される受信周波数偏差信号37が変換器38に送られる。

これらの信号は、変換器38でPLLシンセサイザ14の周波数設定用データに変換され、加算器42において当初の基本周波数設定値41を補正する。

この補正された受信周波数制御信号43をミキサ12にフィードバックすることによりこの受信周波数制御回路全体を安定に制御することが可能となる。このとき、周波数変更を小さくするように補正することで、さらに安定性を確保することができる。

次に、他の実施例におけるFSK受信機600の構成について、図４を参照しながら説明する。ただし図１と同様の要素は、同じ参照番号を付与する。

この実施例は、ダイレクトコンバージョン方式でFSK復調を行うもので、FSK受信機600は、受信信号処理部302と周波数電圧変換部304とアナログ周波数制御部106とデジタル周波数制御部108を含み、受信信号処理部302でデジタル信号の受信信号を処理するものである。ここでアナログ周波数制御部106とデジタル周波数制御部108は、先の実施例と同じ構成、機能であるので説明を省く。

受信信号処理部302は、受信したFSK変調されたデジタル信号11を、PLLシンセサイザ14で生成した受信信号のRF周波数に相当する受信周波数およびπ/2ラジアン(90度)位相を回転させた受信周波数をそれぞれ混合することにより、周波数成分がほぼゼロのベースバンド受信信号に変換し、不要信号の除去を行い、電圧振幅を一定にした後、位相検出器70に供給する機能を有し、２つのミキサ回路12、帯域制限フィルタ16およびリミッタ18と、1つのPLLシンセサイザ14および、位相回転部64とを含んで構成される。

周波数電圧変換部304は、受信信号処理部302から供給された２つの位相の異なる定振幅信号69をデジタル信号として位相情報に変換し、周波数情報に変換し、振幅情報すなわち電圧信号に変換し出力とするとともに、受信周波数偏差制御のためにこの電圧信号25をアナログ周波数制御部106の低域通過フィルタ26に供給する機能を有し、位相検出器70と、周波数変換器72と、振幅変換器74とを含んで構成される。

受信信号処理部302の一方のミキサ部12は、アンテナにより受信された受信信号11とPLLシンセサイザ14から供給される受信信号に相当する周波数の受信周波数設定信号15とを混合する。また他方のミキサ部12は、アンテナにより受信された受信信号11とPLLシンセサイザ14から供給される受信信号に相当する周波数の受信周波数設定用信号を位相回転部64でπ/2ラジアン(90度)位相回転させた位相回転信号65とを混合する。そしてそれぞれ周波数成分がほぼゼロのベースバンド信号63に変換し、それぞれの帯域制限フィルタ16に供給する。

それぞれの帯域制限フィルタ部16は、ミキサ回路12で中間周波数信号に取り込まれた不要信号を除去し、受信信号67をそれぞれのリミッタ18に送る。

それぞれのリミッタ18は、帯域制限フィルタ16から送られてきたそれぞれの受信信号67の振幅を定振幅信号69に変換し、周波数電圧変換部304の位相検出器70に供給する。

周波数電圧変換部304の位相検出器70は、リミッタ18から送られた２つの位相の異なる定振幅信号69をデジタル信号として位相情報71に変換し、周波数変換器72に送る。

周波数変換器72は、位相検出器70から供給される位相情報71を周波数情報73に変換し、振幅変換器74に供給する。

振幅変換器74は、周波数変換器72から供給される周波数情報73を振幅情報すなわち電圧信号に変換し出力信号25とする。また受信周波数偏差制御のためにこの出力信号25をアナログ周波数制御部106の低域通過フィルタ26に供給する。

以降、先の実施例と同じ構成でこの電圧信号は、受信周波数生成用信号としてミキサ回路12にフィードバックされる。

次に、本実施例におけるFSK受信機600において、受信から出力までの動作について、図５も参照しながら説明する。

本実施例では、アンテナ10でFSK変調されたデジタル信号11が受信されると２つのミキサ12にそれぞれ送られる。

図５(a)に示すように、受信信号のRF周波数に相当する周波数設定信号15が、PLLシンセサイザ14にて生成され、ミキサ12aと位相回転部64に送られる。

PPLシンセサイザ14から位相回転部64への出力された周波数設定信号15は、位相回転部64で90度位相シフトされ、位相周波数設定信号65としてミキサ12bに送られる。

周波数設定信号15が送付されたミキサ12aでは、受信周波数11と周波数設定信号15とが混合され、図５(b)に示すように周波数成分がほぼゼロのベースバンド受信信号に変換される。

位相回転部64からミキサ12bに送付された位相周波数設定信号65は、同様に周波数成分がほぼゼロで、位相平面上直交した位相変動ベースバンド受信信号に変換される。

これにより、I ch(In phase channel)とQ ch(Quadra phase channel)の直交成分に分解して変換することが可能となる。

それぞれのミキサ12からのベースバンド受信信号62は、それぞれの帯域制御フィルタ16に送られ、図５(c)に示すように隣接チャネル信号などの不要信号が除去され受信信号67が検出される。

さらに、FSK変調方式であるため振幅変動成分は不要であるため、それぞれのリミッタ18に送られ、定振幅信号69に変換される。これにより定振幅で、位相情報のみを備えたI ch、Q ch信号として処理ができる。

これらの定振幅信号69は、周波数電圧変換部304の位相検出器70に送られ、デジタル処理にて位相情報への変換が行われる。

ついで、位相検出器70で得られた位相情報71に基づき、周波数変換器72にて周波数情報73に変換される。

さらに、後工程での信号処理を容易にするために周波数情報73は、振幅変換器74で電圧振幅情報75に変換され、本装置の出力信号25となる。これは、先の実施例の出力信号25と同じであり、周波数制御は全く同じ動作で行なうことができる。

以上のようにFSK変調信号を周波数電圧変換して復調する方式すべてに適用できる。

本発明の実施例による受信周波数制御回路の構成を示す構成図である。図１に示す実施例における周波数変換推移を示すグラフである。図１に示す実施例における信号波形の推移を示すグラフである。本発明の他の実施例による受信周波数制御回路の構成を示す構成図である。図４に示す実施例における周波数変換推移を示すグラフである。

符号の説明

10 アンテナ
12 ミキサ
14 PLLシンセサイザ
16 帯域制限フィルタ
18 リミッタ
20 位相周波数比較器
22 VCO
24 ループフィルタ
26 低域通過フィルタ
28 積分器
30 微分器
32 比較器
34 S/H回路
36 平均化回路
38 変換器
42 加算器
100,600 受信周波数制御回路
102,302 受信信号処理部
104,304 周波数電圧変換部
106 アナログ周波数制御部
108 デジタル周波数制御部

Claims

周波数シフトキーイング変調されたデジタル信号を受信して復調する受信周波数制御回路において、
前記受信したデジタル信号を予め与えられた周波数設定信号に基づき中間周波数に変換した後、不要信号の除去を行い、電圧振幅を一定にした定振幅中間周波数信号を周波数電圧変換部に供給する受信信号処理部と、
前記定振幅中間周波数信号を、周波数−電圧変換により電圧振幅を有するバースバンド信号に変換し、出力信号とするとともに、周波数偏差成分の補正のため前記出力信号をアナログ周波数制御部に供給する周波数電圧変換部と、
前記出力信号に含まれる周波数偏差成分をアナログにて抽出し、パルス信号としてデジタル周波数制御部に供給するアナログ周波数制御部と、
前記パルス信号をデジタル化することにより雑音成分を除去し、さらに平均化した後に基本周波数設定値に変換し、該周波数設定値を補正して受信信号処理部にフィードバックするデジタル周波数制御部とを含むことを特徴とする受信周波数制御回路。
請求項１に記載の受信周波数制御回路において、
前記アナログ周波数制御部は、前記周波数電圧変換部から供給される比較信号の高周波成分を除去するフィルタ手段と、
該比較信号を一定区間毎に積分し変調信号を平均化した積分信号にする変調信号積分手段と、
該積分信号を微分し周波数偏差成分を抽出する積分信号微分手段と、
該周波数偏差成分を予め定めた閾値を用いて３値からなる偏差成分デジタル信号に変換するデジタル信号化手段とを含み、
前記デジタル周波数制御部は、前記偏差成分デジタル信号を平均化し偏差成分平均化信号とするデジタル信号平均化手段と、
該偏差成分平均化信号を周波数変換し偏差周波数信号にする偏差周波数変換手段と、
該偏差周波数信号に基本周波数設定値を加算し加算信号とする加算手段と、
該加算信号を前記受信信号処理部にフィードバックするフィードバック手段とを含むことを特徴とする受信周波数制御回路。
請求項１に記載の受信周波数制御回路において、
前記受信信号処理部は、周波数シフトキーイング変調されたデジタル信号を受信するデジタル信号受信手段と、
該デジタル信号受信を予め設定された受信周波数設定用信号と混合し中間周波数信号に変換する中間周波数変換手段と、
該中間周波数信号の振幅を一定にする振幅制限手段とを含み、
前記周波数電圧変換部は、振幅一定の前記中間周波数信号を電圧信号にする周波数電圧変換手段を含むことを特徴とする受信周波数制御回路。