JP2016046680A - 無線通信装置、集積回路および無線通信方法 - Google Patents

Abstract

【課題】内部構成を簡略化し、低消費電力化を図る。【解決手段】無線通信装置は、アナログ制御ループ部と、デジタル制御ループ部と、アナログ制御信号およびデジタル制御信号に基づいて、電圧制御発振信号を生成する電圧制御型発振器と、デジタル制御信号を所定の閾値と比較した結果に基づいて、受信信号をデジタル復調したデジタル信号を生成するデータスライサと、デジタル制御信号がデータスライサの閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、受信信号の周波数と電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、補正信号に基づいて周波数設定コード信号を調整する設定コード調整器と、を備え、デジタル制御ループ部の利得は、アナログ制御ループ部の利得よりも高い。【選択図】図１

Description

本発明の実施形態は、無線通信装置、集積回路および無線通信方法に関する。

ＦＳＫデータを含むＲＦ受信信号を周波数変換してＡ／Ｄ変換した後に、角度演算回路にて送受信機間の位相と周波数のオフセット量を検出し、検出されたオフセット量に基づいて送受信機間の位相と周波数のオフセットを自動補正するデジタルＰＬＬ回路を備えた受信機が提案されている。

この種の従来の受信機では、同相信号と直交信号の双方を用いて位相と周波数のオフセット量を検出するため、回路規模が大きくなる。また、角度演算回路等を含むデジタルＰＬＬ回路の回路規模も大きいため、消費電力の低減を図るのが困難である。

特許第２８７７１９８号公報

本発明が解決しようとする課題は、内部構成の簡略化と低消費電力化が可能な無線通信装置、集積回路および無線通信方法を提供するものである。

本実施形態によれば、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記電圧制御発振信号の位相の揺れを相殺可能で、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、を備え、
前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置が提供される。

第１の実施形態に係る受信機１の概略構成を示すブロック図。 第１の実施形態の信号波形図。 第２の実施形態に係る受信機１の概略構成を示すブロック図。 第２の実施形態の信号波形図。 第３の実施形態に係る受信機１の概略構成を示すブロック図。 第３の実施形態の信号波形図。 第４の実施形態に係る受信機１の概略構成を示すブロック図。 第４の実施形態の信号波形図。 第５の実施形態による無線通信装置７１の概略構成を示すブロック図。 図９の一変形例のブロック図。 ＰＣとマウスとの無線通信の一例を示す図。 ＰＣとウェアラブル端末との無線通信の一例を示す図。

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、無線通信装置内に設けられる受信機内の特徴的な構成および動作を中心に説明するが、受信機には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。以下の実施形態による無線通信装置は、受信機だけを含んでいてもよいし、送信機等の受信機以外の構成を含んでいてもよい。また、無線通信装置は、据置型の通信装置でもよいし、携帯可能な無線端末でもよい。

（第１の実施形態）
図１は第１の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１の受信機１は、アナログ制御ループ部２と、デジタル制御ループ部３と、電圧制御型発振器４と、データスライサ５とを備えている。図１の受信機１は、例えばＰＳＫ信号を受信する場合に用いられる。

アナログ制御ループ部２は、アンテナ６で受信された受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号Ｖ_ＭＩＸを生成する。

デジタル制御ループ部３は、基準信号の周波数と所定の周波数設定コード信号ＦＣＷとにより定まる周波数を持ち、電圧制御発振信号の位相の揺れを相殺可能で、アナログ制御信号Ｖ_ＭＩＸと逆位相のデジタル制御信号Ｄ_ｃｔｌを生成する。

アナログ制御ループ部２は、電圧制御発振信号の周波数を受信信号にトラッキングさせる制御を行うのに対して、デジタル制御ループは、その制御を阻止して、電圧制御発振信号の周波数を基準信号と周波数設定コード信号とで定まる設定周波数にトラッキングさせる制御を行う。このような相反する制御を行う結果として、アナログ制御ループ部２で生成されたアナログ制御信号Ｖ_ＭＩＸと、デジタル制御ループ部３で生成されたデジタル制御信号Ｄ_ｃｔｌとは、互いに位相が反転する差動信号になる。

電圧制御型発振器４（ＶＣＯ）は、アナログ制御信号Ｖ_ＭＩＸおよびデジタル制御信号Ｄ_ｃｔｌに基づいて、電圧制御発振信号（以下、ＶＣＯ信号）を生成する。

データスライサ５は、第１基準信号 源２０からの基準信号ＣＬＫ_{ｓｙｍｂｏｌ}に同期させて、デジタル制御信号Ｄ_ｃｔｌを所定の閾値と比較して、受信信号に応じたデジタル信号を生成する。このデジタル信号は、受信信号をデジタル復調した信号であり、別にデジタル復調器を設ける必要がなくなる。

アナログ制御ループ部２は、低雑音増幅器１１と、周波数変換器１２と、低域通過フィルタ１３とを有する。低雑音増幅器１１は、アンテナ６での受信信号を増幅する。周波数変換器１２は、受信信号とＶＣＯ信号との位相差信号を生成する。低域通過フィルタ１３は、周波数変換器１２の出力信号に含まれる不要な高周波成分を除去して、アナログ制御信号Ｖ_ＭＩＸを生成する。

デジタル制御ループは、第１基準信号源２０と、位相−デジタル変換器（ＴＤＣ：Time-to-Digital Converter）２１と、デジタル微分器２２と、デジタル減算器２３と、積分器２４と、ループ利得制御部（第２ループ利得制御部）２５と、ループフィルタ２６と、チャネル選択フィルタ２７と、自動オフセット制御部２８と、設定コード調整器２９とを有する。

位相−デジタル変換器２１は、第２基準信号源２１からの基準信号Ｆ_ＲＥＦに同期させて、ＶＣＯ信号の位相を検出する。

デジタル微分器２２は、デジタル加算器２４の出力信号を微分処理して、ＶＣＯ信号の位相を表す信号を周波数信号に変換する。

デジタル減算器２３は、デジタル微分器２２の出力信号と周波数設定コード信号ＦＣＷとの差分を検出して周波数誤差信号を生成する。

積分器２４は、デジタル減算器２３で生成された周波数誤差信号を位相誤差信号に変換する。この位相誤差信号は、ループ利得制御部２５に入力される。

ループ利得制御部２５は、例えばタイプＩＩのＡＤＰＬＬとして動作する。タイプＩＩのＡＤＰＬＬのループ利得は、高周波側に行くほど２次の傾きで減衰する。よって、ループ利得制御部２５の後段にはループフィルタ２６が配置されている。ループフィルタ２６は、受信機１での受信信号よりも高い周波数成分を除去して平滑化し、デジタル制御信号Ｄ_ｃｔｌを生成する。

チャネル選択フィルタ２７は、ループフィルタ２６の後段に接続されており、デジタル制御信号Ｄ_ｃｔｌに含まれる妨害波成分を抑圧する。抑圧する妨害波成分は、主にチャネル選択周波数の近傍にある妨害波成分である。チャネル選択フィルタ２７を通過したデジタル制御信号Ｄ_ｃｔｌがデータスライサ５に入力される。

デジタル制御ループ部３は、ＡＤ（All Digital）ＰＬＬで構成されている。ＡＤＰＬＬの動作原理については割愛するが、デジタル制御ループ部３における設定周波数Ｆ_ＶＣＯは、基準信号の周波数をＦ_ｒｅｆとすると、以下の（１）式で表される。

Ｆ_ＶＣＯ＝ＦＣＷ×Ｆ_ｒｅｆ …（１）

図１の受信機１では、（１）式で表される設定周波数Ｆ_ＶＣＯを受信信号のキャリア周波数に合わせることでチャネル選択を行う。しかしながら、例えば受信信号がＢＰＳＫ変調されている場合、その位相が±π／２でシフトするため、それに追従させようとするアナログ制御ループ部２と、一定の位相に留めようとするデジタル制御ループ部３との制御動作間に矛盾が生じる。そこで、図１の受信機１は、デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得よりも十分高く設定する。これにより、図１の受信機１は、ＰＳＫ変調信号を復調かつデジタル変換するとともに、変調信号に重畳されてくる妨害波に対する耐性を高めることができる。

ＢＰＳＫ変調された受信信号（ＢＰＳＫ信号）とＶＣＯ信号とが周波数変換器１２に入力されると、アナログ制御ループ部２は、ＶＣＯ信号の位相が受信信号の位相に比べてπ／２遅れたら、アナログ制御信号Ｖ_ＭＩＸをプラス側に駆動し、π／２進んだらマイナス側に駆動し、受信信号Ｄａｔａの位相にトラッキングさせようとする。

一方、デジタル制御ループ部３は、このアナログ制御ループ部２の動作を妨げる動作を行う。しかも、デジタル制御ループ部３の方がアナログ制御ループ部２よりも利得が高いため、デジタル制御信号Ｄ_ｃｔｌは、アナログ制御信号Ｖ_ＭＩＸの位相とは正反対の位相になる。結果的に、アナログ制御信号Ｖ_ＭＩＸとデジタル制御信号Ｄ_ｃｔｌは互いに位相が正反対（逆）の差動信号となり、デジタル制御信号Ｄ_ｃｔｌがプラス側に動作したときを１（＋π／２）、マイナス側に動作したときを０（−π／２）と判定すれば、ＢＰＳＫ信号を復調できることになる。

デジタル制御信号Ｄ_ｃｔｌは、電圧制御型発振器４とデータスライサ５に入力される。データスライサ５は、受信信号のシンボルレートに同期した基準クロックで動作するデジタルコンパレータであり、閾値を適切なレベルに設定することで、デジタル制御信号Ｄ_ｃｔｌの１（＋π／２）と０（−π／２）の判定を正しく行うことができる。

また、デジタル制御信号Ｄ_ｃｔｌは、自動オフセット制御部２８にも入力される。自動オフセット制御部２８は、デジタル制御信号Ｄ_ｃｔｌがデータスライサ５の閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、受信信号の周波数とＶＣＯ信号の周波数との誤差に応じた補正信号を生成する。ここで、基準タイミングとは、予め定めた設計上のタイミングであり、具体的にはデジタル制御信号Ｄ_ｃｔｌから得られるアイパターンが所定量以上（例えば、最も開く）タイミングである。

設定コード調整器２９は、補正信号に基づいて周波数設定コード信号を調整する。

本実施形態による受信機１には、そもそも同相信号と直交信号という概念がなく、一方の信号パスのみで送受信機間の周波数オフセットを補正しながら、ＦＳＫ／ＢＰＳＫ変調された受信信号を復調することができる。これは、信号復調のためのデジタル制御信号Ｄ_ｃｔｌに周波数と位相の情報が含まれているためである。

図２（ａ）はＢＰＳＫ信号を送受する送受信機間に周波数オフセットがある場合とない場合の第１の実施形態におけるデジタル制御信号Ｄ_ｃｔｌとアナログ制御信号Ｖ_ＭＩＸとの信号波形を示す図、図２（ｂ）はデジタル制御ループ部３における設定周波数設定周波数Ｆ_ＶＣＯの信号波形図である。

図２（ａ）の実線波形は理想的な信号波形であり、デジタル制御信号Ｄ_ｃｔｌの振幅の略中点でデータスライサ５の閾値と交差する。ＢＰＳＫ変調の場合、基準タイミングは、シンボルとシンボルの境目で、デジタル制御信号Ｄ_ｃｔｌがデータスライサ５の閾値と交差する。

ところが、送受信機間に周波数オフセットがあると、例えば破線波形のように、理想的な信号波形から周波数がずれて、この周波数ずれが徐々に蓄積されて位相誤差となる。すなわち、周波数オフセットがあると、その積分値である位相誤差は増大していく。

よって、自動オフセット制御部２８は、１シンボルごとの位相誤差の増加量、すなわちデジタル制御信号Ｄ_ｃｔｌの微分値を検出し、この微分値を補正信号とする。そして、設定コード調整器２９は、この補正信号を、受信機１に入力された周波数設定用の入力コード信号と加算して、周波数設定コード信号を調整する。調整された周波数設定コード信号は、デジタル減算器２３に入力される。これにより、デジタル制御ループ部３の設定周波数Ｆ_ｖｃｏは、図２（ｂ）に示すように、徐々に所望の周波数Ｆ_ＲＦに近づく。したがって、電圧制御型発振器４のＶＣＯ信号の周波数と受信信号の周波数とを合わせ込むことができる。

このように、第１の実施形態では、自動オフセット制御部２８を設けて、デジタル制御信号Ｄ_ｃｔｌがデータスライサ５の閾値と等しくなるタイミングと基準タイミングとの時間差に基づいて、受信信号の周波数とＶＣＯ信号の周波数との誤差に応じた補正信号を生成するため、この補正信号にてデジタル制御信号Ｄ_ｃｔｌを帰還制御することで、受信信号の周波数とＶＣＯ信号の周波数とを一致させることができる。よって、送受信機間の周波数オフセットを相殺できる。

また、本実施形態によれば、ＩＱ復調器や角度演算回路等を含むデジタルＰＬＬ回路を用いずに周波数オフセットを補正できるため、回路規模を縮小でき、消費電力も低減できる。

さらに、図１の受信機１は、デジタル制御ループ部３内の位相−デジタル変換器２１でデジタル変換を行うため、本来は周波数変換器１２の後段側に必要となるＡ／Ｄ変換器が不要となり、内部構成を簡略化できる。

また、図１の受信機１は、従来のアナログ同期式のＦＳＫ／ＰＳＫ受信機１と比べて、妨害波に対する耐性が格段に高い。デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得より高めれば高めるほど、大きな電力の妨害波が存在しても、電圧制御型発振器４が妨害波周波数に引き込まれることを防止できる。

さらに、デジタル制御ループ部３のループ利得は、低周波数（キャリア周波数）側ほど高く、高周波数（妨害波周波数）側の方が低いため、その利得差だけ妨害波による不要成分を抑圧できる。

また、図１の受信機１では、データスライサ５でデジタル復調されたデジタル信号を生成することができ、別個にデジタル復調器が不要となることから、受信機１内部の構成を簡略化できる。

（第２の実施形態）
以下に説明する第２の実施形態は、自動オフセット制御部２８の内部構成を具体化したものである。

図３は第２の実施形態による無線通信装置内の受信機１の内部構成を示すブロック図である。図３の受信機１は、自動オフセット制御部２８の内部構成が図１と異なる以外は、図１と共通する。

図３の自動オフセット制御部２８は、エッジ検出器３１と、ループ利得制御部（第１ループ利得制御部）３２とを有する。エッジ検出器３１は、デジタル制御信号Ｄ_ｃｔｌがデータスライサ５の閾値と等しくなるタイミングと基準タイミングとの時間差をシンボルごとに検出し、その時間差に応じた誤差信号を出力する。ループ利得制御部３２は、誤差信号に基づいて補正信号を生成する。より具体的には、ループ利得制御部３２は、誤差信号に所定の利得を乗じて補正信号を生成する。この補正信号は、設定コード調整器２９にて、周波数設定用の入力コード信号と加算されて、周波数設定コード信号が生成される。

このように、エッジ検出器３１、ループ利得制御部３２、設定コード調整器２９、デジタル制御ループ、および電圧制御型発振器４は、自動周波数補正ループを構成する。このループは、ＦＬＬ（Frequency-Locked Loop）と見なすことができる。このループにより、本実施形態による受信機１は、送受信機間の周波数オフセットが外的要因により変動した場合であっても、その変動に追従して周波数オフセットを補正できる。

図４（ａ）はＢＰＳＫ信号を送受する送受信機間に周波数オフセットがある場合とない場合の第２の実施形態におけるデジタル制御信号Ｄ_ｃｔｌとアナログ制御信号Ｖ_ＭＩＸとの信号波形を示す図、図４（ｂ）はデジタル制御ループ部３における設定周波数設定周波数Ｆ_ＶＣＯの信号波形図である。

エッジ検出器３１は、各シンボルごとに誤差信号を出力するため、各シンボルごとに周波数オフセットの調整を行うことができる。よって、図４（ａ）に示すように、周波数オフセットが累積して生じる位相誤差は、図２（ａ）と比べて小さくなる。

なお、エッジ検出器３１は、各シンボルのプリアンブル部とデータ部のいずれであっても、上述した時間差を検出できる。

ここで、自動オフセット制御部２８のループ帯域は、デジタル制御ループのループ帯域よりも低くしている。これにより、自動オフセット制御部２８による送受信機間の周波数オフセット補正は、緩やかに行われることにより、動作を安定化させることができる。

このように、第２の実施形態では、自動オフセット制御部２８の内部にエッジ検出器３１とループ利得制御部３２を設けるため、各シンボルごとに補正信号を生成でき、各シンボルごとに周波数のオフセット調整を行うことができる。

（第３の実施形態）
以下に説明する第３の実施形態は、位相オフセット調整も行うものである。

図５は第３の実施形態による無線通信装置内の受信機１の内部構成を示すブロック図である。図５の受信機１は、自動オフセット制御部２８の内部構成が図３と異なる以外は、図３と共通する。より詳細には、自動オフセット制御部２８内のループ利得制御部３２の内部構成が図５と図３では異なっている。

図５の自動オフセット制御部２８内のエッジ検出器３１は、デジタル制御信号Ｄ_ｃｔｌがデータスライサ５の閾値と交差するタイミングと基準タイミングとの時間差を検出する。この時間差は、送受信機間の位相誤差とみなせるため、エッジ検出器３１は、位相誤差の量と極性を検出し、位相が進んでいる場合は、位相誤差の量をパルス幅とするＤＮ信号を生成し、位相が遅れている場合は、位相誤差の量をパルス幅とするＵＰ信号を生成する。

また、図５の自動オフセット制御部２８内のループ利得制御部３２は、比例経路部３２ａと、積分経路部３２ｂと、加算器３６とを有する。比例経路部３２ａは、乗算器３３を有する。積分経路部３２ｂは、乗算器３４と、積分器３５とを有する。加算器３６は、比例経路部３２ａの出力信号と積分経路部３２ｂの出力信号とを加算する。これら乗算器３３，３４には、エッジ検出器３１からのＤＮ信号とＵＰ信号が供給される。

比例経路部３２ａ内の乗算器３３は、ＤＮ信号とＵＰ信号に基づいて周波数オフセット量を出力する。積分経路部３２ｂ内の積分器３５は、乗算器３４が求めた周波数オフセット量を積算して位相オフセット量を出力する。加算器３６は、乗算器３３の出力信号と積分器３５の出力信号とを加算する。この加算器３６の出力信号は、周波数オフセット量と位相オフセット量をともに含む信号であり、この信号は設定コード調整器２９にて周波数設定用の入力コード信号と加算されて、周波数設定コード信号が生成される。

この周波数設定コード信号を用いてデジタル制御ループ部３でデジタル制御信号Ｄ_ｃｔｌを調整することで、受信信号とＶＣＯ信号の周波数と位相の双方を合わせ込むことができる。

図６（ａ）はＢＰＳＫ信号を送受する送受信機間に周波数オフセットがある場合とない場合の第３の実施形態におけるデジタル制御信号Ｄ_ｃｔｌとアナログ制御信号Ｖ_ＭＩＸとの信号波形を示す図、図６（ｂ）はＵＰ信号とＤＮ信号の信号波形を示す図、図６（ｃ）はデジタル制御ループ部３における設定周波数設定周波数Ｆ_ＶＣＯの信号波形図である。

図６（ａ）では、実線波形が実際の信号波形、破線波形が理想的な信号波形を示している。最初のうちは、理想的な信号波形に比べて位相が遅れているため、ＵＰ信号が出力されて、周波数および位相のオフセット調整が行われる。その後、今度は、理想的な信号波形に比べて位相が早くなるため、ＤＮ信号が出力される。このような制御を行うことで、受信信号とＶＣＯ信号の周波数および位相が合わせ込まれる。

このように、第３の実施形態では、自動オフセット制御部２８内のループ利得制御部３２に比例経路と積分経路を設けるため、周波数オフセット量と位相オフセット量を検出できる。よって、送受信機間の周波数と位相のずれを補正できる。

（第４の実施形態）
以下に説明する第４の実施形態は、送受信機間の周波数と位相のずれ補正を高速化するものである。

図７は第４の実施形態による無線通信装置内の受信機１の内部構成を示すブロック図である。図７の受信機１は、図５の受信機１に新たに乗算器３６と加算器３７を追加したものである。乗算器３６は、自動オフセット制御部２８から出力される補正信号に所定の利得を乗じる。加算器３７は、乗算器３６の出力信号とループ利得制御部２５から出力されたデジタル制御信号Ｄ_ｃｔｌとを加算した信号を電圧制御型発振器４に供給する。乗算器３６と加算器３７が調整部に対応する。

乗算器３６と加算器３７を設けることで、自動オフセット制御部２８で生成された補正信号を迅速にデジタル制御信号Ｄ_ｃｔｌに反映させることができ、電圧制御型発振器４の制御動作を速めることができる。

図８（ａ）はＢＰＳＫ信号を送受する送受信機間に周波数オフセットがある場合とない場合の第４の実施形態におけるデジタル制御信号Ｄ_ｃｔｌとアナログ制御信号Ｖ_ＭＩＸとの信号波形を示す図、図８（ｂ）はＵＰ信号とＤＮ信号の信号波形を示す図、図８（ｃ）はデジタル制御ループ部３における設定周波数設定周波数Ｆ_ＶＣＯの信号波形図である。

図８（ａ）〜図８（ｃ）を図６（ａ）〜図６（ｃ）と比較すればわかるように、第４の実施形態の方が第３の実施形態よりも短時間で送受信機間の周波数と位相のずれを補正できる。

このように、第４の実施形態では、自動オフセット制御部２８から出力された補正信号を乗算器３６と加算器３７を介して迅速にデジタル制御信号Ｄ_ｃｔｌに反映させることができ、電圧制御型発振器４の制御動作を速めることができることから、送受信機間の周波数および位相のずれをより迅速に補正できる。

（第５の実施形態）
上述した第１〜第４の実施形態では、受信機１の構成および動作を説明したが、以下に説明する第５の実施形態では、第１〜第４の実施形態のいずれかの受信機１の構成に加えて、送信機も備えた無線通信装置のハードウェア構成例について説明する。第５の実施形態による無線通信装置内の受信機１は、上述した第１〜第４の実施形態のいずれかで構成されるため、その詳細な説明は省略する。

図９は第５の実施形態による無線通信装置７１の概略構成を示すブロック図である。図９の無線通信装置７１は、ベースバンド部７２と、ＲＦ部７３と、アンテナ部７４とを備えている。
ベースバンド部７２は、制御回路７５と、送信処理回路７６と、受信処理回路７７とを有する。ベースバンド部７２内の各回路は、デジタル信号処理を行う。

制御回路７５は、例えば、ＭＡＣ（Media Access Control）層の処理を行う。制御回路７５は、ＭＡＣ層よりも上位のネットワーク階層の処理を行ってもよい。また、制御回路７５は、ＭＩＭＯ(Multi-Input Multi-Output)に関する処理を行ってもよい。例えば、制御回路７５は、伝搬路推定処理、送信ウェイト計算処理、およびストリームの分離処理などを行ってもよい。

送信処理回路７６は、デジタル送信信号を生成する。受信処理回路７７は、復調や復号を行った後に、プリアンブルおよび物理ヘッダの解析などの処理を行う。

ＲＦ部７３は、送信回路７８と、受信回路７９とを有する。送信回路７８は、送信帯域の信号を抽出する不図示の送信フィルタと、ＶＣＯ４の発振信号を利用して送信フィルタを通過後の信号を無線周波数にアップコンバートする不図示のミキサと、アップコンバート後の信号を増幅する不図示のプリアンプとを含んでいる。受信回路７９は、上述した第１〜第４の実施形態のいずれかによる受信機１と同様の構成である。すなわち、受信回路７９は、ＴＤＣ２１と、ＡＤＰＬＬ部８０と、受信ＲＦ部８１と、ＶＣＯ４とを有する。ＡＤＰＬＬ部８０は、例えば図１のデジタル微分器２２、デジタル減算器２３、積分器２４、ループ利得制御部２５、ループフィルタ２６、チャネル選択フィルタ２７、自動オフセット制御部２８、および設定コード調整器２９を有する。受信ＲＦ部８１は、例えば図１の低雑音増幅器１１と、周波数変換器１２と、低域通過フィルタ１３とを有する。図９のＲＦ部７３は、送信回路７８と受信回路７９では、ＶＣＯ４を共用しているが、それぞれ別個のＶＣＯを設けてもよい。

アンテナ部７４で無線信号の送受信を行う場合には、送信回路７８および受信回路７９のいずれか一方をアンテナ部７４に接続するためのスイッチがＲＦ部７３に設けられていてもよい。このようなスイッチがあれば、送信時にはアンテナ部７４を送信回路７８に接続し、受信時にはアンテナ部７４を受信回路７９に接続することができる。

図９の送信処理回路７６は、一系統の送信信号のみを出力しているが、無線方式によっては、Ｉ信号とＱ信号に分けて出力する場合もある。この場合の無線通信装置７１のブロック構成は例えば図１０のようになる。図１０の無線通信装置７１は、送信処理回路７６から送信回路７８までの構成が図９とは異なっている。

送信処理回路７６は、２系統のデジタルベースバンド信号（以下、デジタルＩ信号とデジタルＱ信号）を生成する。

送信処理回路７６と送信回路７８の間には、デジタルＩ信号をアナログＩ信号に変換するＤＡ変換回路８２と、デジタルＱ信号をアナログＱ信号に変換するＤＡ変換回路８３とが設けられている。送信回路７８は、不図示のミキサにて、アナログＩ信号とアナログＱ信号をアップコンバートする。

図９および図１０に示したＲＦ部７３とベースバンド部７２はワンチップ化してもよいし、ＲＦ部７３とベースバンド部７２とで別個のチップにしてもよい。また、ＲＦ部７３とベースバンド部７２の一部はディスクリート部品で構成し、残りを１つまたは複数のチップで構成してもよい。

さらに、ＲＦ部７３とベースバンド部７２は、ソフトウェア的に再構成可能なソフトウェア無線機で構成してもよい。この場合、デジタル信号処理プロセッサを用いて、ソフトウェアにてＲＦ部７３とベースバンド部７２の機能を実現すればよい。この場合、図９および図１０に示した無線通信装置７１の内部に、バス、プロセッサ部および外部インタフェース部が設けられる。プロセッサ部と外部インタフェース部はバスを介して接続され、プロセッサ部ではファームウェアが動作する。ファームウェアは、コンピュータプログラムにより更新が可能である。プロセッサ部がファームウェアを動作させることで、プロセッサ部にて図９および図１０に示したＲＦ部７３とベースバンド部７２の処理動作を行うことができる。

図９および図１０に示した無線通信装置７１は、一つのアンテナ部７４しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部７４と受信用のアンテナ部７４を別個に設けてもよいし、Ｉ信号用のアンテナ部７４とＱ信号用のアンテナ部７４を別個に設けてもよい。アンテナ部７４が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。

図９および図１０に示した無線通信装置７１は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置７１にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図９または図１０に示した無線通信装置７１同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。

図１１はホスト装置であるＰＣ８４と周辺機器であるマウス８５との間で無線通信を行う例を示しており、ＰＣ８４とマウス８５の双方に、図９または図１０に示した無線通信装置７１が内蔵されている。マウス８５は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。

図１２はウェアラブル端末８６とホスト装置（例えばＰＣ８４）との間で無線通信を行う例を示している。ウェアラブル端末８６は、人間の身体に装着されるものであり、図１２のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図１２の場合も、ウェアラブル端末８６とＰＣ８４の両方に、図９または図１０に示した無線通信装置７１が内蔵されている。なお、ＰＣ８４とは、コンピュータやサーバなどである。ウェアラブル端末８６も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。

また、図９または図１０に示した無線通信装置７１同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス８５の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。

さらに、図９または図１０に示した無線通信装置７１同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。

上述した実施形態で説明した受信機１の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、受信機１の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、受信機１の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ 受信機、２ アナログ制御ループ部、３ デジタル制御ループ部、４ 電圧制御型発振器、５ データスライサ、１１ 低雑音増幅器、１２ 周波数変換器、１３ 低域通過フィルタ、２０ 第１基準信号源、２１ 位相−デジタル変換器、２２ デジタル微分器、２３ デジタル減算器、２４ 積分器、２５ ループ利得制御部、２６ ループフィルタ、２７ チャネル選択フィルタ、２８ 自動オフセット制御部、２９ 設定コード調整器、３１ エッジ検出器、３２ ループ利得制御部、３２ａ 比例経路部、３２ｂ 積分経路部、３３ 乗算器、３４ 乗算器、３５ 積分器、３６ 加算器、７１ 無線通信装置、７２ ベースバンド部、７３ ＲＦ部、７４ アンテナ部、７５ 制御回路、７６ 送信処理回路、７７ 受信処理回路、７８，７９ ＤＡ変換器、８０，８１ ＡＤ変換器、８２ 送信回路、８３ 受信回路

Claims (12)

1. 受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
   基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
   前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
   前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
   前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
   前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、を備え、
   前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置。
2. 前記設定コード調整器は、当該無線通信装置に入力される周波数設定用の入力コード信号と前記補正信号とを加算して前記周波数設定コード信号を生成する請求項１に記載の無線通信装置。
3. 前記自動オフセット制御部は、
   前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと前記基準タイミングとの時間差をシンボルごとに検出し、その時間差に応じた誤差信号を出力するエッジ検出器と、
   前記誤差信号に基づいて、前記補正信号を生成する第１ループ利得制御部と、を有し、
   前記自動オフセット制御部のループ帯域は、前記デジタル制御ループ部のループ帯域よりも低い請求項１または２に記載の無線通信装置。
4. 前記エッジ検出器が出力する前記誤差信号は、前記時間差の極性と位相誤差量とを含んでおり、
   前記第１ループ利得制御部は、
   前記誤差信号に所定の利得を乗じて周波数オフセットに応じた第１補正信号を生成する比例経路部と、
   前記誤差信号に所定の利得を乗じた値を時間軸上で積分して位相オフセットに応じた第２補正信号を生成する積分経路部と、
   前記第１補正信号および前記第２補正信号を加算して前記補正信号を生成する加算器と、を有する請求項３に記載の無線通信装置。
5. 前記アナログ制御ループ部は、
   前記受信信号と前記電圧制御発振信号との位相差信号を生成する周波数変換器と、
   前記周波数変換器の出力信号を帯域制限して前記アナログ制御信号を生成する低域通過フィルタと、を有し、
   前記デジタル制御ループ部は、
   前記基準信号に同期させて、前記電圧制御発振信号の位相を検出する位相−デジタル変換器と、
   前記位相−デジタル変換器の出力信号を微分処理して周波数情報に変換するデジタル微分器と、
   前記デジタル微分器の出力信号と前記周波数設定コード信号との差分を検出して周波数誤差信号を生成するデジタル減算器と、
   前記デジタル減算器の出力信号に基づいて、前記デジタル制御信号を生成する第２ループ利得制御部と、を有する請求項１乃至４のいずれかに記載の無線通信装置。
6. 前記補正信号に基づいて、前記第２ループ利得制御部にて生成された前記デジタル制御信号を調整する調整部を備え、
   前記電圧制御型発振器には、前記調整部にて調整後の前記デジタル制御信号と前記アナログ制御信号とに基づいて、前記電圧制御発振信号を生成する請求項５に記載の無線通信装置。
7. 前記受信信号は、変調されていない搬送波信号を含むプリアンブル部と、前記搬送波信号にデータを変調した変調部とを、シンボルごとに含んでおり、
   前記自動オフセット制御部は、シンボルごとに、前記受信信号中の前記プリアンブル部と前記変調部のいずれかに基づいて前記周波数設定コード信号を補正する請求項１乃至６のいずれかに記載の無線通信装置。
8. 前記基準タイミングは、前記デジタル制御信号から得られるアイパターンが所定量以上開くタイミングである請求項１乃至７のいずれかに記載の無線通信装置。
9. 請求項１乃至８のいずれかに記載の無線通信装置を含む集積回路。
10. 請求項９に記載の集積回路と、
    少なくとも１つのアンテナと、を備える無線通信装置。
11. ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
    前記ＲＦ部は、送信回路と、受信回路と、を有し、
    前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
    前記受信回路は、
    受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
    基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
    前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
    前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
    前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、を有し、
    前記受信処理回路は、前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサを有し、
    前記自動オフセット制御部は、前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成し、
    前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置。
12. アナログ制御ループを用いて、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するステップと、
    デジタル制御ループを用いて、基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち前記アナログ制御信号と逆位相のデジタル制御信号を生成するステップと、
    前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成するステップと、
    前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するステップと、
    前記デジタル制御信号が前記閾値と等しくなるタイミングと予め定めた基準タイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成するステップと、
    前記補正信号に基づいて前記周波数設定コード信号を調整するステップと、を備え、
    前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信方法。