JP2018037798A - 無線通信装置および集積回路 - Google Patents
無線通信装置および集積回路 Download PDFInfo
- Publication number
- JP2018037798A JP2018037798A JP2016168362A JP2016168362A JP2018037798A JP 2018037798 A JP2018037798 A JP 2018037798A JP 2016168362 A JP2016168362 A JP 2016168362A JP 2016168362 A JP2016168362 A JP 2016168362A JP 2018037798 A JP2018037798 A JP 2018037798A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- digital
- unit
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
Abstract
【課題】内部構成を複雑化することなく、周波数トラッキング機能を発揮できる無線通信装置および集積回路を提供する。【解決手段】受信機1は、アナログ制御信号を生成するアナログ制御ループ部2と、デジタル制御ループ部3と、アナログ制御信号およびデジタル制御信号に基づいて、電圧制御発振信号を生成する電圧制御型発振器4と、受信信号をデジタル復調したデジタル信号を生成するデータスライサ5を備える。デジタル制御ループ部3は、デジタル制御信号がデータスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、受信信号の周波数と電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部28と、補正信号に基づいて周波数設定コード信号を調整する設定コード調整器29と、補正信号に基づいてデジタル制御信号の直流レベルを調整する直流レベル調整器90とを備える。【選択図】図1A
Description
本発明の実施形態は、無線通信装置および集積回路に関する。
受信信号がデータスライサの閾値と交差するタイミングと所望のタイミングとのずれを検出して、ずれがなくなるように帰還制御を行う周波数トラッキング機能を備えた受信機が提案されている。
受信信号の周波数ドリフトを補正追従する制御を行うと、受信信号の基準信号レベルとデータスライサの閾値とのずれが大きくなって、周波数トラッキング機能を十分に発揮できなくなるおそれがある。
本発明の実施形態は、内部構成を複雑化することなく、周波数トラッキング機能を十分に発揮できる無線通信装置および集積回路を提供するものである。
本実施形態によれば、受信信号を周波数変換した信号から電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記デジタル制御信号を閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記デジタル制御信号の直流レベルを調整する直流レベル調整器と、を備え、
前記データスライサは、前記直流レベル調整器による調整後のデジタル制御信号を前記閾値と比較する、無線通信装置が提供される。
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記デジタル制御信号を閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記デジタル制御信号の直流レベルを調整する直流レベル調整器と、を備え、
前記データスライサは、前記直流レベル調整器による調整後のデジタル制御信号を前記閾値と比較する、無線通信装置が提供される。
以下、図面を参照しながら本実施の形態について詳細に説明する。
(第1の実施形態)
図1Aは第1の実施形態に係る無線通信装置内の受信機1の概略構成を示すブロック図である。図1Aの受信機1は、アナログ制御ループ部2と、デジタル制御ループ部3と、電圧制御型発振器4と、データスライサ5とを備えている。図1Aの受信機1は、例えばPSK信号を受信する場合に用いられる。
図1Aは第1の実施形態に係る無線通信装置内の受信機1の概略構成を示すブロック図である。図1Aの受信機1は、アナログ制御ループ部2と、デジタル制御ループ部3と、電圧制御型発振器4と、データスライサ5とを備えている。図1Aの受信機1は、例えばPSK信号を受信する場合に用いられる。
アナログ制御ループ部2は、アンテナ6で受信した受信信号を低雑音増幅器11で信号を増幅し、周波数変換器12にて周波数変換され、低域通過フィルタ13にて不要信号を除去し、電圧制御発振信号の位相を調整するためのアナログ制御信号Vctlを生成する。
デジタル制御ループ部3は、基準信号の周波数と所定の周波数設定コード信号FCWとにより定まる周波数を持ち、電圧制御発振信号に入力されるアナログ制御信号Vctlの揺れを軽減可能で、アナログ制御信号Vctlとほぼ逆位相のデジタル制御信号Dctlを生成する。
アナログ制御ループ部2は、電圧制御発振信号の周波数を受信信号にトラッキングさせる制御を行うのに対して、デジタル制御ループは、その制御を阻止して、電圧制御発振信号の周波数を基準信号と周波数設定コード信号とで定まる設定周波数にトラッキングさせる制御を行う。このような相反する制御を行う結果として、アナログ制御ループ部2で生成されたアナログ制御信号Vctlと、デジタル制御ループ部3で生成されたデジタル制御信号Dctlとは、互いの位相差がほぼ180°となる信号になる。
電圧制御型発振器4(VCO)は、アナログ制御信号Vctlおよびデジタル制御信号Dctlに基づいて、電圧制御発振信号(以下、VCO信号)を生成する。
デジタル制御ループは、基準信号源20と、位相−デジタル変換器(TDC:Time-to-Digital Converter)21と、デジタル微分器22と、デジタル減算器23と、積分器24と、ループ利得制御部(第2ループ利得制御部)25と、ループフィルタ26と、チャネル選択フィルタ27と、自動オフセット制御部28と、設定コード調整器29と、直流レベル調整器90とを有する。
位相−デジタル変換器21は、基準信号源20からの基準信号FREFに同期させて、VCO信号の位相を検出する。
デジタル微分器22は、デジタル加算器24の出力信号を微分処理して、VCO信号の位相を表す信号を周波数信号に変換する。
デジタル減算器23は、デジタル微分器22の出力信号と周波数設定コード信号FCWとの差分を検出して周波数誤差信号を生成する。
積分器24は、デジタル減算器23で生成された周波数誤差信号を位相誤差信号に変換する。この位相誤差信号は、ループ利得制御部25に入力される。
ループ利得制御部25は、例えばタイプIIのADPLLとして動作する。タイプIIのADPLLのループ利得は、高周波側に行くほど2次の傾きで減衰する。よって、ループ利得制御部25の後段にはループフィルタ26が配置されている。ループフィルタ26は、受信機1での受信信号よりも高い周波数成分を除去して平滑化し、デジタル制御信号Dctlを生成する。
直流レベル調整器90は、ループフィルタ26の後段に接続されており、後述する自動オフセット制御部28の出力の補正信号に基づいて、デジタル制御信号の直流レベル(平均値)を調整する。
チャネル選択フィルタ27は、直流レベル調整器90の後段に接続されており、デジタル制御信号Dctlに含まれる妨害波成分を抑圧する。抑圧する妨害波成分は、主にチャネル選択周波数の近傍にある妨害波成分である。チャネル選択フィルタ27を通過したデジタル制御信号Dctlがデータスライサ5に入力される。
データスライサ5は、デジタル制御信号Dctlを所定の閾値と比較して、受信信号に応じてデータ復調を行う。
デジタル制御ループ部3は、AD(All Digital)PLLで構成されている。ADPLLの動作原理については割愛するが、デジタル制御ループ部3における設定周波数FVCOは、基準信号の周波数をFREFとすると、以下の(1)式で表される。
FVCO=FCW×FREF …(1)
図1Aの受信機1では、(1)式で表される設定周波数FVCOを受信信号のキャリア周波数に合わせることで通信チャネルの設定を行う。
受信機1は、デジタル制御ループ部3のループ利得をアナログ制御ループ部2のループ利得よりも十分高く設定する。これにより、アナログ制御ループ部2で生成されたアナログ制御信号Vctlと、デジタル制御ループ部3で生成されたデジタル制御信号Dctlとは、互いの位相差がほぼ180°となる信号になる。すなわち、デジタル制御ループ部3は、このアナログ制御ループ部2の動作を妨げる動作を行う。結果的に、アナログ制御信号Vctlとデジタル制御信号Dctlは互いに位相がほぼ正反対(逆)の信号となり、デジタル制御信号Dctlがプラス側に動作したときを1(もしくは0)、マイナス側に動作したときを0(もしくは1)と判定すれば、BPSK信号を復調できることになる。
デジタル制御信号Dctlは、電圧制御型発振器4と直流レベル調整器90に入力される。データスライサ5は、直流レベル調整器90にてデジタル制御信号Dctlの直流レベル(平均値)を調整し、チャネル選択フィルタ27で不要信号を除去した信号をシンボルレートに同期した基準クロックで動作するデジタルコンパレータで復調され、コンパレータの閾値を適切なレベルに設定することで、デジタル制御信号Dctlの1(もしくは0)と0(もしくは1)の判定を行うことができる。
また、チャネル選択フィルタ27の出力信号は、自動オフセット制御部28にも入力される。自動オフセット制御部28は、デジタル制御信号Dctlがデータスライサ5の閾値と等しくなるタイミングと所望のタイミングとの時間差に基づいて、送信機の搬送波周波数とVCO信号の周波数との誤差に応じた補正信号を生成する。ここで、所望のタイミングとは、シンボル長(シンボル間の時間)Tとし、シンボルを判定するタイミングをkT(kは整数)とすると、kT+0.5Tとなる。すなわち、シンボルの判定タイミングから0.5Tずれたタイミングとなる。
設定コード調整器29は、補正信号に基づいて周波数設定コード信号を調整する。
本実施形態による受信機1には、そもそも同相信号と直交信号という概念がなく、一方の信号パスのみで送受信機間の周波数オフセットを補正しながら、FSK/BPSK変調された受信信号を復調することができる。
図2(a)はBPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第1の実施形態においてデジタル制御信号Dctlとアナログ制御信号Vctlとの信号波形を示す図、図2(b)はBPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第1の実施形態における直流レベル調整器90の出力信号Dcmpとアナログ制御信号Vctlとの信号波形を示す図、図2(c)はデジタル制御ループ部3における設定周波数FVCOの信号波形図である。
図2(a)、(b)の実線波形は理想的な信号波形であり、デジタル制御信号Dctlもしくは直流レベル調整器90の出力信号Dcmpの振幅の略中点でデータスライサ5の閾値と交差する。
ここで送受信機間に周波数オフセットがあると、例えば破線波形のように、理想的な信号波形から周波数がずれて、この周波数ずれが徐々に蓄積されて位相誤差となる。すなわち、周波数オフセットがあると、その積分値である位相誤差は増大していく。よって、自動オフセット制御部28は、1シンボルごとの位相誤差の増加量、すなわちデジタル制御信号Dctlの微分値を検出し、この微分値を補正信号とする。そして、設定コード調整器29は、この補正信号を、受信機1に入力された周波数設定用の入力コード信号と加算して、周波数設定コード信号を調整する。調整された周波数設定コード信号は、デジタル減算器23に入力される。これにより、デジタル制御ループ部3の設定周波数Fvcoは、図2(c)に示すように、徐々に所望の周波数FRFに近づく。したがって、電圧制御型発振器4のVCO信号の周波数と受信信号の周波数とを合わせ込むことができる。
自動オフセット制御部28で周波数ずれによる位相誤差量を検出し、その補正信号に基づき設定コード調整器29で周波数設定コード信号を調整すると、デジタル制御信号Dctlの直流レベル(平均値)も周波数ずれ補正信号に従って、変化してしまう(図2(a))。この変化量(周波数誤差補正量)が大きいと、デジタル制御信号Dctlの信号の直流レベル(平均値)が閾値からずれていく。直流レベル調整器90では、自動オフセット制御部28で周波数ずれによる位相誤差量を検出し、その補正信号に基づきVctlの直流レベル(平均値)を補正することにより、Dcmpの直流レベル(平均値)を一定にすることができ、データ復調や周波数ずれ検出を行うことができる。このように、直流レベル調整器90は、調整後のデジタル制御信号Dctlの直流レベルが一定になるように、入力されたデジタル制御信号Dctlの直流レベルを調整する。
図2(b)に示すように、自動オフセット制御部28で周波数ずれによる位相誤差量を検出し、その補正信号に基づき直流レベル調整器90にてデジタル制御信号Dctlの直流レベル(平均値)を補正しているため、設定コード調整器29で周波数設定コード信号を調整しても、Dcmpの直流レベル(平均値)がずれることがない。このため、周波数誤差補正量が大きい場合にも、データ復調を行うことができ、さらに周波数ずれ検出を行うことができる。
このように、第1の実施形態では、直流レベル調整器90を設けて、デジタル制御信号Dctlの直流レベル(平均値)を補正することにより、データスライサ5の閾値と等しくなるタイミングと所望のタイミングとの時間差に基づいて、受信信号の周波数とVCO信号の周波数との誤差に応じた補正信号を生成するため、この補正信号にてデジタル制御信号Dctlおよび直流レベル調整器に帰還制御することで、受信信号の周波数とVCO信号の周波数とを一致させることができる。よって、送受信機間の周波数オフセットを相殺できる。
また、本実施形態によれば、IQ復調器や角度演算回路等を含むデジタルPLL回路を用いずに周波数オフセットを補正できるため、回路規模を縮小でき、消費電力も低減できる。
さらに、図1Aの受信機1は、デジタル制御ループ部3内の位相−デジタル変換器21でデジタル変換を行うため、本来は周波数変換器12の後段側に必要となるA/D変換器が不要となり、内部構成を簡略化できる。
さらに、図1Aの受信機1は、デジタル制御ループ部3内の位相−デジタル変換器21でデジタル変換を行うため、本来は周波数変換器12の後段側に必要となるA/D変換器が不要となり、内部構成を簡略化できる。
また、図1Aの受信機1は、従来のアナログ同期式のFSK/PSK受信機1と比べて、妨害波に対する耐性が格段に高い。デジタル制御ループ部3のループ利得をアナログ制御ループ部2のループ利得より高めれば高めるほど、大きな電力の妨害波が存在しても、電圧制御型発振器4が妨害波周波数に引き込まれることを防止できる。
さらに、デジタル制御ループ部3のループ利得は、低周波数(キャリア周波数)側ほど高く、高周波数(妨害波周波数)側の方が低いため、その利得差だけ妨害波による不要成分を抑圧できる。
また、図1Aの受信機1では、データスライサ5でデジタル復調されたデジタル信号を生成することができ、別個にデジタル復調器が不要となることから、受信機1内部の構成を簡略化できる。
このように、第1の実施形態による無線装置の受信機では、周波数設定コード信号による周波数調整に伴う直流レベル調整器90の出力信号Dcmpの直流レベル(平均値)の変化を直流レベル調整器90にて補正する。これにより、受信データの復調処理を正しく行うことができ、また送受信機間の周波数オフセットを相殺できる。
図1Bは第1の実施形態の一変形例による受信機1のブロック図である。図1Bの受信機1は、図1Aの直流レベル調整器90の代わりに、閾値調整器91を備えている。閾値調整器91は、自動オフセット制御部28で生成される補正信号に基づいて、データスライサ5が使用する閾値を調整する。より詳細には、閾値調整器91は、デジタル制御信号Dctlの直流レベルの変動に応じて閾値を調整する。図1Bの受信機1によれば、デジタル制御信号Dctlの直流レベルが変動しても、それに合わせて閾値も変動するため、データスライサ5は、デジタル制御信号Dctlの直流レベルの変動に影響されずに、受信信号をデジタル復調したデジタル信号を生成できる。よって、図1Bの受信機1は、図1Aの受信機1と同様の効果を得ることができる。
図2(d)は、BPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第1の実施形態の変形した形態(図1B)において、閾値調整器91にて閾値を制御する場合におけるデジタル制御信号Dctlとアナログ制御信号Vctlとの信号波形を示す図、図2(e)はデジタル制御ループ部3における設定周波数FVCOの信号波形図である。閾値を閾値調整器91にて調整することにより、Vctlの直流レベル(平均値)がずれた場合にも、閾値も補正することにより、データ復調を行うことができ、さらに周波数ずれ検出を行うことができる。
(第2の実施形態)
以下に説明する第2の実施形態は、自動オフセット制御部28の内部構成を具体化したものである。
以下に説明する第2の実施形態は、自動オフセット制御部28の内部構成を具体化したものである。
図3は第2の実施形態による無線通信装置内の受信機1の内部構成を示すブロック図である。図3の受信機1は、自動オフセット制御部28の内部構成が図1Aと異なる以外は、図1Aの構成と共通する。
図3の自動オフセット制御部28は、エッジ検出器31と、ループ利得制御部(第1ループ利得制御部)32とを有する。エッジ検出器31は、直流レベル調整器90の出力信号Dcmpがデータスライサ5の閾値と等しくなるタイミングと所望のタイミングとの時間差をシンボルごとに検出し、その時間差に応じた誤差信号を出力する。ループ利得制御部32は、誤差信号に基づいて補正信号を生成する。より具体的には、ループ利得制御部32は、誤差信号に所定の利得を乗じて補正信号を生成する。この補正信号は、設定コード調整器29にて、周波数設定用の入力コード信号と加算されて、周波数設定コード信号が生成される。
このように、エッジ検出器31、ループ利得制御部32、設定コード調整器29、デジタル制御ループ、および電圧制御型発振器4は、自動周波数補正ループを構成する。このループは、FLL(Frequency-Locked Loop)と見なすことができる。このループにより、本実施形態による受信機1は、送受信機間の周波数オフセットが外的要因により変動した場合であっても、その変動に追従して周波数オフセットを補正できる。
図4(a)はBPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第2の実施形態におけるデジタル制御信号Dctlとアナログ制御信号Vctlとの信号波形を示す図、図4(b)はデジタル制御ループ部3における設定周波数FVCOの信号波形図である。
エッジ検出器31は、各シンボルごとに誤差信号を出力するため、各シンボルごとに周波数オフセットの調整を行うことができる。よって、図4(a)に示すように、周波数オフセットが累積して生じる位相誤差は、図2(a)と比べて小さくなる。
なお、エッジ検出器31は、各シンボルのプリアンブル部とデータ部のいずれであっても、上述した時間差を検出できる。
ここで、自動オフセット制御部28のループ帯域は、デジタル制御ループのループ帯域よりも低くしている。これにより、自動オフセット制御部28による送受信機間の周波数オフセット補正は、緩やかに行われることにより、動作を安定化させることができる。
このように、第2の実施形態では、自動オフセット制御部28の内部にエッジ検出器31とループ利得制御部32を設けるため、各シンボルごとに補正信号を生成でき、各シンボルごとに周波数のオフセット調整を行うことができる。
(第3の実施形態)
以下に説明する第3の実施形態は、位相オフセット調整も行うものである。
以下に説明する第3の実施形態は、位相オフセット調整も行うものである。
図5は第3の実施形態による無線通信装置内の受信機1の内部構成を示すブロック図である。図5の受信機1は、自動オフセット制御部28の内部構成が図3と異なる以外は、図3と共通する。より詳細には、自動オフセット制御部28内のループ利得制御部32の内部構成が図5と図3では異なっている。
図5の自動オフセット制御部28内のエッジ検出器31は、直流レベル調整器90の出力信号Dcmpがデータスライサ5の閾値と交差するタイミングと所望のタイミングとの時間差を検出する。この時間差は、送受信機間の位相誤差とみなせるため、エッジ検出器31は、位相誤差の量と極性を検出し、位相が進んでいる場合は、位相誤差の量をパルス幅とするDN信号を生成し、位相が遅れている場合は、位相誤差の量をパルス幅とするUP信号を生成する。
また、図5の自動オフセット制御部28内のループ利得制御部32は、比例経路部32aと、積分経路部32bと、加算器36とを有する。比例経路部32aは、乗算器33を有する。積分経路部32bは、乗算器34と、積分器35とを有する。加算器36は、比例経路部32aの出力信号と積分経路部32bの出力信号とを加算する。これら乗算器33,34には、エッジ検出器31からのDN信号とUP信号が供給される。
比例経路部32a内の乗算器33は、DN信号とUP信号に基づいて周波数オフセット量を出力する。積分経路部32b内の積分器35は、乗算器34が求めた周波数オフセット量を積算して位相オフセット量を出力する。加算器36は、乗算器33の出力信号と積分器35の出力信号とを加算する。この加算器36の出力信号は、周波数オフセット量と位相オフセット量をともに含む信号であり、この信号は設定コード調整器29にて周波数設定用の入力コード信号と加算されて、周波数設定コード信号が生成される。
この周波数設定コード信号を用いてデジタル制御ループ部3でデジタル制御信号Dctlを調整することで、受信信号とVCO信号の周波数と位相の双方を合わせ込むことができる。
図6(a)はBPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第3の実施形態における直流レベル調整器90の出力信号Dcmpとアナログ制御信号Vctlとの信号波形を示す図、図6(b)はUP信号とDN信号の信号波形を示す図、図6(c)はデジタル制御ループ部3における設定周波数FVCOの信号波形図である。
図6(a)では、実線波形が実際の信号波形、破線波形が理想的な信号波形を示している。最初のうちは、理想的な信号波形に比べて位相が遅れているため、UP信号が出力されて、周波数および位相のオフセット調整が行われる。その後、今度は、理想的な信号波形に比べて位相が早くなるため、DN信号が出力される。このような制御を行うことで、受信信号とVCO信号の周波数および位相が合わせ込まれる。
このように、第3の実施形態では、自動オフセット制御部28内のループ利得制御部32に比例経路と積分経路を設けるため、周波数オフセット量と位相オフセット量を検出できる。よって、送受信機間の周波数と位相のずれを補正できる。
(第4の実施形態)
以下に説明する第4の実施形態は、送受信機間の周波数と位相のずれ補正を高速化するものである。
以下に説明する第4の実施形態は、送受信機間の周波数と位相のずれ補正を高速化するものである。
図7は第4の実施形態による無線通信装置内の受信機1の内部構成を示すブロック図である。図7の受信機1は、図5の受信機1に新たに乗算器36と加算器37を追加したものである。乗算器36は、自動オフセット制御部28から出力される補正信号に所定の利得を乗じる。加算器37は、乗算器36の出力信号とループ利得制御部25から出力されたデジタル制御信号Dctlとを加算した信号を電圧制御型発振器4に供給する。乗算器36と加算器37が調整部に対応する。
乗算器36と加算器37を設けることで、自動オフセット制御部28で生成された補正信号を迅速にデジタル制御信号Dctlに反映させることができ、電圧制御型発振器4の制御動作を速めることができる。
図8(a)はBPSK信号を送受する送受信機間に周波数オフセットがある場合とない場合の第4の実施形態における直流レベル調整器90の出力信号Dcmpとアナログ制御信号Vctlとの信号波形を示す図、図8(b)はUP信号とDN信号の信号波形を示す図、図8(c)はデジタル制御ループ部3における設定周波数FVCOの信号波形図である。
図8(a)〜図8(c)を図6(a)〜図6(c)と比較すればわかるように、第4の実施形態の方が第3の実施形態よりも短時間で送受信機間の周波数と位相のずれを補正できる。
このように、第4の実施形態では、自動オフセット制御部28から出力された補正信号を乗算器36と加算器37を介して迅速にデジタル制御信号Dctlに反映させることができ、電圧制御型発振器4の制御動作を速めることができることから、送受信機間の周波数および位相のずれをより迅速に補正できる。
(第5の実施形態)
上述した第1〜第4の実施形態では、受信機1の構成および動作を説明したが、以下に説明する第5の実施形態では、第1〜第4の実施形態のいずれかの受信機1の構成に加えて、送信機も備えた無線通信装置のハードウェア構成例について説明する。第5の実施形態による無線通信装置内の受信機1は、上述した第1〜第4の実施形態のいずれかで構成されるため、その詳細な説明は省略する。
上述した第1〜第4の実施形態では、受信機1の構成および動作を説明したが、以下に説明する第5の実施形態では、第1〜第4の実施形態のいずれかの受信機1の構成に加えて、送信機も備えた無線通信装置のハードウェア構成例について説明する。第5の実施形態による無線通信装置内の受信機1は、上述した第1〜第4の実施形態のいずれかで構成されるため、その詳細な説明は省略する。
図9は第5の実施形態による無線通信装置71の概略構成を示すブロック図である。図9の無線通信装置71は、ベースバンド部72と、RF部73と、アンテナ部74とを備えている。
ベースバンド部72は、制御回路75と、送信処理回路76と、受信処理回路77とを有する。ベースバンド部72内の各回路は、デジタル信号処理を行う。
制御回路75は、例えば、MAC(Media Access Control)層の処理を行う。制御回路75は、MAC層よりも上位のネットワーク階層の処理を行ってもよい。また、制御回路75は、MIMO(Multi-Input Multi-Output)に関する処理を行ってもよい。例えば、制御回路75は、伝搬路推定処理、送信ウェイト計算処理、およびストリームの分離処理などを行ってもよい。
送信処理回路76は、デジタル送信信号を生成する。受信処理回路77は、復調や復号を行った後に、プリアンブルおよび物理ヘッダの解析などの処理を行う。
RF部73は、送信回路78と、受信回路79とを有する。送信回路78は、送信帯域の信号を抽出する不図示の送信フィルタと、VCO4の発振信号を利用して送信フィルタを通過後の信号を無線周波数にアップコンバートする不図示のミキサと、アップコンバート後の信号を増幅する不図示のプリアンプとを含んでいる。受信回路79は、上述した第1〜第4の実施形態のいずれかによる受信機1と同様の構成である。すなわち、受信回路79は、TDC21と、ADPLL部80と、受信RF部81と、VCO4とを有する。ADPLL部80は、例えば図1Aのデジタル微分器22、デジタル減算器23、積分器24、ループ利得制御部25、ループフィルタ26、チャネル選択フィルタ27、自動オフセット制御部28、および設定コード調整器29を有する。受信RF部81は、例えば図1Aの低雑音増幅器11と、周波数変換器12と、低域通過フィルタ13とを有する。図9のRF部73は、送信回路78と受信回路79では、VCO4を共用しているが、それぞれ別個のVCOを設けてもよい。
アンテナ部74で無線信号の送受信を行う場合には、送信回路78および受信回路79のいずれか一方をアンテナ部74に接続するためのスイッチがRF部73に設けられていてもよい。このようなスイッチがあれば、送信時にはアンテナ部74を送信回路78に接続し、受信時にはアンテナ部74を受信回路79に接続することができる。
図9の送信処理回路76は、一系統の送信信号のみを出力しているが、無線方式によっては、I信号とQ信号に分けて出力する場合もある。この場合の無線通信装置71のブロック構成は例えば図10のようになる。図10の無線通信装置71は、送信処理回路76から送信回路78までの構成が図9とは異なっている。
送信処理回路76は、2系統のデジタルベースバンド信号(以下、デジタルI信号とデジタルQ信号)を生成する。
送信処理回路76と送信回路78の間には、デジタルI信号をアナログI信号に変換するDA変換回路82と、デジタルQ信号をアナログQ信号に変換するDA変換回路83とが設けられている。送信回路78は、不図示のミキサにて、アナログI信号とアナログQ信号をアップコンバートする。
図9および図10に示したRF部73とベースバンド部72はワンチップ化してもよいし、RF部73とベースバンド部72とで別個のチップにしてもよい。また、RF部73とベースバンド部72の一部はディスクリート部品で構成し、残りを1つまたは複数のチップで構成してもよい。
さらに、RF部73とベースバンド部72は、ソフトウェア的に再構成可能なソフトウェア無線機で構成してもよい。この場合、デジタル信号処理プロセッサを用いて、ソフトウェアにてRF部73とベースバンド部72の機能を実現すればよい。この場合、図9および図10に示した無線通信装置71の内部に、バス、プロセッサ部および外部インタフェース部が設けられる。プロセッサ部と外部インタフェース部はバスを介して接続され、プロセッサ部ではファームウェアが動作する。ファームウェアは、コンピュータプログラムにより更新が可能である。プロセッサ部がファームウェアを動作させることで、プロセッサ部にて図9および図10に示したRF部73とベースバンド部72の処理動作を行うことができる。
図9および図10に示した無線通信装置71は、一つのアンテナ部74しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部74と受信用のアンテナ部74を別個に設けてもよいし、I信号用のアンテナ部74とQ信号用のアンテナ部74を別個に設けてもよい。アンテナ部74が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
図9および図10に示した無線通信装置71は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置71にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図9または図10に示した無線通信装置71同士での無線通信の無線方式は、特に限定されるものではなく、第3世代以降のセルラー通信、無線LAN、Bluetooth(登録商標)、近接無線通信など、種々のものが適用可能である。
図11はホスト装置であるPC84と周辺機器であるマウス85との間で無線通信を行う例を示しており、PC84とマウス85の双方に、図9または図10に示した無線通信装置71が内蔵されている。マウス85は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth(登録商標)4.0の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
図12はウェアラブル端末86とホスト装置(例えばPC84)との間で無線通信を行う例を示している。ウェアラブル端末86は、人間の身体に装着されるものであり、図12のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図12の場合も、ウェアラブル端末86とPC84の両方に、図9または図10に示した無線通信装置71が内蔵されている。なお、PC84とは、コンピュータやサーバなどである。ウェアラブル端末86も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
また、図9または図10に示した無線通信装置71同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス85の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
さらに、図9または図10に示した無線通信装置71同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、LED等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
上述した実施形態で説明した受信機1の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、受信機1の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやCD−ROM等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
また、受信機1の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線(無線通信も含む)を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1 受信機、2 アナログ制御ループ部、3 デジタル制御ループ部、4 電圧制御型発振器、5 データスライサ、11 低雑音増幅器、12 周波数変換器、13 低域通過フィルタ、20 第1基準信号源、21 位相−デジタル変換器、22 デジタル微分器、23 デジタル減算器、24 積分器、25 ループ利得制御部、26 ループフィルタ、27 チャネル選択フィルタ、28 自動オフセット制御部、29 設定コード調整器、31 エッジ検出器、32 ループ利得制御部、32a 比例経路部、32b 積分経路部、33 乗算器、34 乗算器、35 積分器、36 加算器、71 無線通信装置、72 ベースバンド部、73 RF部、74 アンテナ部、75 制御回路、76 送信処理回路、77 受信処理回路、78,79 DA変換器、80,81 AD変換器、82 送信回路、83 受信回路、90 直流レベル調整器、91 閾値調整器
Claims (14)
- 受信信号を周波数変換した信号から電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記デジタル制御信号を閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記デジタル制御信号の直流レベルを調整する直流レベル調整器と、を備え、
前記データスライサは、前記直流レベル調整器による調整後のデジタル制御信号を前記閾値と比較する、無線通信装置。 - 前記直流レベル調整器は、前記調整後のデジタル制御信号の直流レベルが一定になるように、前記直流レベルを調整する、請求項1に記載の無線通信装置。
- 受信信号を周波数変換した信号から電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記デジタル制御信号を閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記閾値を調整する閾値調整器と、を備え、
前記データスライサは、前記デジタル制御信号を前記閾値調整器で調整後の前記閾値を比較する、無線通信装置。 - 前記閾値調整器は、前記デジタル制御信号の直流レベルの変動に応じて前記閾値を調整する、請求項3に記載の無線通信装置。
- 前記設定コード調整器は、当該無線通信装置に入力される周波数設定用の入力コード信号と前記補正信号とを加算して前記周波数設定コード信号を生成する請求項1乃至4のいずれか一項に記載の無線通信装置。
- 前記自動オフセット制御部は、
前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差をシンボルごとに検出し、その時間差に応じた誤差信号を出力するエッジ検出器と、
前記誤差信号に基づいて、前記補正信号を生成する第1ループ利得制御部と、を有し、
前記自動オフセット制御部のループ帯域は、前記デジタル制御ループ部のループ帯域よりも低い請求項1乃至5のいずれか一項に記載の無線通信装置。 - 前記エッジ検出器が出力する前記誤差信号は、前記時間差の極性と位相誤差量とを含んでおり、
前記第1ループ利得制御部は、
前記誤差信号に所定の利得を乗じて周波数オフセットに応じた第1補正信号を生成する比例経路部と、
前記誤差信号に所定の利得を乗じた値を時間軸上で積分して位相オフセットに応じた第2補正信号を生成する積分経路部と、
前記第1補正信号および前記第2補正信号を加算して前記補正信号を生成する加算器と、を有する請求項6に記載の無線通信装置。 - 前記アナログ制御ループ部は、
前記受信信号と前記電圧制御発振信号との位相差信号を生成する周波数変換器と、
前記周波数変換器の出力信号を帯域制限して前記アナログ制御信号を生成する低域通過フィルタと、を有し、
前記デジタル制御ループ部は、
前記基準信号に同期させて、前記電圧制御発振信号の位相を検出する位相−デジタル変換器と、
前記位相−デジタル変換器の出力信号を微分処理して周波数情報に変換するデジタル微分器と、
前記デジタル微分器の出力信号と前記周波数設定コード信号との差分を検出して周波数誤差信号を生成するデジタル減算器と、
前記デジタル減算器の出力信号に基づいて、前記デジタル制御信号を生成する第2ループ利得制御部と、を有する請求項1乃至7のいずれか一項に記載の無線通信装置。 - 前記補正信号に基づいて、前記第2ループ利得制御部にて生成された前記デジタル制御信号を調整する調整部を備え、
前記電圧制御型発振器には、前記調整部にて調整後の前記デジタル制御信号と前記アナログ制御信号とに基づいて、前記電圧制御発振信号を生成する請求項8に記載の無線通信装置。 - 前記受信信号は、変調されていない搬送波信号を含むプリアンブル部と、前記搬送波信号にデータを変調した変調部とを、シンボルごとに含んでおり、
前記自動オフセット制御部は、シンボルごとに、前記受信信号中の前記プリアンブル部と前記変調部のいずれかに基づいて前記周波数設定コード信号を補正する請求項1乃至9のいずれか一項に記載の無線通信装置。 - 請求項1乃至10のいずれか一項に記載の無線通信装置を含む集積回路。
- 請求項11に記載の集積回路と、
少なくとも1つのアンテナと、を備える無線通信装置。 - RF部と、ベースバンド部とを備えた無線通信装置であって、
前記RF部は、送信回路と、受信回路と、を有し、
前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
前記受信回路は、
受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつ前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記デジタル制御信号の直流レベルを調整する直流レベル調整器と、を有し、
前記受信処理回路は、前記直流レベル調整器による調整後のデジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサを有し、
前記自動オフセット制御部は、前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた前記補正信号を生成する、無線通信装置。 - RF部と、ベースバンド部とを備えた無線通信装置であって、
前記RF部は、送信回路と、受信回路と、を有し、
前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
前記受信回路は、
受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、かつ前記アナログ制御ループよりも高い利得を持ち、かつ前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた補正信号を生成する自動オフセット制御部と、
前記補正信号に基づいて前記周波数設定コード信号を調整する設定コード調整器と、
前記補正信号に基づいて前記デジタル制御信号の閾値を調整する閾値調整器と、を有し、
前記受信処理回路は、前記デジタル制御信号を前記閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサを有し、
前記自動オフセット制御部は、前記デジタル制御信号が前記データスライサの閾値と等しくなるタイミングと理想的なタイミングとの時間差に基づいて、前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差に応じた前記補正信号を生成する、無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016168362A JP2018037798A (ja) | 2016-08-30 | 2016-08-30 | 無線通信装置および集積回路 |
US15/461,809 US20180062826A1 (en) | 2016-08-30 | 2017-03-17 | Radio communication device and integrated circuitry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016168362A JP2018037798A (ja) | 2016-08-30 | 2016-08-30 | 無線通信装置および集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018037798A true JP2018037798A (ja) | 2018-03-08 |
Family
ID=61240871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016168362A Pending JP2018037798A (ja) | 2016-08-30 | 2016-08-30 | 無線通信装置および集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180062826A1 (ja) |
JP (1) | JP2018037798A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020156852A (ja) * | 2019-03-27 | 2020-10-01 | 日本光電工業株式会社 | 医用テレメータシステム |
US11201588B2 (en) | 2019-12-18 | 2021-12-14 | Seiko Epson Corporation | Oscillator and electronic apparatus |
US11296733B2 (en) | 2019-12-19 | 2022-04-05 | Samsung Electronics Co., Ltd. | Communication apparatus and method |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11171655B2 (en) * | 2019-06-27 | 2021-11-09 | Intel Corporation | Multi-chip synchronization with applications in multiple-input multiple-output (MIMO) radar systems |
WO2021002118A1 (ja) * | 2019-07-02 | 2021-01-07 | ソニーセミコンダクタソリューションズ株式会社 | 復調装置及びこれを備えた無線受信装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6151361B2 (ja) * | 2013-08-23 | 2017-06-21 | 株式会社東芝 | 無線通信装置、集積回路および無線通信方法 |
JP6200389B2 (ja) * | 2014-08-22 | 2017-09-20 | 株式会社東芝 | 無線通信装置、集積回路および無線通信方法 |
-
2016
- 2016-08-30 JP JP2016168362A patent/JP2018037798A/ja active Pending
-
2017
- 2017-03-17 US US15/461,809 patent/US20180062826A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020156852A (ja) * | 2019-03-27 | 2020-10-01 | 日本光電工業株式会社 | 医用テレメータシステム |
JP7208843B2 (ja) | 2019-03-27 | 2023-01-19 | 日本光電工業株式会社 | 医用テレメータシステム |
US11201588B2 (en) | 2019-12-18 | 2021-12-14 | Seiko Epson Corporation | Oscillator and electronic apparatus |
US11296733B2 (en) | 2019-12-19 | 2022-04-05 | Samsung Electronics Co., Ltd. | Communication apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
US20180062826A1 (en) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6151361B2 (ja) | 無線通信装置、集積回路および無線通信方法 | |
JP2018037798A (ja) | 無線通信装置および集積回路 | |
JP4740905B2 (ja) | Adpll周波数シンセサイザ | |
JP7377603B2 (ja) | 位相変動補償装置及び方法 | |
US20180269885A1 (en) | Oscillator, semiconductor device and wireless communication apparatus | |
US9735790B2 (en) | Radio communication device and radio communication method | |
EP2645660B1 (en) | Pll circuit | |
US8938037B1 (en) | High speed gain and phase recovery in presence of phase noise | |
JP4437097B2 (ja) | 2点変調型周波数変調装置及び無線送信装置 | |
JP5046114B2 (ja) | 多値qam復調装置とその復調方法及び無線通信システム | |
US9647830B2 (en) | Wireless communication apparatus, integrated circuit and wireless communication method | |
US9954567B2 (en) | Baseband integrated circuit and radio communication device | |
JP2005304007A (ja) | 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
US8824593B2 (en) | Wireless communication device capable of pre-compensating for oscillator phase noise | |
JP5272893B2 (ja) | デジタル無線機のafc回路及びafc制御方法 | |
JP5213769B2 (ja) | 受信機 | |
JP2007124582A (ja) | 遅延検波回路、同期検波回路、無線受信装置および無線送信装置 | |
JP3088359B2 (ja) | π/4シフトDQPSKデジタル復調器 | |
US10771234B2 (en) | Apparatus and method for an all-digital phase lock loop | |
JP4143619B2 (ja) | Afc制御方法とafc回路および移動通信装置 | |
JPH05227241A (ja) | チャネル周波数の粗同調方法 | |
JP2004349789A (ja) | 周波数変換装置及び周波数変換方法 | |
JP2022099547A (ja) | 周波数同期回路 | |
JP2013176010A (ja) | 受信装置、及び、受信方法 | |
JP2000115268A (ja) | If同期検波装置 |