JP3088359B2 - π／４シフトＤＱＰＳＫデジタル復調器 - Google Patents
π／４シフトＤＱＰＳＫデジタル復調器Info
- Publication number
- JP3088359B2 JP3088359B2 JP09265607A JP26560797A JP3088359B2 JP 3088359 B2 JP3088359 B2 JP 3088359B2 JP 09265607 A JP09265607 A JP 09265607A JP 26560797 A JP26560797 A JP 26560797A JP 3088359 B2 JP3088359 B2 JP 3088359B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- circuit
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はπ／４シフトＤＱＰ
ＳＫデジタル復調器に関し、特に携帯電話等，電波干渉
を受けやすい通信機器に適するπ／４シフトＤＱＰＳＫ
デジタル復調器に関する。
ＳＫデジタル復調器に関し、特に携帯電話等，電波干渉
を受けやすい通信機器に適するπ／４シフトＤＱＰＳＫ
デジタル復調器に関する。
【０００２】
【従来の技術】従来のπ／４シフトＤＱＰＳＫデジタル
復調器の一例について、図３のブロック図を参照して説
明する。この復調器は、π／４シフトＤＱＰＳＫデジタ
ル変調されている高周波数信号を，携帯電話機等の通信
機器の高周波部が周波数変換した中間周波数信号（ＩＦ
信号）１０１を遅延検波し，データ信号（ＤＡＴＡ）１
０４を生じる遅延検波回路２Ａである。
復調器の一例について、図３のブロック図を参照して説
明する。この復調器は、π／４シフトＤＱＰＳＫデジタ
ル変調されている高周波数信号を，携帯電話機等の通信
機器の高周波部が周波数変換した中間周波数信号（ＩＦ
信号）１０１を遅延検波し，データ信号（ＤＡＴＡ）１
０４を生じる遅延検波回路２Ａである。
【０００３】この遅延検波回路２Ａにおいて、位相検波
回路２１はＩＦ信号１０１とクロック再生回路２３が再
生した（シンボル）クロック（ＣＬＫ）１１１とに応答
してＩＦ信号１０１の位相を検出して位相信号２０１を
生じる。位相検波回路２１は具体的には自走カウンタを
用いることができる。ＩＦ信号１０１の周波数が４５０
ＫＨｚ，自走カウンタのクロック周波数が１４．４ＭＨ
ｚ（１４．４ＭＨｚ＝４５０ＫＨｚ×３２）とし、１
４．４ＭＨｚのクロックで５ビットの自走カウンタを用
い、ＩＦ信号１０１の信号立上りにおいて自走カウンタ
の出力を取り出した値（０〜３１）を位相信号２０１と
することができる。なお、自走カウンタの出力（位相信
号２０１）を取り出すタイミングはＣＬＫ１１１にて与
えられる。上述の動作により、ＩＦ信号１０１の全位相
（０〜３６０°）を３２等分し、ＩＦ信号１０１の瞬時
位相値である数値化した位相信号２０１を得ることがで
きる。
回路２１はＩＦ信号１０１とクロック再生回路２３が再
生した（シンボル）クロック（ＣＬＫ）１１１とに応答
してＩＦ信号１０１の位相を検出して位相信号２０１を
生じる。位相検波回路２１は具体的には自走カウンタを
用いることができる。ＩＦ信号１０１の周波数が４５０
ＫＨｚ，自走カウンタのクロック周波数が１４．４ＭＨ
ｚ（１４．４ＭＨｚ＝４５０ＫＨｚ×３２）とし、１
４．４ＭＨｚのクロックで５ビットの自走カウンタを用
い、ＩＦ信号１０１の信号立上りにおいて自走カウンタ
の出力を取り出した値（０〜３１）を位相信号２０１と
することができる。なお、自走カウンタの出力（位相信
号２０１）を取り出すタイミングはＣＬＫ１１１にて与
えられる。上述の動作により、ＩＦ信号１０１の全位相
（０〜３６０°）を３２等分し、ＩＦ信号１０１の瞬時
位相値である数値化した位相信号２０１を得ることがで
きる。
【０００４】ここで、位相信号２０１は、ＩＦ信号１０
１の位相が変わらなければ常に同一の値をとるが、ＩＦ
信号１０１はπ／４シフトＤＱＰＳＫ変調されているの
でシンボル点ごとに±π／４ないし±３π／４位相が変
化する。シンボル点のタイミングはＣＬＫ１１１によっ
て与えられるので、位相信号２０１は１つ前のＣＬＫ１
１１の値をｐｈ０とすると，ｐｈ０±４ないしｐｈ０±
１２の値となる。
１の位相が変わらなければ常に同一の値をとるが、ＩＦ
信号１０１はπ／４シフトＤＱＰＳＫ変調されているの
でシンボル点ごとに±π／４ないし±３π／４位相が変
化する。シンボル点のタイミングはＣＬＫ１１１によっ
て与えられるので、位相信号２０１は１つ前のＣＬＫ１
１１の値をｐｈ０とすると，ｐｈ０±４ないしｐｈ０±
１２の値となる。
【０００５】位相差検出回路２２は、位相信号２０１と
ＣＬＫ１１１とに応答し、ＤＡＴＡ１０４およびＤＡＴ
Ａ１０４とその次のＤＡＴＡ１０４との位相誤差信号
（ＤＱ）１０３とを生じる。つまり、位相差検出回路４
５は、位相信号２０１をＣＬＫ１１１のタイミングで保
持し、次のＣＬＫ１１１のタイミングで位相信号２０１
をさらに取り込み、保持している位相信号２０１と新た
に取り込んだ位相信号２０１との差分を位相誤差信号
（ＤＱ）１０３として出力する。
ＣＬＫ１１１とに応答し、ＤＡＴＡ１０４およびＤＡＴ
Ａ１０４とその次のＤＡＴＡ１０４との位相誤差信号
（ＤＱ）１０３とを生じる。つまり、位相差検出回路４
５は、位相信号２０１をＣＬＫ１１１のタイミングで保
持し、次のＣＬＫ１１１のタイミングで位相信号２０１
をさらに取り込み、保持している位相信号２０１と新た
に取り込んだ位相信号２０１との差分を位相誤差信号
（ＤＱ）１０３として出力する。
【０００６】上述したとおり、π／４シフトＤＱＰＳＫ
変調信号は、シンボル点ごとに、一つ前のシンボル点の
タイミングでの位相に対する現シンボル点タイミングで
の位相が、＋π／４，−π／４，＋３π／４，−３π／
４のいずれかになる。上記例では、位相信号２０１は３
２等分されているが，出力される位相信号２０１が理想
的な（正しい）位相値を示すとは限らない。なお、一つ
前のシンボル点での位相信号２０１の値が「０」であっ
たとすると、位相検波回路２１から出力される位相信号
２０１の理想値は、４（＋π／４），２８（−π／
４），１２（＋３π／４），２０（−３π／）のいずれ
かになる。
変調信号は、シンボル点ごとに、一つ前のシンボル点の
タイミングでの位相に対する現シンボル点タイミングで
の位相が、＋π／４，−π／４，＋３π／４，−３π／
４のいずれかになる。上記例では、位相信号２０１は３
２等分されているが，出力される位相信号２０１が理想
的な（正しい）位相値を示すとは限らない。なお、一つ
前のシンボル点での位相信号２０１の値が「０」であっ
たとすると、位相検波回路２１から出力される位相信号
２０１の理想値は、４（＋π／４），２８（−π／
４），１２（＋３π／４），２０（−３π／）のいずれ
かになる。
【０００７】ＤＱ１０３は上記理想値からのずれを示し
ている。例えば、位相信号２０１の値が「３」であった
とすると、理想値「４」から「１」ずれていることか
ら、ＤＱ１０３は「−１」となる。また、位相信号２０
１の値が「３０」であったとすると、この値は理想値か
ら「２」ずれていることにより，ＤＱ１０３は「２」と
なる。
ている。例えば、位相信号２０１の値が「３」であった
とすると、理想値「４」から「１」ずれていることか
ら、ＤＱ１０３は「−１」となる。また、位相信号２０
１の値が「３０」であったとすると、この値は理想値か
ら「２」ずれていることにより，ＤＱ１０３は「２」と
なる。
【０００８】クロック再生回路２３Ａは、位相信号２０
１からＩＦ信号１０１のシンボルクロックであるＣＬＫ
１１１を再生し、上述のとおり、このＣＬＫ１１１を位
相検波回路１０１および位相差検出回路２２に供給す
る。
１からＩＦ信号１０１のシンボルクロックであるＣＬＫ
１１１を再生し、上述のとおり、このＣＬＫ１１１を位
相検波回路１０１および位相差検出回路２２に供給す
る。
【０００９】このクロック再生回路２３Ａは、基本的
に、ＩＦ信号１０１のシンボル点にタイミングを合わせ
たＣＬＫ１１１を生じる回路である。この回路２３Ａ
は、π／４シフトＤＱＰＳＫ信号がシンボル点タイミン
グを２等分した前半と後半とで，位相のずれ量が等しい
という性質を利用した回路であり、現在の位相信号２０
１のシンボル点のタイミングが信号の正しいタイミング
より進んでいるか，遅れているかを判定し、進んでいる
ときには遅らせ，遅れているときには進ませる働きがあ
る。クロック再生回路２Ａの追従帯域幅（ＢＷ）が、こ
のどれだけ進ませるか，遅らせるかの補正量を決定する
因子である。つまり、この帯域幅ＢＷは、位相信号２０
１に追従させてＣＬＫ２０１を作成する際の，位相信号
２０１への追従の帯域幅である。なお、クロック再生回
路２３Ａでは、ＣＬＫ１１１の１回の補正量によって、
再生されたＣＬＫ１１１の瞬時周波数変化をどれだ位起
すかが異なり、従って、１回のＣＬＫ１１１の位相補正
量を帯域幅または追従帯域幅と呼んでいる。
に、ＩＦ信号１０１のシンボル点にタイミングを合わせ
たＣＬＫ１１１を生じる回路である。この回路２３Ａ
は、π／４シフトＤＱＰＳＫ信号がシンボル点タイミン
グを２等分した前半と後半とで，位相のずれ量が等しい
という性質を利用した回路であり、現在の位相信号２０
１のシンボル点のタイミングが信号の正しいタイミング
より進んでいるか，遅れているかを判定し、進んでいる
ときには遅らせ，遅れているときには進ませる働きがあ
る。クロック再生回路２Ａの追従帯域幅（ＢＷ）が、こ
のどれだけ進ませるか，遅らせるかの補正量を決定する
因子である。つまり、この帯域幅ＢＷは、位相信号２０
１に追従させてＣＬＫ２０１を作成する際の，位相信号
２０１への追従の帯域幅である。なお、クロック再生回
路２３Ａでは、ＣＬＫ１１１の１回の補正量によって、
再生されたＣＬＫ１１１の瞬時周波数変化をどれだ位起
すかが異なり、従って、１回のＣＬＫ１１１の位相補正
量を帯域幅または追従帯域幅と呼んでいる。
【００１０】いま、シンボル点の繰り返し周波数は、デ
ジタル携帯電話（日本方式：ＰＤＣ）の例では、２１Ｋ
Ｈｚである。この２１ＫＨｚシンボルクロックは、２．
６８８ＭＨｚ（２１ＫＨｚの１２８倍）のクロックを１
２８分周して作成できる。従って、シンボルクロックの
タイミング（位相）は、２．６８８ＭＨｚの１クロック
分，即ち２１ＫＨｚのシンボルクロックの２π／１２８
の整数倍の精度で補正できる。上記ＢＷは一度の補正量
を何シンボルクロック分補正するかを決定する。例え
ば、上記デジタル携帯電話では一度の補正量（追従の帯
域幅ＢＷ）を４クロック分である８π／１２８に設定し
ている。ＢＷが広いほどクロック（ＣＬＫ）１１１の補
正量は大きくなるが、クロックの位相確度は減少するこ
とになる。なお、ＣＬＫ１１１は位相信号２０１のシン
ボル点に一度合致すると、一般的にはずれることはない
ので、定常時にはＢＷ，つまりクロック補正量は上記の
値に設定されている。
ジタル携帯電話（日本方式：ＰＤＣ）の例では、２１Ｋ
Ｈｚである。この２１ＫＨｚシンボルクロックは、２．
６８８ＭＨｚ（２１ＫＨｚの１２８倍）のクロックを１
２８分周して作成できる。従って、シンボルクロックの
タイミング（位相）は、２．６８８ＭＨｚの１クロック
分，即ち２１ＫＨｚのシンボルクロックの２π／１２８
の整数倍の精度で補正できる。上記ＢＷは一度の補正量
を何シンボルクロック分補正するかを決定する。例え
ば、上記デジタル携帯電話では一度の補正量（追従の帯
域幅ＢＷ）を４クロック分である８π／１２８に設定し
ている。ＢＷが広いほどクロック（ＣＬＫ）１１１の補
正量は大きくなるが、クロックの位相確度は減少するこ
とになる。なお、ＣＬＫ１１１は位相信号２０１のシン
ボル点に一度合致すると、一般的にはずれることはない
ので、定常時にはＢＷ，つまりクロック補正量は上記の
値に設定されている。
【００１１】
【発明が解決しようとする課題】上述した従来のπ／４
シフトＤＱＰＳＫデジタル復調器，つまり遅延検波回路
では、入力されるＩＦ信号に干渉波が重畳していると、
クロック再生回路の再生するクロックが干渉波に追従し
てしまい、再生クロック（ＣＬＫ１１１）の位相が乱さ
れてＤＡＴＡ１０４が誤ってしまうという問題があっ
た。
シフトＤＱＰＳＫデジタル復調器，つまり遅延検波回路
では、入力されるＩＦ信号に干渉波が重畳していると、
クロック再生回路の再生するクロックが干渉波に追従し
てしまい、再生クロック（ＣＬＫ１１１）の位相が乱さ
れてＤＡＴＡ１０４が誤ってしまうという問題があっ
た。
【００１２】従って本発明の目的は、干渉があっても再
生クロックの位相が乱されることの少ないπ／４シフト
ＤＱＰＳＫデジタル復調器を提供することにある。
生クロックの位相が乱されることの少ないπ／４シフト
ＤＱＰＳＫデジタル復調器を提供することにある。
【００１３】
【課題を解決するための手段】本発明によるπ／４シフ
トＤＱＰＳＫデジタル復調器は、π／４シフトＤＱＰＳ
Ｋデジタル変調された中間周波数信号を遅延検波回路に
よりデータ信号に復調するπ／４シフトＤＱＰＳＫデジ
タル復調器において、前記中間周波数信号のレベルが十
分高いときに，復調された前記データ信号の位相誤差の
分散値が所定のしきい値より大きいと，前記遅延検波回
路が内蔵するクロック再生回路の追従帯域幅を狭める。
トＤＱＰＳＫデジタル復調器は、π／４シフトＤＱＰＳ
Ｋデジタル変調された中間周波数信号を遅延検波回路に
よりデータ信号に復調するπ／４シフトＤＱＰＳＫデジ
タル復調器において、前記中間周波数信号のレベルが十
分高いときに，復調された前記データ信号の位相誤差の
分散値が所定のしきい値より大きいと，前記遅延検波回
路が内蔵するクロック再生回路の追従帯域幅を狭める。
【００１４】前記π／４シフトＤＱＰＳＫデジタル復調
器は、前記遅延検波回路が、前記中間周波数信号と前記
クロック再生回路からのクロックとに応答し，前記中間
周波数信号の位相を検出して位相信号を生じる位相検波
回路と、前記位相信号から前記クロックを再生するクロ
ック再生回路と、前記位相信号と前記クロックとに応答
して前記データ信号および前記データ信号と次のデータ
信号との位相誤差とを生じる位相差検出回路とを備え、
前記クロック再生回路が、再生する前記クロックの追従
帯域幅を制御する帯域幅制御回路を備える構成をとるこ
とができる。
器は、前記遅延検波回路が、前記中間周波数信号と前記
クロック再生回路からのクロックとに応答し，前記中間
周波数信号の位相を検出して位相信号を生じる位相検波
回路と、前記位相信号から前記クロックを再生するクロ
ック再生回路と、前記位相信号と前記クロックとに応答
して前記データ信号および前記データ信号と次のデータ
信号との位相誤差とを生じる位相差検出回路とを備え、
前記クロック再生回路が、再生する前記クロックの追従
帯域幅を制御する帯域幅制御回路を備える構成をとるこ
とができる。
【００１５】該π／４シフトＤＱＰＳＫデジタル復調器
の一つは、前記クロックと前記データ信号の位相誤差と
から復調された前記データ信号の位相誤差の分散値を計
算する分散値演算部と、計算された前記位相誤差の分散
値が所定のしきい値より大きくて，しかも前記中間周波
数信号のレベルが所定値より低いときには，前記クロッ
ク再生回路の追従帯域幅を一定値にしておく構成をとる
ことができる。
の一つは、前記クロックと前記データ信号の位相誤差と
から復調された前記データ信号の位相誤差の分散値を計
算する分散値演算部と、計算された前記位相誤差の分散
値が所定のしきい値より大きくて，しかも前記中間周波
数信号のレベルが所定値より低いときには，前記クロッ
ク再生回路の追従帯域幅を一定値にしておく構成をとる
ことができる。
【００１６】該π／４シフトＤＱＰＳＫデジタル復調器
の別の一つは、復調された前記データ信号が連続して同
一符号であることが所定期間続いた場合には，前記クロ
ック再生回路の生じるクロックの位相追従を停止する構
成をとることができる。
の別の一つは、復調された前記データ信号が連続して同
一符号であることが所定期間続いた場合には，前記クロ
ック再生回路の生じるクロックの位相追従を停止する構
成をとることができる。
【００１７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１８】図１は本発明によるπ／４シフトＤＱＰＳ
Ｋデジタル復調器の一実施の形態を示すブロック図であ
る。また、図２は、図１の実施の形態において、ＩＦ信
号１０１における干渉の有り無しを判定するための受信
電界強度（ＲＳＳＩ信号）と位相誤差の分散値との関係
を示す図であり、（ａ）は干渉なしの場合、（ｂ）は干
渉有りの場合を示す。
Ｋデジタル復調器の一実施の形態を示すブロック図であ
る。また、図２は、図１の実施の形態において、ＩＦ信
号１０１における干渉の有り無しを判定するための受信
電界強度（ＲＳＳＩ信号）と位相誤差の分散値との関係
を示す図であり、（ａ）は干渉なしの場合、（ｂ）は干
渉有りの場合を示す。
【００１９】図１のデジタル復調器は、デジタル携帯電
話機が受けた高周波数信号１００を受信部１で周波数変
換して中間周波数信号（ＩＦ信号）１０１を生じる。受
信部１は入力端における受信電界強度（電界レベル）を
示すＲＳＳＩ信号１０２も演算部３に出力する。高周波
数信号１００およびＩＦ信号１０１は、π／４シフトＤ
ＱＰＳＫ変調されている。
話機が受けた高周波数信号１００を受信部１で周波数変
換して中間周波数信号（ＩＦ信号）１０１を生じる。受
信部１は入力端における受信電界強度（電界レベル）を
示すＲＳＳＩ信号１０２も演算部３に出力する。高周波
数信号１００およびＩＦ信号１０１は、π／４シフトＤ
ＱＰＳＫ変調されている。
【００２０】ＩＦ信号１０１は、図３で示した遅延検波
回路２Ａとほぼ同様構成の遅延検波回路２に供給され
る。この遅延検波回路２は、クロック再生回路２３Ａが
クロック再生回路２３に代っている。図１のクロック再
生回路２３は、図３のクロック再生回路２３と異なり、
演算部３からの帯域幅指定信号（ＢＷＤ）１０５により
追従帯域幅（ＢＷ）を変化させることができ，停止信号
（ＳＴＯＰ）１０６によりＢＷの変化を停止させること
ができる。このＢＷの変化及び変化停止信号は、ＣＬＫ
１１１の１度で行われる位相補正幅を制御する。
回路２Ａとほぼ同様構成の遅延検波回路２に供給され
る。この遅延検波回路２は、クロック再生回路２３Ａが
クロック再生回路２３に代っている。図１のクロック再
生回路２３は、図３のクロック再生回路２３と異なり、
演算部３からの帯域幅指定信号（ＢＷＤ）１０５により
追従帯域幅（ＢＷ）を変化させることができ，停止信号
（ＳＴＯＰ）１０６によりＢＷの変化を停止させること
ができる。このＢＷの変化及び変化停止信号は、ＣＬＫ
１１１の１度で行われる位相補正幅を制御する。
【００２１】このデジタル復調器は、受信部１及び遅延
検波回路２に加え、ＲＳＳＩ信号１０２，位相誤差信号
（ＤＱ）１０３，データ信号（ＤＡＴＡ）１０４及びク
ロック（ＣＬＫ）１１１に応答して帯域幅指定信号（Ｂ
ＷＤ）１０５及び停止信号（ＳＴＯＰ）１０６を生じる
演算部３を備えている。演算部３は、また、ＲＳＳＩ信
号１０２が所定電界より低電界であると低電界検出信号
１０７を生じ、ＩＦ信号１０１への干渉があると判断す
ると干渉検出信号１０８を生じ、同一符号が所定期間続
くと同一符号連続信号１０９を生じる。演算部３はマイ
クロプロセッサやデジタル演算回路を用いることができ
る。
検波回路２に加え、ＲＳＳＩ信号１０２，位相誤差信号
（ＤＱ）１０３，データ信号（ＤＡＴＡ）１０４及びク
ロック（ＣＬＫ）１１１に応答して帯域幅指定信号（Ｂ
ＷＤ）１０５及び停止信号（ＳＴＯＰ）１０６を生じる
演算部３を備えている。演算部３は、また、ＲＳＳＩ信
号１０２が所定電界より低電界であると低電界検出信号
１０７を生じ、ＩＦ信号１０１への干渉があると判断す
ると干渉検出信号１０８を生じ、同一符号が所定期間続
くと同一符号連続信号１０９を生じる。演算部３はマイ
クロプロセッサやデジタル演算回路を用いることができ
る。
【００２２】以下、この演算部３について詳細に説明す
る。
る。
【００２３】コンパレータ３１は、ＲＳＳＩ信号１０２
のレベルが予め定めたしきい値，図２を例にとると１０
μＶより小さい場合には、ＲＳＳＩ信号１０２が上記し
きい値より小さいことを示す低電界検出信号１０７を出
力する。この低電界検出信号１０７は判定回路３３にも
送られる。
のレベルが予め定めたしきい値，図２を例にとると１０
μＶより小さい場合には、ＲＳＳＩ信号１０２が上記し
きい値より小さいことを示す低電界検出信号１０７を出
力する。この低電界検出信号１０７は判定回路３３にも
送られる。
【００２４】分散値演算部３２は、遅延検波回路２から
クロック（ＣＬＫ）１１１と誤差信号（ＤＱ）１０３と
を受けて位相信号２０１の位相誤差の分散値，つまりば
らつきを演算する。なお、受信部１が良好な受信状態の
ときにはＤＱ１０３はほぼ０になるが、受信電界強度の
低下や干渉妨害があってＩＦ信号１０１のＳ／Ｎが劣化
するとＤＱ１０３はその絶対値が大きくなるという性質
がある。いま、シンボル点ごとにＤＱ１０３を収集し、
Ｎ個の値を得たとする。収集したＤＱ１０３各各の値を
ＤＱ1 ，…，ＤＱn ，…，ＤＱN とすると、（１）式お
よび（２）式が成立する。
クロック（ＣＬＫ）１１１と誤差信号（ＤＱ）１０３と
を受けて位相信号２０１の位相誤差の分散値，つまりば
らつきを演算する。なお、受信部１が良好な受信状態の
ときにはＤＱ１０３はほぼ０になるが、受信電界強度の
低下や干渉妨害があってＩＦ信号１０１のＳ／Ｎが劣化
するとＤＱ１０３はその絶対値が大きくなるという性質
がある。いま、シンボル点ごとにＤＱ１０３を収集し、
Ｎ個の値を得たとする。収集したＤＱ１０３各各の値を
ＤＱ1 ，…，ＤＱn ，…，ＤＱN とすると、（１）式お
よび（２）式が成立する。
【００２５】
【００２６】分散値演算部３２は、（１）式および
（２）式を演算し、（２）式から得た分散値３０１を判
定回路３３に送る。
（２）式を演算し、（２）式から得た分散値３０１を判
定回路３３に送る。
【００２７】判定回路３３は、分散値３０１と低電界検
出信号１０７とに応答し、ＩＦ信号１０１への干渉があ
ると判断すると干渉検出信号１０８を生じる。即ち、分
散値３０１が所定値より大きく、且つ、低電界強度でな
い場合に、干渉検出信号１０８を出力する。即ち、図２
（ｂ）を参照すると、１０μＶが高電界と低電界とを分
けるしきい値であり，１０3 が分散値３０１のしきい値
であるので、分散値３０１およびＲＳＳＩ１０２が共に
斜線の範囲にある場合に、判定回路３３は干渉ありと判
断して干渉検出信号１０７を出力する。なお、干渉のあ
る場合には分散値３０１は高電界であっても大きな値を
とり、ＲＳＳＩ信号１０２も判定条件に加えることで、
図２（ａ）の如き、低電界レベルで分散値３０１がしき
い値より大きいが、干渉のない場合と区別できる。ま
た、判定回路３３は、干渉検出信号１０７の出力と同時
に、狭い帯域幅の帯域幅指定信号（ＢＷＰ）１０５を出
力し、クロック再生回路２３の追従帯域（ＢＷ）を減少
させる。この結果、干渉があってもクロック再生回路２
３は、干渉波に追従しないＣＬＫ１１１を作成でき、位
相の乱れのないＣＬＫ１１１を生じさせることができ
る。なお、干渉波のない場合には、判定回路３３は予め
定めた，干渉波のある場合より広い帯域幅をクロック再
生回路２３に指定しておく。
出信号１０７とに応答し、ＩＦ信号１０１への干渉があ
ると判断すると干渉検出信号１０８を生じる。即ち、分
散値３０１が所定値より大きく、且つ、低電界強度でな
い場合に、干渉検出信号１０８を出力する。即ち、図２
（ｂ）を参照すると、１０μＶが高電界と低電界とを分
けるしきい値であり，１０3 が分散値３０１のしきい値
であるので、分散値３０１およびＲＳＳＩ１０２が共に
斜線の範囲にある場合に、判定回路３３は干渉ありと判
断して干渉検出信号１０７を出力する。なお、干渉のあ
る場合には分散値３０１は高電界であっても大きな値を
とり、ＲＳＳＩ信号１０２も判定条件に加えることで、
図２（ａ）の如き、低電界レベルで分散値３０１がしき
い値より大きいが、干渉のない場合と区別できる。ま
た、判定回路３３は、干渉検出信号１０７の出力と同時
に、狭い帯域幅の帯域幅指定信号（ＢＷＰ）１０５を出
力し、クロック再生回路２３の追従帯域（ＢＷ）を減少
させる。この結果、干渉があってもクロック再生回路２
３は、干渉波に追従しないＣＬＫ１１１を作成でき、位
相の乱れのないＣＬＫ１１１を生じさせることができ
る。なお、干渉波のない場合には、判定回路３３は予め
定めた，干渉波のある場合より広い帯域幅をクロック再
生回路２３に指定しておく。
【００２８】同一符号検出回路３４は、ＣＬＫ１１１と
ＤＡＴＡ１０４に応答し、ある一定区間，例えば１フレ
ーム＝２８０ビットにおいて、データ０または１が連続
すると、受信データが連続して同じであると判定する。
そして、同一符号検出回路３４は、停止信号（ＳＴＯ
Ｐ）１０６をクロック再生回路２３に送出し、クロック
再生回路２３が生じるＣＬＫ１１１の位相補正を停止さ
せる。
ＤＡＴＡ１０４に応答し、ある一定区間，例えば１フレ
ーム＝２８０ビットにおいて、データ０または１が連続
すると、受信データが連続して同じであると判定する。
そして、同一符号検出回路３４は、停止信号（ＳＴＯ
Ｐ）１０６をクロック再生回路２３に送出し、クロック
再生回路２３が生じるＣＬＫ１１１の位相補正を停止さ
せる。
【００２９】補足すると、遅延検波回路２には、変調の
掛かっていない干渉波を受けたことでＩＦ信号１０１が
抑圧されると、ＤＡＴＡ１０４が０または１の連続にな
るという性質がある。同一符号検出回路３４は、この性
質を利用し、連続して同じＤＡＴＡ１０４を受けた場合
には変調の掛かっていない干渉波を受けたと判断する。
そして、同一符号検出回路３４は、干渉波によってＣＬ
Ｋ１１１の位相が乱されないように、停止信号（ＳＴＯ
Ｐ）１０６をクロック再生回路２３に送出し、ＣＬＫ１
１１の位相補正を停止させる。
掛かっていない干渉波を受けたことでＩＦ信号１０１が
抑圧されると、ＤＡＴＡ１０４が０または１の連続にな
るという性質がある。同一符号検出回路３４は、この性
質を利用し、連続して同じＤＡＴＡ１０４を受けた場合
には変調の掛かっていない干渉波を受けたと判断する。
そして、同一符号検出回路３４は、干渉波によってＣＬ
Ｋ１１１の位相が乱されないように、停止信号（ＳＴＯ
Ｐ）１０６をクロック再生回路２３に送出し、ＣＬＫ１
１１の位相補正を停止させる。
【００３０】なお、変調の掛かった干渉波を受けた場合
は、先の干渉波のある場合と同じであり、判定回路３３
がクロック再生回路２３の追従帯域（ＢＷ）を所定値，
例えば１度のクロック位相補正量が最小である２π／１
２８に設定させる。
は、先の干渉波のある場合と同じであり、判定回路３３
がクロック再生回路２３の追従帯域（ＢＷ）を所定値，
例えば１度のクロック位相補正量が最小である２π／１
２８に設定させる。
【００３１】
【発明の効果】以上説明したように本発明は、π／４シ
フトＤＱＰＳＫデジタル変調された中間周波数信号を遅
延検波回路によりデータ信号に復調するπ／４シフトＤ
ＱＰＳＫデジタル復調器において、前記中間周波数信号
のレベルが十分高いときに，復調された前記データ信号
の位相誤差の分散値が所定のしきい値より大きいと，前
記遅延検波回路が内蔵するクロック再生回路の追従帯域
幅を狭めるので、干渉波によるクロック位相の追従が少
なく、干渉波の悪影響を受けないクロックを再生するこ
とができるという効果がある。
フトＤＱＰＳＫデジタル変調された中間周波数信号を遅
延検波回路によりデータ信号に復調するπ／４シフトＤ
ＱＰＳＫデジタル復調器において、前記中間周波数信号
のレベルが十分高いときに，復調された前記データ信号
の位相誤差の分散値が所定のしきい値より大きいと，前
記遅延検波回路が内蔵するクロック再生回路の追従帯域
幅を狭めるので、干渉波によるクロック位相の追従が少
なく、干渉波の悪影響を受けないクロックを再生するこ
とができるという効果がある。
【図１】本発明によるπ／４シフトＤＱＰＳＫデジタル
復調器の一実施の形態を示すブロック図である。
復調器の一実施の形態を示すブロック図である。
【図２】図１の実施の形態において、ＩＦ信号１０１に
おける干渉の有り無しを判定するための受信電界強度と
位相誤差の分散との関係を示す図であり、（ａ）は干渉
なしの場合、（ｂ）は干渉有りの場合を示す。
おける干渉の有り無しを判定するための受信電界強度と
位相誤差の分散との関係を示す図であり、（ａ）は干渉
なしの場合、（ｂ）は干渉有りの場合を示す。
【図３】従来のπ／４シフトＤＱＰＳＫデジタル復調器
のブロック図である。
のブロック図である。
１ 受信部 ２ 遅延検波回路 ２１ 位相検波回路 ２２ 位相差検出回路 ２３ クロック再生回路 ３ 演算部 ３１ コンパレータ ３２ 分散値演算部 ３３ 判定回路 ３４ 同一符号検出回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−347645（ＪＰ，Ａ) 特開 平10−215149（ＪＰ，Ａ) 特開 平８−288971（ＪＰ，Ａ) 特開 平９−18534（ＪＰ，Ａ) 特開 平10−215149（ＪＰ，Ａ) 特開 平９−93299（ＪＰ，Ａ) 特開 平７−87147（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22 H04L 7/00
Claims (4)
- 【請求項１】 π／４シフトＤＱＰＳＫデジタル変調さ
れた中間周波数信号を遅延検波回路によりデータ信号に
復調するπ／４シフトＤＱＰＳＫデジタル復調器におい
て、 前記中間周波数信号のレベルが十分高いときに，復調さ
れた前記データ信号の位相誤差の分散値が所定のしきい
値より大きいと，前記遅延検波回路が内蔵するクロック
再生回路の追従帯域幅を狭めることを特徴とするπ／４
シフトＤＱＰＳＫデジタル復調器。 - 【請求項２】 前記遅延検波回路が、前記中間周波数信
号と前記クロック再生回路からのクロックとに応答し，
前記中間周波数信号の位相を検出して位相信号を生じる
位相検波回路と、前記位相信号から前記クロックを再生
するクロック再生回路と、前記位相信号と前記クロック
とに応答して前記データ信号および前記データ信号と次
のデータ信号との位相誤差とを生じる位相差検出回路と
を備え、 前記クロック再生回路が、再生する前記クロックの追従
帯域幅を制御する帯域幅制御回路を備えることを特徴と
する請求項１記載のπ／４シフトＤＱＰＳＫデジタル復
調器。 - 【請求項３】 前記クロックと前記データ信号の位相誤
差とから復調された前記データ信号の位相誤差の分散値
を計算する分散値演算部と、計算された前記位相誤差の
分散値が所定のしきい値より大きくて，しかも前記中間
周波数信号のレベルが所定値より低いときには，前記ク
ロック再生回路の追従帯域幅を一定値にしておくことを
特徴とする請求項２記載のπ／４シフトＤＱＰＳＫデジ
タル復調器。 - 【請求項４】 復調された前記データ信号が連続して同
一符号であることが所定期間続いた場合には，前記クロ
ック再生回路の生じるクロックの位相追従を停止するこ
とを特徴とする請求項２記載のπ／４シフトＤＱＰＳＫ
デジタル復調器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09265607A JP3088359B2 (ja) | 1997-09-30 | 1997-09-30 | π／４シフトＤＱＰＳＫデジタル復調器 |
| GB9821207A GB2333426B (en) | 1997-09-30 | 1998-09-30 | Digital demodulator and clock recovery control method |
| AU87160/98A AU741848B2 (en) | 1997-09-30 | 1998-09-30 | Digital demodulator and clock recovery control method |
| US09/162,888 US6269128B1 (en) | 1997-09-30 | 1998-09-30 | Clock recovery control in differential detection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09265607A JP3088359B2 (ja) | 1997-09-30 | 1997-09-30 | π／４シフトＤＱＰＳＫデジタル復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112590A JPH11112590A (ja) | 1999-04-23 |
| JP3088359B2 true JP3088359B2 (ja) | 2000-09-18 |
Family
ID=17419491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09265607A Expired - Fee Related JP3088359B2 (ja) | 1997-09-30 | 1997-09-30 | π／４シフトＤＱＰＳＫデジタル復調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6269128B1 (ja) |
| JP (1) | JP3088359B2 (ja) |
| AU (1) | AU741848B2 (ja) |
| GB (1) | GB2333426B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3776716B2 (ja) * | 2000-11-17 | 2006-05-17 | 株式会社東芝 | 直交周波数分割多重伝送信号受信装置 |
| US7477713B2 (en) * | 2004-03-02 | 2009-01-13 | International Business Machines Corporation | method for providing automatic adaptation to frequency offsets in high speed serial links |
| US7907694B2 (en) * | 2007-09-24 | 2011-03-15 | Intel Corporation | Adaptive control of clock spread to mitigate radio frequency interference |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222344A (ja) | 1989-02-23 | 1990-09-05 | Japan Radio Co Ltd | ディジタル復調器 |
| JP3224557B2 (ja) | 1991-03-01 | 2001-10-29 | 株式会社リコー | モデム装置 |
| GB9108654D0 (en) | 1991-04-23 | 1991-06-12 | Motorola Israel Ltd | A data demodulator |
| US5376894A (en) | 1992-12-31 | 1994-12-27 | Pacific Communication Sciences, Inc. | Phase estimation and synchronization using a PSK demodulator |
| CA2132442C (en) * | 1993-01-22 | 1999-02-23 | Seizo Nakamura | Instantaneous phase detecting circuit and clock recovery signal generating circuit incorporated in differential demodulator |
| JPH07154432A (ja) | 1993-11-30 | 1995-06-16 | Nec Corp | Ｆｓｋ変調器 |
| JPH07162470A (ja) | 1993-12-06 | 1995-06-23 | Matsushita Electric Ind Co Ltd | ディジタル受信装置 |
| US5691967A (en) * | 1994-09-20 | 1997-11-25 | Sony Corporation | Recording or reproducing apparatus having a spindle servo control runaway prevent feature |
| JP3390272B2 (ja) * | 1994-11-10 | 2003-03-24 | 沖電気工業株式会社 | 同期検波回路 |
| JP3118384B2 (ja) | 1994-12-05 | 2000-12-18 | 株式会社ケンウッド | 受信信号変調方式識別回路 |
| JP3403849B2 (ja) * | 1995-03-17 | 2003-05-06 | 富士通株式会社 | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 |
| JP2990044B2 (ja) | 1995-06-27 | 1999-12-13 | 埼玉日本電気株式会社 | 遅延検波器 |
-
1997
- 1997-09-30 JP JP09265607A patent/JP3088359B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-30 US US09/162,888 patent/US6269128B1/en not_active Expired - Fee Related
- 1998-09-30 GB GB9821207A patent/GB2333426B/en not_active Expired - Fee Related
- 1998-09-30 AU AU87160/98A patent/AU741848B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU741848B2 (en) | 2001-12-13 |
| GB2333426B (en) | 1999-11-03 |
| GB9821207D0 (en) | 1998-11-25 |
| US6269128B1 (en) | 2001-07-31 |
| AU8716098A (en) | 1999-04-22 |
| GB2333426A (en) | 1999-07-21 |
| JPH11112590A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008543119A (ja) | 改良型精密座標回転による数値計算（ｃｏｒｄｉｃ）プロセッサ | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JP2018037798A (ja) | 無線通信装置および集積回路 | |
| JP3088359B2 (ja) | π／４シフトＤＱＰＳＫデジタル復調器 | |
| JPH09153920A (ja) | デジタル復調器 | |
| JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| JP3966523B2 (ja) | 自動周波数制御回路及び自動周波数制御方法 | |
| JP2004523962A (ja) | 周波数オフセット推定器 | |
| JPH10164152A (ja) | Ｆｓｋ受信機用中心誤差検出回路 | |
| JP2000115269A (ja) | キャリア位相追従装置および周波数ホッピング受信装置 | |
| JP3146715B2 (ja) | データ復調装置 | |
| JP3537738B2 (ja) | クロック再生回路 | |
| JP3214677B2 (ja) | 検波回路 | |
| JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
| JP3434301B2 (ja) | タイミング抽出方法及びタイミング抽出回路 | |
| JP3398689B2 (ja) | デジタル携帯電話装置 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JP2000341354A (ja) | 発振器制御回路及び発振器制御方法 | |
| JP3735488B2 (ja) | デジタル携帯電話装置 | |
| KR100613755B1 (ko) | 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법 | |
| JP4594713B2 (ja) | シンボルタイミング発生回路 | |
| JPH1028149A (ja) | クロック再生回路 | |
| JPH0657020B2 (ja) | 周波数ずれ補正方式 | |
| JP2001237906A (ja) | 周波数自動制御方法及びａｆｃ回路 | |
| JPH06261086A (ja) | ディジタル携帯電話における復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |