JP3403849B2 - 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 - Google Patents

多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路

Info

Publication number
JP3403849B2
JP3403849B2 JP05937795A JP5937795A JP3403849B2 JP 3403849 B2 JP3403849 B2 JP 3403849B2 JP 05937795 A JP05937795 A JP 05937795A JP 5937795 A JP5937795 A JP 5937795A JP 3403849 B2 JP3403849 B2 JP 3403849B2
Authority
JP
Japan
Prior art keywords
clock
signal
unit
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05937795A
Other languages
English (en)
Other versions
JPH08256188A (ja
Inventor
隆則 岩松
広幸 鬼柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP05937795A priority Critical patent/JP3403849B2/ja
Priority to US08/552,543 priority patent/US5867542A/en
Priority to EP95118303A priority patent/EP0732829B1/en
Priority to DE69535596T priority patent/DE69535596T2/de
Priority to DE69533541T priority patent/DE69533541T2/de
Priority to EP04006365A priority patent/EP1439659B1/en
Publication of JPH08256188A publication Critical patent/JPH08256188A/ja
Priority to US09/771,229 priority patent/USRE40695E1/en
Application granted granted Critical
Publication of JP3403849B2 publication Critical patent/JP3403849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】（目次） 産業上の利用分野 従来の技術（図６０，図６１） 発明が解決しようとする課題（図６０，図６１） 課題を解決するための手段（図１〜図６） 作用（図１〜図６） 実施例 （ａ）第１実施例の説明（図７〜図２７） （ｂ）第２実施例の説明（図２８〜図４２） （ｃ）第３実施例の説明（図４３〜図５０） （ｄ）第４実施例の説明（図５１〜図５９） 発明の効果
【０００２】
【産業上の利用分野】本発明は、多重無線装置の受信部
に設けられるクロック位相検出回路及びクロック再生回
路に関する。一般的に、クロック再生回路は、多重無線
装置の受信部に用いられる回路で、ＢＴＲ(Bit Timing
Recovery) とも呼ばれ、通常、ＰＳＫ(Phase Shift Key
ing)やＱＡＭ(Quadrature Amplitude Modulation) など
による多値直交変調信号を復調した信号からクロック成
分を再生して、これを、主に受信データ（信号）を識別
する識別器（例えば、Ａ／Ｄ変換器など）の動作タイミ
ング信号として供給する回路である。
【０００３】ここで、このクロック再生回路にて再生さ
れるクロックは、復調信号のレベルを識別すべきタイミ
ング（いわゆるアイパターンが最も開いたとき）と位相
が一致していなければならないが、温度変化などによる
回線状況の変化によって、クロックに位相ずれが生じて
しまうことがある。そこで、このような位相ずれを高精
度に検出できるクロック位相検出回路及びこのクロック
位相検出回路によって検出されたクロックの位相ずれを
正確に調整して高精度な信号識別用のクロックを供給す
ることができるクロック再生回路が要求されてきてい
る。
【０００４】
【従来の技術】図６０は一般的な多重無線装置の受信部
に設けられるクロック再生回路の構成を示すブロック図
で、この図６０において、７１は直交検波部、７２，７
３はそれぞれＡ／Ｄ変換器，７４はトランスバーサル等
化器、７５はクロック再生回路である。
【０００５】ここで、直交検波部７１は、ＰＳＫやＱＡ
Ｍなどによる多値直交変調信号を復調した信号〔ＩＦ
（中間周波）信号〕を検波して互いに位相の９０°異な
る２種のベースバンド信号（Ｉｃｈ信号，Ｑｃｈ信号）
を得るもので、この図６０に示すように、通常、ハイブ
リッド（Ｈ）７１１，７１２，位相検波器７１３，７１
４，ロールオフ・フィルタ７１５，７１６，ローカル発
振器７１７で構成される。
【０００６】そして、この検波部７１では、入力されて
きたＩＦ信号がハイブリッド７１１で２分波され、それ
ぞれが位相検波部７１３，７１４へ出力されるが、この
とき、ローカル発振器７１７からは搬送波に位相同期し
た搬送波再生信号がハイブリッド７１２に供給されてお
り、この搬送波再生信号は、ハイブリッド７１２でそれ
ぞれ位相が９０°だけ異なる２波に分波されて各位相検
波部７１３，７１４へ出力されるようになっている。
【０００７】この結果、各位相検波部７１３，７１４で
は互いに位相の９０°異なるベースバンド信号（Ｉｃｈ
信号，Ｑｃｈ信号）が得られ、これらのＩｃｈ信号，Ｑ
ｃｈ信号をそれぞれロールオフフィルタ７１５，７２６
を通じてＡ／Ｄ変換器（識別部）７２，７３に入力して
Ａ／Ｄ変換（信号識別）を施すことによって、互いに位
相の９０°異なるディジタル復調信号が得られるように
なっている。
【０００８】また、各Ａ／Ｄ変換器７２，７３は、直交
検波部７１からのＩｃｈ信号，Ｑｃｈ信号を所定の信号
レベルでそれぞれＡ／Ｄ変換してディジタル復調信号を
得るものであり、トランスバーサル等化器７４は、各Ａ
／Ｄ変換器７２，７３で得られたディジタル復調信号に
ついて等化処理を施すものである。また、クロック再生
回路７５は、各Ａ／Ｄ変換器７２，７３がＡ／Ｄ変換す
べきタイミング（いわゆるアイパターンが最も開いたと
き）と位相が一致するＡ／Ｄ変換用クロックを、直交検
波部７１による検波前の受信信号から再生して各Ａ／Ｄ
変換器７２，７３に供給するもので、２乗検波部７６，
フィルタ７７及びＰＬＬ回路７８からなっており、さら
に、ＰＬＬ回路７８は、位相検波器（ＰＤ：Phase Dete
ctor）７９，ループフィルタ８０，増幅器８１及び発振
器８２で構成されている。
【０００９】ここで、２乗検波部７６は、直交検波部７
１による検波前の信号に対して２乗検波を施すものであ
り、フィルタ７７は、この２乗検波部７６の出力をろ波
するものである。また、ＰＬＬ回路７８は、フィルタ７
７を通じて入力される２乗検波部７６にて２乗検波され
た信号と、発振器８２から出力される各Ａ／Ｄ変換器７
２，７３のためのＡ／Ｄ変換用クロックとを位相検波器
７９にて位相比較して、ループフィルタ８０，増幅器８
１を介して発振器８２に制御信号として供給することに
より、直交検波部７１による検波前の信号の位相に追従
したクロック（Ａ／Ｄ変換用クロック）を得るものであ
る。
【００１０】このような構成により、上述のクロック再
生回路７５では、受信信号のアイパターンが最も開いた
ときの位相に追従した各Ａ／Ｄ変換７２，７３のための
Ａ／Ｄ変換用クロックを、直交検波部７１による検波前
の信号から再生して各Ａ／Ｄ変換器７２，７３へ供給す
ることにより、各Ａ／Ｄ変換器７２，７３にて受信信号
データを正確にディジタル化して再生することができる
ようになっている。
【００１１】また、図６１に示すように、特開昭６３−
２１５２３５により提案されているクロック再生回路８
３は、位相偏差検出部８３１，無限位相器８３２及び発
振器８３３で構成されている。なお、８１は受信信号を
復調する復調部、８２は復調部からの復調信号（デー
タ）を再生するデータ再生部であり、データ再生部８２
は復調信号について等化処理を施す等化器（ＥＱＬ）８
２１及びこの等化器により等化処理を施された復調信号
のレベルを識別して符号化（デジタル化）する識別器
（Ａ／Ｄ変換器）である。
【００１２】ここで、クロック再生回路８３において、
位相偏差検出部８３１は、識別器８２２の出力信号を監
視して識別器における最適な識別タイミングの信号位相
と、クロック（ＣＬＫ）の位相との偏差を検出するもの
であり、無限位相器８２２は、発振器８３３から出力さ
れる固定周波数の信号に対して位相シフトを与えるもの
である。
【００１３】このような構成により、上述のクロック再
生回路８３では、識別器８２２で識別すべきタイミング
と識別部の動作タイミングとして供給されるクロック
（ＣＬＫ）との間に現れる位相偏差の変化を位相偏差検
出部８３１で検出し、この位相偏差の変化に同調して発
振器８３３の出力を無限位相器８３２にて位相シフトす
ることにより、位相偏差を相殺して、確実に識別タイミ
ングの位相に一致したクロックを再生することができる
ようになっている。
【００１４】
【発明が解決しようとする課題】しかしながら、まず、
図６０にて上述したクロック再生回路７５では、直交検
波部７１による検波前の信号、つまりアナログ信号から
各Ａ／Ｄ変換器７２，７３のためのＡ／Ｄ変換用クロッ
クを再生しているので、温度変化などの回線状況の影響
を受けることが非常に多く、この結果、各Ａ／Ｄ変換器
７２，７３でのＡ／Ｄ変換タイミングを、受信信号のア
イパターンが最も開いた最適なタイミングに高精度に一
致させることができなくなってしまうという課題があ
る。
【００１５】また、上述のようにアナログ信号から各Ａ
／Ｄ変換用クロックを再生するので、図６０に示すよう
に、クロック再生回路７５もアナログ構成となってお
り、このため、手動による調整が非常に多くなってしま
うだけでなく、回路規模も大きくなってしまうという課
題もある。一方、図６１にて上述したクロック再生回路
８３では、上述のように、位相偏差の変化を位相偏差検
出部８３１で検出し、この位相偏差の変化に同調して発
振器８３３の出力を無限位相器８３２にて位相シフトす
ることにより、位相偏差を相殺して、確実に識別タイミ
ングの位相に一致したクロックを再生することができる
が、この位相偏差検出部８３１による位相偏差の検出
は、それほど高精度に行なえておらず不十分であるた
め、やはり、識別部８２２の動作タイミングを、受信信
号のアイパターンが最も開いた最適なタイミングに完全
に一致させることができないという課題がある。
【００１６】本発明は、このような課題に鑑み創案され
たもので、信号識別用クロックの位相成分を確実に検出
して、この位相成分を正確に調整することにより、精度
の高い信号識別用クロックを再生することができるよう
にした、多重無線装置の受信部に設けられるクロック位
相検出回路及びクロック再生回路を提供することを目的
とする。
【００１７】
【課題を解決するための手段】図１は第１の発明の原理
ブロック図で、この図１において、１Ａはクロック位相
検出回路であり、このクロック位相検出回路１Ａは、多
値直交変調信号を復調した信号を所定の識別レベルで識
別する識別回路１１と、この識別回路１１のための信号
識別用クロックを再生して識別回路１１へ供給するクロ
ック再生回路１２と、多値直交変調信号を復調した信号
について等化処理を施す等化回路１３とを有する多重無
線装置の受信部に使用されるものである。
【００１８】さらに、この図１に示すように、クロック
位相検出回路１Ａは、クロック位相検出部１４Ａをそな
えており、このクロック位相検出部１４Ａは、等化回路
１３の入力信号の傾きと等化回路１３の入出力信号間誤
差とから、信号識別用クロックの位相成分を検出して、
これをクロック再生回路１２へ供給するものである（以
上、請求項１）。ここで、具体的に、上述のクロック位
相検出部１４Ａは、等化回路１３の入出力信号間誤差を
検出する誤差検出部と、復調信号の傾きを検出する信号
傾き検出部と、これら誤差検出部と信号傾き検出部との
各出力から信号識別用クロックの位相成分を演算にて検
出するクロック位相演算部とをそなえて構成される（請
求項２）。
【００１９】また、このクロック位相検出部１４Ａは、
上述の誤差検出部，信号傾き検出部及びクロック位相演
算部に加えて、特定の信号かどうかを判定する特定信号
判定部と、この特定信号判定部で特定の信号であると判
定されるとクロック位相演算部で得られた信号識別用ク
ロックの位相成分を出力するゲート部とをそなえて構成
してもよい（請求項３）。
【００２０】さらに、このとき、上述の信号傾き検出部
は、識別回路１１の出力を遅延する遅延部と、識別回路
１１の出力，遅延部の出力を比較して復調信号の傾きを
検出する比較部とをそなえて構成される（請求項４）。
また、上述の識別回路１１を高速クロック使用とした場
合は、上述の信号傾き検出部が、高速クロックで動作し
て識別回路１１の出力を遅延する遅延部と、識別回路１
１の出力，遅延部の出力を高速クロックより低速のクロ
ックで保持するラッチ部と、このラッチ部で保持された
識別回路の出力，遅延部の出力を比較して復調信号の傾
きを検出する比較部とをそなえて構成される（請求項
５）。
【００２１】さらに、上述の識別回路１１が、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部からなり、これらの識別部間で所要量位相の異なっ
たクロックが各識別部に供給されるよう構成された場合
は、上述の信号傾き検出部が、各識別部の出力を比較し
て復調信号の傾きを検出する比較部をそなえて構成され
る（請求項６）。
【００２２】また、上述のクロック位相演算部は、具体
的に、誤差検出部の出力と信号傾き検出部の出力につい
て、乗算演算処理を施す乗算部として構成してもよく
（請求項７）、排他論理和演算処理を施す排他論理和演
算部として構成してもよい（請求項８）。さらに、上述
の特定信号判定部は、複数種類の特定信号を判定する複
数の信号判定部をそなえ、且つ、この特定信号判定部と
ゲート部との間に上記複数の信号判定部からの判定結果
を選択する選択部が介装される（請求項９）。
【００２３】次に、図２は第２の発明の原理ブロック図
で、この図２において、２Ａはクロック再生回路であ
り、このクロック再生回路２Ａは、多値直交変調信号を
復調した信号を所定の識別レベルで識別する識別回路１
１と、多値直交変調信号を復調した信号について等化処
理を施す等化回路とを有する多重無線装置の受信部に設
けられることにより、識別回路１１のための信号識別用
クロックを再生して識別回路１１へ供給するようになっ
ている。
【００２４】そして、このクロック再生回路２Ａには、
クロック再生部１５，位相調整部１６及びクロック位相
検出部１４Ａが設けられている。ここで、クロック再生
部１５は、多値直交変調信号についての検波前の信号か
ら該信号識別用クロックを再生するものであり、位相調
整部１６は、このクロック再生部１５からのクロックの
位相を調整して識別回路１１へ供給するものであり、さ
らにクロック位相検出部１４Ａは、等化回路１３の入力
信号の傾きと等化回路１３の入出力信号間誤差とから、
信号識別用クロックの位相成分を検出して、これを位相
調整部１６へ位相調整用制御信号として供給するもので
ある（以上、請求項１０）。
【００２５】なお、このとき、クロック位相検出部１４
Ａと位相調整部１６との間に、クロック位相検出部１４
Ａからの出力を平均化する平均化部を設けてもよい（請
求項１１）。また、上述のクロック再生回路２Ａは、識
別回路１１を、多値直交変調信号を復調した複数の信号
の数に対応した複数の識別部で構成して、クロック再生
部１５，位相調整部１６及びクロック位相検出部１４Ａ
が各識別部に共通であるようにしてもよい（請求項１
２）。
【００２６】さらに、上述のクロック再生回路２Ａは、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成するとともに、ク
ロック位相検出部１５と位相調整部１６との間に、クロ
ック位相検出部１４Ａからの出力を平均化する平均化部
を設けて、クロック再生部１５，位相調整部１６，平均
化部及びクロック位相検出部１４Ａが各識別部に共通で
あるようにしてもよい（請求項１３）。
【００２７】また、上述のクロック再生回路２Ａは、識
別回路１１を、多値直交変調信号を復調した複数の信号
の数に対応した複数の識別部で構成して、クロック再生
部１５がこれら各識別部に共通である一方、位相調整部
１６及びクロック位相検出部１４Ａが各識別部に対応し
て複数設けられるようにしてもよい（請求項１４）。さ
らに、上述のクロック再生回路２Ａは、識別回路１１
を、多値直交変調信号を復調した複数の信号の数に対応
した複数の識別部で構成するとともに、クロック位相検
出部１４Ａと位相調整部１６との間に、クロック位相検
出部１４Ａからの出力を平均化する平均化部を設けて、
クロック再生部１５が各識別部に共通である一方、位相
調整部１６，平均化部及びクロック位相検出部１４Ａが
各識別部に対応して複数設けられるようにしてもよい
（請求項１５）。
【００２８】また、上述のクロック再生回路２Ａは、試
験用信号を発生する試験用信号発生部をそなえるととも
に、クロック位相検出部１４Ａ及び試験用信号発生部の
出力を選択的に出力する選択部を設けて、この選択部の
出力が位相調整部１６の入力として供給されるようにし
てもよい（請求項１６）。次に、図３は第３の発明の原
理ブロック図で、この図３においても、２Ｂはクロック
再生回路であり、このクロック再生回路２Ｂも、多値直
交変調信号を復調した信号を所定の識別レベルで識別す
る識別回路１１と、多値直交変調信号を復調した信号に
ついて等化処理を施す等化回路とを有する多重無線装置
の受信部に設けられることにより、識別回路１１のため
の信号識別用クロックを再生して識別回路１１へ供給す
るようになっている。
【００２９】そして、このクロック再生回路２Ｂは、図
３に示すように、クロック位相検出部１４Ａ，ループフ
ィルタ部１７及び発振部１８をそなえて構成される。こ
こで、この場合も、クロック位相検出部１４Ａは、等化
回路１３の入力信号の傾きと等化回路１３の入出力信号
間誤差とから、信号識別用クロックの位相成分を検出す
るものであり、ループフィルタ部１７は、クロック位相
検出部１４Ａの出力を積分するものであり、発振部１８
は、ループフィルタ部１７の出力を制御入力として受け
ることにより識別回路１１に識別回路１１のための信号
識別用クロックを出力するものである（以上、請求項１
７）。
【００３０】なお、上述のクロック再生回路２Ｂは、識
別回路１１を、多値直交変調信号を復調した複数の信号
の数に対応した複数の識別部で構成して、クロック位相
検出部１４Ａ，ループフィルタ部１７及び発振部１８が
これらの各識別部に共通であるようにしてもよい（請求
項１８）。また、上述のクロック再生回路２Ｂは、識別
回路１１を、多値直交変調信号を復調した複数の信号の
数に対応した複数の識別部で構成し、クロック位相検出
部１４Ａがこれらの各識別部に対応して複数設けられる
一方、ループフィルタ部１７及び発振部１８が各識別部
に共通であり、且つ、各クロック位相検出部１４Ａの出
力を合成する合成部が設けられて、この合成部の出力が
ループフィルタ部１７に入力として供給されるようにし
てもよい（請求項１９）。
【００３１】さらに、上述のクロック再生回路２Ｂは、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成し、クロック位相
検出部１４Ａ及びループフィルタ部１７をこれらの各識
別部に対応して複数設ける一方、発振部１８を各識別部
に対し共通にするが、上述の複数の識別部のうちの一部
の識別部を、発振部１８に位相調整部を介して接続し、
ループフィルタ部１７の出力が発振部１８又は位相調整
部に制御入力として供給されるようにしてもよい（請求
項２０）。
【００３２】また、上述のクロック再生回路２Ｂは、識
別回路１１を、多値直交変調信号を復調した複数の信号
の数に対応した複数の識別部で構成し、クロック位相検
出部１４Ａとは異なる手法で信号識別用クロックの位相
成分を検出する第２クロック位相検出部をそなえる一
方、ループフィルタ部１７及び発振部１８が各識別部に
共通であり、且つ、上記のクロック位相検出部１４Ａ及
び第２クロック位相検出部の出力を合成する合成部を設
けて、この合成部の出力がループフィルタ部１７に入力
として供給されるようにしてもよい（請求項２１）。
【００３３】なお、上述の合成部の代わりに、クロック
位相検出部１４Ａ及び第２クロック位相検出部の出力を
選択的に出力する選択部を設けて、この選択部の出力が
ループフィルタ部１７に入力として供給されるようにし
てもよい（請求項２２）。また、上述のクロック再生回
路２Ｂは、試験用信号を発生する試験用信号発生部をそ
なえるとともに、クロック位相検出部１４Ａ及び試験用
信号発生部の出力を選択的に出力する選択部を設けて、
この選択部の出力がループフィルタ部１７の入力として
供給されるようにしてもよい（請求項２３）。
【００３４】次に、図４は第４の発明の原理ブロック図
で、この図４において、１Ｂはクロック位相検出回路で
あり、このクロック位相検出回路１Ｂは、多値直交変調
信号を復調した信号を所定の識別レベルで識別する識別
回路１１と、この識別回路１１のための信号識別用クロ
ックを再生して識別回路１１へ供給するクロック再生回
路１２とを有する多重無線装置の受信部に使用されるも
のである。
【００３５】さらに、この図４に示すように、クロック
位相検出回路１Ｂには、クロック位相検出部１４Ｂが設
けられており、このクロック位相検出部１４Ｂは、識別
回路１１へ供給される現在及び過去の信号識別用クロッ
クから得られるクロック位相差情報と識別回路１１の現
在及び過去の出力から得られる信号誤差差分情報とか
ら、信号識別用クロックの位相成分を検出して、これを
クロック再生回路１２へ供給するものである（以上、請
求項２４）。
【００３６】このとき、具体的に、クロック位相検出部
１４Ｂは、識別回路１１へ供給されるクロック位相差情
報を検出するクロック位相差検出部と、識別回路１１で
得られる信号誤差差分情報を検出する信号誤差差分検出
部と、上述のクロック位相差検出部と信号誤差差分検出
部との各出力から信号識別用クロックの位相成分を演算
にて検出するクロック位相演算部とをそなえて構成され
る（請求項２５）。
【００３７】さらに、上述のクロック位相演算部は、誤
差検出部の出力と信号傾き検出部の出力について除算演
算処理を施す除算部として構成される（請求項２６）。
なお、この場合、上述のクロック位相演算部は、誤差検
出部の出力と信号傾き検出部の出力について排他論理和
演算処理を施す排他論理和演算部として構成してもよい
（請求項２７）。
【００３８】次に、図５は第５の発明の原理ブロック図
で、この図５において、２Ａ′はクロック再生回路であ
り、このクロック再生回路２Ａ′は、多値直交変調信号
を復調した信号を所定の識別レベルで識別する識別回路
１１を有する多重無線装置の受信部に設けられることに
より、識別回路１１のための信号識別用クロックを再生
して識別部へ供給するようになっている。
【００３９】そして、図５に示すように、このクロック
再生回路２Ａ′には、クロック再生部１５と位相調整部
１６とが設けられるとともに、クロック位相検出部１４
Ｂが設けられている。ここで、クロック再生部１５は、
多値直交変調信号についての検波前の信号から信号識別
用クロックを再生するものであり、位相調整部１６は、
このクロック再生部１５からのクロックの位相を調整し
て識別回路１１へ供給するものであり、さらにクロック
位相検出部１４Ｂは、識別回路１１へ供給される現在及
び過去の信号識別用クロックから得られるクロック位相
差情報と識別回路１１の現在及び過去の出力から得られ
る信号誤差差分情報とから、信号識別用クロックの位相
成分を検出して、これをクロック再生回路１５へ供給す
るものである（以上、請求項２８）。
【００４０】なお、このとき、クロック位相検出部１４
Ｂと位相調整部１６との間に、クロック位相検出部１４
Ｂからの出力を平均化する平均化部を設けてもよい（請
求項２９）。また、上述のクロック再生回路２Ａ′は、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成して、クロック再
生部１５，位相調整部１６及びクロック位相検出部１４
Ｂがこれらの各識別部に共通であるように構成してもよ
い（請求項３０）。
【００４１】さらに、上述のクロック再生回路２Ａ′
は、識別回路１１を、多値直交変調信号を復調した複数
の信号の数に対応した複数の識別部で構成するととも
に、クロック位相検出部１４Ｂと位相調整部１６との間
に、クロック位相検出部１４Ｂからの出力を平均化する
平均化部を設けて、クロック再生部１５，位相調整部１
６，平均化部及びクロック位相検出部１４Ｂが各識別部
に共通であるように構成してもよい（請求項３１）。
【００４２】また、上述のクロック再生回路２Ａ′は、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成し、クロック再生
部１５がこれらの各識別部に共通である一方、位相調整
部１６及びクロック位相検出部１４Ｂが各識別部に対応
して複数設けられるように構成してもよい（請求項３
２）。
【００４３】さらに、上述のクロック再生回路２Ａ′
は、識別回路１１を、多値直交変調信号を復調した複数
の信号の数に対応した複数の識別部で構成するととも
に、クロック位相検出部１４Ｂと位相調整部１６との間
に、クロック位相検出部１４Ｂからの出力を平均化する
平均化部を設けて、クロック再生部１５がこれらの各識
別部に共通である一方、位相調整部１６，平均化部及び
クロック位相検出部１４Ｂが各識別部に対応して複数設
けられるように構成してもよい（請求項３３）。
【００４４】また、上述のクロック再生回路２Ａ′は、
試験用信号を発生する試験用信号発生部をそなえるとと
もに、クロック位相検出部１４Ｂ及び試験用信号発生部
の出力を選択的に出力する選択部を設けて、この選択部
の出力が位相調整部１６の入力として供給されるように
構成してもよい（請求項３４）。次に、図６は第６の発
明の原理ブロック図で、この図６においても、２Ｂ′は
クロック再生回路であり、このクロック再生回路２Ｂ′
も、多値直交変調信号を復調した信号を所定の識別レベ
ルで識別する識別回路１１を有する多重無線装置の受信
部に設けられることにより、識別回路１１のための信号
識別用クロックを再生して識別回路１１へ供給するよう
になっている。
【００４５】そして、この図６に示すように、クロック
再生回路２Ｂ′は、クロック位相検出部１４Ｂ，ループ
フィルタ部１７及び発振部１８をそなえて構成される。
ここで、クロック位相検出部１４Ｂは、識別回路１１へ
供給される現在及び過去の信号識別用クロックから得ら
れるクロック位相差情報と識別回路１１の現在及び過去
の出力から得られる信号誤差差分情報とから、信号識別
用クロックの位相成分を検出して、これをクロック再生
回路１２Ｂへ供給するものであり、ループフィルタ部１
７は、このクロック位相検出部１４Ｂの出力を積分する
ものであり、発振部１８は、ループフィルタ部１７の出
力を制御入力として受けることにより識別回路１１に識
別回路１１のための信号識別用クロックを出力するもの
である（以上、請求項３５）。
【００４６】なお、上述のクロック再生回路２Ｂ′は、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成して、クロック位
相検出部１４Ｂ，ループフィルタ部１７及び発振部１８
がこれらの各識別部に共通であるように構成してもよい
（請求項３６）。また、上述のクロック再生回路２Ｂ′
は、識別回路１１を、多値直交変調信号を復調した複数
の信号の数に対応した複数の識別部で構成し、クロック
位相検出部１４Ｂをこれらの各識別部に対応して複数設
ける一方、ループフィルタ部１７及び発振部１８を各識
別部に共通とし、且つ、各クロック位相検出部１４Ｂの
出力を合成する合成部を設けて、この合成部の出力がル
ープフィルタ部１７に入力として供給されるように構成
してもよい（請求項３７）。
【００４７】さらに、上述のクロック再生回路２Ｂ′
は、識別回路１１を、多値直交変調信号を復調した複数
の信号の数に対応した複数の識別部で構成し、クロック
位相検出部１４Ｂ及びループフィルタ部１７をこれらの
各識別部に対応して複数設ける一方、発振部１８は各識
別部に対し共通であるが、複数の識別部のうちの一部の
識別部を、発振部１８に位相調整部を介して接続し、ル
ープフィルタ部１７の出力が発振部１８又は位相調整部
に制御入力として供給されるように構成してもよい（請
求項３８）。
【００４８】また、上述のクロック再生回路２Ｂ′は、
識別回路１１を、多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成し、クロック位相
検出部１４Ｂ′とは異なる手法で信号識別用クロックの
位相成分を検出する第２クロック位相検出部をそなえる
一方、ループフィルタ部１７及び発振部１８が各識別部
に対応して共通であり、且つ、クロック位相検出部１４
Ｂ及び第２クロック位相検出部の出力を合成する合成部
を設けて、この合成部の出力がループフィルタ部１７に
入力として供給されるように構成してもよい（請求項３
９）。
【００４９】なお、このとき、上述の合成部の代わり
に、クロック位相検出部１４Ｂ及び第２クロック位相検
出部の出力を選択的に出力する選択部を設けて、この選
択部の出力がループフィルタ部１７に入力として供給さ
れるようにしてもよい（請求項４０）。また、上述のク
ロック再生回路２Ｂ′は、試験用信号を発生する試験用
信号発生部をそなえるとともに、クロック位相検出部１
４Ｂ及び試験用信号発生部の出力を選択的に出力する選
択部を設けて、この選択部の出力がループフィルタ部１
７の入力として供給されるように構成してもよい（請求
項４１）。
【００５０】
【作用】まず、図１にて上述した本発明の多重無線装置
の受信部に設けられるクロック位相検出回路１Ａでは、
多値直交変調信号を復調した信号を識別回路１１にて所
定の識別レベルで識別するに際し、クロック再生回路１
２が、識別回路１１のための信号識別用クロックを再生
して識別回路１１へ供給するが、このとき、クロック位
相検出部１４Ａでは、多値直交変調信号を復調した信号
について等化処理を施す等化回路１３の入力信号の傾き
と等化回路１３の入出力信号間誤差とから、信号識別用
クロックの位相成分が検出され、これがクロック再生回
路１２へ供給される（以上、請求項１）。
【００５１】具体的に、上述のクロック位相成分検出部
１４Ａでは、誤差検出部により等化回路１３の入出力信
号間誤差が検出され、信号傾き検出部により復調信号の
傾きが検出され、クロック位相演算部にて、これら誤差
検出部と信号傾き検出部との各出力が演算されることに
よって、信号識別用クロックの位相成分が検出される
（請求項２）。
【００５２】なお、クロック位相検出部１４Ａに、上述
の誤差検出部，信号傾き検出部及びクロック位相演算部
に加えて、特定信号判定部とゲート部とを設けた場合
は、受けた信号が特定の信号かどうかをこの特定信号判
定部で判定し、特定の信号であると判定されると、ゲー
ト部により、クロック位相演算部で得られた信号識別用
クロックの位相成分が出力される（請求項３）。
【００５３】さらに、このとき、上述の信号傾き検出部
による復調信号の傾きの検出は、識別回路１１の出力と
この識別回路１１の出力を遅延させた遅延部からの出力
とが比較部により比較されることにより行なわれる（請
求項４）。また、上述の識別回路１１を高速クロック使
用とした場合の信号傾き検出部による復調信号の傾きの
検出は、遅延部が高速クロックで動作して識別回路１１
の出力を遅延させ、ラッチ部により、識別回路１１の出
力，遅延部の出力を高速クロックより低速のクロックで
保持し、このラッチ部で保持された識別回路の出力，遅
延部の出力を比較部で比較することにより行なわれる
（請求項５）。
【００５４】さらに、上述の識別回路１１が、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部からなり、これらの識別部間で所要量位相の異なっ
たクロックが各識別部に供給されるよう構成された場合
は、信号傾き検出部の比較部により、各識別部の出力が
比較されることによって復調信号の傾きが検出される
（請求項６）。
【００５５】また、上述のクロック位相演算部から出力
される信号識別用クロックの位相成分は、乗算部によ
り、誤差検出部の出力と信号傾き検出部の出力につい
て、乗算演算処理を施すことによっても得られるし（請
求項７）、排他論理和演算部により、排他論理和演算処
理を施すことによっても得られる（請求項８）。さら
に、上述の特定信号判定部が、複数種類の特定信号を判
定する複数の信号判定部をそなえ、且つ、この特定信号
判定部とゲート部との間に選択部が介装されている場合
は、この選択部により、複数の信号判定部からの判定結
果を選択して出力することができる（請求項９）。
【００５６】次に、図２にて前述した本発明の多重無線
装置の受信部に設けられるクロック再生回路２Ａでは、
識別回路１１のための信号識別用クロックを再生して識
別回路１１へ供給される。具体的には、クロック再生部
１５により、多値直交変調信号についての検波前の信号
から該信号識別用クロックが再生され、位相調整部１６
により、このクロック再生部１５からのクロックの位相
が調整されて識別回路１１へ供給されるが、この位相調
整部１６での位相調整は、クロック位相検出部１４Ａ
が、等化回路１３の入力信号の傾きと等化回路１３の入
出力信号間誤差とから、信号識別用クロックの位相成分
を検出して得られる位相調整用制御信号により行なわれ
る（請求項１０）。
【００５７】なお、このとき、クロック位相検出部１４
Ａと位相調整部１６との間に平均化部が設けられている
場合は、クロック位相検出部１４Ａからの出力を平均化
することができる（請求項１１）。また、上述の識別回
路１１を、多値直交変調信号を復調した複数の信号の数
に対応した複数の識別部で構成して、クロック再生部１
５，位相調整部１６及びクロック位相検出部１４Ａが各
識別部に共通であるようにした場合は、これら複数の識
別部ための信号識別用クロックの位相成分が、各識別部
に共通のクロック位相検出部１４Ａにより検出され、こ
れが、クロック再生部１５で再生される信号識別用クロ
ックの位相調整用制御信号として、各識別部に共通の位
相調整部１６へ供給される（請求項１２）。
【００５８】さらに、このとき、クロック位相検出部１
５と位相調整部１６との間に、クロック位相検出部１４
Ａからの出力を平均化する平均化部を設けて、クロック
再生部１５，位相調整部１６，平均化部及びクロック位
相検出部１４Ａが各識別部に共通であるようにした場合
も、これら複数の識別部ための信号識別用クロックの位
相成分が、各識別部に共通のクロック位相検出部１４Ａ
により検出され、これが、平均化部にて平均化を施され
て、クロック再生部１５で再生される信号識別用クロッ
クの位相調整用制御信号として、各識別部に共通の位相
調整部１６へ供給される（請求項１３）。
【００５９】また、上述の識別回路１１を、多値直交変
調信号を復調した複数の信号の数に対応した複数の識別
部で構成して、クロック再生部１５がこれら各識別部に
共通である一方、位相調整部１６及びクロック位相検出
部１４Ａが各識別部に対応して複数設けられる場合は、
これら複数の識別部ための信号識別用クロックの位相成
分が、各識別部に対応して設けられたクロック位相検出
部１４Ａによってそれぞれ独立に検出され、それぞれ
が、クロック再生部１５で再生される信号識別用クロッ
クの位相調整用制御信号として、各位相調整部１６へ供
給される（請求項１４）。
【００６０】さらに、このとき、クロック位相検出部１
４Ａと位相調整部１６との間に、平均化部を設けて、ク
ロック再生部１５が各識別部に共通である一方、位相調
整部１６，平均化部及びクロック位相検出部１４Ａが各
識別部に対応して複数設ければ、これら複数の識別部た
めの信号識別用クロックの位相成分が、各識別部に対応
して設けられた各クロック位相検出部１４Ａによってそ
れぞれ独立に検出され、それぞれが、平均化部で平均化
されて、クロック再生部１５で再生される信号識別用ク
ロックの位相調整用制御信号として、各位相調整部１６
へ供給される（請求項１５）。
【００６１】また、上述のクロック再生回路２Ａでは、
試験用信号発生部により試験用信号を発生し、選択部に
よりクロック位相検出部１４Ａ及び試験用信号発生部の
出力を選択的に出力し、この選択部の出力を位相調整部
１６の入力として供給することもできる（請求項１
６）。次に、図３にて前述した本発明の多重無線装置に
設けられるクロック再生回路２Ｂでは、クロック位相検
出部１４Ａにより、等化回路１３の入力信号の傾きと等
化回路１３の入出力信号間誤差とから、信号識別用クロ
ックの位相成分が検出され、ループフィルタ部１７によ
り、クロック位相検出部１４Ａの出力が積分される。そ
して、発振部１８が、ループフィルタ部１７の出力を制
御入力として受けることにより識別回路１１に識別回路
１１のための信号識別用クロックが出力される（請求項
１７）。
【００６２】なお、このとき上述の識別回路１１を、多
値直交変調信号を復調した複数の信号の数に対応した複
数の識別部で構成して、クロック位相検出部１４Ａ，ル
ープフィルタ部１７及び発振部１８がこれらの各識別部
に共通にした場合は、これら複数の識別部のための信号
識別用クロックの位相成分が、各識別部に共通のクロッ
ク位相検出部１４Ａによって検出され、ループフィルタ
部１７で積分されて、発振部１８へ制御入力として供給
される（請求項１８）。
【００６３】また、同様に、上述の識別回路１１を、多
値直交変調信号を復調した複数の信号の数に対応した複
数の識別部で構成し、クロック位相検出部１４Ａをこれ
らの各識別部に対応して複数設ける一方、ループフィル
タ部１７及び発振部１８を各識別部に共通にし、且つ、
合成部を設けた場合は、各識別部に対応して設けられた
複数のクロック位相検出部１４Ａの出力（信号識別用ク
ロックの位相成分）がこの合成部により合成され、その
出力がループフィルタ部１７に入力として供給される
（請求項１９）。
【００６４】さらに、上述の識別回路１１を、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部で構成し、クロック位相検出部１４Ａ及びループフ
ィルタ部１７をこれらの各識別部に対応して複数設ける
一方、発振部１８を各識別部に対し共通にするが、上述
の複数の識別部のうちの一部の識別部を、発振部１８に
位相調整部を介して接続すれば、ループフィルタ部１７
の出力（信号識別用クロックの位相成分）が発振部１８
又は位相調整部に制御入力として供給される（請求項２
０）。
【００６５】また、上述の識別回路１１を、多値直交変
調信号を復調した複数の信号の数に対応した複数の識別
部で構成し、クロック位相検出部１４Ａとは異なる手法
で信号識別用クロックの位相成分を検出する第２クロッ
ク位相検出部をそなえる一方、ループフィルタ部１７及
び発振部１８を各識別部に共通にし、且つ、上記のクロ
ック位相検出部１４Ａ及び第２クロック位相検出部の出
力を合成する合成部を設ければ、この合成部の出力（信
号識別用クロックの位相成分）がループフィルタ部１７
に入力として供給される（請求項２１）。
【００６６】なお、上述の合成部の代わりに、クロック
位相検出部１４Ａ及び第２クロック位相検出部の出力を
選択的に出力する選択部を設ければ、この選択部の出力
がループフィルタ部１７に入力として供給される（請求
項２２）。また、上述のクロック再生回路２Ｂでは、試
験用信号発生部により試験用信号を発生し、選択部によ
りクロック位相検出部１４Ａ及び試験用信号発生部の出
力を選択的に出力して、この選択部の出力をループフィ
ルタ部１７の入力として供給することもできる（請求項
２３）。
【００６７】次に、図４にて前述した本発明の多重無線
装置の受信部に設けられるクロック位相検出回路１Ｂで
は、クロック位相検出部１４Ｂにより、識別回路１１へ
供給される現在及び過去の信号識別用クロックから得ら
れるクロック位相差情報と識別回路１１の現在及び過去
の出力から得られる信号誤差差分情報とから、信号識別
用クロックの位相成分を検出して、これをクロック再生
回路１２へ供給することができる（以上、請求項２
４）。
【００６８】このとき、具体的に、クロック位相検出部
１４Ｂによる信号識別用クロックの位相成分の検出は、
クロック位相差検出部が、識別回路１１へ供給されるク
ロック位相差情報を検出し、信号誤差差分検出部が、識
別回路１１で得られる信号誤差差分情報を検出し、さら
に、クロック位相演算部が、上述のクロック位相差検出
部と信号誤差差分検出部との各出力を演算することによ
って行なわれる（請求項２５）。
【００６９】さらに、上述のクロック位相演算部での演
算は、除算部が、誤差検出部の出力と信号傾き検出部の
出力について除算演算処理を施すことによって行なわれ
る（請求項２６）。なお、このクロック位相演算部での
演算は、排他論理和演算部が、誤差検出部の出力と信号
傾き検出部の出力について排他論理和演算処理を施すこ
とによって行なってもよい（請求項２７）。
【００７０】次に、図５にて前述した本発明の多重無線
装置に設けられるクロック再生回路２Ａ′では、クロッ
ク再生部１５により、多値直交変調信号についての検波
前の信号から信号識別用クロックが再生され、位相調整
部１６により、このクロック再生部１５からのクロック
の位相が調整されて識別回路１１へ供給される。一方、
クロック位相検出部１４Ｂでは、識別回路１１へ供給さ
れる現在及び過去の信号識別用クロックから得られるク
ロック位相差情報と識別回路１１の現在及び過去の出力
から得られる信号誤差差分情報とから、信号識別用クロ
ックの位相成分が検出され、これがクロック再生回路２
Ａ′へ供給される（請求項２８）。
【００７１】なお、このとき、クロック位相検出部１４
Ｂと位相調整部１６との間に平均化部を設ければ、クロ
ック位相検出部１４Ｂからの出力（信号識別用クロック
の位相成分）を、この平均化部で平均化することができ
る（請求項２９）。また、上述の識別回路１１を、多値
直交変調信号を復調した複数の信号の数に対応した複数
の識別部で構成して、クロック再生部１５，位相調整部
１６及びクロック位相検出部１４Ｂがこれらの各識別部
に共通であるようにすれば、各識別部のための信号識別
用クロックの位相成分が、各識別部に共通のクロック位
相検出部１４Ｂによって検出され、これが、クロック再
生部１５で再生される信号識別用クロックの位相調整用
制御信号として、位相調整部１６へ供給される（請求項
３０）。
【００７２】さらに、上述の識別回路１１を、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部で構成するとともに、クロック位相検出部１４Ｂと
位相調整部１６との間に平均化部を設けて、クロック再
生部１５，位相調整部１６，平均化部及びクロック位相
検出部１４Ｂが各識別部に共通であるようにすれば、各
識別部のための信号識別用クロックの位相成分が、各識
別部に共通のクロック位相検出部１４Ｂによって検出さ
れ、これが、各識別部に共通の平均化部で平均化され
て、クロック再生部１５で再生される信号識別用クロッ
クの位相調整用制御信号として、位相調整部１６へ供給
される（請求項３１）。
【００７３】また、上述の識別回路１１を、多値直交変
調信号を復調した複数の信号の数に対応した複数の識別
部で構成し、クロック再生部１５をこれらの各識別部に
共通にする一方、位相調整部１６及びクロック位相検出
部１４Ｂを各識別部に対応して複数設ければ、各識別部
のための信号識別用クロックの位相成分が、各識別部に
対応して設けられたクロック位相検出部１４Ｂによって
それぞれ独立に検出され、これが、位相調整用制御信号
として位相調整部１６へ供給される（請求項３２）。
【００７４】さらに、上述の識別回路１１を、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部で構成するとともに、クロック位相検出部１４Ｂと
位相調整部１６との間に、クロック位相検出部１４Ｂか
らの出力を平均化する平均化部を設けて、クロック再生
部１５をこれらの各識別部に共通にする一方、位相調整
部１６，平均化部及びクロック位相検出部１４Ｂを各識
別部に対応して複数設ければ、各識別部のための信号識
別用クロックの位相成分が、各識別部に対応して設けら
れたクロック位相検出部１４Ｂによってそれぞれ独立に
検出され、それぞれが、各識別部に対応して設けられた
各平均化部で平均化されて、クロック再生部１５で再生
される信号識別用クロックの位相調整用制御信号とし
て、各位相調整部１６へ供給される（請求項３３）。
【００７５】また、上述のクロック再生回路２Ａ′で
は、試験用信号発生部により試験用信号を発生し、選択
部によりクロック位相検出部１４Ｂ及び試験用信号発生
部の出力を選択的に出力して、その出力を位相調整部１
６の入力として供給することもできる（請求項３４）。
次に、図６にて前述した本発明の多重無線装置に設けら
れるクロック再生回路２Ｂ′では、クロック位相検出部
１４Ｂにより、識別回路１１へ供給される現在及び過去
の信号識別用クロックから得られるクロック位相差情報
と識別回路１１の現在及び過去の出力から得られる信号
誤差差分情報とから、信号識別用クロックの位相成分が
検出され、これが、ループフィルタ部１７により積分さ
れる。そして、さらに発振部１８が、このループフィル
タ部１７の出力を制御入力として受けることにより識別
回路１１に識別回路１１のための信号識別用クロックが
出力される（請求項３５）。
【００７６】なお、このとき、上述の識別回路１１を、
多値直交変調信号を復調した複数の信号の数に対応した
複数の識別部で構成して、クロック位相検出部１４Ｂ，
ループフィルタ部１７及び発振部１８がこれらの各識別
部に共通であるようにすれば、各識別部のための信号識
別用クロックの位相成分が、各識別部に共通のクロック
位相検出部１４Ｂによって検出され、これが、ループフ
ィルタ部１７で積分されて、信号識別用クロックを出力
する発振部１８の制御入力として出力される（請求項３
６）。
【００７７】また、上述の識別回路１１を、多値直交変
調信号を復調した複数の信号の数に対応した複数の識別
部で構成し、クロック位相検出部１４Ｂをこれらの各識
別部に対応して複数設ける一方、ループフィルタ部１７
及び発振部１８を各識別部に共通とし、且つ、各クロッ
ク位相検出部１４Ｂの出力を合成する合成部を設けれ
ば、各識別部のための信号識別用クロックの位相成分
が、各識別に対応して設けられたクロック位相検出部１
４Ｂによってそれぞれ独立に検出され、それぞれが、合
成部で合成されて、ループフィルタ部１７に入力として
供給される（請求項３７）。
【００７８】さらに、上述の識別回路１１を、多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部で構成し、クロック位相検出部１４Ｂ及びループフ
ィルタ部１７をこれらの各識別部に対応して複数設ける
一方、発振部１８を各識別部に対し共通にするが、複数
の識別部のうちの一部の識別部を、発振部１８に位相調
整部を介して接続すれば、各識別部のための信号識別用
クロックの位相成分が、各識別に対応して設けられたク
ロック位相検出部１４Ｂによってそれぞれ独立に検出さ
れ、それぞれが、各ループフィルタ部１７で積分され
て、発振部１８又は位相調整部の制御入力として供給さ
れる（請求項３８）。
【００７９】また、上述の識別回路１１を、多値直交変
調信号を復調した複数の信号の数に対応した複数の識別
部で構成し、クロック位相検出部１４Ｂとは異なる手法
で信号識別用クロックの位相成分を検出する第２クロッ
ク位相検出部をそなえる一方、ループフィルタ部１７及
び発振部１８を各識別部に対応して共通にし、且つ、ク
ロック位相検出部１４Ｂ及び第２クロック位相検出部の
出力を合成する合成部を設ければ、各識別部のための信
号識別用クロックの位相成分が、クロック位相検出部１
４Ｂ及び第２クロック位相検出部でそれぞれ異なる手法
によって検出され、それぞれが、合成部で合成されてル
ープフィルタ部１７の入力として供給される（請求項３
９）。
【００８０】なお、このとき、上述の合成部の代わり
に、クロック位相検出部１４Ｂ及び第２クロック位相検
出部の出力を選択的に出力する選択部を設ければ、クロ
ック位相検出部１４Ｂ及び第２クロック位相検出部でそ
れぞれ異なる手法によって検出された信号識別用クロッ
クの位相成分が、選択部から選択的に、ループフィルタ
部１７の入力として供給される（請求項４０）。
【００８１】また、上述のクロック再生回路２Ｂ′で
は、試験用信号発生部により試験用信号を発生し、選択
部によりクロック位相検出部１４Ｂ及び試験用信号発生
部の出力を選択的に出力して、その出力をループフィル
タ部１７の入力として供給することもできる（請求項４
１）。
【００８２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）第１実施例の説明 図７は本発明の第１実施例としての多重無線装置の受信
部に設けられるクロック位相検出回路及びクロック再生
回路の構成を示すブロック図で、この図７において、２
２は多重無線装置が受信し周波数変換を施すことにより
得られたＩＦ帯域の信号（本実施例では、発信側の多重
無線装置でＰＳＫ，ＱＡＭなどの多値直交変調が施され
ているものとする）を検波して互いに９０°位相の異な
る（直交する）２種のベースバンド信号（Ｉｃｈ信号，
Ｑｃｈ信号）を得る直交検波部、２３，２４はそれぞれ
直交検波部２２の出力（多値直交変調信号を復調した信
号）を所定の識別レベルで識別する識別部、２５は各識
別部２３，２４の出力（多値直交変調信号を復調した信
号）について等化処理を施す等化器（等化回路）であ
る。
【００８３】ここで、本実施例では、図９に示すよう
に、直交検波部２２が、ハイブリッド（Ｈ）２２１，２
２２，位相検波器２２３，２２４，ロールオフ・フィル
タ２２５，２２６，ローカル発振器２２７で構成され、
各識別部２３，２４が、多値直交変調信号を復調した２
種（複数）の信号（Ｉｃｈ信号，Ｑｃｈ信号）対応して
２つのＡ／Ｄ変換器を用いて構成され、等化器２５が、
トランスバーサル等化器を用いて構成される。
【００８４】そして、直交検波部２２では、入力されて
きたＩＦ信号がハイブリッド２２１で２分波され、それ
ぞれが各位相検波部２２３，２２４へ出力されるが、こ
のとき、ローカル発振器２２７からは搬送波に位相同期
した搬送波再生信号がハイブリッド２２２に供給されて
おり、この搬送波再生信号は、ハイブリッド２２２でそ
れぞれ位相がπ／２だけ異なる２波に分波されて各位相
検波部２２３，２２４へ出力されるようになっている。
【００８５】この結果、各位相検波部２２３，２２４で
は互いに位相の９０°異なるベースバンド信号（Ｉｃｈ
信号，Ｑｃｈ信号）が得られ、これらのＩｃｈ信号，Ｑ
ｃｈ信号をそれぞれロールオフフィルタ２２５，２２６
を通じてＡ／Ｄ変換器（識別部）２３，２４に入力して
Ａ／Ｄ変換（信号識別）を施すことによって、互いに位
相の９０°異なるディジタル復調信号が得られ、さら
に、このようにして得られた各ディジタル復調信号がト
ランスバーサル等化器２５で等化処理を施されるように
なっている。
【００８６】さらに、図７において、２６は位相成分検
出部、２７〜２９はそれぞれ本発明の要部であるクロッ
ク再生回路３５を位相成分検出部２６とともに構成する
積分器，位相器、クロック再生部である。なお、本実施
例では、これらの位相成分検出部２６，積分器２７，位
相器２８及びクロック再生部２９が各識別部２３，２４
に共通の構成となっている。
【００８７】ここで、位相成分検出部〔クロック位相検
出部（回路）〕２６は、等化器２５の入出力信号（Ｉｃ
ｈ信号）から各識別部２３，２４における信号識別のた
めのクロック（信号識別用クロック）の位相成分を検出
して、これを後述する位相器２８へ位相調整用制御信号
として供給するもので、図８に示すように、傾き判定部
３０，減算器３１１からなる誤差検出部３１，乗算器３
２１からなるクロック位相演算部３２で構成される。
【００８８】そして、傾き判定部（信号傾き検出部）３
０は、Ｉｃｈ信号（復調信号）の傾きを後述するごとく
検出するものであり、誤差検出部３１は、等化器２５の
Ｉｃｈの入力信号と出力信号とを減算器３１１により減
算処理を施すことで、等化器２５の入出力信号間誤差
（以下、信号誤差という）を検出するものであり、クロ
ック位相演算部３２は、これらの傾き判定部３０と誤差
検出部３１（減算器３１１）との各出力を乗算器３２１
で乗算処理を施すことにより、各識別部（Ａ／Ｄ変換
器）２３，２４のための信号識別用（Ａ／Ｄ変換用）ク
ロックの位相成分を検出するものである。
【００８９】このため、上述の傾き判定部３０は、図９
に示すように、フリップフロップ（ＦＦ）回路３０１，
３０２，ＲＯＭ３０３及び時間調整部３０４で構成さ
れ、各ＦＦ回路（遅延部）３０１，３０２は、Ａ／Ｄ変
換器２３の出力を時間的に遅延させるものであり、ＲＯ
Ｍ（比較部）３０３は、これら各ＦＦ回路３０１，３０
２の出力を比較してＩｃｈ信号（復調信号）の傾きを検
出するものである。
【００９０】そして、このＲＯＭ３０３によって検出さ
れるＩｃｈ信号の傾きと、トランスバーサル等化器２５
の入出力信号に対して減算器３１１（誤差検出部３１）
で減算処理を施すことによって得られるＩｃｈ信号の信
号誤差とを乗算器３２１（クロック位相演算部３２）に
て乗算処理することによって、各Ａ／Ｄ変換部（識別
部）２３，２４でのＡ／Ｄ変換の動作タイミングとして
供給されるＡ／Ｄ変換用（信号識別用）クロックの位相
ずれ情報（位相成分）が得られるようになっている。
【００９１】なお、時間調整部３１Ａ，３０４は、傾き
判定部２６の出力と誤差検出部３１の出力とのクロック
位相演算部３２での乗算タイミングを一致させるように
時間調整するものである。また、位相成分検出部２６と
位相器２８との間に設けられる積分器（平均化部）２７
は、上述の位相成分検出部２６からの出力を平均化する
もので、図９に示すように、抵抗（Ｒ）２７１とコンデ
ンサ（Ｃ）２７２とで構成され、これらの抵抗２７１と
コンデンサ２７２によって、Ｄ／Ａ変換器３３でディジ
タル信号からアナログ信号に変換されたＡ／Ｄ変換用ク
ロックの位相ずれ情報が平均化されるようになってい
る。
【００９２】さらに、位相器（位相調整部）２８は、上
述の位相成分検出２６で検出され積分器２７で平均化さ
れたＡ／Ｄ変換用クロックの位相ずれ情報を基に、後述
するクロック再生部２９で生成されるＡ／Ｄ変換用クロ
ックの位相を調整して各識別部（Ａ／Ｄ変換器）２３，
２４へ供給するものである。そして、クロック再生部２
９は、直交検波部２２による検波前のＩＦ信号から上述
のＡ／Ｄ変換用クロックを再生して各識別部（Ａ／Ｄ変
換器）２３，２４へ供給するもので、一般的に、図９に
示すように、２乗検波を施す２乗検波部２９１，ループ
フィルタ２９２，２９５，位相検波器（ＰＤ：Phase De
tector）２９４，増幅器２９６及び発振器２９７で構成
される。なお、本実施例では、位相検波器（ＰＤ：Phas
e Detector）２９４，ループフィルタ２９５，増幅器２
９６及び発振器２９７でいわゆるＰＬＬ回路２９３が構
成されている。
【００９３】以下、上述のごとく構成された本発明の要
部である位相成分検出部２６及びクロック再生回路３５
での動作について、図９を参照しながら詳述する。ま
ず、位相成分検出部３０では、トランスバーサル等化器
２５で等化される前のＩｃｈ信号（ディジタル復調信
号）の一部が、各ＦＦ回路３０１，３０２で、例えば、
時間Ｔずつ遅延され（つまり、時間Ｔでサンプリングさ
れ）、３点の信号レベル情報がＲＯＭ３０３に入力され
る。そして、ＲＯＭ３０３では、例えば、図１０に示す
ような、「−Ｔ，０，Ｔ」の３点の信号レベル情報を時
系列に記憶して比較することによって、Ｉｃｈ信号の傾
き「ｇ」が検出される。
【００９４】このとき、トランスバーサル等化器２５に
よって、このような傾き「ｇ」をもったＩｃｈ信号が
「ｅ」だけ等化されていたとすると、誤差検出部３１
で、トランスバーサル等化器２５による等化前のＩｃｈ
信号と等化後のＩｃｈ信号とが減算器３１１で減算処理
されることによって、信号誤差「ｅ」が得られる。ここ
で、図１０に示すように、この場合、Ａ／Ｄ変換用クロ
ックの位相が、アイパターンの開口部が最も大きく開く
最適な位相から「Δｔ」だけずれてしまっているのだ
が、この位相ずれ「Δｔ」は、上述のＩｃｈ信号の傾き
「ｇ」とＩｃｈ信号の信号誤差「ｅ」とにより、 Δｔ＝ｇ×ｅ・・・（１） と表すことができる。従って、上述のごとく得られたＩ
ｃｈ信号の傾き「ｇ」と信号誤差「ｅ」とをクロック位
相演算部３２の乗算器３２１で乗算処理することによっ
て、Ａ／Ｄ変換用クロックの位相ずれ「Δｔ」を検出し
て、これをクロック再生部２９で再生されるＡ／Ｄ変換
用クロックの位相調整用制御信号として、クロック再生
回路３５へ供給することができるそして、クロック再生
回路３５では、直交検波部２２で検波される前のＩＦ信
号に対して２乗検波部２９１，フィルタ２９２，ＰＬＬ
回路２９３でそれぞれ所要の処理が施されることによっ
て、各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変換のタ
イミング信号が生成され出力されるが、この際、上述の
ようにして得られたＡ／Ｄ変換用クロックの位相ずれ
「Δｔ」は、Ｄ／Ａ変換器３３によりディジタル信号か
らアナログ信号に変換されたのち積分器２７で平均化さ
れ、この積分器２７の出力を位相調整用制御信号として
位相器２８が受けることによって、Ａ／Ｄ変換用クロッ
クの位相ずれが調整されて各Ａ／Ｄ変換器２３，２４へ
供給される。
【００９５】従って、クロック再生回路３５で再生され
る各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変換用クロ
ックを、常に、アイパターンの開口部が最も大きく開く
最適な位相に一致させることができ、これにより、各Ａ
／Ｄ変換器２３，２４でのＡ／Ｄ変換処理の精度を大幅
に向上させることができる。また、上述のように、Ａ／
Ｄ変換用クロックの位相ずれ（位相成分）「Δｔ」は、
誤差検出部３１がトランスバーサル等化器２５の入出力
信号間誤差「ｅ」を検出するとともに、傾き判定部（信
号傾き検出部）３０が復調信号の傾き「ｇ」を検出し、
クロック位相演算部３２がこれらの誤差検出部３１と傾
き判定部３０との各出力を乗算器３２１により乗算処理
することによって得られるので、確実に、Ａ／Ｄ変換用
クロックの位相ずれを検出することができる。
【００９６】さらに、各Ａ／Ｄ変換器（識別部）２３，
２４のためのＡ／Ｄ変換用クロックを、各Ａ／Ｄ変換器
（識別部）２３，２４に共通の位相成分検出部２６，積
分器２７，位相器２８及びクロック再生部２９から得る
ので、１６ＱＡＭなどの多値直交変調信号を復調するこ
とにより２種の直交する信号（Ｉｃｈ信号，Ｑｃｈ信
号）が得られる多重無線装置の受信部においても、極め
て簡素な構成で、Ａ／Ｄ変換用クロックの位相ずれを検
出して調整することができる。
【００９７】また、このとき、位相成分検出部２６から
の出力（位相調整用制御信号）を積分器２７で平均化す
ることができるので、位相器２８のための位相調整用制
御信号の精度を向上させて、位相器２８での位相調整処
理を正確に行なわせることができるようになる。なお、
上述の傾き判定部３０及び誤差検出部３１で得られる傾
き「ｇ」及び信号誤差「ｅ」を簡易的に極性のみで表す
ことにすると、クロック位相演算部３２（図８参照）
は、乗算器３２１の代わりに、図１１に示すごとくＥＸ
−ＯＲゲート（排他的論理和素子）３２２を用いて構成
することができ、より簡素な構成で、Ａ／Ｄ変換用クロ
ックの位相ずれ（位相成分）を検出することができるよ
うになる。
【００９８】また、上述のクロック再生回路３５では、
Ｉｃｈ側に設けた位相成分検出部２６によって、Ｉｃｈ
信号からＡ／Ｄ変換用クロックの位相ずれを検出してい
るが、同様の位相成分検出部２６をＱｃｈ側に設けて、
Ｑｃｈ信号からＡ／Ｄ変換用クロックの位相ずれを検出
するようにしてもよく、後述する各実施例においても、
上述のようなＡ／Ｄ変換用クロックの位相ずれは、Ｉｃ
ｈ信号，Ｑｃｈ信号のどちらを用いても検出することが
できる。
【００９９】次に、図１２及び図１３は上述のクロック
再生回路３５の他の構成を示すブロック図であるが、こ
の図１２及び図１３に示すクロック再生回路３５Ａは、
上述のクロック再生部２９が各識別部（Ａ／Ｄ変換器）
２３，２４に共通である一方、図７及び図９にて前述し
た位相器２８，積分器２７及び位相成分検出部２６とそ
れぞれ同様の位相器２８Ａ，２８Ｂ，積分器２７Ａ，２
７Ｂ及び位相成分検出部２６Ａ，２６Ｂが、各識別部２
３，２４に対応して設けられている。
【０１００】なお、この図１３に示す各位相成分検出部
２６Ａ，２６Ｂは、それぞれ図１１にて前述した位相成
分検出部２６Ａと同様の構成を有しており、クロック位
相演算部３２が、ＥＸ−ＯＲゲート３２２として構成さ
れている。なお、このクロック位相演算部３２は、図７
にて前述したように、乗算器３２１として構成してもよ
い。また、これらの図１２及び図１３において、それぞ
れ図７及び図９に示す符号と同一符号が指す部分は、そ
れぞれ図１２及び図１３にて前述したものと同様のもの
である。
【０１０１】このような構成により、上述のクロック再
生回路３５Ａでは、Ａ／Ｄ変換用クロックの位相ずれ
を、図７及び図９にて前述したのと同様に、各チャネル
（Ｉｃｈ，Ｑｃｈ）の識別部２３，２４に対応して設け
られた位相成分検出部２６Ａ，２６Ｂによって、Ｉｃｈ
信号，Ｑｃｈ信号からそれぞれ独立に検出して、これを
各積分器２７で平均化したのち、各位相器２８Ａ，２８
Ｂのための位相調整用制御信号として各位相器２８Ａ，
２８Ｂへ供給することができ、この結果、クロック再生
部２９で再生されるＡ／Ｄ変換用クロックの位相が、各
位相器２８Ａ，２８Ｂにより独立に調整されて各識別部
２３，２４へ供給される。
【０１０２】従って、図７及び図９にて前述したクロッ
ク再生回路３５に比して、各識別部２３，２４に供給す
る信号識別用クロックを、さらに高精度に、最適なタイ
ミング（アイパターンの開口部が最も大きく開いたと
き）に一致させることができるので、各識別部２３，２
４における信号識別処理の精度を大幅に向上させること
ができようになる。
【０１０３】さてここで、上述の位相成分検出部２６
（又は、２６Ａ，２６Ｂ）の傾き判定部３０では、図１
０にて前述したように、トランスバーサル等化器２５に
よる等化前のＩｃｈ信号を時間Ｔでサンプリングして比
較することによってＩｃｈ信号の傾き「ｇ」を検出して
いるが、このＩｃｈ信号の傾き検出は、通常、サンプリ
ング時間を短くするほど正確に行なうことができる。
【０１０４】そこで、例えば、識別部２３に、２倍の速
度のクロックで動作する高速使用の識別部を用い、時間
Ｔ／２間隔でトランスバーサル等化器２５による等化前
のＩｃｈ信号をサンプリングすれば、現在の時刻「０」
と過去の時刻「−Ｔ／２」との２点での信号レベルを比
較するだけでも正確な信号の傾きを検出することができ
る。
【０１０５】図１４はこのような理論に基づいて識別部
２３に２倍の速度のクロックで動作する高速使用の識別
部２３′を用いた場合の傾き判定部の構成を示すブロッ
ク図で、この場合、傾き判定部３０Ａは、フリップフロ
ップ（ＦＦ）回路３０５，３０６及び比較部３０７で構
成される。ここで、ＦＦ回路（遅延部）３０５は、２倍
の速度のクロック（高速クロック）に基づいて動作して
識別部２３の出力を時間Ｔ／２だけ遅延させるものであ
り、ＦＦ回路（ラッチ部）３０６は、この高速クロック
が分周器３６で分周されることによって得られる基本ク
ロック（高速クロックより低速のクロック）に基づい
て、識別部２３′の出力，ＦＦ回路３０５の出力を時間
Ｔ毎にラッチ（保持）するものであり、比較部３０７
は、このＦＦ回路３０６でラッチされた識別部２３′の
出力，ＦＦ回路３０５の出力を比較してＩｃｈ信号（復
調信号）の傾きを検出するものである。
【０１０６】このような構成により、上述の傾き判定部
３０Ａでは、ＦＦ回路３０６により、例えば、図１６に
示すように、現在（時刻「０」）のＩｃｈ信号と、ＦＦ
回路３０５で時間「Ｔ／２」だけ遅延された過去（時刻
「−Ｔ／２」）のＩｃｈ信号とがラッチされ、分周器３
６からの基本クロックに応じてそれぞれが比較部３０７
へ出力される。
【０１０７】そして、比較部３０７では、これら時刻
「０」及び時刻「−Ｔ／２」の２点での各信号レベルが
比較され、Ｉｃｈ信号の傾きが検出される。図１５は上
述の傾き判定部３０Ａを、例えば、図９にて前述した位
相成分検出部２６に傾き判定部３０の代わりに適用した
場合のクロック再生回路３５Ａ及びその周辺回路の詳細
構成を示すブロック図で、この場合は、上述の比較部３
０７としてコンパレータ（ＣＯＭＰ）が用いられ、分周
器３６として１部の入出力端子をループ接続したフリッ
プフロップ（ＦＦ）回路が用いられている。なお、ＦＦ
回路３０６の出力側に設けられている時間調整部（τ）
３０８は、クロック位相演算部３２による演算対象とな
るＩｃｈ信号の傾きと信号誤差との入力タイミングを一
致させるために、減算器３１１へ入力するＩｃｈ信号の
時間調整を施すものである。
【０１０８】また、この図１５では、クロック再生部２
９で２倍の速度のクロックが生成されるよう、ＰＬＬ回
路２９３に基本周波数（ｆ）の２倍の周波数を発振する
発振器２９７′が用いられている。なお、この図１５に
おいて、図９中に示す符号と同一符号が指す部分は、そ
れぞれ図９にて前述したものと同様のものである。そし
て、この場合、位相成分検出部２６では、図１４にて前
述したごとく、傾き判定部３０Ａにて検出されるトラン
スバーサル等化器２５による等化前のＩｃｈ信号の傾き
と、トランスバーサル等化器２５の入出力信号について
減算器３１１（誤差検出部３１）で減算処理を施すこと
によって得られる信号誤差とが、ＥＸ−ＯＲゲート３２
２（クロック位相演算部３２）にて演算されることによ
って、各Ａ／Ｄ変換器２３′，２４のためのＡ／Ｄ変換
用クロックの位相ずれが検出される。
【０１０９】その後は、図９にて前述したのと同様に、
このＡ／Ｄ変換用クロックの位相ずれが、Ｄ／Ａ変換器
３３でディジタル信号からアナログ信号に変換され、積
分器２７にて平均化を施されて位相器１８へ位相調整制
御信号として出力される。そして、位相器１８では、ク
ロック再生部２９で再生される各Ａ／Ｄ変換器２３′，
２４のためのＡ／Ｄ変換用クロック（この場合は、２倍
の速度のクロック）の位相ずれが、上述の位相調整制御
信号に応じて自動的に調整されて各Ａ／Ｄ変換器２３，
２４へ供給される。
【０１１０】このように、図１５に示すクロック再生回
路３５Ａによれば、２倍の速度の高速クロックを用いる
ことにより、基本クロックでのサンプリング時間「Ｔ」
よりも短い時間「Ｔ／２」ごとにＩｃｈ信号の信号レベ
ルをサンプリングして比較するので、さらに正確なＩｃ
ｈ信号の傾きを検出することができ、これにより、クロ
ック再生部２９で再生される各Ａ／Ｄ変換器２３′，２
４のためのＡ／Ｄ変換用クロックの位相ずれを、より正
確に調整して精度の高いＡ／Ｄ変換用クロックを得るこ
とができるようになる。
【０１１１】なお、上述の位相成分検出部２６では、時
刻「−Ｔ／２」と時刻「０」との２点での各Ｉｃｈ信号
をサンプリングして比較することによって、Ｉｃｈ信号
の傾きを検出する例について述べたが、例えば、ＦＦ回
路３０５の出力をさらに時間「Ｔ／２」だけ遅延させる
ためのＦＦ回路を設ければ、時刻「−Ｔ／２」，時刻
「０」，時刻「Ｔ／２」の３点での各Ｉｃｈ信号をサン
プリングして、ＣＯＭＰ３０７でこれら３点のＩｃｈ信
号の信号レベルを比較することで、さらに正確なＩｃｈ
信号の傾きを検出することができる。
【０１１２】さてここで、上述の２倍速度のクロックで
動作する高速クロック使用の識別部（Ａ／Ｄ変換器）２
３′の代わりに、図１７に示すように、図７又は図１２
にて前述したものと同様の識別部２３Ａ，２３Ｂを用
い、さらに遅延部３７（この場合は、反転ゲート３７
１）を設けて、各識別部２３Ａ，２３Ｂ間でそれぞれ位
相が時間「Ｔ／２」ずつ異なるクロックが各識別部２３
Ａ，２３Ｂに供給されるようにすれば、比較部３０７の
みで傾き判定部３０Ｂを構成して、同様に、時間「Ｔ／
２」間隔でＩｃｈ信号をサンプリングすることができ
る。
【０１１３】例えば、図１９（ａ）に示すようなＩｃｈ
信号（データ）が識別部２３Ａへ入力される場合に、識
別部２３Ａに図１９（ｂ）に示すごとく時間「Ｔ／２」
ごとに“Ｈ”レベルとなるクロック（１）を供給し、こ
のクロックの一部を遅延部３７の反転ゲート３７１で反
転させることにより識別部２３Ａに供給されるクロック
と時間「Ｔ／２」だけ位相が異なるクロック（２）（所
要量位相の異なったクロック）を識別部２３Ｂに供給す
る。
【０１１４】すると、各識別部２３Ａ，２３Ｂは、それ
ぞれ供給されるクロックが“Ｈ”レベルとなったときに
データを出力するので、この結果、比較部３０７には、
例えば、時刻「０」でのデータ，時刻「Ｔ／２」でのデ
ータが入力され、比較部３０７では、これら２点の信号
レベルを比較することによって、Ｉｃｈ信号（データ）
の傾きが検出される。
【０１１５】図１８は図１７にて上述した回路を、例え
ば、図１５にて前述したクロック再生回路３５Ａにクロ
ック再生回路３５Ｂとして適用した場合の周辺回路の詳
細構成を示すブロック図で、この図１８においても、各
識別部２３Ａ，２３ＢはそれぞれＡ／Ｄ変換器として構
成され、比較部３０７はコンパレータ（ＣＯＭＰ）３０
７として構成されている。
【０１１６】そして、Ａ／Ｄ変換器２３Ｂには、上述し
たごとくＡ／Ｄ変換器２３Ａに供給されるＡ／Ｄ変換用
クロックの一部を遅延部３７で時間「Ｔ／２」だけ位相
をずらしたＡ／Ｄ変換用クロックが供給されることによ
り、時間「Ｔ／２」ごとに出力されるＩｃｈ信号のうち
２点の信号レベルがＣＯＭＰ３０７で比較されてＩｃｈ
信号の傾きが検出される。
【０１１７】その後は、この場合も、上述のごとく得ら
れたＩｃｈ信号の傾きと、トランスバーサル等化器２５
の入出力信号を減算器３１１（誤差検出部３１）で減算
処理することによって得られるＩｃｈ信号の信号誤差と
がＥＸ−ＯＲゲート３２１（クロック位相演算部３２）
で排他的論理和演算されて、各Ａ／Ｄ変換器２３Ａ，２
３Ｂ，２４のためのＡ／Ｄ変換用クロックの位相ずれが
検出される。
【０１１８】そして、このＡ／Ｄ変換用クロックの位相
ずれは、積分器２７で平均化されたのち、クロック再生
部２９で再生される各Ａ／Ｄ変換器２３，２４に供給す
るＡ／Ｄ変換用クロックの位相調整のための位相調整制
御信号として位相器２８に供給される。このように、上
述のクロック再生回路３５Ｂによれば、図１４及び図１
５にて前述したような高速クロック使用の識別器（Ａ／
Ｄ変換器）２３′を用いなくても、識別器（Ａ／Ｄ変換
器）２３Ａ，２３Ｂ間に、それぞれ時間「Ｔ／２」だけ
位相の異なる（所要量位相の異なる）クロックを供給す
ることにより、フリップフロップ（ＦＦ）回路などの遅
延回路を用いずに、時間「Ｔ／２」間隔でＩｃｈ信号を
サンプリングできるので、より簡素な構成で、正確なＩ
ｃｈ信号の傾きを検出することができ、これにより、さ
らに正確にＡ／Ｄ変換用クロックの位相ずれを検出でき
る。
【０１１９】従って、クロック再生部２９で再生される
各識別部（Ａ／Ｄ変換器）２３Ａ，２３Ｂ，２４のため
のＡ／Ｄ変換用クロックの位相ずれを、位相器２８で自
動的、且つ、高精度に調整して各識別部（Ａ／Ｄ変換
器）２３Ａ，２３Ｂ，２４に供給できる。なお、上述の
例では、遅延部３７の反転ゲート３７１（図１７参照）
により識別器（Ａ／Ｄ変換器）２３Ａに供給されるクロ
ックを反転して識別器（Ａ／Ｄ変換器）２３Ｂに供給さ
れるクロックの位相を時間「Ｔ／２」だけずらすことに
よって、時間「Ｔ／２」間隔でＩｃｈ信号をサンプリン
グしているが、遅延部３７に時間「Ｔ／２」より短い時
間「α」だけクロック位相をずらす素子を用いれば、図
２０に示すように、時間「Ｔ／２」よりさらに短い時間
間隔（例えば、時刻「０」と時刻「α」）でＩｃｈ信号
をサンプリングすることができるので、さらに正確なＩ
ｃｈ信号の傾きを検出することができるようになる。
【０１２０】次に、図２１は図７及び図８にて前述した
位相成分検出部（クロック位相位相検出回路）２６の他
の構成を示すブロック図で、この図２１に示す位相成分
検出部２６Ｃは、図８にて前述したものと同様の傾き判
定部３０，減算器３１１として構成された誤差検出部３
１，乗算器３２１として構成されたクロック位相演算部
３２に加えて、信号判定部４１及びフリップフロップ
（ＦＦ）回路４２を有して構成されている。
【０１２１】ここで、信号判定部（特定信号判定部）４
１は、傾き判定部３０及び誤差検出部３１へ入力される
Ｉｃｈ信号の信号点が、いわゆるアイパターン上の特定
の位置（例えば、アイパターン上の中心付近）に入って
おり、このＩｃｈ信号が比較的信号品質の良い状態であ
るかどうか（特定の信号かどうか）を判定するものであ
り、ＦＦ回路（ゲート部）４２は、傾き判定部３０及び
誤差検出部３１へ入力されるＩｃｈ信号の信号点が、信
号判定部４１でアイパターン上の特定の位置に入ってい
ると判定された場合にその旨の信号を受けて、クロック
位相演算部３２（乗算器３２１）で得られたＡ／Ｄ変換
用クロック（信号識別用クロック）の位相ずれ（位相成
分）を出力するものである。
【０１２２】そして、図２２は図７に示した位相成分検
出部２６の代わりに上述の位相成分検出部２６Ｃを用い
た場合のクロック再生回路３５Ｃ及びその周辺回路の詳
細構成を示すブロック図で、この図２２に示すように、
傾き判定部３０は、図９にて前述したものと同様のフリ
ップフロップ（ＦＦ）回路３０１，３０２及び比較部
（ＲＯＭ）３０３で構成され、信号判定部４１は、ＲＯ
Ｍ４１１及びＡＮＤゲート４１２で構成されている。な
お、３１Ａ，３１Ｂ，３０４はそれぞれ各部の動作タイ
ミングを一致させるための時間調整部（τ）である。ま
た、この図２２において、図９中の符号と同一符号を付
した部分はそれぞれ図９にて前述したものと同様のもの
である。
【０１２３】そして、この場合、傾き判定部３０のＲＯ
Ｍ３０３には、検出されたＩｃｈ信号の傾きを示すデー
タ入力されており、信号判定部４２のＲＯＭ４１１に
は、信号品質状態を判定するためのデータとして、例え
ば、図２５に示すような、いわゆる信号ビット（Ｄ１，
Ｄ２）と誤差ビット（Ｄ３，Ｄ４，・・・）からなるデ
ータのうち斜線部で示す部分のデータが入力されてい
る。
【０１２４】これにより、上述の位相成分検出部２６Ｃ
では、傾き判定部３０及び誤差検出部３１へ入力される
Ｉｃｈ信号について、その信号点がアイパターン上の特
定の位置に入っているかどうかが、信号判定部４１のＲ
ＯＭ３０３のデータに基づいて判定され、特定の位置に
入っていれば、傾き判定部３０で検出されたＩｃｈ信号
の傾きと、誤差検出部３１（減算器３１１）で得られる
Ｉｃｈ信号の信号誤差とをクロック位相演算部３２（乗
算器３２１）で乗算することによって得られたＡ／Ｄ変
換用クロックの位相ずれ（位相成分）がＦＦ回路４２か
ら出力される。
【０１２５】その後は、この場合も、上述のごとく検出
されたＡ／Ｄ変換用クロックの位相ずれは、Ｄ／Ａ変換
器３３でディジタル信号からアナログ信号に変換され、
積分器２７で平均化を施されたのち、クロック再生部２
９で再生される各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相調整用制御信号として位相器２
８に供給される。
【０１２６】このように、上述の位相成分検出部２６Ｃ
によれば、傾き判定部３０及び誤差検出部３１に入力さ
れるＩｃｈ信号の信号点がアイパターン上の特定の位置
に入った場合にのみ、検出したＡ／Ｄ変換用クロックの
位相ずれを位相器２８の位相調整用制御信号として供給
するので、さらに正確にＡ／Ｄ変換用クロックの位相ず
れを調整して、各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックを、アイパターンの開口部が最も大き
く開いた最適なＡ／Ｄ変換タイミングの位相に一致させ
ることができるようになる。
【０１２７】次に、図２３も図７及び図８にて前述した
位相成分検出部２６の他の構成を示すブロック図で、こ
の図２３に示す位相成分検出部２６Ｄは、図８にて前述
したものと同様の傾き判定部３０，減算器３１１として
構成された誤差検出部３１，乗算器３２１として構成さ
れたクロック位相演算部３２に加えて、信号判定部４１
Ａ，４１Ｂ，フリップフロップ（ＦＦ）回路４２，信号
品質判定部４４を有しており、さらに、信号判定部４１
Ａ，４１Ｂとフリップフロップ（ＦＦ）回路４２との間
には、選択部４３が介装されている。
【０１２８】ここで、信号判定部４１Ａ，４１Ｂは、そ
れぞれ図２１にて前述した信号判定部４１と同様のもの
であるが、この場合、各信号判定部４１Ａ，４１Ｂは、
傾き判定部３０及び誤差検出部３１に入力されるＩｃｈ
信号について、それぞれアイパターン上の異なる特定の
位置に信号点が入っているかどうかを判定する（複数種
類の特定信号を判定する）ものであり、選択部４３は、
後述する信号品質判定部４４からの制御信号に応じて、
各信号判定部４１Ａ，４１ＢでＩｃｈ信号の信号点が特
定の位置に入っている判定された場合に出力される判定
結果を選択してＦＦ回路４２へ出力するものである。
【０１２９】また、ＦＦ回路（ゲート部）４２は、選択
部４３からの出力を受けた場合に、クロック位相演算部
３２（乗算器３２１）で得られたＡ／Ｄ変換用クロック
（信号識別用クロック）の位相ずれ（位相成分）を出力
するものであり、信号品質判定部４４は、復調された信
号の信号品質状態を判定して、その判定結果を選択部４
３のための制御信号として選択部４３へ供給するもので
ある。
【０１３０】これにより、上述の位相成分検出部２６Ｄ
では、信号品質判定部４４による信号品質の状態に応じ
て、各信号判定部４１Ａ，４１Ｂの出力を選択部４３か
ら選択的に出力することができる、つまり、復調信号の
信号品質状態に応じて、判定する信号点のアイパターン
上での特定位置を変えることができるので、Ａ／Ｄ変換
用クロックの位相ずれを検出するために使用するＩｃｈ
信号（Ｑｃｈ信号でもよい）の信号品質によらずに、正
確なＡ／Ｄ変換用クロックの位相ずれを検出することが
できるようになる。
【０１３１】図２４は上述の位相成分検出部（クロック
位相検出回路）２６Ｄが適用されるクロック再生回路３
５Ｄ及びその周辺回路の詳細構成を示すブロック図で、
この図２４に示す位相成分検出部２６Ｄは、上述の選択
部４３としてセレクタ（ＳＥＬ）を用い、信号品質判定
部４４としてトランスバーサル等化器２５による等化後
信号に対して誤り訂正などの処理を施すフレーム同期回
路を用いて構成されている。なお、この場合も、この図
２４において、図９中に示した符号と同一符号が指す部
分は、それぞれ図９にて前述したものと同様のものであ
る。
【０１３２】さて、次に、図７（又は、図１２）にて前
述したクロック再生回路３５（又は、３５Ａ）は、図２
６に示すように、ランダムパルス発生部４７及び選択部
４６を設けて、この選択部４６の出力が積分器２７，増
幅器４５を介して位相器２８の入力として供給されるよ
うにしてもよい。ここで、ランダムパルス発生部（試験
用信号発生部）４７は、クロック再生回路３５（又は、
３５Ａ）の試験用のランダムパルスを発生するもので、
この場合、位相成分検出部２６（又は、２６Ａ，２６
Ｂ）によるＡ／Ｄ変換用クロックの位相ずれの検出結果
の中心値となるようなパルスを発生するようになってい
る。
【０１３３】また、選択部４６は、試験／通常切替信号
を受けて、位相成分検出部２６（又は、２６Ａ，２６
Ｂ）及びランダムパルス発生部４７の出力を選択的に出
力するものである。なお、積分器２７は、図７（又は、
図１２）にて前述したものと同様のもので、選択部４６
の出力を平均化するものであり、増幅器４５は、積分器
２７の出力を所要の信号レベルに増幅するものである。
【０１３４】具体的に、上述のランダムパルス発生部４
７は、図２７に示すように、４つのフリップフロップ
（ＦＦ）回路４７１〜４７４とＥＸ−ＯＲゲート４７５
からなるＰＮパターン発生回路として構成され、選択部
４６はセレクタ（ＳＥＬ）として構成される。なお、こ
の図２６においても、図９又は図１３中に示した符号と
同一符号が指す部分は、それぞれ図９又は図１３にて前
述したものと同様である。
【０１３５】このような構成により、上述のクロック再
生回路３５では、クロック再生回路３５の調整（試験）
を行なう際、その旨の信号をＳＥＬ４６に供給すると、
ＳＥＬ４６では、図７〜図９にて前述したごとく位相成
分検出部２６にて検出される各Ａ／Ｄ変換器２３，２４
のためのＡ／Ｄ変換用クロックの位相ずれ（位相成分）
の代わりに、ＰＮパターン発生回路４７の発生するラン
ダムパルス（試験用信号）が選択されて出力され、積分
器２７で平均化されたのち、位相器２８のための位相調
整用制御信号として位相器２８へ供給される。
【０１３６】従って、極めて容易に、位相器２８による
各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変換用クロッ
クの位相ずれ調整処理の試験調整を行なうことができる
ようになる。 （ｂ）第２実施例の説明 図２８は本発明の第２実施例としての多重無線装置に設
けられるクロック位相検出回路及びクロック再生回路の
構成を示すブロック図で、この図２９においても、２２
は第１実施例にて前述したものと同様の多重無線装置が
受信し周波数変換を施すことにより得られたＩＦ信号を
検波して互いに９０°位相の異なる（直交する）２種の
信号〔Ｉチャネル（Ｉｃｈ）信号，Ｑチャネル（Ｑｃ
ｈ）信号〕を出力する直交検波部、２３，２４はそれぞ
れ直交検波部２２の出力（多値直交変調信号を復調した
信号）を所定の識別レベルで識別する識別部、２５は各
識別部２３，２４の出力（多値直交変調信号を復調した
信号）について等化処理を施す等化器（等化回路）であ
る。
【０１３７】ここで、本実施例でも、図２９に示すよう
に、直交検波部２２は、ハイブリッド（Ｈ）２２１，２
２２，位相検波器２２３，２２４，ロールオフ・フィル
タ２２５，２２６，ローカル発振器２２７で構成され、
各識別部２３，２４は、多値直交変調信号を復調した２
種（複数）の信号（Ｉｃｈ信号，Ｑｃｈ信号）対応して
２つのＡ／Ｄ変換器を用いて構成され、等化器２５は、
トランスバーサル等化器を用いて構成されている。な
お、これらの各部の詳細な説明は、第１実施例中、図９
にて前述しているので、本実施例では省略する。
【０１３８】さらに、図２８において、２６は図１１に
て前述したものと同様の位相成分検出部〔クロック位相
検出部（回路）〕であり、このため、この場合も、図２
９に示すように、フリップフロップ（ＦＦ）回路３０
１，３０２，ＲＯＭ３０３，時間調整部（τ）３０４か
らなる傾き判定部３０と減算器３１１からなる誤差検出
部３１とＥＸ−ＯＲゲート３２からなるクロック位相演
算部３２とで構成される。
【０１３９】また、２７′，２８′はクロック再生回路
３５′を位相成分検出部２６とともに構成する積分器，
発振器であり、本実施例では、これらの位相成分検出部
２６，積分器２７′及び発振器２８′が各Ａ／Ｄ変換器
２３，２４に共通の構成となっている。ここで、積分器
（ループフィルタ部）２７′は、上述の位相成分検出部
２６からの出力を積分するもので、この場合も、図９に
示す積分器２７と同様に、抵抗（Ｒ）２７１とコンデン
サ（Ｃ）２７２とで構成され、これらの抵抗２７１とコ
ンデンサ２７２によって、位相成分検出部２６で検出さ
れたＡ／Ｄ変換用クロックの位相ずれ（位相成分）が積
分されるようになっている。
【０１４０】さらに、発振器（発振部）２８′は、上述
の積分器２７′の出力を制御入力として受けることによ
り各Ａ／Ｄ変換器２３，２４に各Ａ／Ｄ変換器２３，２
４のためのＡ／Ｄ変換用クロック（信号識別用クロッ
ク）を出力するものである。なお、２９６は位相成分検
出部２６により検出される各Ａ／Ｄ変換器２３，２４の
ためのＡ／Ｄ変換用クロックの位相ずれ情報を所要の信
号レベルに増幅する増幅器である。
【０１４１】このような構成により、上述のクロック再
生回路３５′では、位相成分検出部２６により、第１実
施例にて前述したごとくトランスバーサル等化器２５の
入出力信号から各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相ずれが検出され、この位相ずれ
情報が、積分器２７′で積分され増幅器１９６で所要の
信号レベルに増幅されたのち、ディジタル信号のまま発
振器２８′へ出力される。
【０１４２】そして、発振器２８′では、この位相ずれ
情報を制御入力として受けることにより、各Ａ／Ｄ変換
器２３，２４のためのＡ／Ｄ変換用クロックの位相ずれ
を自動的に調整してＡ／Ｄ変換用クロックを各Ａ／Ｄ変
換器２３，２４に出力する。つまり、この図２９に示す
クロック再生回路３５′は、第１実施例にて前述したご
とく位相成分検出部２６により検出される各Ａ／Ｄ変換
器２３，２４のためのＡ／Ｄ変換用クロックの位相ずれ
情報をディジタル信号からアナログ信号に変換して直交
検波部２２による検波前の信号から再生されるＡ／Ｄ変
換用クロックの位相ずれをアナログ信号で調整するので
はなく、Ａ／Ｄ変換用クロックの位相ずれ情報をディジ
タル信号のまま発振器２８′の制御入力として出力する
ことによりＡ／Ｄ変換用クロックをディジタル信号で調
整するようになっているのである。
【０１４３】従って、第１実施例にて前述したようなク
ロック再生部２９や位相器２８を設けなくても、極めて
簡素な構成で、各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相ずれを自動的に調整して、Ａ／
Ｄ変換用クロックの位相を、アイパターンの開口部が最
も大きく開く最適な位相に一致させることができ、これ
により、各Ａ／Ｄ変換器２３，２４でのＡ／Ｄ変換処理
の精度が大幅に向上する。
【０１４４】次に、図３０は図２９に示す位相成分検出
部２６に、第１実施例中、図１４にて前述した２倍速度
の高速クロックによって時間「Ｔ／２」間隔でＩｃｈ信
号をサンプリングしてＩｃｈ信号の傾きを検出する傾き
判定部３０Ａを用いた場合のクロック再生回路３５Ａ′
（位相成分検出部２６，積分器２７′，増幅器２９６，
発振器２８Ａ′）の詳細構成を示すブロック図で、この
場合も、傾き判定部３０Ａは、図１５にて前述したよう
に、フリップフロップ（ＦＦ）回路３０５，３０６及び
ＣＯＭＰ（比較部）３０７で構成される。
【０１４５】そして、この場合、Ａ／Ｄ変換器２３′
は、２倍の速度の高速クロックで動作する高速使用のＡ
／Ｄ変換器であり、発振器２８Ａ′は、２倍速度の高速
クロック（２ｆ）で動作する高速使用の電圧制御形の発
振器（ＶＣＯ：Voltage-Controlled Oscillator)であ
る。このような構成により、この図３０に示すクロック
再生回路３５Ａ′では、図１４及び図１５にて前述した
ごとく位相成分検出部２６において、傾き判定部３０Ａ
によって時間「Ｔ／２」間隔でＩｃｈ信号がサンプリン
グされてＩｃｈ信号の傾きが検出され、誤差演算部３１
（減算器３１１）によってトランスバーサル等化器２５
の入出力信号からＩｃｈ信号の信号誤差が得られ、これ
らＩｃｈ信号の傾きと信号誤差とがクロック位相演算部
３２（ＥＸ−ＯＲゲート３２２）で演算（排他的論理和
演算）されることによって、Ａ／Ｄ変換用クロックの位
相ずれ（位相成分）が検出される。
【０１４６】そして、この位相ずれ情報は、積分器２
７′で積分され増幅器１９６で所要の信号レベルに増幅
されたのち、ディジタル信号のまま発振器２８Ａ′へ出
力され、発振器２８Ａ′では、この位相ずれ情報を制御
入力として受けることにより、各Ａ／Ｄ変換器２３，２
４のためのＡ／Ｄ変換用クロックの位相ずれを自動的に
調整してＡ／Ｄ変換用クロックを各Ａ／Ｄ変換器２３，
２４に出力する。
【０１４７】従って、この場合も、第１実施例にて前述
したようなクロック再生部２９や位相器２８を設けなく
ても、極めて簡素な構成で、各Ａ／Ｄ変換器２３，２４
のためのＡ／Ｄ変換用クロックの位相ずれを自動的に調
整することができるほか、２倍速度の高速クロックによ
って時間「Ｔ／２」間隔でＩｃｈ信号をサンプリングし
てＩｃｈ信号の傾きを検出できるので、さらに正確にＡ
／Ｄ変換用クロックの位相ずれを検出することができる
ようになる。
【０１４８】なお、図３１は図３０にて上述した傾き判
定部３０Ａの代わりに、第１実施例の図１７及び図１８
にて前述したように、高速使用のＡ／Ｄ変換器を用いな
い傾き判定部３０Ｂを適用した場合のクロック再生回路
３５Ｂ′の詳細構成を示すブロック図である。従って、
この場合は、発振器には、基本クロックで動作する発振
器２８Ｂ′が用いられる。
【０１４９】このような構成により、上述のクロック再
生回路３５Ｂ′でも、第１実施例にて前述したようなク
ロック再生部２９や位相器２８を設けなくても、極めて
簡素な構成で、発振器２８Ａによって各Ａ／Ｄ変換器２
３，２４のためのＡ／Ｄ変換用クロックの位相ずれを自
動的に調整することができる。また、この場合、図３０
にて前述したような高速クロック使用のＡ／Ｄ変換器２
３′を用いなくても、図１７及び図１８にて前述したの
と同様に、Ａ／Ｄ変換器２３Ａ，２３Ｂ間に、それぞれ
時間「Ｔ／２」だけ位相の異なる（所要量位相の異な
る）クロックを遅延部３７から供給して、フリップフロ
ップ（ＦＦ）回路などの遅延回路を用いずに、時間「Ｔ
／２」間隔でＩｃｈ信号をサンプリングできるので、よ
り簡素な構成で、正確なＩｃｈ信号の傾きを検出するこ
とができ、これにより、さらに正確にＡ／Ｄ変換用クロ
ックの位相ずれを検出できる。
【０１５０】従って、各Ａ／Ｄ変換器２３Ａ，２３Ｂ，
２４のためのＡ／Ｄ変換用クロックの位相ずれを、自動
的、且つ、高精度に調整して各識別部（Ａ／Ｄ変換器）
２３Ａ，２３Ｂ，２４に供給できる。次に、図３２及び
図３３は図２８にて前述したクロック再生回路３５′の
他の構成を示すブロック図であるが、この図３２及び図
３３に示すクロック再生回路３５Ｃ′は、図１２及び図
１３にて前述したものと同様の位相成分検出部（クロッ
ク位相検出部）２６Ａ，２６Ｂ及び積分器（ループフィ
ルタ部）２７Ａ′，２７Ｂ′が各識別部２３，２４に対
応して設けられる一方、発振器（発振部）２８Ｂ′は各
識別部（Ａ／Ｄ変換器）２３，２４に共通であるが、２
つの識別部２３，２４のうちの識別部２３（一部の識別
部）は、発振器２８Ｂ′に、図７及び図１２にて前述し
たものと同様の位相器２８Ａを介して接続され、各積分
器２７Ａ′，２７Ｂ′の出力が位相器２８Ａ又は発振器
２８Ｂ′に制御入力として供給されるようになってい
る。なお、２９６は位相成分検出部２６Ｂにより検出さ
れる各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変換用ク
ロックの位相ずれ情報を所要の信号レベルに増幅する増
幅器である。
【０１５１】つまり、この図３２及び図３３に示すクロ
ック再生回路３５Ｃ′は、簡単に言えば、図１２及び図
１３にて前述したクロック再生回路３５Ａのクロック再
生部２９を発振器２８Ｂ′及び増幅器２９６からなるデ
ィジタル構成にしたものである。これにより、上述のク
ロック再生回路３５Ｃ′では、各Ａ／Ｄ変換器２３，２
４のためのＡ／Ｄ変換用クロックの位相ずれが、それぞ
れ各Ａ／Ｄ変換器２３，２４に対応して設けられた位相
成分検出部２６Ａ，２６Ｂから独立に検出され、これが
各積分器２７Ａ′，２７Ｂ′で積分されたのち、位相器
２８Ａ又は発振器２８Ｂ′に制御入力として供給され
る。
【０１５２】そして、発振器２８Ｂ′では、このＡ／Ｄ
変換用クロックの位相ずれ情報に基づき自己の発振周波
数を調整してＡ／Ｄ変換用クロックの位相ずれを自動的
に調整して、Ａ／Ｄ変換用クロックをＡ／Ｄ変換器２４
に供給し、位相器２８Ａでは、この発振器２８Ｂ′に供
給される位相ずれ情報の一部に対して位相調整が施され
てＡ／Ｄ変換器２３に供給される。
【０１５３】このように、上述のクロック再生回路３５
Ｃ′によれば、各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相ずれを、それぞれ各Ａ／Ｄ変換
器２３，２４に対応する位相成分検出部２６Ａ，２６Ｂ
から独立に検出して、発振器２８Ｂ′のための制御信号
として発振器２８Ｂ′へ供給することができるので、図
２８及び図２９にて前述したクロック再生回路３５に比
して、さらに各識別部２３，２４での処理の精度を向上
させることができる。
【０１５４】次に、図３４及び図３５も図２８及び図２
９にて前述したクロック再生回路３５′の他の構成を示
すブロック図で、これらの図３４及び図３５に示すクロ
ック再生回路３５Ｄ′は、図２８及び図２９にて前述し
たものとそれぞれ同様の直交検波部２２，識別部（Ａ／
Ｄ変換器）２３，２４，等化器（トランスバーサル等化
器）２５，位相成分検出部（クロック位相検出部）２６
Ａ，２６Ｂ，積分器（ループフィルタ部）２７′及び発
振器２８′に加えて、乗算器５１１からなる合成部５１
が設けられている。
【０１５５】そして、この場合は、位相成分検出部２６
Ａ，２６Ｂが各Ａ／Ｄ変換器２３，２４に対応して２つ
設けられる一方、発振器２８′及び積分器２７′は各識
別部２３，２４に共通であり、且つ、各位相成分検出部
２６Ａ，２６Ｂの出力を合成する合成部５１が設けられ
て、この合成部５１の出力が積分器２７′に入力として
供給されるようになっている。
【０１５６】これにより、上述のクロック再生回路３５
Ｄ′では、各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変
換用クロック（信号識別用クロック）の位相ずれを、各
Ａ／Ｄ変換器２３，２４に対応する各位相成分検出部２
６Ａ，２６Ｂにてそれぞれ独立に検出し、これら各位相
成分検出部２６Ａ，２６Ｂの出力を合成部５１の乗算器
５１１にて乗算して、各Ａ／Ｄ変換器２３，２４に共通
の積分器２７′，発振器２８′に入力として供給するこ
とができる。
【０１５７】従って、発振器２８′から各Ａ／Ｄ変換器
２３，２４に供給されるＡ／Ｄ変換用クロックの位相ず
れを、自動的に、且つ高精度に調整して、Ａ／Ｄ変換用
クロックの位相を、信号のアイパターンの開口部が最も
大きく開く最適なＡ／Ｄ変換タイミングとなる位相に、
さらに高精度に一致させることができるようになる。な
お、上述の合成部５１は、図３６に示すように、抵抗５
１２，５１３を用いてアナログ構成としてもよい。
【０１５８】次に、図３７及び図３８も図２８及び図２
９にて前述したクロック再生回路３５′の他の構成を示
すブロック図で、これらの図３７及び図３８において
も、図２８及び図２９中の符号と同一符号が指す部分は
それぞれ図２８及び図２９にて前述したものと同様のも
のである。そして、この図３７及び図３８に示すクロッ
ク再生回路３５Ｅ′は、図２８及び図２９にて前述した
位相成分検出部２６に加えて、他の位相成分検出部５
２，及び合成部５１′をそなえている。
【０１５９】ここで、他の位相成分検出部（第２クロッ
ク位相検出部）５２は、位相成分検出部２６とは異なる
手法で各識別部（Ａ／Ｄ変換器）２３，２４のためのＡ
／Ｄ変換用クロックの位相ずれ（位相成分）を検出する
もので、この場合は、図３８に示すように、トランスバ
ーサル等化器２５による等化後のＩｃｈ信号の誤差信号
と傾き判定部３０で得られたＩｃｈ信号の傾きとを排他
的論理和演算するＥＸ−ＯＲゲート５２１で構成され
る。なお、５２２はＥＸ−ＯＲゲート５２１での演算対
象となるＩｃｈ信号の誤差信号と傾きとの入力タイミン
グを一致させるための時間調整部（τ）である。
【０１６０】また、合成部５１′は、位相成分検出部２
６及び他の位相成分検出部５２の出力を合成して積分器
２７′に入力として供給するもので、この場合も、図３
８に示すように、乗算器５１１で構成されている。な
お、図３７及び図３８に示すように、この場合も、積分
器２７′及び発振器２８′は、各Ａ／Ｄ変換器２３，２
４に共通である。
【０１６１】これにより、上述のクロック再生回路３５
Ｅ′では、他の位相成分検出部５２により、位相成分検
出部２６とは異なる手法によって各Ａ／Ｄ変換器２３，
２４のためのＡ／Ｄ変換用クロックの位相ずれが検出さ
れ、このＡ／Ｄ変換用クロックの位相ずれ情報と、第１
実施例にて前述したごとく位相成分検出部２６で検出さ
れるＡ／Ｄ変換用クロックの位相ずれ情報とが合成部５
１′の乗算器５１１で乗算処理（合成）され積分器２
７′に入力として供給される。
【０１６２】従って、各Ａ／Ｄ変換器２３，２４にＡ／
Ｄ変換用クロックを供給している発振器２８′に、積分
器２７′を通じて、より精度の高いＡ／Ｄ変換用クロッ
クの位相ずれ情報（位相成分情報）を出力することがで
きるので、自動的、且つ、正確にＡ／Ｄ変換用クロック
の位相ずれを調整して、各Ａ／Ｄ変換器２３，２４での
Ａ／Ｄ変換処理の精度を大幅に向上させることができる
ようになる。
【０１６３】次に、図３９及び図４０も図２８及び図２
９にて前述したクロック再生回路３５′の他の構成を示
すブロック図で、これらの図３９及び図４０において
も、図２８及び図２９中の符号と同一符号が指す部分は
それぞれ図２８及び図２９にて前述したものと同様のも
のである。そして、この図３９及び図４０に示すクロッ
ク再生回路３５Ｆ′は、図２８及び図２９にて前述した
直交検波部２２，識別部（Ａ／Ｄ変換器）２３，２４，
等化器（トランスバーサル等化器）２５，位相成分検出
部２６，積分器２７′，発振器２８′に加えて、他の位
相成分検出部５２，選択部５３及び信号品質判定部５４
をそなえている。
【０１６４】ここで、他の位相成分検出部（第２クロッ
ク位相検出部）５２は、図３７及び図３８にて前述した
ものと同様に、位相成分検出部２６とは異なる手法でＡ
／Ｄ変換用クロックの位相ずれを検出するもので、この
場合も、図４０に示すように、トランスバーサル等化器
２５による等化後のＩｃｈ信号の誤差信号と傾き判定部
３０で得られたＩｃｈ信号の傾きとを排他的論理和演算
するＥＸ−ＯＲゲート５２１で構成される。
【０１６５】また、選択部５３は、後述する信号品質判
定部５４からの制御信号に応じて、位相成分検出部２６
及び他の位相成分検出部５２の出力を選択的に積分器２
７′の入力として出力するもので、この場合は、図４０
に示すように、セレクタ（ＳＥＬ）として構成されてい
る。さらに、信号品質判定部５４は、この選択部５３で
の出力信号の選択を制御する信号を供給するもので、こ
の場合は、図４０に示すように、誤り訂正などによって
信号品質の判定を行ないフレーム同期信号を制御信号と
して出力するフレーム同期回路として構成されている。
【０１６６】これにより、上述のクロック再生回路３５
Ｆ′では、他の位相成分検出部５２により、位相成分検
出部２６とは異なる手法によって各Ａ／Ｄ変換器２３，
２４のためのＡ／Ｄ変換用クロックの位相ずれが検出さ
れ、この他の位相成分検出部５２にて得られたＡ／Ｄ変
換用クロックの位相ずれ情報と、第１実施例にて前述し
たごとく位相成分検出部２６で検出されるＡ／Ｄ変換用
クロックの位相ずれ情報とが、フレーム同期回路５４か
らの制御信号に応じて、ＳＥＬ５３から選択的に積分器
２７′に入力として供給される。
【０１６７】従って、この場合も、各Ａ／Ｄ変換器２
３，２４にＡ／Ｄ変換用クロックを供給している発振器
２８′に、積分器２７′を通じて、より精度の高いＡ／
Ｄ変換用クロックの位相ずれ情報（位相成分情報）を発
振器２８′に出力して、自動的、且つ、正確にＡ／Ｄ変
換用クロックの位相ずれを調整して、各Ａ／Ｄ変換器２
３，２４でのＡ／Ｄ変換処理の精度を大幅に向上させる
ことができる。
【０１６８】次に、図４１及び図４２も図２８及び図２
９にて前述したクロック再生回路３５′の他の構成を示
すブロック図で、これらの図４１及び図４２に示すクロ
ック再生回路３５Ｇ′は、図２８及び図２９にて前述し
たものとそれぞれ同様の位相成分検出部２６，発振器２
８′，増幅器２９６，積分器２７′に加えて、選択部４
６及びランダムパルス発生部４７をそなえている。
【０１６９】ここで、選択部４６及びランダムパルス発
生部（試験用信号発生部）４７は、それぞれ第１実施例
中、図２６及び図２７にて前述したものと同様のもの
で、この場合も、選択部４６はセレクタ（ＳＥＬ）とし
て構成され、試験（調整）／通常切替信号を受けて位相
成分検出部２６の出力とランダムパルス発生部４７の出
力とを選択的に積分器２７′へ出力するようになってお
り、ランダムパルス発生部４７は、４つのフリップフロ
ップ（ＦＦ）回路４７１〜４７４及びＥＸ−ＯＲゲート
４７５で構成されており、位相成分検出部２６で検出さ
れるＡ／Ｄ変換用クロックの位相ずれの中心値となるよ
うなパルスを発生するようになっている。
【０１７０】つまり、上述のクロック再生回路３５Ｇ′
は、簡単に言えば、図２６及び図２７にて前述したアナ
ログ構成のクロック再生回路をディジタル構成としたも
のである。これにより、上述のクロック再生回路３５
Ｇ′では、ランダムパルス発生部４７からの試験用信号
と位相成分検出部２６の出力とを、試験（調整）／通常
切替信号に応じて、選択的に、積分器（ループフィルタ
部）２７′の入力として供給することができる。
【０１７１】従って、極めて容易に、各Ａ／Ｄ変換器２
３，２４のためのＡ／Ｄ変換用クロックの位相ずれの試
験調整を行なうことができるようになる。 （ｃ）第３実施例の説明 図４３は本発明の第３実施例としての多重無線装置に設
けられるクロック位相検出回路及びクロック再生の構成
を示すブロック図で、この図４３において、２２は直交
検波部、２３，２４はそれぞれ識別部、２７は積分器、
２８は位相器、２９はクロック再生部、６１は位相成分
検出部である。なお、本実施例では、基本的に、位相成
分検出部６１，積分器２７，位相器２８及びクロック再
生部２９でクロック再生回路６８が構成される。
【０１７２】ここで、直交検波部２２，各識別部２３，
２４，積分器２７，位相器２８及びクロック再生部２９
は、それぞれ第１実施例にて前述した同一符号を付した
ものと同様のもので、直交検波部２２は、ＩＦ帯域の信
号を検波して互いに９０°位相の異なる（直交する）２
種の信号Ｉｃｈ信号，Ｑｃｈ信号を出力するものであ
り、各識別部２３，２４は、本実施例でも後述するよう
にＡ／Ｄ変換器として構成され、それぞれ直交検波部２
２の出力（多値直交変調信号を復調した信号）を所定の
レベルでＡ／Ｄ変換（識別）するものである。
【０１７３】そして、本実施例でも、図４４に示すよう
に、直交検波部２２が、ハイブリッド（Ｈ）２２１，２
２２，位相検波器２２３，２２４，ロールオフ・フィル
タ２２５，２２６，ローカル発振器２２７で構成され、
各識別部２３，２４が、多値直交変調信号を復調した２
種（複数）の信号（Ｉｃｈ信号，Ｑｃｈ信号）対応して
２つのＡ／Ｄ変換器として構成される。
【０１７４】また、積分器（平均化部）２７は、後述す
る位相成分検出部６１と位相器２８との間に設けられ、
位相成分検出部６１からの出力を平均化するもので、こ
の場合も図４４に示すように、抵抗（Ｒ）２７１及びコ
ンデンサ（Ｃ）２７２とで構成される。さらに、位相器
（位相調整部）２８は、クロック再生部２９で再生され
る各識別部（Ａ／Ｄ変換器）２３，２４のためのＡ／Ｄ
変換用クロック（信号識別用クロック）の位相を調整し
て各識別部２３，２４へ供給するものであり、クロック
再生部２９は、直交検波部２２による検波前のＩＦ信号
（多値直交変調信号）から各識別部２３，２４のための
Ａ／Ｄ変換用クロックを再生して各識別部２３，２４に
供給するもので、この場合も、第１実施例にて前述した
ごとく、２乗検波部２９１，フィルタ２９２及び位相検
波器（ＰＤ：Phase Detector）２９４，ループフィルタ
２９５，増幅器２９６，発振器２９７からなるＰＬＬ回
路２９３で構成される。
【０１７５】また、位相成分検出部〔クロック位相検出
回路（部）〕６１は、各識別部２３，２４へ供給される
Ａ／Ｄ変換用クロックの位相差情報と識別部２３で得ら
れる信号誤差差分情報とから、Ａ／Ｄ変換用クロックの
位相ずれ（位相成分）を検出して、これをクロック再生
回路２７の構成要素である積分器２７へ供給するもの
で、このため、位相差分検出部６２，誤差差分検出部６
３，クロック位相演算部６４及びフリップフロップ（Ｆ
Ｆ）回路６５，６６で構成される。
【０１７６】ここで、位相差分検出部６２は、各識別部
２３，２４へ供給されるＡ／Ｄ変換用クロックの位相差
情報を検出するものであり、誤差差分検出部６３は、識
別部２３で得られるＩｃｈ信号の信号誤差差分情報を検
出するものであり、本実施例では、図４４に示すよう
に、それぞれ減算器として構成される。なお、各ＦＦ回
路６５，６５′，６６，６６′は、それぞれ入力される
信号について所要の遅延を施すものである。
【０１７７】また、クロック位相演算部６４は、これら
の位相差分検出部６２と誤差差分検出部６３との各出力
からＡ／Ｄ変換用クロックの位相ずれを演算にて検出す
るもので、具体的には、除算器（除算部）６４１として
構成され、位相差分検出部６２の出力と誤差差分検出部
６３の出力について除算処理を施すようになっている。
【０１７８】なお、Ｄ／Ａ変換器３３は、この場合も位
相成分検出部６１により検出されたＡ／Ｄ変換用クロッ
クの位相ずれ情報をディジタル信号からアナログ信号に
変換するものであり、変換回路６７は、各識別部２３，
２４へ供給されるＡ／Ｄ変換用クロックの位相差情報を
所要の信号に変換するもので、この場合は、図４４に示
すように、高速クロック（ＣＬＫ）で動作するカウンタ
６７１を用いて構成されている。また、本実施例では、
上述の位相成分検出部６８，積分器２７，位相器２８及
びクロック再生部２９が各識別部２３，２４に共通の構
成となっている。
【０１７９】以下、上述のごとく構成された本発明の要
部であるクロック再生回路６８の動作について、図４４
を参照して詳述する。まず、位相成分検出部６１では、
各Ａ／Ｄ変換器２３，２４へ供給されるＡ／Ｄ変換用ク
ロックの位相誤差を変換回路６７にて所要の信号に変換
した信号がＦＦ回路６５′に入力される一方、Ａ／Ｄ変
換器２３によってＡ／Ｄ変換が施されたＩｃｈ信号の信
号誤差（信号誤差情報）がＦＦ回路６６′に入力され
る。
【０１８０】そして、各信号は、それぞれＦＦ回路６
５，６５′，６６，６６′で所要の遅延が施されて、そ
れぞれ減算器６２，６３に入力されるが、このとき、減
算器６２には、現在（例えば、時刻ｔ２）の位相情報φ
（ｔ２）とＦＦ回路６５によって遅延された過去（例え
ば、時刻ｔ１）の位相情報φ（ｔ１）とが入力され、減
算器６３には、現在（時刻ｔ２）のＩｃｈ信号の誤差信
号ｅ（ｔ２）とＦＦ回路６６によって遅延された過去
（時刻ｔ１）のＩｃｈ信号の誤差信号ｅ（ｔ１）とが入
力される。
【０１８１】さらに、各減算器６２，６３では、それぞ
れの入力に対して減算処理を施すことによって、減算器
６２では、Ａ／Ｄ変換用クロックの位相差情報〔φ（ｔ
２）−φ（ｔ１）〕が得られ、減算器６３では、Ｉｃｈ
信号の信号誤差差分情報〔ｅ（ｔ２）−ｅ（ｔ１）〕が
得られる。そして、それぞれが除算器６４１（クロック
位相演算部６４）で除算処理されると、この除算器６４
１では、位相差情報〔φ（ｔ２）−φ（ｔ１）〕と信号
誤差差分情報〔ｅ（ｔ２）−ｅ（ｔ１）〕とに対して除
算処理が施される。
【０１８２】この結果、上述の位相成分検出部６１で
は、Ａ／Ｄ変換用クロックの位相ずれ情報Δｔとして、 Δｔ＝〔ｅ（ｔ２）−ｅ（ｔ１）〕／〔φ（ｔ２）−φ
（ｔ１）〕 が得られる。つまり、上述の処理は、Ａ／Ｄ変換用クロ
ックの位相がアイパターン上の信号点の位置からずれて
いる場合、図４５に示すような誤差ビット（Ｄ３，Ｄ
４，・・・）と呼ばれる１６ＱＡＭなどによる多値直交
変調信号を復調したベースバンド信号の信号ビット（Ｄ
１，Ｄ２）よりも下位のビットが、図４６に示すごとく
増加するので、Ａ／Ｄ変換用クロックの位相を調整する
方向（位相ずれΔｔ）を、この図４６に示すクロック位
相−信号誤差曲線の時刻ｔ１での位相誤差φ（ｔ１），
信号誤差ｅ（ｔ１）と、時刻ｔ２での位相誤差φ（ｔ
２），信号誤差ｅ（ｔ２）との間の曲線を微分すること
によって求めているのである。
【０１８３】その後、上述のごとく検出されたＡ／Ｄ変
換用クロックの位相ずれ情報（Δｔ）は、積分器２７で
平均化されたのち、直交検波部２２による検波前のＩＦ
信号からクロック再生部２９によって再生されるＡ／Ｄ
変換用クロックの位相ずれを調整するための位相調整用
制御信号として位相器２８に供給される。従って、位相
器２８により、各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相ずれを自動的、且つ、高精度に
調整することができるので、各Ａ／Ｄ変換器２３，２４
でのＡ／Ｄ変換処理の精度を大幅に向上させることがで
きるようになる。
【０１８４】なお、図４４に示すように、第１及び第２
実施例にて前述したような等化器（トランスバーサル等
化器）２５を用いる場合は、各Ａ／Ｄ変換器２３，２４
の後段に設けられる。ところで、上述のクロック再生回
路６８は、本実施例でも、第１実施例にて前述したのと
同様に、上述の位相差分検出部６２及び誤差差分検出部
６３で得られる位相差分情報及び信号誤差情報を簡易的
に極性のみで表せば、図４７及び図４８に示すように、
上述のクロック位相演算部６４を、除算器６４１の代わ
りに、ＥＸ−ＯＲゲート（排他的論理和素子）６４２と
して構成することができるので、より簡素な構成で、Ａ
／Ｄ変換用クロックの位相ずれ（位相成分）を検出する
ことができる。なお、これらの図４７及び図４８におい
て、図４３及び図４４中に示す符号と同一符号が指す部
分は、それぞれ図４３及び図４４にて前述したものとそ
れぞれ同様のものである。
【０１８５】次に、図４９は図４３及び図４４にて前述
したクロック再生回路６８の他の構成を示すブロック図
で、この図４９に示すクロック再生回路６８Ａは、クロ
ック再生部２９が各識別部２３，２４に共通である一
方、図４３及び図４４にて前述した位相器２８，積分器
２７及び位相成分検出部６１とそれぞれ同様の位相器２
８Ａ，２８Ｂ，積分器２７Ａ，２７Ｂ及び位相成分検出
部６１Ａ，６１Ｂが各Ａ／Ｄ変換器２３，２４に対応し
て設けられている。
【０１８６】これにより、この図４９に示すクロック再
生回路６８Ａでは、各識別部２３，２４のための信号識
別用クロック（Ａ／Ｄ変換用クロック）の位相ずれ（位
相成分）が、各識別部２３，２４に対応して設けられた
各位相成分検出部６１Ａ，６１Ｂにて、図４３及び図４
４にて前述したのと同様に、各識別部２３，２４へ供給
される信号識別用クロック（Ａ／Ｄ変換用クロック）の
位相差情報と識別部２３で得られる信号誤差差分情報と
から、それぞれ独立に検出される。
【０１８７】そして、各位相成分検出部６１Ａ，６１Ｂ
で独立に検出されたクロックの位相ずれ情報は、それぞ
れ対応する積分器２７Ａ，２７Ｂへ入力され、各積分器
２７Ａ，２７Ｂで平均化を施されたのち、直交検波部２
２による検波前のＩＦ信号から各識別部２３，２４に共
通のクロック再生部２９によって再生される信号識別用
クロックの位相ずれを調整するための位相調整用制御信
号として、それぞれ対応する位相器２８Ａ，２８Ｂに供
給される。
【０１８８】これにより、各位相器２８Ａ，２８Ｂは、
各識別部２３，２４のためのクロックの位相ずれを、そ
れぞれ独立に調整することができるので、さらに、各識
別部２３，２４での信号識別処理の精度を大幅に向上さ
せることができるようになる。ここで、上述のクロック
再生回路６８（又は、６８Ａ）は、図５０に示すよう
に、第１実施例の図２６及び図２７にて前述したのと同
様のＰＮパターン発生回路（ランダムパルス発生部：試
験用信号発生部）４７及びセレクタ（ＳＥＬ：選択部）
４６を設けて、このＳＥＬ４６の出力が積分器２７を介
して位相器２８の入力として供給されるようにすること
もできる。
【０１８９】そして、この場合も、ＰＮパターン発生回
路４７は、４つのフリップフロップ（ＦＦ）回路４７１
〜４７４とＥＸ−ＯＲゲート４７５で構成されており、
位相成分検出部６１（又は、６１Ａ，６１Ｂ）によるＡ
／Ｄ変換用クロックの位相ずれの検出結果の中心値とな
るような試験用のランダムパルスを発生するようになっ
ており、ＳＥＬ４６は、試験／通常切替信号を受けて、
位相成分検出部６１（又は、６１Ａ，６１Ｂ）及びＰＮ
パターン発生回路４７の出力を選択的に出力するもので
ある。なお、この図４９において、図４４に示す符号と
同一符号が指す部分は、それぞれ図４４にて前述したも
のと同様である。
【０１９０】このような構成により、図５０に示すクロ
ック再生回路６８でも、クロック再生回路６８の調整
（試験）を行なう際、その旨の信号をＳＥＬ４６に供給
すると、ＳＥＬ４６では、図４３〜図４６にて前述した
ごとく位相成分検出部６１にて検出される各Ａ／Ｄ変換
器２３，２４のためのＡ／Ｄ変換用クロックの位相ずれ
（位相成分）の代わりに、ＰＮパターン発生回路４７の
発生するランダムパルス（試験用信号）が選択されて出
力され、積分器２７で平均化されたのち、位相器２８の
ための位相調整用制御信号として位相器２８へ供給され
る。
【０１９１】従って、極めて容易に、位相器２８による
各Ａ／Ｄ変換器２３，２４のためのＡ／Ｄ変換用クロッ
クの位相ずれ調整処理の試験を行なうことができるよう
になる。 （ｄ）第４実施例の説明 図５１は本発明の第４実施例としての多重無線装置に設
けられるクロック位相検出部及びクロック再生回路の構
成を示すブロック図で、この図５１においても、２２は
直交検波部、２３，２４はそれぞれ識別部、６１は位相
成分検出部で、それぞれ第３実施例にて前述したものと
同様のものであり、２７′は積分器、２８′は発振器で
あり、本実施例では、位相成分検出部６１，積分器２
７′，発振器２８′でクロック再生回路６８′が構成さ
れる。
【０１９２】ここで、直交検波部２２，各識別部２３，
２４，積分器２７′及び発振器２８′は、それぞれ第２
実施例にて前述した同一符号を付したものと同様のもの
であり、まず直交検波部２２は、ＩＦ帯域の信号を検波
して互いに９０°位相の異なる（直交する）２種の信号
Ｉｃｈ信号，Ｑｃｈ信号を出力するもので、図５２に示
すように、ハイブリッド（Ｈ）２２１，２２２，位相検
波器２２３，２２４，ロールオフ・フィルタ２２５，２
２６，ローカル発振器２２７で構成され、各識別部２
３，２４は、それぞれ直交検波部２２の出力（多値直交
変調信号を復調した信号）を所定のレベルでＡ／Ｄ変換
（識別）するＡ／Ｄ変換器として構成される。
【０１９３】また、積分器（ループフィルタ部）２７′
は、後述する位相成分検出部６１からの出力を積分する
もので、この場合も、図５２に示すように、抵抗（Ｒ）
２７１とコンデンサ（Ｃ）２７２とで構成され、これら
の抵抗２７１とコンデンサ２７２によって、位相成分検
出部２６で検出されたＡ／Ｄ変換用クロックの位相ずれ
（位相成分）情報が積分されるようになっている。
【０１９４】さらに、発振器（発振部）２８′は、上述
の積分器２７′の出力をＡ／Ｄ変換用クロックの位相ず
れを調整する制御入力として受けることにより各識別部
（Ａ／Ｄ変換器）２３，２４に信号識別用クロック（Ａ
／Ｄ変換用クロック）を出力するものである。また、位
相成分検出部〔クロック位相検出回路（部）〕６１は、
第３実施例にて前述したものと同様に、各Ａ／Ｄ変換器
２３，２４へ供給されるＡ／Ｄ変換用クロックの位相差
情報とＡ／Ｄ変換器２３で得られる信号誤差差分情報と
から、Ａ／Ｄ変換用クロックの位相ずれ（位相成分）を
検出して、これをクロック再生回路６８′の構成要素で
ある積分器２７′へ供給するもので、このため、位相差
分検出部６２，誤差差分検出部６３，クロック位相演算
部６４及びフリップフロップ（ＦＦ）回路６５，６６で
構成される。
【０１９５】ここで、位相差分検出部６２は、各Ａ／Ｄ
変換器２３，２４へ供給されるＡ／Ｄ変換用クロックの
位相差情報を検出するものであり、誤差差分検出部６３
は、識別部２３で得られるＩｃｈ信号の信号誤差差分情
報を検出するものであり、本実施例でも、図５２に示す
ように、それぞれ減算器として構成される。なお、各Ｆ
Ｆ回路６５，６５′，６６，６６′は、それぞれ入力さ
れる信号について所要の遅延を施すものである。
【０１９６】また、クロック位相演算部６４は、この場
合も、位相差分検出部６２と誤差差分検出部６３との各
出力からＡ／Ｄ変換用クロックの位相ずれを演算にて検
出するもので、具体的には、除算器（除算部）６４１を
用いて構成され、位相差分検出部６２の出力と誤差差分
検出部６３の出力について除算処理を施すようになって
いる。
【０１９７】なお、図５２において、６７は各Ａ／Ｄ変
換器２３，２４へ供給されるＡ／Ｄ変換用クロックの位
相差情報を所要の信号に変換する変換回路で、高速クロ
ック（ＣＬＫ）で動作するカウンタ６７１を用いて構成
されており、２９６は増幅器２９６で、位相成分検出部
６１で検出されたＡ／Ｄ変換用クロックの位相ずれ情報
を所要の信号レベルに増幅するものである。また、本実
施例では、上述の位相成分検出部６８，積分器２７，位
相器２８及びクロック再生部２９が各識別部（Ａ／Ｄ変
換器）２３，２４に共通の構成となっている。
【０１９８】このような構成により、上述のクロック再
生回路６８′でも、まず位相成分検出部６１において、
第３実施例にて前述したごとく、各Ａ／Ｄ変換器２３，
２４へ供給されるＡ／Ｄ変換用クロックの位相誤差を変
換回路６７にて所要の信号に変換した信号がＦＦ回路６
５′に入力される一方、Ａ／Ｄ変換器２３によってＡ／
Ｄ変換が施されたＩｃｈ信号の信号誤差（信号誤差情
報）がＦＦ回路６６′に入力される。
【０１９９】そして、各信号は、それぞれＦＦ回路６
５，６５′，６６，６６′で所要の遅延が施されて、そ
れぞれ減算器６２，６３に入力され、各減算器６２，６
３では、それぞれの入力に対して減算処理を施すことに
よって、減算器６２では、Ａ／Ｄ変換用クロックの位相
差情報が得られ、減算器６３では、Ｉｃｈ信号の信号誤
差差分情報が得られる。
【０２００】そして、それぞれが除算器６４１（クロッ
ク位相演算部６４）で除算処理されると、この除算器６
４１では、位相差情報と信号誤差差分情報とに対して除
算処理が施され、この結果、Ａ／Ｄ変換用クロックの位
相ずれ情報が得られる。その後、上述のごとく検出され
たＡ／Ｄ変換用クロックの位相ずれ情報は、第３実施例
にて前述したようにディジタル信号からアナログ信号に
変換せずに、ディジタル信号のまま積分器２７′で積分
され、増幅器２９６で所要の信号レベルに増幅されたの
ち、Ａ／Ｄ変換用クロックの位相ずれを調整するための
制御信号として発振器２８′に供給される。
【０２０１】つまり、上述のクロック再生回路６８′
は、第３実施例にて前述したごとく位相成分検出部６１
により検出される各Ａ／Ｄ変換器２３，２４のためのＡ
／Ｄ変換用クロックの位相ずれ情報をディジタル信号か
らアナログ信号に変換して、Ａ／Ｄ変換用クロックの位
相ずれをアナログ信号で調整するのではなく、Ａ／Ｄ変
換用クロックの位相ずれ情報をディジタル信号のまま発
振器２８′の制御入力として出力することにより、Ａ／
Ｄ変換用クロックをディジタル信号で調整するようにな
っているのである。
【０２０２】従って、第３実施例にて前述したようなク
ロック再生部２９や位相器２８を設けなくても、極めて
簡素な構成で、各Ａ／Ｄ変換器２３，２４のためのＡ／
Ｄ変換用クロックの位相ずれを自動的に調整することが
でき、これにより、各Ａ／Ｄ変換器２３，２４でのＡ／
Ｄ変換処理の精度が大幅に向上する。ところで、上述の
位相成分検出部６１におけるクロック位相演算部６４
は、本実施例でも、上述の位相差分検出部６２及び誤差
差分検出部６３で得られる位相差分情報及び信号誤差情
報を簡易的に極性のみで表せば、図５３に示すように、
除算器６４１の代わりに、ＥＸ−ＯＲゲート（排他的論
理和素子）６４２として構成することができるので、よ
り簡素な構成で、Ａ／Ｄ変換用クロックの位相ずれ（位
相成分）を検出することができる。なお、他の各構成部
については、図５２にて前述したものとそれぞれ同様の
ものである。
【０２０３】また、図５２及び図５３に示すクロック再
生回路６８′は、変換回路６７の代わりに、図５４に示
すような、Ａ／Ｄ変換器６７２として構成した変換回路
６７′を用いれば、より簡単な構成にすることができ
る。次に、図５５は図５１〜図５４にて上述したクロッ
ク再生回路６８′の他の構成を示すブロック図で、この
図５５に示すクロック再生回路６８Ａ′は、図５１〜図
５４にて前述したものとそれぞれ同様の直交検波部２
２，識別部２３，２４，位相成分検出部（クロック位相
検出部）６１Ａ，６１Ｂ，積分器（ループフィルタ部）
２７′及び発振器２８′に加えて、乗算器５１１からな
る合成部５１Ａが設けられている。
【０２０４】そして、この場合は、位相成分検出部２６
Ａ，２６Ｂが各Ａ／Ｄ変換器２３，２４に対応して２つ
設けられる一方、発振器２８′及び積分器２７′は各識
別部２３，２４に共通であり、且つ、各位相成分検出部
６１Ａ，６１Ｂの出力を合成する合成部５１Ａが設けら
れて、この合成部５１Ａの出力が積分器２７′に入力と
して供給されるようになっている。
【０２０５】これにより、上述のクロック再生回路６８
Ａ′では、各Ａ／Ｄ変換器２３，２４のための信号識別
用クロックの位相ずれ情報を、各識別部２３，２４に対
応する各位相成分検出部２６Ａ，２６Ｂにてそれぞれ独
立に検出し、これら各位相成分検出部２６Ａ，２６Ｂの
出力を合成部５１Ａの乗算器５１１にて乗算して、各識
別部２３，２４に共通の積分器２７′，発振器２８′に
入力として供給することができる。
【０２０６】従って、発振器２８′から各識別部２３，
２４に供給される信号識別用クロックの位相ずれを、各
識別部２３，２４に対応して独立に、高精度に調整する
ことができるようになる。なお、上述の合成部５１Ａ
は、ディジタル，アナログのどちらでも構成できる。ま
た各部の詳細構成については、それぞれ図５２〜５４に
て前述したものとそれぞれ同様であるので省略する。
【０２０７】次に、図５６も図５１〜図５４にて上述し
たクロック再生回路６８′の他の構成を示すブロック図
で、この図５６に示すクロック再生回路６８Ｂ′は、図
５１〜図５４にて前述したものと同様の位相成分検出部
（クロック位相検出部）６１Ａ，６１Ｂ及び積分器（ル
ープフィルタ部）２７Ａ′２７Ｂ′が、各識別部２３，
２４に対応して２つ設けられる一方、発振器（発振部）
２８Ｂ′は各識別部（Ａ／Ｄ変換器）２３，２４に共通
であるが、２つの識別部２３，２４のうちの識別部２３
は、発振器２８Ｂ′に、第３実施例にて前述したものと
同様の位相器２８を介して接続され、各積分器２７
Ａ′，２７Ｂ′の出力がこの位相器２８Ａ又は発振器２
８Ｂ′に制御入力として供給されるようになっている。
なお、２９６は位相成分検出部６１Ｂにより検出される
各識別部２３，２４のための信号識別用クロックの位相
ずれ情報を所要の信号レベルに増幅する増幅器である。
【０２０８】これにより、上述のクロック再生回路６８
Ｂ′では、各識別部２３，２４のための信号識別用クロ
ックの位相ずれ情報が、それぞれ各識別部２３，２４に
対応して設けられた位相成分検出部６１Ａ，６１Ｂによ
って、第３実施例にて前述したごとく独立に検出され、
これが各積分器２７Ａ′，２７Ｂ′で積分されたのち、
位相器２８又は発振器２８Ｂ′に制御入力として供給さ
れる。
【０２０９】そして、発振器２８Ｂ′では、この信号識
別用クロックの位相ずれ情報に基づき自己の発振周波数
を調整してクロックの位相ずれを自動的に調整して、信
号識別用クロックを識別部２４に供給し、位相器２８Ａ
では、この発振器２８Ｂ′に供給される位相ずれ情報の
一部に対して位相調整が施されて識別部２３に供給され
る。
【０２１０】このように、上述のクロック再生回路６８
Ａ′によれば、各識別部２３，２４のための信号識別用
クロックの位相ずれを、それぞれ各識別部２３，２４に
対応して設けられた位相成分検出部６１Ａ，６１Ｂから
それぞれ独立に検出して、各積分器２７Ａ′，２７Ｂ′
を通じて発振器２８Ｂ′又は位相器２８のための制御信
号として発振器２８Ｂ′へ供給することができるので、
さらに各識別部２３，２４での信号識別処理の精度を向
上させることができる。
【０２１１】さらに、図５７も図５１〜図５４にて前述
したクロック再生回路６８′の他の構成を示すブロック
図で、この図５７に示すクロック再生回路６８Ｃ′は、
他の位相成分検出部５２′をなえる一方、図５１〜図５
４にて前述したものとそれぞれ同様の積分器（ループフ
ィルタ部）２７′及び発振器（発振部）２８′が各識別
部２３，２４に共通であり、且つ、合成部５１Ｂが設け
られている。
【０２１２】ここで、他の位相成分検出部（第２クロッ
ク位相検出部）５２′は、第２実施例中、図３７及び図
３８にて前述した他の位相成分検出部５２と同様のもの
で、本実施例でも、位相成分検出部６１とは異なる手法
で信号識別用クロックの位相ずれ情報を検出するもので
あり、合成部５１Ｂは、位相成分検出部６１及び他の位
相成分検出部５２′の出力を合成するものである。
【０２１３】これにより、上述のクロック再生回路６８
Ｃ′では、他の位相成分検出部５２′により、位相成分
検出部６１とは異なる手法によって各識別部２３，２４
のための信号識別用クロックの位相ずれ情報が検出さ
れ、この信号識別用クロックの位相ずれ情報と、第３実
施例にて前述したごとく位相成分検出部２６によって位
相差情報と信号誤差差分情報とから検出される信号識別
用クロックの位相ずれ情報とが合成部５１Ｂの乗算器５
１１で乗算処理（合成）され積分器２７′に入力として
供給される。
【０２１４】従って、各識別部２３，２４に信号識別用
クロックを供給する発振器２８′に、積分器２７′を通
じて、より精度の高いＡ／Ｄ変換用クロックの位相ずれ
情報（位相成分情報）を出力することができるので、自
動的、且つ、高精度に各識別部のための信号識別用クロ
ックの位相ずれを調整して、各識別部２３，２４におけ
る信号識別（Ａ／Ｄ変換）処理の精度を大幅に向上させ
ることができる。
【０２１５】次に、図５８も図５１〜図５４にて前述し
たクロック再生回路６８′の他の構成を示すブロック図
で、この図５７に示すクロック再生回路６８Ｄ′は、図
５７にて上述した他の位相成分検出部（第２クロック位
相検出部）５２′をそなえる一方、それぞれ図５１〜図
５４にて前述したものと同様の積分器（ループフィルタ
部）２７′及び発振器（発振部）２８′が各識別部２
３，２４に共通であり、且つ、選択部５３′が設けられ
ている。なお、信号品質判定部５４′は、この選択部５
３′での出力信号の選択を制御する信号を供給するもの
で、具体的には、例えば、図４０にて前述したごとく誤
り訂正などによって信号品質の判定を行ないフレーム同
期信号を制御信号として出力するフレーム同期回路とし
て構成される。
【０２１６】ここで、選択部５３′は、信号品質判定部
５４′からの制御信号（例えば、フレーム同期信号）に
応じて位相成分検出部６１及び他の位相成分検出部５
２′の出力を選択的に積分器２７′へ出力するものであ
る。このような構成により、上述のクロック再生回路６
８Ｄ′では、他の位相成分検出部５２′で、位相成分検
出部２６とは異なる手法によって各Ａ／Ｄ変換器２３，
２４のためのＡ／Ｄ変換用クロックの位相ずれが検出さ
れ、このＡ／Ｄ変換用クロックの位相ずれ情報と、第１
実施例にて前述したごとく位相成分検出部２６で検出さ
れるＡ／Ｄ変換用クロックの位相ずれ情報とが、信号品
質判定部５４′からの制御信号に応じて、選択部５３′
から選択的に積分器２７′に入力として供給される。
【０２１７】従って、この場合も、各識別部２３，２４
に信号識別用クロックを供給する発振器２８′に、積分
器２７′を通じて、より精度の高いＡ／Ｄ変換用クロッ
クの位相ずれ情報（位相成分情報）を供給することがで
きるので、自動的、且つ、正確に信号識別用クロックの
位相ずれを調整して、各識別部２３，２４での信号識別
処理の精度を大幅に向上させることができる。
【０２１８】次に、図５９も図５１〜図５４にて前述し
たクロック再生回路６８′の他の構成を示すブロック図
で、この図５７に示すクロック再生回路６８Ｅ′は、図
５３にて前述したものとそれぞれ同様の位相成分検出部
６１，発振器２８′，増幅器２９６，積分器２７′に加
えて、第３実施例中、図４９にて前述したセレクタ（Ｓ
ＥＬ）４６及びＰＮパターン発生回路４７とそれぞれ同
様のセレクタ（ＳＥＬ：選択部）４６′及びＰＮパター
ン発生回路４７′をそなえている。
【０２１９】つまり、上述のクロック再生回路６８Ｅ′
は、簡単に言えば、図５３にて前述したアナログ構成の
クロック再生回路６８をディジタル構成としたものであ
る。なお、この図５９において、図５０に示す符号と同
一符号が指す部分はそれぞれ図５０に示すものと同様で
ある。これにより、上述のクロック再生回路６８Ｅ′で
は、ＰＮパターン発生回路４７′からの試験用信号と位
相成分検出部６１の出力とを、試験（調整）／通常切替
信号に応じて、選択的に、積分器（ループフィルタ部）
２７′の入力として供給することがきる。
【０２２０】従って、極めて容易に、各Ａ／Ｄ変換器
（識別部）２３，２４のためのＡ／Ｄ変換用クロック
（信号識別用クロック）の位相ずれの試験調整を行なう
ことができるようになる。
【０２２１】
【発明の効果】以上詳述したように、本発明の多重無線
装置の受信部に設けられるクロック位相検出回路によれ
ば、クロック位相検出部により、多値直交変調信号を復
調した信号について等化処理を施す等化回路の入力信号
の傾きと等化回路の入出力信号間誤差とから、信号識別
用クロックの位相成分を検出して、クロック再生回路へ
供給することができるので、クロック再生回路における
信号識別用クロックの位相成分の調整を極めて正確に行
なわせることができ、これにより、多重無線装置の性能
を大幅に向上させることができるという利点がある（請
求項１）。
【０２２２】具体的に、上述のクロック位相成分の検出
は、誤差検出部が等化回路の入出力信号間誤差を検出
し、信号傾き検出部が復調信号の傾きを検出し、クロッ
ク位相演算部がこれら誤差検出部と信号傾き検出部との
各出力から信号識別用クロックの位相成分を演算するこ
とによって行なうので、確実に、信号識別用クロックの
位相成分を検出することができるようになる（請求項
２）。
【０２２３】また、クロック位相検出部では、受けた信
号が特定信号判定部で信号品質の良い特定の信号である
と判定された場合にのみ、ゲート部から、クロック位相
演算部で得られた信号識別用クロックの位相成分を出力
することができるので、信号識別用クロックの位相成分
の精度をさらに大幅に向上させることができるようにな
る（請求項３）。
【０２２４】一方、このとき、上述の信号傾き検出部に
よる復調信号の傾きの検出は、識別回路の出力とこの識
別回路の出力を遅延させた遅延部からの出力とが比較部
により比較されることにより行なわれるので、信号識別
用クロックの位相成分を演算する際に必要な復調信号の
傾きを、確実に、得ることができるようになる（請求項
４）。
【０２２５】また、上述の識別回路を高速クロック使用
として、遅延部が高速クロックで動作して識別回路の出
力を遅延させ、ラッチ部が、識別回路の出力，遅延部の
出力を高速クロックより低速のクロックで保持し、この
ラッチ部で保持された識別回路の出力，遅延部の出力を
比較部で比較すれば、復調信号の傾き検出の感度を向上
させることができるので、さらに精度の高い信号識別用
クロックの位相成分が得られるようになる（請求項
５）。
【０２２６】さらに、このとき、これらの識別部間で所
要量位相の異なったクロックを各識別部に供給するよう
にしても、各識別部の出力を比較部で比較することによ
り、復調信号の傾きを検出することができるので、高速
クロック使用の識別部を用いなくても、簡素な構成で、
より精度の高い信号識別用クロックの位相成分が得られ
るようになる（請求項６）。
【０２２７】また、具体的に、上述のクロック位相演算
部を乗算部として構成すれば、誤差検出部の出力と信号
傾き検出部の出力について、この乗算部にて乗算演算処
理を施すことによって信号識別用クロックの位相成分が
得られるので、極めて容易に、位相成分検出回路を実現
することができる（請求項７）。一方、このとき上述の
クロック位相演算部を排他的論理和演算部として構成し
ても、誤差検出部の出力と信号傾き検出部の出力につい
て、この排他的論理和演算部にて排他的論理和演算処理
を施すことによって信号識別用クロックの位相成分が得
られるので、極めて簡素な構成で、位相成分検出回路を
実現することができる（請求項８）。
【０２２８】さらに、上述の特定信号判定部が、複数種
類の特定信号を判定する複数の信号判定部をそなえ、且
つ、この特定信号判定部とゲート部との間に選択部が介
装されている場合は、この選択部により、複数の特定信
号判定部からの判定結果を選択して出力することができ
るので、信号品質の良い特定の信号であると判定された
場合にゲート部から出力される信号識別用クロックの位
相成分の精度をさらに向上させることができるようにな
る（請求項９）。
【０２２９】また、本発明の多重無線装置に設けられる
クロック再生回路によれば、多値直交変調信号について
の検波前の信号から識別回路のための信号識別用クロッ
クを再生し、このクロック再生部からのクロックの位相
を位相調整部で調整して識別回路へ供給する際、クロッ
ク位相検出部が、等化回路の入力信号の傾きと等化回路
の入出力信号間誤差とから、信号識別用クロックの位相
成分を検出して、これを位相調整用制御信号として、位
相調整部に供給することができるので、識別回路のため
の信号識別用クロックの位相成分を正確に調整すること
ができ、これにより識別回路での信号識別処理の精度を
大幅に向上させることができるという利点がある（請求
項１０）。
【０２３０】そして、このとき、クロック位相検出部と
位相調整部との間に平均化部を設ければ、クロック位相
検出部からの出力（位相調整用制御信号）を平均化する
ことができるので、より精度の高い位相調整用制御信号
を得ることができるようになる（請求項１１）。また、
上述の識別回路を多値直交変調信号を復調した複数の信
号の数に対応した複数の識別部で構成して、これら各識
別部のための信号識別用クロックを、各識別部に共通の
クロック再生部，位相調整部及びクロック位相検出部か
ら得ることもできるので、多値直交変調信号を復調する
ことにより複数の信号が得られる多重無線装置の受信部
においても、極めて容易に、信号識別用クロックの位相
成分を検出して調整することができる（請求項１２）。
【０２３１】また、このとき、クロック位相検出部と位
相調整部との間に、クロック位相検出部からの出力を平
均化する平均化部を設けて、クロック再生部，位相調整
部，平均化部及びクロック位相検出部を、上述の各識別
部に共通にした場合も、同様に、多値直交変調信号を復
調することにより複数の信号が得られる多重無線装置の
受信部においても、極めて容易に、信号識別用クロック
の位相成分を検出して調整することができるとともに、
この場合、クロック位相検出部からの出力（位相調整用
制御信号）を平均化部で平均化することができるので、
より精度の高い位相調整用制御信号を得ることができる
ようになる（請求項１３）。
【０２３２】さらに、このように、識別回路を多値直交
変調信号を復調した複数の信号の数に対応した複数の識
別部で構成する場合、クロック再生部をこれら各識別部
に共通にする一方、位相調整部及びクロック位相検出部
を各識別部に対応して複数設ければ、これら複数の識別
部のための信号識別用クロックの位相成分を、各識別部
に対応するクロック位相検出部から独立に検出し、各位
相調整部によってこの位相成分を調整してそれぞれ対応
する識別部に供給することできるので、各識別部での信
号識別処理の精度をさらに向上させることができるよう
になる（請求項１４）。
【０２３３】また、このときも、クロック位相検出部と
位相調整部との間に、平均化部を設けて、クロック再生
部を各識別部に共通にする一方、位相調整部，平均化部
及びクロック位相検出部を各識別部に対応して複数設け
ても、これら複数の識別部のための信号識別用クロック
を、それぞれ対応するクロック位相検出部から得ること
ができるとともに、この際、クロック位相検出部からの
出力である位相調整部のための位相調整用制御信号を各
平均化部で平均化することができるので、さらに各識別
部での信号識別処理の精度を向上させることができる
（請求項１５）。
【０２３４】また、上述のクロック再生回路では、試験
用信号発生部により試験用信号を発生し、選択部により
クロック位相検出部及び試験用信号発生部の出力を選択
的に出力して、この選択部の出力を位相調整部の入力と
して供給することもできるので、極めて容易に、位相調
整部での位相調整処理の試験を行なって識別回路のため
の信号識別用クロックの試験再生を行なうことができ、
これにより、多重無線装置の性能向上に大いに寄与する
（請求項１６）。
【０２３５】さらに、本発明の多重無線装置に設けられ
るクロック再生回路によれば、クロック位相検出部によ
り、等化回路の入力信号の傾きと等化回路の入出力信号
間誤差とから、信号識別用クロックの位相成分を検出
し、これをループフィルタ部で積分し、さらに、発振部
が、このループフィルタ部の出力を制御入力として受け
ることにより、識別回路のための信号識別用クロックの
位相成分を調整して識別回路に供給することができるの
で、極めて簡素な構成で、識別回路での信号識別処理の
性能を大幅に向上させることができるという利点がある
（請求項１７）。
【０２３６】また、このとき、上述の識別回路を、多値
直交変調信号を復調した複数の信号の数に対応した複数
の識別部で構成して、これら各識別部のための信号識別
用クロックの位相成分を、各識別部に共通のクロック位
相検出部で検出し、これを同じく各識別部に共通のルー
プフィルタ部で積分して発振部に供給することができる
ので、多値直交変調信号を復調することにより複数の信
号を得る多重無線装置の受信部においても、極めて容易
に、信号識別用クロックの位相成分を、自動的、且つ、
正確に調整して各識別部での信号識別処理の精度を向上
させることができる（請求項１８）。
【０２３７】さらに、クロック位相検出部をこれらの各
識別部に対応して複数設ける一方、ループフィルタ部及
び発振部を各識別部に共通にし、且つ、合成部を設けれ
ば、各識別部のための信号識別用クロックの位相成分
を、各クロック位相検出部にてそれぞれ独立に検出し、
これら各クロック位相検出部の出力を合成部で合成し
て、各識別部に共通であるループフィルタ部を通じて発
振部に供給することができるので、より簡素な構成で、
発振部から供給される信号識別用クロックの位相成分を
正確に調整することができ、これにより各識別部での信
号識別処理の精度を大幅に向上させることができるよう
になる（請求項１９）。
【０２３８】また、このとき、発振部を各識別部に対し
共通にし、さらに上述の複数の識別部のうちの一部の識
別部を、位相調整部を介して接続すれば、各識別部のた
めの信号識別用クロックの位相成分を、それぞれ対応す
るクロック位相検出部で独立に検出し、発振部又は位相
調整部に制御入力として供給することができるので、信
号識別用クロックの位相成分をそれぞれ発振部又は位相
調整部にて独立に調整して信号識別用クロックを各識別
部に供給することができ、これにより、さらに各識別部
での信号識別処理の精度を大幅に向上させることができ
るようになる（請求項２０）。
【０２３９】さらに、クロック位相検出部とは異なる手
法で信号識別用クロックの位相成分を検出する第２クロ
ック位相検出部をそなえる一方、ループフィルタ部及び
発振部を各識別部に共通にし、且つ、上記のクロック位
相検出部及び第２クロック位相検出部の出力を合成する
合成部を設ければ、クロック位相成分検出部で検出され
る各信号識別用クロックの位相成分と、異なる手法によ
って検出される各識別部のための各信号識別用クロック
の位相成分とを合成部で合成してループフィルタ部に入
力として供給することができるので、さらに正確に、信
号識別用クロックの位相成分を調整することができ、こ
れにより各識別部での信号識別処理の精度をさらに向上
させることができる（請求項２１）。
【０２４０】なお、上述の合成部の代わりに、クロック
位相検出部及び第２クロック位相検出部の出力を選択的
に出力する選択部を設けた場合も、クロック位相成分検
出部で検出される各信号識別用クロックの位相成分と、
異なる手法によって検出される各識別部のための各信号
識別用クロックを、選択部から選択的にループフィルタ
部を通じて発振部に供給することができるので、この場
合も、これにより、正確に信号識別用クロックの位相成
分を調整して、各識別部での信号識別処理の精度をさら
に向上させることができる（請求項２２）。
【０２４１】また、上述のクロック位相検出回路では、
試験用信号発生部からの試験用信号とクロック位相検出
部の出力とを、選択的に、ループフィルタ部の入力とし
て供給することもできるので、極めて容易に、識別回路
のための信号識別用クロックの試験再生を行なうことが
できるようになる（請求項２３）。さらに、本発明の多
重無線装置の受信部に設けられるクロック位相検出回路
によれば、クロック位相検出部により、識別回路へ供給
される現在及び過去の信号識別用クロックから得られる
クロック位相差情報と識別回路の現在及び過去の出力か
ら得られる信号誤差差分情報とから、信号識別用クロッ
クの位相成分を検出して、クロック再生回路へ供給する
ことができるので、極めて簡素な構成で、クロック再生
回路における信号識別用クロックの再生処理の精度を大
幅に向上させることができ、これにより識別回路での信
号識別処理の精度が大幅に向上する（請求項２４）。
【０２４２】このとき、具体的に、クロック位相検出部
による信号識別用クロックの位相成分の検出は、クロッ
ク位相差検出部が、識別回路へ供給されるクロック位相
差情報を検出し、信号誤差差分検出部が、識別回路で得
られる信号誤差差分情報を検出し、さらに、クロック位
相演算部が、上述のクロック位相差検出部と信号誤差差
分検出部との各出力を演算することによって行なわれる
ので、極めて簡素な構成で、確実に、信号識別用クロッ
クの位相成分を検出することができるようになる（請求
項２５）。
【０２４３】ここで、上述のクロック位相演算部を除算
部として構成すれば、誤差検出部の出力と信号傾き検出
部の出力について、この除算部で除算演算処理を施すこ
とによって信号識別用クロックの位相成分を得ることが
できるので、極めて容易に上述のクロック位相演算部を
実現することができる（請求項２６）。なお、このクロ
ック位相演算部を排他論理和演算部として構成しても、
この排他論理和演算部が誤差検出部の出力と信号傾き検
出部の出力について排他論理和演算処理を施すことによ
って信号識別用クロックの位相成分を検出することがで
きるので、さらに簡素な構成で容易に上述のクロック位
相演算部を実現することができる（請求項２７）。
【０２４４】また、本発明の多重無線装置の受信部に設
けられるクロック再生回路によれば、クロック再生回路
において、位相調整部によりクロック再生部からのクロ
ックの位相を調整する際、クロック位相検出部が、識別
回路へ供給される現在及び過去の信号識別用クロックか
ら得られるクロック位相差情報と識別回路の現在及び過
去の出力から得られる信号誤差差分情報とから検出され
る信号識別用クロックの位相成分をクロック再生回路に
供給することができるので、復調信号について等化処理
を施す等化回路が設けられていない場合でも、極めて簡
素な構成で、クロック再生回路で再生される信号識別用
クロックの精度を向上させることができる（請求項２
８）。
【０２４５】なお、このとき、クロック位相検出部と位
相調整部との間に平均化部を設ければ、クロック位相検
出部からの出力（信号識別用クロックの位相成分）を、
この平均化部で平均化することができるので、クロック
再生回路において、より精度の高い信号識別用クロック
を再生することができる（請求項２９）。また、上述の
識別回路を、多値直交変調信号を復調した複数の信号の
数に対応した複数の識別部で構成して、クロック再生
部，位相調整部及びクロック位相検出部をこれらの各識
別部に共通にすれば、各識別部のための信号識別用クロ
ックを、各識別部に共通のクロック位相検出部で検出し
て、各識別に共通のクロック再生部，位相調整部に供給
することができるので、多値直交変調信号を復調するこ
とにより複数の信号が得られる多重無線装置の受信部に
おいても、正確に、各識別部のための信号識別用クロッ
クの位相成分を調整して、各識別部における信号識別処
理の精度を大幅に向上させることができる（請求項３
０）。
【０２４６】さらに、このとき、クロック位相検出部と
位相調整部との間に平均化部を設けて、クロック再生
部，位相調整部，平均化部及びクロック位相検出部を各
識別部に共通にすれば、信号識別用クロックの位相成分
を、各識別部に共通のクロック位相検出部で検出して、
この信号識別用クロックの位相成分を平均化部で平均化
することができるので、信号識別用クロックの位相成分
をより正確に調整して各識別部へ供給でき、これにより
各識別部における信号識別処理の精度をさらに大幅に向
上させることができる（請求項３１）。
【０２４７】また、クロック再生部を各識別部に共通に
する一方、位相調整部及びクロック位相検出部を各識別
部に対応して複数設ければ、信号識別用クロックの位相
成分を、各識別部に対応して設けられたクロック位相検
出部でそれぞれ独立に検出して、位相調整部にて調整す
ることができるので、さらに精度の高い信号識別用クロ
ックを各識別に供給することができるようになる（請求
項３２）。
【０２４８】さらに、このとき、クロック位相検出部と
位相調整部との間に、クロック位相検出部からの出力を
平均化する平均化部を設けて、クロック再生部を各識別
部に共通にする一方、位相調整部，平均化部及びクロッ
ク位相検出部を各識別部に対応して複数設けても、信号
識別用クロックの位相成分を、各識別部に対応して設け
られたクロック位相検出部でそれぞれ独立に検出し、そ
れぞれを各平均化部で平均化して、位相調整部にて調整
することができるので、さらに精度の高い信号識別用ク
ロックを各識別部に供給することができる（請求項３
３）。
【０２４９】また、上述のクロック再生回路でも、試験
用信号発生部からの試験用信号とクロック位相検出部の
出力とを、選択的に、位相調整部の入力として供給する
こともできるので、極めて容易に、識別回路のための信
号識別用クロックの試験再生を行なうことができる（請
求項３４）。さらに、本発明の多重無線装置に設けられ
るクロック再生回路によれば、クロック位相検出部によ
り、識別回路へ供給される現在及び過去の信号識別用ク
ロックから得られるクロック位相差情報と識別回路の現
在及び過去の出力から得られる信号誤差差分情報とか
ら、識別回路のための信号識別用クロックの位相成分が
検出され、これがクロック再生回路へ供給されるので、
復調信号について等化処理を施す等化回路が設けられて
いない場合でも、より簡素な構成で、クロック再生回路
で再生される信号識別用クロックの精度を大幅に向上さ
せることができるようになる（請求項３５）。
【０２５０】また、このとき、上述の識別回路を、多値
直交変調信号を復調した複数の信号の数に対応した複数
の識別部で構成した場合でも、クロック位相検出部，ル
ープフィルタ部及び発振部をこれらの各識別部に共通に
すれば、各識別部のための信号識別用クロックの位相成
分を、各識別部に共通のクロック位相検出部で検出し
て、発振部へ供給することができるので、多値直交変調
信号を復調することにより複数の信号が得られる多重無
線装置の受信部においても、極めて容易に、各識別部の
ための信号識別用クロックの位相成分を発振部にて調整
して各識別部に供給することができ、これにより各識別
部における信号識別処理の精度を大幅に向上させること
ができる（請求項３６）。
【０２５１】また、このとき、ループフィルタ部及び発
振部を各識別部に共通とし、且つ、各クロック位相検出
部の出力を合成する合成部を設ければ、各識別部のため
の信号識別用クロックの位相成分を、各識別部に対応し
て設けられた各クロック位相検出部にてそれぞれ独立に
検出し、合成部で合成して、ループフィルタ部を通じて
発振部に供給することができるので、さらに各識別部で
の信号識別処理の精度を大幅に向上させることができる
ようになる（請求項３７）。
【０２５２】さらに、上述のクロック位相検出部及びル
ープフィルタ部をこれらの各識別部に対応して複数設け
る一方、発振部を各識別部に対し共通にするが、複数の
識別部のうちの一部の識別部を、発振部に位相調整部を
介して接続すれば、各識別部のための信号識別用クロッ
クの位相成分を、それぞれ対応するクロック位相検出部
で独立に検出し各ループフィルタ部で積分して、発振部
又は位相調整部に制御入力として供給することができる
ので、各識別部のための信号識別用クロックの位相成分
をそれぞれ発振部又は位相調整部にて独立に調整してか
ら信号識別用クロックを各識別部に供給でき、これによ
り、さらに各識別部での信号識別処理の精度を大幅に向
上させることができるようになる（請求項３８）。
【０２５３】また、このとき、クロック位相検出部とは
異なる手法で信号識別用クロックの位相成分を検出する
第２クロック位相検出部をそなえる一方、ループフィル
タ部及び発振部を各識別部に共通にし、且つ、クロック
位相検出部及び第２クロック位相検出部の出力を合成す
る合成部を設ければ、異なる手法によって検出される各
識別部のための信号識別用クロックの位相成分を合成部
で合成してループフィルタ部に入力として供給すること
ができるので、より正確に、各識別部のための信号識別
用クロックの位相成分を調整して、この信号識別用クロ
ックを各識別部に供給でき、これにより、各識別部での
信号識別処理の精度をさらに向上させることができる
（請求項３９）。
【０２５４】なお、このとき、上述の合成部の代わり
に、クロック位相検出部及び第２クロック位相検出部の
出力を選択的に出力する選択部を設けた場合も、異なる
手法によって検出される各識別部のための各信号識別用
クロックを選択部から選択的にループフィルタ部に入力
として供給することができるので、各識別部での信号識
別処理の精度を大幅に向上させることができる（請求項
４０）。
【０２５５】また、上述のクロック再生回路でも、試験
用信号発生部からの試験用信号とクロック位相検出部の
出力とを、選択的に、ループフィルタ部の入力として供
給することもできるので、極めて容易に、識別回路のた
めの信号識別用クロックの試験再生を行なうことができ
る（請求項４１）。
【図面の簡単な説明】
【図１】第１の発明の原理ブロック図である。
【図２】第２の発明の原理ブロック図である。
【図３】第３の発明の原理ブロック図である。
【図４】第４の発明の原理ブロック図である。
【図５】第５の発明の原理ブロック図である。
【図６】第６の発明の原理ブロック図である。
【図７】本発明の第１実施例としての多重無線装置に設
けられるクロック位相検出回路及びクロック再生回路の
構成を示すブロック図である。
【図８】第１実施例における位相成分検出部の構成を示
すブロック図である。
【図９】第１実施例におけるクロック再生回路及びその
周辺回路の詳細構成を示すブロック図である。
【図１０】第１実施例におけるクロック再生回路の動作
を説明するための図である。
【図１１】第１実施例における位相成分検出部の他の構
成を示すブロック図である。
【図１２】第１実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図１３】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図１４】第１実施例における位相成分検出部の他の構
成を示すブロック図である。
【図１５】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図１６】第１実施例におけるクロック再生回路の動作
を説明するための図である。
【図１７】第１実施例における位相成分検出部の他の構
成を示すブロック図である。
【図１８】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図１９】（ａ）〜（ｃ）はそれぞれ第１実施例におけ
るクロック再生回路の動作を説明するための図である。
【図２０】第１実施例におけるクロック再生回路の動作
を説明するための図である。
【図２１】第１実施例における位相成分検出部の他の構
成を示すブロック図である。
【図２２】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図２３】第１実施例における位相成分検出部の他の構
成を示すブロック図である。
【図２４】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図２５】第１実施例における位相成分検出部に使用さ
れるデータの一例を示す図である。
【図２６】第１実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図２７】第１実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図２８】本発明の第２実施例としてのクロック位相検
出回路及びクロック再生回路の構成を示すブロック図で
ある。
【図２９】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３０】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３１】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３２】第２実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図３３】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３４】第２実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図３５】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３６】第２実施例におけるクロック再生回路に設け
られる合成部の他の構成を示すブロック図である。
【図３７】第２実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図３８】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図３９】第２実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図４０】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図４１】第２実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図４２】第２実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図４３】本発明の第３実施例としてのクロック位相検
出回路及びクロック再生回路の構成を示すブロック図で
ある。
【図４４】第３実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図４５】第３実施例におけるクロック再生回路の動作
を説明するための図である。
【図４６】第３実施例におけるクロック再生回路の動作
を説明するための図である。
【図４７】第３実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図４８】第３実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図４９】第３実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図５０】第３実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図５１】本発明の第４実施例としてのクロック位相検
出回路及びクロック再生回路の構成を示すブロック図で
ある。
【図５２】第４実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図５３】第４実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図５４】第４実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図５５】第４実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図５６】第４実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図５７】第４実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図５８】第４実施例におけるクロック再生回路の他の
構成を示すブロック図である。
【図５９】第４実施例におけるクロック再生回路及びそ
の周辺回路の詳細構成を示すブロック図である。
【図６０】一般的な多重無線装置の受信部に設けられる
クロック再生回路の構成を示すブロック図である。
【図６１】一般的な多重無線装置の受信部に設けられる
クロック再生回路の構成を示すブロック図である。
【符号の説明】
１Ａ，１Ｂ クロック位相検出回路 ２Ａ，２Ａ′，２Ｂ，２Ｂ′ クロック再生回路 １１ 識別回路 １２，３５，３５′，３５Ａ，３５Ａ′〜３５Ｇ′，６
８，６８′，６８Ａ，６８Ａ′〜６８Ｃ′ クロック再
生回路 １３ 等化回路 １４Ａ，１４Ｂ クロック位相検出部 １５，２９ クロック再生部 １６ 位相調整部 １７ ループフィルタ部 １８ 発振部 ２２ 直交検波部 ２３，２３′，２３Ａ，２３Ｂ，２４，識別部（Ａ／Ｄ
変換器） ２５ 等化器（トランスバーサル等化器） ２６，２６Ａ〜２６Ｄ，６１，６１Ａ，６１Ｂ 位相成
分検出部〔クロック位相検出部（回路）〕 ２７，２７Ａ，２７Ｂ 積分器（平均化部） ２８，２８Ａ，２８Ｂ 位相器（位相調整部） ２７′，２７Ａ′，２７Ｂ′ 積分器（ループフィルタ
部） ２８′，２８Ａ′，２８Ｂ′ 発振器（発振部） ３０，３０Ａ，３０Ｂ 傾き判定部（信号傾き検出部） ３１ 誤差検出部 ３１Ａ，３１Ｂ，３０４，５２２ 時間調整部（τ） ３２，６４ クロック位相演算部 ３３ Ｄ／Ａ変換器 ３６ 分周器（ＦＦ） ３７ 遅延部 ４１，４１Ａ，４１Ｂ 信号判定部（特定信号判定部） ４２ フリップフロップ（ＦＦ）回路（ゲート部） ４３，４６，５３，５３′ 選択部（ＳＥＬ） ４４，５４，５４′ 信号品質判定部（フレーム同期回
路） ４７ ランダムパルス発生部（ＰＮパターン発生回路：
試験用信号発生部） ５１，５１Ａ，５１Ｂ 合成部 ５２，５２′ 他の位相成分検出部 ６２ 位相差分検出部（減算器） ６３ 誤差差分検出部（減算器） ６５，６５′，６６，６６′，３０１，３０２，３０
５，３０６，４７１〜４７４ フリップフロップ（Ｆ
Ｆ）回路 ６７ 変換回路 ２２１，２２２ ハイブリッド（Ｈ） ２２３，２２４ 位相検波器 ２２５，２２６ ロールオフ・フィルタ ２２７ ローカル発振器 ２７１，５１２，５１３ 抵抗（Ｒ） ２７２ コンデンサ（Ｃ） ２９１ ２乗検波部 ２９２ フィルタ ２９３ ＰＬＬ回路 ２９４ 位相検波器（ＰＤ） ２９５ ループフィルタ ２９６ 増幅器 ２９７，２９７′ 発振器 ３０３，４１１ ＲＯＭ ３０７ 比較部（ＣＯＭＰ） ３１１ 減算器 ３２１ 乗算器 ３２２，４７５，５２１，６４２ ＥＸ−ＯＲゲート
（排他的論理和素子） ３７１ 反転ゲート ４１２ ＡＮＤゲート ５１１ 乗算器 ６４１ 除算器（除算部） ６７１ カウンタ ６７２ Ａ／Ｄ変換器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−84834（ＪＰ，Ａ) 特開 平６−311193（ＪＰ，Ａ) 特開 昭63−215235（ＪＰ，Ａ) 特開 平９−98198（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 H04L 7/00

Claims (41)

    (57)【特許請求の範囲】
  1. 【請求項１】 多値直交変調信号を復調した信号を所定
    の識別レベルで識別する識別回路と、該識別回路のため
    の信号識別用クロックを再生して該識別回路へ供給する
    クロック再生回路と、該多値直交変調信号を復調した信
    号について等化処理を施す等化回路とを有する多重無線
    装置の受信部に使用されるものであって、 該等化回路の入力信号の傾きと該等化回路の入出力信号
    間誤差とから、該信号識別用クロックの位相成分を検出
    して、これを該クロック再生回路へ供給するクロック位
    相検出部をそなえて構成されたことを特徴とする、多重
    無線装置の受信部に設けられるクロック位相検出回路。
  2. 【請求項２】 該クロック位相検出部が、該等化回路の
    入出力信号間誤差を検出する誤差検出部と、復調信号の
    傾きを検出する信号傾き検出部と、該誤差検出部と該信
    号傾き検出部との各出力から該信号識別用クロックの位
    相成分を演算にて検出するクロック位相演算部とをそな
    えて構成されたことを特徴とする請求項１記載の多重無
    線装置の受信部に設けられるクロック位相検出回路。
  3. 【請求項３】 該クロック位相検出部が、該等化回路の
    入出力信号間誤差を検出する誤差検出部と、復調信号の
    傾きを検出する信号傾き検出部と、該誤差検出部と該信
    号傾き検出部との各出力から該信号識別用クロックの位
    相成分を演算にて検出するクロック位相演算部と、特定
    の信号かどうかを判定する特定信号判定部と、該特定信
    号判定部で特定の信号であると判定されると該クロック
    位相演算部で得られた該信号識別用クロックの位相成分
    を出力するゲート部とをそなえて構成されたことを特徴
    とする請求項１記載の多重無線装置の受信部に設けられ
    るクロック位相検出回路。
  4. 【請求項４】 該信号傾き検出部が、該識別回路の出力
    を遅延する遅延部と、該識別回路の出力，該遅延部の出
    力を比較して復調信号の傾きを検出する比較部とをそな
    えて構成されたことを特徴とする請求項２または請求項
    ３記載の多重無線装置の受信部に設けられるクロック位
    相検出回路。
  5. 【請求項５】 該識別回路を高速クロック使用とした場
    合において、該信号傾き検出部が、該高速クロックで動
    作して該識別回路の出力を遅延する遅延部と、該識別回
    路の出力，該遅延部の出力を該高速クロックより低速の
    クロックで保持するラッチ部と、該ラッチ部で保持され
    た該識別回路の出力，該遅延部の出力を比較して復調信
    号の傾きを検出する比較部とをそなえて構成されたこと
    を特徴とする請求項２または請求項３記載の多重無線装
    置の受信部に設けられるクロック位相検出回路。
  6. 【請求項６】 該識別回路が、該多値直交変調信号を復
    調した複数の信号の数に対応した複数の識別部からな
    り、該識別部間で所要量位相の異なったクロックを該識
    別部に供給した場合において、該信号傾き検出部が、各
    識別部の出力を比較して復調信号の傾きを検出する比較
    部をそなえて構成されたことを特徴とする請求項２また
    は請求項３記載の多重無線装置の受信部に設けられるク
    ロック位相検出回路。
  7. 【請求項７】 該クロック位相演算部が、該誤差検出部
    の出力と該信号傾き検出部の出力について乗算演算処理
    を施す乗算部として構成されたことを特徴とする請求項
    ２または請求項３記載の多重無線装置の受信部に設けら
    れるクロック位相検出回路。
  8. 【請求項８】 該クロック位相演算部が、該誤差検出部
    の出力と該信号傾き検出部の出力について排他論理和演
    算処理を施す排他論理和演算部として構成されたことを
    特徴とする請求項２または請求項３記載の多重無線装置
    の受信部に設けられるクロック位相検出回路。
  9. 【請求項９】 該特定信号判定部が、複数種類の特定信
    号を判定する複数の信号判定部をそなえ、且つ、該特定
    信号判定部と該ゲート部との間に上記複数の信号判定部
    からの判定結果を選択する選択部が介装されていること
    を特徴とする請求項３記載の多重無線装置の受信部に設
    けられるクロック位相検出回路。
  10. 【請求項１０】 多値直交変調信号を復調した信号を所
    定の識別レベルで識別する識別回路と、該多値直交変調
    信号を復調した信号について等化処理を施す等化回路と
    を有する多重無線装置の受信部に設けられることによ
    り、該識別回路のための信号識別用クロックを再生して
    該識別回路へ供給するクロック再生回路において、 該多値直交変調信号についての検波前の信号から該信号
    識別用クロックを再生するクロック再生部と、該クロッ
    ク再生部からのクロックの位相を調整して該識別回路へ
    供給する位相調整部とが設けられるとともに、 該等化回路の入力信号の傾きと該等化回路の入出力信号
    間誤差とから、該信号識別用クロックの位相成分を検出
    して、これを該位相調整部へ位相調整用制御信号として
    供給するクロック位相検出部が設けられたことを特徴と
    する、多重無線装置の受信部に設けられるクロック再生
    回路。
  11. 【請求項１１】 該クロック位相検出部と該位相調整部
    との間に、該クロック位相検出部からの出力を平均化す
    る平均化部が設けられたことを特徴とする請求項１０記
    載の多重無線装置の受信部に設けられるクロック再生回
    路。
  12. 【請求項１２】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック再生部，位相調整部及びクロック位相検
    出部が各識別部に共通であることを特徴とする請求項１
    ０記載の多重無線装置の受信部に設けられるクロック再
    生回路。
  13. 【請求項１３】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    るとともに、該クロック位相検出部と該位相調整部との
    間に、該クロック位相検出部からの出力を平均化する平
    均化部が設けられたものであって、 上記のクロック再生部，位相調整部，平均化部及びクロ
    ック位相検出部が各識別部に共通であることを特徴とす
    る請求項１０記載の多重無線装置の受信部に設けられる
    クロック再生回路。
  14. 【請求項１４】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック再生部が各識別部に共通である一方、上
    記の位相調整部及びクロック位相検出部が各識別部に対
    応して複数設けられていることを特徴とする請求項１０
    記載の多重無線装置の受信部に設けられるクロック再生
    回路。
  15. 【請求項１５】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    るとともに、該クロック位相検出部と該位相調整部との
    間に、該クロック位相検出部からの出力を平均化する平
    均化部が設けられたものであって、 上記のクロック再生部が各識別部に共通である一方、上
    記の位相調整部，平均化部及びクロック位相検出部が各
    識別部に対応して複数設けられていることを特徴とする
    請求項１０記載の多重無線装置の受信部に設けられるク
    ロック再生回路。
  16. 【請求項１６】 試験用信号を発生する試験用信号発生
    部をそなえるとともに、上記のクロック位相検出部及び
    試験用信号発生部の出力を選択的に出力する選択部が設
    けられて、該選択部の出力が該位相調整部の入力として
    供給されていることを特徴とする請求項１０記載の多重
    無線装置の受信部に設けられるクロック再生回路。
  17. 【請求項１７】 多値直交変調信号を復調した信号を所
    定の識別レベルで識別する識別回路と、該多値直交変調
    信号を復調した信号について等化処理を施す等化回路と
    を有する多重無線装置の受信部に設けられることによ
    り、該識別回路のための信号識別用クロックを再生して
    該識別回路へ供給するクロック再生回路において、 該等化回路の入力信号の傾きと該等化回路の入出力信号
    間誤差とから、該信号識別用クロックの位相成分を検出
    するクロック位相検出部と、 該クロック位相検出部の出力を積分するループフィルタ
    部と、 該ループフィルタ部の出力を制御入力として受けること
    により該識別回路に該識別回路のための信号識別用クロ
    ックを出力する発振部とをそなえて構成されたことを特
    徴とする、多重無線装置の受信部に設けられるクロック
    再生回路。
  18. 【請求項１８】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部，ループフィルタ部及び発振
    部が各識別部に共通であることを特徴とする請求項１７
    記載の多重無線装置の受信部に設けられるクロック再生
    回路。
  19. 【請求項１９】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部が各識別部に対応して複数設
    けられる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、各クロック位相検出部の出
    力を合成する合成部が設けられて、該合成部の出力が該
    ループフィルタ部に入力として供給されていることを特
    徴とする請求項１７記載の多重無線装置の受信部に設け
    られるクロック再生回路。
  20. 【請求項２０】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部及びループフィルタ部が各識
    別部に対応して複数設けられる一方、該発振部は各識別
    部に対し共通であるが、複数の該識別部のうちの一部の
    該識別部は、該発振部に位相調整部を介して接続され、
    該ループフィルタ部の出力は該発振部又は該位相調整部
    に制御入力として供給されていることを特徴とする請求
    項１７記載の多重無線装置の受信部に設けられるクロッ
    ク再生回路。
  21. 【請求項２１】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 該クロック位相検出部とは異なる手法で該信号識別用ク
    ロックの位相成分を検出する第２クロック位相検出部を
    そなえる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、上記のクロック位相検出部
    及び第２クロック位相検出部の出力を合成する合成部が
    設けられて、該合成部の出力が該ループフィルタ部に入
    力として供給されていることを特徴とする請求項１７記
    載の多重無線装置の受信部に設けられるクロック再生回
    路。
  22. 【請求項２２】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 該クロック位相検出部とは異なる手法で該信号識別用ク
    ロックの位相成分を検出する第２クロック位相検出部を
    そなえる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、上記のクロック位相検出部
    及び第２クロック位相検出部の出力を選択的に出力する
    選択部が設けられて、該選択部の出力が該ループフィル
    タ部に入力として供給されていることを特徴とする請求
    項１７記載の多重無線装置の受信部に設けられるクロッ
    ク再生回路。
  23. 【請求項２３】 試験用信号を発生する試験用信号発生
    部をそなえるとともに、上記のクロック位相検出部及び
    試験用信号発生部の出力を選択的に出力する選択部が設
    けられて、該選択部の出力が該ループフィルタ部の入力
    として供給されていることを特徴とする請求項１７記載
    の多重無線装置の受信部に設けられるクロック再生回
    路。
  24. 【請求項２４】 多値直交変調信号を復調した信号を所
    定の識別レベルで識別する識別回路と、該識別回路のた
    めの信号識別用クロックを再生して該識別回路へ供給す
    るクロック再生回路とを有する多重無線装置の受信部に
    使用されるものであって、 該識別回路へ供給される現在及び過去の信号識別用クロ
    ックから得られるクロック位相差情報と該識別回路の現
    在及び過去の出力から得られる信号誤差差分情報とか
    ら、該信号識別用クロックの位相成分を検出して、これ
    を該クロック再生回路へ供給するクロック位相検出部を
    そなえて構成されたことを特徴とする、多重無線装置の
    受信部に設けられるクロック位相検出回路。
  25. 【請求項２５】 該クロック位相検出部が、該識別回路
    へ供給されるクロック位相差情報を検出するクロック位
    相差検出部と、該識別回路で得られる信号誤差差分情報
    を検出する信号誤差差分検出部と、該クロック位相差検
    出部と該信号誤差差分検出部との各出力から該信号識別
    用クロックの位相成分を演算にて検出するクロック位相
    演算部とをそなえて構成されたことを特徴とする請求項
    ２４記載の多重無線装置の受信部に設けられるクロック
    位相検出回路。
  26. 【請求項２６】 該クロック位相演算部が、該誤差検出
    部の出力と該信号傾き検出部の出力について除算演算処
    理を施す除算部として構成されたことを特徴とする請求
    項２４記載の多重無線装置の受信部に設けられるクロッ
    ク位相検出回路。
  27. 【請求項２７】 該クロック位相演算部が、該誤差検出
    部の出力と該信号傾き検出部の出力について排他論理和
    演算処理を施す排他論理和演算部として構成されたこと
    を特徴とする請求項２４記載の多重無線装置の受信部に
    設けられるクロック位相検出回路。
  28. 【請求項２８】 多値直交変調信号を復調した信号を所
    定の識別レベルで識別する識別回路を有する多重無線装
    置の受信部に設けられることにより、該識別回路のため
    の信号識別用クロックを再生して該識別回路へ供給する
    クロック再生回路において、 該多値直交変調信号についての検波前の信号から該信号
    識別用クロックを再生するクロック再生部と、該クロッ
    ク再生部からのクロックの位相を調整して該識別回路へ
    供給する位相調整部とが設けられるとともに、 該識別回路へ供給される現在及び過去の信号識別用クロ
    ックから得られるクロック位相差情報と該識別回路の現
    在及び過去の出力から得られる信号誤差差分情報とか
    ら、該信号識別用クロックの位相成分を検出して、これ
    を該クロック再生回路へ供給するクロック位相検出部が
    設けられたことを特徴とする、多重無線装置の受信部に
    設けられるクロック再生回路。
  29. 【請求項２９】 該クロック位相検出部と該位相調整部
    との間に、該クロック位相検出部からの出力を平均化す
    る平均化部が設けられたことを特徴とする請求項２８記
    載の多重無線装置の受信部に設けられるクロック再生回
    路。
  30. 【請求項３０】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック再生部，位相調整部及びクロック位相検
    出部が各識別部に共通であることを特徴とする請求項２
    ８記載の多重無線装置の受信部に設けられるクロック再
    生回路。
  31. 【請求項３１】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    るとともに、該クロック位相検出部と該位相調整部との
    間に、該クロック位相検出部からの出力を平均化する平
    均化部が設けられたものであって、 上記のクロック再生部，位相調整部，平均化部及びクロ
    ック位相検出部が各識別部に共通であることを特徴とす
    る請求項２８記載の多重無線装置の受信部に設けられる
    クロック再生回路。
  32. 【請求項３２】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック再生部が各識別部に共通である一方、上
    記の位相調整部及びクロック位相検出部が各識別部に対
    応して複数設けられていることを特徴とする請求項２８
    記載の多重無線装置の受信部に設けられるクロック再生
    回路。
  33. 【請求項３３】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    るとともに、該クロック位相検出部と該位相調整部との
    間に、該クロック位相検出部からの出力を平均化する平
    均化部が設けられたものであって、 上記のクロック再生部が各識別部に共通である一方、上
    記の位相調整部，平均化部及びクロック位相検出部が各
    識別部に対応して複数設けられていることを特徴とする
    請求項２８記載の多重無線装置の受信部に設けられるク
    ロック再生回路。
  34. 【請求項３４】 試験用信号を発生する試験用信号発生
    部をそなえるとともに、上記のクロック位相検出部及び
    試験用信号発生部の出力を選択的に出力する選択部が設
    けられて、該選択部の出力が該位相調整部の入力として
    供給されていることを特徴とする請求項２８記載の多重
    無線装置の受信部に設けられるクロック再生回路。
  35. 【請求項３５】 多値直交変調信号を復調した信号を所
    定の識別レベルで識別する識別回路を有する多重無線装
    置の受信部に設けられることにより、該識別回路のため
    の信号識別用クロックを再生して該識別回路へ供給する
    クロック再生回路において、 該識別回路へ供給される現在及び過去の信号識別用クロ
    ックから得られるクロック位相差情報と該識別回路の現
    在及び過去の出力から得られる信号誤差差分情報とか
    ら、該信号識別用クロックの位相成分を検出して、これ
    を該クロック再生回路へ供給するクロック位相検出部
    と、 該クロック位相検出部の出力を積分するループフィルタ
    部と、 該ループフィルタ部の出力を制御入力として受けること
    により該識別回路に該識別回路のための信号識別用クロ
    ックを出力する発振部とをそなえて構成されたことを特
    徴とする、多重無線装置の受信部に設けられるクロック
    再生回路。
  36. 【請求項３６】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部，ループフィルタ部及び発振
    部が各識別部に共通であることを特徴とする請求項３５
    記載の多重無線装置の受信部に設けられるクロック再生
    回路。
  37. 【請求項３７】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部が各識別部に対応して複数設
    けられる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、各クロック位相検出部の出
    力を合成する合成部が設けられて、該合成部の出力が該
    ループフィルタ部に入力として供給されていることを特
    徴とする請求項３５記載の多重無線装置の受信部に設け
    られるクロック再生回路。
  38. 【請求項３８】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 上記のクロック位相検出部及びループフィルタ部が各識
    別部に対応して複数設けられる一方、該発振部は各識別
    部に対し共通であるが、複数の該識別部のうちの一部の
    該識別部は、該発振部に位相調整部を介して接続され、
    該ループフィルタ部の出力は該発振部又は該位相調整部
    に制御入力として供給されていることを特徴とする請求
    項３５記載の多重無線装置の受信部に設けられるクロッ
    ク再生回路。
  39. 【請求項３９】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 該クロック位相検出部とは異なる手法で該信号識別用ク
    ロックの位相成分を検出する第２クロック位相検出部を
    そなえる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、上記のクロック位相検出部
    及び第２クロック位相検出部の出力を合成する合成部が
    設けられて、該合成部の出力が該ループフィルタ部に入
    力として供給されていることを特徴とする請求項３５記
    載の多重無線装置の受信部に設けられるクロック再生回
    路。
  40. 【請求項４０】 該識別回路が、該多値直交変調信号を
    復調した複数の信号の数に対応した複数の識別部からな
    り、 該クロック位相検出部とは異なる手法で該信号識別用ク
    ロックの位相成分を検出する第２クロック位相検出部を
    そなえる一方、上記のループフィルタ部及び発振部が各
    識別部に共通であり、且つ、上記のクロック位相検出部
    及び第２クロック位相検出部の出力を選択的に出力する
    選択部が設けられて、該選択部の出力が該ループフィル
    タ部に入力として供給されていることを特徴とする請求
    項３５記載の多重無線装置の受信部に設けられるクロッ
    ク再生回路。
  41. 【請求項４１】 試験用信号を発生する試験用信号発生
    部をそなえるとともに、上記のクロック位相検出部及び
    試験用信号発生部の出力を選択的に出力する選択部が設
    けられて、該選択部の出力が該ループフィルタ部の入力
    として供給されていることを特徴とする請求項３５記載
    の多重無線装置の受信部に設けられるクロック再生回
    路。
JP05937795A 1995-03-17 1995-03-17 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 Expired - Lifetime JP3403849B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP05937795A JP3403849B2 (ja) 1995-03-17 1995-03-17 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US08/552,543 US5867542A (en) 1995-03-17 1995-11-03 Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment
DE69535596T DE69535596T2 (de) 1995-03-17 1995-11-21 Phasendetektor und Taktrückgewinnungsanordnung in einem Empfänger für eine Multiplexfunkanordnung
DE69533541T DE69533541T2 (de) 1995-03-17 1995-11-21 Phasendetektor und Taktrückgewinnungsanordnung in einem Empfänger für eine Multiplex- Funkanordnung
EP95118303A EP0732829B1 (en) 1995-03-17 1995-11-21 Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment
EP04006365A EP1439659B1 (en) 1995-03-17 1995-11-21 Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment
US09/771,229 USRE40695E1 (en) 1995-03-17 2001-01-26 Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05937795A JP3403849B2 (ja) 1995-03-17 1995-03-17 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路

Publications (2)

Publication Number Publication Date
JPH08256188A JPH08256188A (ja) 1996-10-01
JP3403849B2 true JP3403849B2 (ja) 2003-05-06

Family

ID=13111539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05937795A Expired - Lifetime JP3403849B2 (ja) 1995-03-17 1995-03-17 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路

Country Status (4)

Country Link
US (2) US5867542A (ja)
EP (2) EP0732829B1 (ja)
JP (1) JP3403849B2 (ja)
DE (2) DE69535596T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651834C1 (de) * 1996-12-13 1998-08-20 Bosch Gmbh Robert Anordnung zum Gewinnen eines gemeinsamen Verarbeitungstaktes für mehrere Datensignale
JPH1174942A (ja) 1997-08-29 1999-03-16 Fujitsu Ltd 無線受信装置
JP3088359B2 (ja) * 1997-09-30 2000-09-18 埼玉日本電気株式会社 π／４シフトＤＱＰＳＫデジタル復調器
US6085345A (en) * 1997-12-24 2000-07-04 Intel Corporation Timing control for input/output testability
JP2000341136A (ja) * 1999-05-27 2000-12-08 Sony Corp 復号装置及びデータの復号方法
US6990160B1 (en) * 1999-09-17 2006-01-24 Matsushita Electric Industrial Co., Ltd. Reception apparatus and method
US6658066B1 (en) * 2000-02-17 2003-12-02 Skyworks Solutions, Inc. Method and apparatus for multiple phase splitting for dual band IQ subharmonic mixer
JP3419397B2 (ja) * 2001-01-18 2003-06-23 日本電気株式会社 クロック同期回路及びクロック同期方法
US6937679B2 (en) * 2001-12-26 2005-08-30 Intel Corporation Spread spectrum clocking tolerant receivers
JP4106975B2 (ja) * 2002-06-19 2008-06-25 セイコーエプソン株式会社 拡散量制御装置
JP4878936B2 (ja) * 2006-06-28 2012-02-15 富士通セミコンダクター株式会社 故障検出方法、試験回路及び半導体装置
US7916780B2 (en) * 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link
US8102960B2 (en) * 2008-03-28 2012-01-24 Intel Corporation Adaptation of a digital receiver
EP2375603B1 (en) 2010-02-05 2018-05-23 Xieon Networks S.à r.l. Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers
EP2515467B1 (en) * 2011-04-21 2016-02-10 Nxp B.V. Symbol clock recovery circuit
JP5720425B2 (ja) * 2011-05-31 2015-05-20 富士通株式会社 デジタルコヒーレント受信機及び位相制御方法
JP2013183455A (ja) * 2012-02-29 2013-09-12 Zte (Usa) Inc ナイキスト波長分割多重システム
US8917125B1 (en) * 2012-09-05 2014-12-23 IQ-Analog Corporation Interleaving analog-to-digital converter (ADC) with background calibration
US8878577B2 (en) * 2012-09-05 2014-11-04 IQ-Analog Corporation System and method for frequency multiplier jitter correction

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2331601C2 (de) * 1973-06-20 1975-08-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur phasenregelung eines Taktsignals
FR2478914B1 (fr) * 1980-03-19 1986-01-31 Ibm France Procede et dispositif pour l'ajustement initial de l'horloge d'un recepteur de donnees synchrone
DE3124329A1 (de) * 1981-06-20 1983-04-28 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang "anordnung zur gewinnung eines taktsignals"
JPS6156555A (ja) * 1984-08-27 1986-03-22 Nec Corp 復調装置
CA1268523A (en) * 1984-10-31 1990-05-01 Nec Corporation Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable
JPS61137446A (ja) * 1984-12-10 1986-06-25 Nec Corp 復調装置
JPS62298255A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd 識別装置
JP2543515B2 (ja) 1987-03-04 1996-10-16 富士通株式会社 クロツク再生回路
US4815103A (en) * 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
JP2580015B2 (ja) 1988-09-20 1997-02-12 富士通株式会社 交差偏波間干渉補償装置
JPH0687540B2 (ja) * 1988-11-10 1994-11-02 日本電気株式会社 復調装置
CA2008595C (en) * 1989-01-26 1995-03-07 Nec Corporation Coherent psk demodulator with adaptive line enhancer
US5283780A (en) * 1990-10-18 1994-02-01 Stanford Telecommunications, Inc. Digital audio broadcasting system
JP2884792B2 (ja) * 1991-02-19 1999-04-19 日本電気株式会社 タイミング抽出装置
JPH04286248A (ja) * 1991-03-14 1992-10-12 Fujitsu Ltd ベースバンド遅延検波器
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator
US5438591A (en) * 1991-07-31 1995-08-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
US5363408A (en) * 1992-03-24 1994-11-08 General Instrument Corporation Mode selective quadrature amplitude modulation communication system
US5400366A (en) * 1992-07-09 1995-03-21 Fujitsu Limited Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
KR100255726B1 (ko) 1993-03-31 2000-05-01 윤종용 자동 주파수 제어방법 및 장치
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
JPH07212421A (ja) * 1994-01-19 1995-08-11 Toshiba Corp Ａｆｃ回路
KR970001636B1 (ko) * 1994-01-20 1997-02-11 엘지전자 주식회사 영상신호의 시간축 보정 장치
JPH08265384A (ja) * 1995-03-22 1996-10-11 Nec Corp 復調装置
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
JPH0998198A (ja) 1995-09-29 1997-04-08 Toshiba Corp ディジタル信号復調装置

Also Published As

Publication number Publication date
USRE40695E1 (en) 2009-04-07
EP1439659B1 (en) 2007-09-12
US5867542A (en) 1999-02-02
EP0732829B1 (en) 2004-09-22
DE69535596D1 (de) 2007-10-25
EP0732829A3 (en) 1999-09-15
DE69535596T2 (de) 2008-06-12
DE69533541T2 (de) 2005-09-29
JPH08256188A (ja) 1996-10-01
EP1439659A1 (en) 2004-07-21
EP0732829A2 (en) 1996-09-18
DE69533541D1 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
JP3403849B2 (ja) 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5661761A (en) Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
KR900002330B1 (ko) 무선 수신기
JP3404228B2 (ja) クロック位相検出回路
JP2020141203A (ja) クロック再生回路及び受信装置
KR0148140B1 (ko) 심볼 타이밍 복구장치
JPH08265143A (ja) キャリア再生回路
JPH06311193A (ja) 自動周波数制御方法及びその装置
US7924962B2 (en) Clock regeneration circuit technical field
JPH1174942A (ja) 無線受信装置
US5793250A (en) Phase demodulator selectively using a first or a second detector
CA2110017C (en) Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP3973332B2 (ja) ディジタル変復調の同期方式
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
JP3212385B2 (ja) クロック再生回路
JP3369118B2 (ja) データ判定回路
JPH09214461A (ja) ディジタル多重無線の交差偏波伝送受信機
JPH0748677B2 (ja) 等化器
JP3339093B2 (ja) クロック再生回路及び多値ｑａｍ復調器
JP2914720B2 (ja) 搬送波再生装置
JPH0771033B2 (ja) ダイバーシチ受信回路
JPH0787147A (ja) 復調装置
JP2000270038A (ja) クロック同期回路およびその同期方法
JP2002271434A (ja) 搬送波再生回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10