JP3212385B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3212385B2 JP3212385B2 JP30368392A JP30368392A JP3212385B2 JP 3212385 B2 JP3212385 B2 JP 3212385B2 JP 30368392 A JP30368392 A JP 30368392A JP 30368392 A JP30368392 A JP 30368392A JP 3212385 B2 JP3212385 B2 JP 3212385B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロック再生回路に関
し、更に詳しくはＰＳＫ変調波を検波して対応する位相
角信号θを生成するタイプの復調器のクロック再生回路
に関する。無線通信の分野では周波数利用効率の向上を
目的にディジタル変調方式の導入が活発に行われてい
る。ディジタル無線通信においては送／受信器のタイミ
ング用局部発振器の温度変化等による周波数のずれが問
題となり、かかる周波数変動を補償するためのクロック
再生回路を設ける必要がある。
し、更に詳しくはＰＳＫ変調波を検波して対応する位相
角信号θを生成するタイプの復調器のクロック再生回路
に関する。無線通信の分野では周波数利用効率の向上を
目的にディジタル変調方式の導入が活発に行われてい
る。ディジタル無線通信においては送／受信器のタイミ
ング用局部発振器の温度変化等による周波数のずれが問
題となり、かかる周波数変動を補償するためのクロック
再生回路を設ける必要がある。
【０００２】今日、ディジタル変復調方式は多様化して
おり、例えばｎ相ＰＳＫ変調波を検波して対応する位相
角信号θを生成するタイプの復調器が提供されている。
この種の復調器でもクロック再生回路は必要であるが、
この復調器の外部には従来の直交成分データＩ，Ｑと異
なり位相角信号θが出力されるので、受信データのデー
タ変換点の検出に問題が生じる。
おり、例えばｎ相ＰＳＫ変調波を検波して対応する位相
角信号θを生成するタイプの復調器が提供されている。
この種の復調器でもクロック再生回路は必要であるが、
この復調器の外部には従来の直交成分データＩ，Ｑと異
なり位相角信号θが出力されるので、受信データのデー
タ変換点の検出に問題が生じる。
【０００３】そこで、このような位相角信号θに基づい
て受信データのデータ変換点を簡単な構成により効率よ
く検出するクロック再生回路の提供が望まれる。
て受信データのデータ変換点を簡単な構成により効率よ
く検出するクロック再生回路の提供が望まれる。
【０００４】
【従来の技術】図６は従来のクロック再生回路のブロッ
ク図で、図において７は位相検波回路、７1 は搬送波発
振器、７2 は直交検波回路、７3 ，７4 はＡ／Ｄ変換器
（Ａ／Ｄ）、７5 はベースバンド遅延検波演算回路（Ｂ
ＤＤ）、２はデータ判定回路、４はエッジ検出回路、４
1 はフリップフロップ回路（ＦＦ）、４2 はＥＸ−ＯＲ
回路（Ｅ）、８は位相比較回路、８1 は２ビットのカウ
ンタ回路（ＣＴＲ）、ＡはＡＮＤゲート回路、９はクロ
ック発生回路、９1 はランダムウオークフィルタ（ＲＷ
Ｆ）、９2 は分周器、１０，１１は遅延回路（Ｄ）であ
る。
ク図で、図において７は位相検波回路、７1 は搬送波発
振器、７2 は直交検波回路、７3 ，７4 はＡ／Ｄ変換器
（Ａ／Ｄ）、７5 はベースバンド遅延検波演算回路（Ｂ
ＤＤ）、２はデータ判定回路、４はエッジ検出回路、４
1 はフリップフロップ回路（ＦＦ）、４2 はＥＸ−ＯＲ
回路（Ｅ）、８は位相比較回路、８1 は２ビットのカウ
ンタ回路（ＣＴＲ）、ＡはＡＮＤゲート回路、９はクロ
ック発生回路、９1 はランダムウオークフィルタ（ＲＷ
Ｆ）、９2 は分周器、１０，１１は遅延回路（Ｄ）であ
る。
【０００５】入力のＩＦ信号は直交検波回路７2 で直交
検波されて後、サンプリングクロック信号ＳＣＬＫでＡ
／Ｄ変換され、更にベースバンド遅延検波演算回路７5
で遅延検波されて直交成分データＩ，Ｑに変換される。
エッジ検出回路４は例えばデータＩを所定閾値で硬判定
した信号を微分することによりＩ軸についてのデータ変
換点Ｙを検出する。位相比較回路８はデータ変換点Ｙと
再生クロック信号１ＣＬＫの立ち上がりとの位相比較を
行うことによりデータ変換点Ｙに対する再生クロック信
号１ＣＬＫの位相の進み／遅れを判定する。即ち、再生
クロック信号１ＣＬＫが立ち上がった後にデータ変換点
Ｙが検出されると位相進み（Ｘ＝１，Ｙ＝１）と判定
し、また再生クロック信号１ＣＬＫが立ち上がる前にデ
ータ変換点Ｙが検出されると位相遅れ（Ｘ＝０，Ｙ＝
１）と判定する。
検波されて後、サンプリングクロック信号ＳＣＬＫでＡ
／Ｄ変換され、更にベースバンド遅延検波演算回路７5
で遅延検波されて直交成分データＩ，Ｑに変換される。
エッジ検出回路４は例えばデータＩを所定閾値で硬判定
した信号を微分することによりＩ軸についてのデータ変
換点Ｙを検出する。位相比較回路８はデータ変換点Ｙと
再生クロック信号１ＣＬＫの立ち上がりとの位相比較を
行うことによりデータ変換点Ｙに対する再生クロック信
号１ＣＬＫの位相の進み／遅れを判定する。即ち、再生
クロック信号１ＣＬＫが立ち上がった後にデータ変換点
Ｙが検出されると位相進み（Ｘ＝１，Ｙ＝１）と判定
し、また再生クロック信号１ＣＬＫが立ち上がる前にデ
ータ変換点Ｙが検出されると位相遅れ（Ｘ＝０，Ｙ＝
１）と判定する。
【０００６】クロック発生回路９のランダムウオークフ
ィルタ９1 は位相比較回路８が判定した位相の進み／遅
れに応じて内部のアップ／ダウンカウンタ（不図示）を
アップ／ダウンしており、該アップ／ダウンカウンタの
カウント出力が内部の制御された閾値を越えた場合には
変数±ｘを出力する。そして、分周器９2 は変数±ｘを
制御入力として高速（１ＣＬＫの６４倍速）のマスター
クロック信号ＭＣＬＫを１／（１６±ｘ）に分周し、再
生クロック信号４ＣＬＫを発生する。
ィルタ９1 は位相比較回路８が判定した位相の進み／遅
れに応じて内部のアップ／ダウンカウンタ（不図示）を
アップ／ダウンしており、該アップ／ダウンカウンタの
カウント出力が内部の制御された閾値を越えた場合には
変数±ｘを出力する。そして、分周器９2 は変数±ｘを
制御入力として高速（１ＣＬＫの６４倍速）のマスター
クロック信号ＭＣＬＫを１／（１６±ｘ）に分周し、再
生クロック信号４ＣＬＫを発生する。
【０００７】かくして、データ変換点Ｙと再生クロック
信号１ＣＬＫとの間の位相差は常に一定となるように制
御され、これによって遅延回路１１の出力のクロック信
号１ＣＬＫＤはデータＩ，Ｑのアイの中心にくるように
調整される。このように、従来は、Ｉ（又はＱ）成分の
データ変換点Ｙと再生クロック信号１ＣＬＫとの位相比
較を行うことにより該再生クロック信号１ＣＬＫのクロ
ック位相を調整していた。
信号１ＣＬＫとの間の位相差は常に一定となるように制
御され、これによって遅延回路１１の出力のクロック信
号１ＣＬＫＤはデータＩ，Ｑのアイの中心にくるように
調整される。このように、従来は、Ｉ（又はＱ）成分の
データ変換点Ｙと再生クロック信号１ＣＬＫとの位相比
較を行うことにより該再生クロック信号１ＣＬＫのクロ
ック位相を調整していた。
【０００８】
【発明が解決しようとする課題】しかし、ｎ相ＰＳＫ変
調波を検波して対応する位相角信号θを生成するような
タイプの復調器においては、外部に位相角信号θしか取
り出せないので、受信データのデータ変換点の検出に問
題が生じる。これを、例えばデータ「０」＝０°，デー
タ「１」＝１８０°とするようなＢＰＳＫ変調方式で説
明すると、検波された位相角信号θは０°及び３６０°
付近と１８０°付近との２極に集中することになる。従
って、このような位相角信号θから従来と同じデータ変
換点を検出しようとするとその硬判定には９０°及び２
７０°の２つの閾値が必要となり、硬判定回路が複雑と
なる欠点がある。
調波を検波して対応する位相角信号θを生成するような
タイプの復調器においては、外部に位相角信号θしか取
り出せないので、受信データのデータ変換点の検出に問
題が生じる。これを、例えばデータ「０」＝０°，デー
タ「１」＝１８０°とするようなＢＰＳＫ変調方式で説
明すると、検波された位相角信号θは０°及び３６０°
付近と１８０°付近との２極に集中することになる。従
って、このような位相角信号θから従来と同じデータ変
換点を検出しようとするとその硬判定には９０°及び２
７０°の２つの閾値が必要となり、硬判定回路が複雑と
なる欠点がある。
【０００９】また、位相角信号θを外部で再度Ｉ，Ｑの
直交成分データに分解し、これに従来方式のクロック再
生回路を接続する方法も考えられるが、このためには外
部にｓｉｎθ，ｃｏｓθを乗算するための演算回路が必
要となり、回路規模が増大する欠点がある。本発明の目
的は、外部に受信データの位相角信号を出力するような
ＰＳＫ復調器に対して適正かつレスポンスの速い再生ク
ロック信号を簡単な構成により提供可能なクロック再生
回路を提供することにある。
直交成分データに分解し、これに従来方式のクロック再
生回路を接続する方法も考えられるが、このためには外
部にｓｉｎθ，ｃｏｓθを乗算するための演算回路が必
要となり、回路規模が増大する欠点がある。本発明の目
的は、外部に受信データの位相角信号を出力するような
ＰＳＫ復調器に対して適正かつレスポンスの速い再生ク
ロック信号を簡単な構成により提供可能なクロック再生
回路を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明のクロック再生
回路は、ＰＳＫ変調波を検波して対応する位相角信号θ
を生成するタイプの復調器のクロック再生回路におい
て、復調器の出力の位相角信号θを所定角度オフセット
させるオフセット回路３と、オフセット回路３の出力に
基づいて受信データの所定のデータ変換点を検出するエ
ッジ検出回路４と、再生クロック周期を４つ以上のタイ
ムスロットに分割すると共に、該周期内における所定の
基準点と前記エッジ検出回路が検出したデータ変換点と
を比較して前記基準点からの大きさの異なる２種以上の
位相差検出信号を出力可能な位相比較回路５と、位相比
較回路５が検出した位相差検出信号に基づいて高速の基
準クロック信号の分周比を可変制御し、該位相差を一定
とするような再生クロック信号を発生するクロック発生
回路６とを備え、前記クロック発生回路６は、前記位相
比較回路５によって検出可能な２種以上の位相差検出信
号の内の、少なくとも大きさの大きい位相差検出信号に
基づいてクロック発生回路の分周比を直接に制御するも
のである。
の構成により解決される。即ち、本発明のクロック再生
回路は、ＰＳＫ変調波を検波して対応する位相角信号θ
を生成するタイプの復調器のクロック再生回路におい
て、復調器の出力の位相角信号θを所定角度オフセット
させるオフセット回路３と、オフセット回路３の出力に
基づいて受信データの所定のデータ変換点を検出するエ
ッジ検出回路４と、再生クロック周期を４つ以上のタイ
ムスロットに分割すると共に、該周期内における所定の
基準点と前記エッジ検出回路が検出したデータ変換点と
を比較して前記基準点からの大きさの異なる２種以上の
位相差検出信号を出力可能な位相比較回路５と、位相比
較回路５が検出した位相差検出信号に基づいて高速の基
準クロック信号の分周比を可変制御し、該位相差を一定
とするような再生クロック信号を発生するクロック発生
回路６とを備え、前記クロック発生回路６は、前記位相
比較回路５によって検出可能な２種以上の位相差検出信
号の内の、少なくとも大きさの大きい位相差検出信号に
基づいてクロック発生回路の分周比を直接に制御するも
のである。
【００１１】
【作用】図１の（Ａ）において、オフセット回路３は復
調器の出力の位相角信号θを所定角度θOFS オフセット
させることによりデータ変換点の検出が容易な位相角信
号θS に変換している。即ち、これを例えば図１の
（Ｂ）のＢＰＳＫ変調方式で説明すると、図の左側の検
波された位相角信号θは送信データの「０」，「１」に
応じて０°及び３６０°付近と１８０°付近との２極に
集中する。従って、このような位相角信号θから従来と
同じデータ変換点を検出しようとするとその硬判定には
９０°及び２７０°の２つの閾値が必要となる。
調器の出力の位相角信号θを所定角度θOFS オフセット
させることによりデータ変換点の検出が容易な位相角信
号θS に変換している。即ち、これを例えば図１の
（Ｂ）のＢＰＳＫ変調方式で説明すると、図の左側の検
波された位相角信号θは送信データの「０」，「１」に
応じて０°及び３６０°付近と１８０°付近との２極に
集中する。従って、このような位相角信号θから従来と
同じデータ変換点を検出しようとするとその硬判定には
９０°及び２７０°の２つの閾値が必要となる。
【００１２】本発明では、オフセット回路３で位相角信
号θに例えばθOFS ＝９０°のオフセットを加える。こ
うすると、オフセットされた位相角信号θS は９０°付
近と２７０°付近との２極に集中するようになる。従っ
て、これらは、θS ≧１８０°か否かの単一の閾値で容
易に硬判定できる。しかも、オフセット回路３は加算器
で構成できるから構成も簡単である。また、クロック周
期内における所定の基準点からの大きさの異なる２種以
上の位相差検出信号を生成可能とすると共に、少なくと
も大きさの大きい位相差検出信号については、該信号に
よりクロック発生回路の分周比を直接に制御することに
より、検出位相差が大きい場合の高速の引き込み（又は
迅速な引き戻し）を可能とする。
号θに例えばθOFS ＝９０°のオフセットを加える。こ
うすると、オフセットされた位相角信号θS は９０°付
近と２７０°付近との２極に集中するようになる。従っ
て、これらは、θS ≧１８０°か否かの単一の閾値で容
易に硬判定できる。しかも、オフセット回路３は加算器
で構成できるから構成も簡単である。また、クロック周
期内における所定の基準点からの大きさの異なる２種以
上の位相差検出信号を生成可能とすると共に、少なくと
も大きさの大きい位相差検出信号については、該信号に
よりクロック発生回路の分周比を直接に制御することに
より、検出位相差が大きい場合の高速の引き込み（又は
迅速な引き戻し）を可能とする。
【００１３】好ましくは、クロック発生回路６は、小さ
い位相差の検出信号をフィルタリングして後選択手段６
3 に入力する第１の経路と、大きい位相差の検出信号を
直接選択手段６3 に入力する第２の経路と、選択手段６
3 の出力に応じて高速の基準クロック信号の分周比を可
変制御する分周器６2 とを備え、選択手段６3 は通常は
第１の経路を選択し、かつクロック位相の高速引込時に
は第２の経路を選するように制御される。
い位相差の検出信号をフィルタリングして後選択手段６
3 に入力する第１の経路と、大きい位相差の検出信号を
直接選択手段６3 に入力する第２の経路と、選択手段６
3 の出力に応じて高速の基準クロック信号の分周比を可
変制御する分周器６2 とを備え、選択手段６3 は通常は
第１の経路を選択し、かつクロック位相の高速引込時に
は第２の経路を選するように制御される。
【００１４】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のクロッ
ク再生回路のブロック図で、図において１は位相検波回
路、１1 は搬送波発振器、１2 は直交検波回路、１3 ，
１4 はＡ／Ｄ変換器（Ａ／Ｄ）、１5 は角度変換器、１
6 は遅延検波回路、１7 は１シンボル分のシフトレジス
タ（ＳＲ）、１8 は減算回路、２はデータ判定回路、３
はオフセット回路（ＯＦＳＣ）、３1 は加算回路、４は
エッジ検出回路、４1 はフリップフロップ回路（Ｆ
Ｆ）、４2 はＥＸ−ＯＲ回路（Ｅ）、５は位相比較回
路、５1 は２ビットのカウンタ回路（ＣＴＲ）、ＡはＡ
ＮＤゲート回路、ＥはＥＸ−ＯＲ回路、Ｉはインバータ
回路、６はクロック発生回路、６1 はランダムウオーク
フィルタ（ＲＷＦ）、６2 は分周器、６3 はセレクタ
（ＳＥＬ）、１０，１１は遅延回路（Ｄ）である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のクロッ
ク再生回路のブロック図で、図において１は位相検波回
路、１1 は搬送波発振器、１2 は直交検波回路、１3 ，
１4 はＡ／Ｄ変換器（Ａ／Ｄ）、１5 は角度変換器、１
6 は遅延検波回路、１7 は１シンボル分のシフトレジス
タ（ＳＲ）、１8 は減算回路、２はデータ判定回路、３
はオフセット回路（ＯＦＳＣ）、３1 は加算回路、４は
エッジ検出回路、４1 はフリップフロップ回路（Ｆ
Ｆ）、４2 はＥＸ−ＯＲ回路（Ｅ）、５は位相比較回
路、５1 は２ビットのカウンタ回路（ＣＴＲ）、ＡはＡ
ＮＤゲート回路、ＥはＥＸ−ＯＲ回路、Ｉはインバータ
回路、６はクロック発生回路、６1 はランダムウオーク
フィルタ（ＲＷＦ）、６2 は分周器、６3 はセレクタ
（ＳＥＬ）、１０，１１は遅延回路（Ｄ）である。
【００１５】入力のＩＦ信号は直交検波回路１2 で直交
検波されて後、角度変換器１5 でθ´＝ｔａｎ-1（Ｑ／
Ｉ）により局座標変換され、更に遅延検波回路１6 で遅
延検波されて送信データに対応する位相角信号θに変換
される。オフセット回路３は位相角信号θに所定角度θ
OFS を加えることで該位相角信号θをθOFS だけオフセ
ットさせ、データ変換点の検出が容易な位相角信号θS
に変換する。
検波されて後、角度変換器１5 でθ´＝ｔａｎ-1（Ｑ／
Ｉ）により局座標変換され、更に遅延検波回路１6 で遅
延検波されて送信データに対応する位相角信号θに変換
される。オフセット回路３は位相角信号θに所定角度θ
OFS を加えることで該位相角信号θをθOFS だけオフセ
ットさせ、データ変換点の検出が容易な位相角信号θS
に変換する。
【００１６】図３，図４は実施例のデータ変換点の検出
方式を説明する図である。図３の（Ａ）はＢＰＳＫ変調
方式の場合を示しており、送信データの「０」，「１」
に応じてこれらを検波した位相角信号θは０°及び３６
０°付近と１８０°付近との２極に集中している。な
お、Ｔは１シンボル区間を表している。図３の（Ｂ）は
図３の（Ａ）の位相角信号θにオフセット角θOFS ＝９
０°を加えた場合を示しており、オフセット後の位相角
信号θS は９０°付近と２７０°付近との２極に集中す
るようになる。従って、データ変換点はθS ≧１８０°
か否かの単一の閾値で容易に硬判定できる。
方式を説明する図である。図３の（Ａ）はＢＰＳＫ変調
方式の場合を示しており、送信データの「０」，「１」
に応じてこれらを検波した位相角信号θは０°及び３６
０°付近と１８０°付近との２極に集中している。な
お、Ｔは１シンボル区間を表している。図３の（Ｂ）は
図３の（Ａ）の位相角信号θにオフセット角θOFS ＝９
０°を加えた場合を示しており、オフセット後の位相角
信号θS は９０°付近と２７０°付近との２極に集中す
るようになる。従って、データ変換点はθS ≧１８０°
か否かの単一の閾値で容易に硬判定できる。
【００１７】図３の（Ｃ）はＱＰＳＫ変調方式の場合を
示しており、送信データに応じてこれらを検波した位相
角信号θは４５°，１３５°，２２５°及び３１５°付
近の４極に集中している。この場合はオフセット角θ
OFS ＝０°を加えれば良く、データ変換点は上記と同様
にしてθS ≧１８０°か否かの単一の閾値で容易に硬判
定できる。
示しており、送信データに応じてこれらを検波した位相
角信号θは４５°，１３５°，２２５°及び３１５°付
近の４極に集中している。この場合はオフセット角θ
OFS ＝０°を加えれば良く、データ変換点は上記と同様
にしてθS ≧１８０°か否かの単一の閾値で容易に硬判
定できる。
【００１８】図４の（Ａ）は８ＰＳＫ変調方式の場合を
示しており、送信データに応じてこれらを検波した位相
角信号θは４５°，９０°，１３５°，１８０°，２２
５°，２７０°，３１５°及び３６０°（０°）付近の
８極に集中している。図４の（Ｂ）は図４の（Ａ）の位
相角信号θにオフセット角θOFS ＝２２．５°を加えた
場合を示しており、オフセット後の位相角信号θS は６
７．５°，１１２．５°，１５７．５°，２０２．５
°，２４７．５°，２９２．５°，３３７．５°及び２
２．５°付近の８極に集中するようになる。従って、こ
の場合もデータ変換点はθS ≧１８０°か否かの単一の
閾値で容易に硬判定できる。以下、任意の２n ＰＳＫ変
調方式についても同様に考えられる。
示しており、送信データに応じてこれらを検波した位相
角信号θは４５°，９０°，１３５°，１８０°，２２
５°，２７０°，３１５°及び３６０°（０°）付近の
８極に集中している。図４の（Ｂ）は図４の（Ａ）の位
相角信号θにオフセット角θOFS ＝２２．５°を加えた
場合を示しており、オフセット後の位相角信号θS は６
７．５°，１１２．５°，１５７．５°，２０２．５
°，２４７．５°，２９２．５°，３３７．５°及び２
２．５°付近の８極に集中するようになる。従って、こ
の場合もデータ変換点はθS ≧１８０°か否かの単一の
閾値で容易に硬判定できる。以下、任意の２n ＰＳＫ変
調方式についても同様に考えられる。
【００１９】図２に戻り、エッジ検出回路４は位相角信
号θS の所定ビット信号を微分することによりデータ変
換点Ｙを検出する。例えば位相角信号θS を８ビット信
号で表すと、０°＝「００００００００」、１８０°＝
「１０００００００」、３５９°＝「１１１１１１１
１」となるような符号体系で表せる。従って、エッジ検
出回路４は位相角信号θS の最上位ビット信号Ｂにのみ
注目すれば良い。
号θS の所定ビット信号を微分することによりデータ変
換点Ｙを検出する。例えば位相角信号θS を８ビット信
号で表すと、０°＝「００００００００」、１８０°＝
「１０００００００」、３５９°＝「１１１１１１１
１」となるような符号体系で表せる。従って、エッジ検
出回路４は位相角信号θS の最上位ビット信号Ｂにのみ
注目すれば良い。
【００２０】位相比較回路８はデータ変換点Ｙと再生ク
ロック信号１ＣＬＫの立ち上がりとの位相比較を行うこ
とによりデータ変換点Ｙに対する再生クロック信号１Ｃ
ＬＫの位相の進み／遅れを判定する。即ち、本実施例で
は再生クロック周期を４つのタイムスロットに分割する
と共に、該分割した各タイムスロットと検出されたデー
タ変換点との対応に応じて大きさの異なる「Ｘ，Ｙ」と
「ＫX ，ＫY ，ＫZ 」との２種類の位相差信号を出力す
る。
ロック信号１ＣＬＫの立ち上がりとの位相比較を行うこ
とによりデータ変換点Ｙに対する再生クロック信号１Ｃ
ＬＫの位相の進み／遅れを判定する。即ち、本実施例で
は再生クロック周期を４つのタイムスロットに分割する
と共に、該分割した各タイムスロットと検出されたデー
タ変換点との対応に応じて大きさの異なる「Ｘ，Ｙ」と
「ＫX ，ＫY ，ＫZ 」との２種類の位相差信号を出力す
る。
【００２１】クロック発生回路６は、小さい位相差の検
出信号Ｘ，Ｙをランダムウオークフィルタ９1 によりフ
ィルタリングして後セレクタ６3 に入力する第１の経路
と、大きい位相差の検出信号ＫX ，ＫY ，ＫZ を直接セ
レクタ６3 に入力する第２の経路と、セレクタ６3 の出
力ｘに応じて高速（１ＣＬＫの６４倍速）の基準クロッ
ク信号ＭＣＬＫの分周比を可変制御する分周器６2 とを
備えている。そして、セレクタ６3 は外部からの制御信
号ＢＳＴにより通常は第１の経路を選択しているが、バ
ースト検出時等のクロック位相の高速引込時には第２の
経路を選するように制御される。
出信号Ｘ，Ｙをランダムウオークフィルタ９1 によりフ
ィルタリングして後セレクタ６3 に入力する第１の経路
と、大きい位相差の検出信号ＫX ，ＫY ，ＫZ を直接セ
レクタ６3 に入力する第２の経路と、セレクタ６3 の出
力ｘに応じて高速（１ＣＬＫの６４倍速）の基準クロッ
ク信号ＭＣＬＫの分周比を可変制御する分周器６2 とを
備えている。そして、セレクタ６3 は外部からの制御信
号ＢＳＴにより通常は第１の経路を選択しているが、バ
ースト検出時等のクロック位相の高速引込時には第２の
経路を選するように制御される。
【００２２】かくして、データ変換点Ｙと再生クロック
信号１ＣＬＫの位相差は常に一定となるように制御さ
れ、遅延回路１１の出力のクロック信号１ＣＬＫＤは位
相角信号θのアイの中心にくるように調整される。図５
は実施例のクロック再生回路の動作タイミングチャート
である。硬判定信号Ｂのデータ変化点Ｙと再生クロック
信号１ＣＬＫの立ち上がりとの間で位相を比較する。１
シンボル区間には４サンプル信号ＳＣＬＫが発生するの
でクロック信号１ＣＬＫの立ち上がりとデータ変化点Ｙ
との位相関係にはケース（１）〜（４）の４つの場合が
存在する。いずれの場合も、クロック信号１ＣＬＫＤの
立ち上がりが位相角信号θのアイが最も開く位置をたた
くようにクロック信号１ＣＬＫを再生する。この例で
は、遅延回路１０，１１による遅延分を考慮し、クロッ
ク信号１ＣＬＫの立ち上がりがタイムスロット１のあた
りに来るように制御している。
信号１ＣＬＫの位相差は常に一定となるように制御さ
れ、遅延回路１１の出力のクロック信号１ＣＬＫＤは位
相角信号θのアイの中心にくるように調整される。図５
は実施例のクロック再生回路の動作タイミングチャート
である。硬判定信号Ｂのデータ変化点Ｙと再生クロック
信号１ＣＬＫの立ち上がりとの間で位相を比較する。１
シンボル区間には４サンプル信号ＳＣＬＫが発生するの
でクロック信号１ＣＬＫの立ち上がりとデータ変化点Ｙ
との位相関係にはケース（１）〜（４）の４つの場合が
存在する。いずれの場合も、クロック信号１ＣＬＫＤの
立ち上がりが位相角信号θのアイが最も開く位置をたた
くようにクロック信号１ＣＬＫを再生する。この例で
は、遅延回路１０，１１による遅延分を考慮し、クロッ
ク信号１ＣＬＫの立ち上がりがタイムスロット１のあた
りに来るように制御している。
【００２３】ケース（１）ではクロック信号１ＣＬＫの
位相が僅かに遅れている。この場合は位相比較回路５は
Ｘ＝０，Ｙ＝１を出力し、これによりランダムウオーク
フィルタ６1 のアップ／ダウンカウンタ（不図示）を１
カウントダウンする。そして、もしこれによりアップ／
ダウンカウンタのカウント出力が内部の制御された閾値
を越えた場合には、ランダムウオークフィルタ６1 は変
数−ｘ（例えば−１）を出力する。これにより、分周器
９2 はマスタークロック信号ＭＣＬＫを１／（１６−
１）で分周することとなり、これによってクロック信号
１ＣＬＫの位相は僅かに進む。
位相が僅かに遅れている。この場合は位相比較回路５は
Ｘ＝０，Ｙ＝１を出力し、これによりランダムウオーク
フィルタ６1 のアップ／ダウンカウンタ（不図示）を１
カウントダウンする。そして、もしこれによりアップ／
ダウンカウンタのカウント出力が内部の制御された閾値
を越えた場合には、ランダムウオークフィルタ６1 は変
数−ｘ（例えば−１）を出力する。これにより、分周器
９2 はマスタークロック信号ＭＣＬＫを１／（１６−
１）で分周することとなり、これによってクロック信号
１ＣＬＫの位相は僅かに進む。
【００２４】ケース（２）ではクロック信号１ＣＬＫの
位相が僅かに進んでいる。この場合は位相比較回路５は
Ｘ＝１，Ｙ＝１を出力し、これによりランダムウオーク
フィルタ６1 のアップ／ダウンカウンタを１カウントア
ップする。そして、もしこれによりアップ／ダウンカウ
ンタのカウント出力が内部の制御された閾値を越えた場
合には、ランダムウオークフィルタ６1 は変数ｘ（例え
ば１）を出力する。これにより、分周器９2 はマスター
クロック信号ＭＣＬＫを１／（１６＋１）で分周するこ
ととなり、これによってクロック信号１ＣＬＫの位相は
僅かに遅れる。
位相が僅かに進んでいる。この場合は位相比較回路５は
Ｘ＝１，Ｙ＝１を出力し、これによりランダムウオーク
フィルタ６1 のアップ／ダウンカウンタを１カウントア
ップする。そして、もしこれによりアップ／ダウンカウ
ンタのカウント出力が内部の制御された閾値を越えた場
合には、ランダムウオークフィルタ６1 は変数ｘ（例え
ば１）を出力する。これにより、分周器９2 はマスター
クロック信号ＭＣＬＫを１／（１６＋１）で分周するこ
ととなり、これによってクロック信号１ＣＬＫの位相は
僅かに遅れる。
【００２５】ケース（３）ではクロック信号１ＣＬＫの
位相が大きく進んでいる。このような状態はバースト検
出時等のクロック位相の高速引込時に発生する。位相比
較回路５はＸ＝１，Ｙ＝１を出力すると共に、ＫX ，Ｋ
Y ，ＫZ ＝１を出力する。これにより、ランダムウオー
クフィルタ６1 のアップ／ダウンカウンタを１カウント
アップすると共に、ＫX ，ＫY ，ＫZ ＝１はセレクタ６
3 の入力で変数ｘ（例えば＋６）に変換される。そし
て、もし制御信号ＢＳＴが第２の経路を選択している場
合には、分周器９2 はマスタークロック信号ＭＣＬＫを
１／（１６＋６）で分周することとなり、これによりク
ロック信号１ＣＬＫの位相は大きく遅れる。その後、Ｋ
X ，ＫY ，ＫZ ＝１が出なくなり、制御信号ＢＳＴが第
１の経路を選択するように戻されると、定常の同期状態
に入る。
位相が大きく進んでいる。このような状態はバースト検
出時等のクロック位相の高速引込時に発生する。位相比
較回路５はＸ＝１，Ｙ＝１を出力すると共に、ＫX ，Ｋ
Y ，ＫZ ＝１を出力する。これにより、ランダムウオー
クフィルタ６1 のアップ／ダウンカウンタを１カウント
アップすると共に、ＫX ，ＫY ，ＫZ ＝１はセレクタ６
3 の入力で変数ｘ（例えば＋６）に変換される。そし
て、もし制御信号ＢＳＴが第２の経路を選択している場
合には、分周器９2 はマスタークロック信号ＭＣＬＫを
１／（１６＋６）で分周することとなり、これによりク
ロック信号１ＣＬＫの位相は大きく遅れる。その後、Ｋ
X ，ＫY ，ＫZ ＝１が出なくなり、制御信号ＢＳＴが第
１の経路を選択するように戻されると、定常の同期状態
に入る。
【００２６】ケース（４）ではクロック信号１ＣＬＫの
位相が大きく遅れている。この場合は位相比較回路５は
Ｘ＝０，Ｙ＝１を出力すると共に、ＫY ，ＫZ ＝１を出
力する。これにより、ランダムウオークフィルタ６1 の
アップ／ダウンカウンタを１カウントダウンすると共
に、ＫY ，ＫZ ＝１はセレクタ６3 の入力で変数ｘ（例
えば−６）に変換される。そして、もし制御信号ＢＳＴ
が第２の経路を選択している場合には、分周器９2 はマ
スタークロック信号ＭＣＬＫを１／（１６−６）で分周
することとなり、これによりクロック信号１ＣＬＫの位
相は大きく進む。その後、ＫY ，ＫZ ＝１が出なくな
り、制御信号ＢＳＴが第１の経路を選択するように戻さ
れると、定常の同期状態に入る。
位相が大きく遅れている。この場合は位相比較回路５は
Ｘ＝０，Ｙ＝１を出力すると共に、ＫY ，ＫZ ＝１を出
力する。これにより、ランダムウオークフィルタ６1 の
アップ／ダウンカウンタを１カウントダウンすると共
に、ＫY ，ＫZ ＝１はセレクタ６3 の入力で変数ｘ（例
えば−６）に変換される。そして、もし制御信号ＢＳＴ
が第２の経路を選択している場合には、分周器９2 はマ
スタークロック信号ＭＣＬＫを１／（１６−６）で分周
することとなり、これによりクロック信号１ＣＬＫの位
相は大きく進む。その後、ＫY ，ＫZ ＝１が出なくな
り、制御信号ＢＳＴが第１の経路を選択するように戻さ
れると、定常の同期状態に入る。
【００２７】なお、上記実施例では遅延検波後の位相角
信号θにオフセット角θOFS を加えたが、遅延検波前の
位相角信号θ´にオフセット角θOFS を加えるように構
成しても良い。また、上記実施例では遅延検波方式の復
調器について述べたが、本発明は同期検波方式の復調器
にもそのまま適用できる。
信号θにオフセット角θOFS を加えたが、遅延検波前の
位相角信号θ´にオフセット角θOFS を加えるように構
成しても良い。また、上記実施例では遅延検波方式の復
調器について述べたが、本発明は同期検波方式の復調器
にもそのまま適用できる。
【００２８】また、上記実施例では再生クロック周期を
４タイムスロットに分割したが、４以上のタイムスロッ
トに分割して上記の再生クロック位相制御を拡張するよ
うに構成しても良い。
４タイムスロットに分割したが、４以上のタイムスロッ
トに分割して上記の再生クロック位相制御を拡張するよ
うに構成しても良い。
【００２９】
【発明の効果】以上述べた如く本発明によれば、ＰＳＫ
変調波を検波して対応する位相角信号θを生成するタイ
プの復調器のクロック再生回路において、復調器の出力
の位相角信号θを所定角度オフセットさせるオフセット
回路を備えるので、受信データのデータ変換点を簡単な
構成により効率よく検出できる。また、クロック周期内
における所定の基準点からの大きさの異なる２種以上の
位相差検出信号を生成可能とすると共に、少なくとも大
きさの大きい位相差検出信号については、該信号により
クロック発生回路の分周比を直接に制御することによ
り、検出位相差が大きい場合の高速の引き込み（又は迅
速な引き戻し）が可能となる。
変調波を検波して対応する位相角信号θを生成するタイ
プの復調器のクロック再生回路において、復調器の出力
の位相角信号θを所定角度オフセットさせるオフセット
回路を備えるので、受信データのデータ変換点を簡単な
構成により効率よく検出できる。また、クロック周期内
における所定の基準点からの大きさの異なる２種以上の
位相差検出信号を生成可能とすると共に、少なくとも大
きさの大きい位相差検出信号については、該信号により
クロック発生回路の分周比を直接に制御することによ
り、検出位相差が大きい場合の高速の引き込み（又は迅
速な引き戻し）が可能となる。
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施例のクロック再生回路のブロック図
である。
である。
【図３】図３は実施例のデータ変換点の検出方式を説明
する図である。
する図である。
【図４】図４は実施例のデータ変換点の検出方式を説明
する図である。
する図である。
【図５】図５は実施例のクロック再生回路の動作タイミ
ングチャートである。
ングチャートである。
【図６】図６は従来のクロック再生回路のブロック図で
ある。
ある。
１００ 復調器 ３ オフセット回路 ４ エッジ検出回路 ５ 位相比較回路 ６ クロック発生回路
フロントページの続き (56)参考文献 特開 平４−40029（ＪＰ，Ａ) 特開 昭56−134865（ＪＰ，Ａ) 特開 平６−152673（ＪＰ，Ａ) 1991年電子情報通信学会春季全国大会 講演論文集 分冊２，島方幸広 大沢英 男”ＰＳＫベースバンド遅延検波復調器 の構成と特性”ｐ．２−360 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H04L 7/027
Claims (2)
- 【請求項１】 ＰＳＫ変調波を検波して対応する位相角
信号を生成するタイプの復調器のクロック再生回路にお
いて、 復調器の出力の位相角信号を所定角度オフセットさせる
オフセット回路と、オフセット回路 の出力に基づいて受信データの所定のデ
ータ変換点を検出するエッジ検出回路と、再生クロック周期を４つ以上のタイムスロットに分割す
ると共に、該周期内における所定の基準点と前記エッジ
検出回路が検出したデータ変換点とを比較して前記基準
点からの大きさの異なる２種以上の位相差検出信号を出
力可能な位相比較回路 と、位相比較回路 が検出した位相差検出信号に基づいて高速
の基準クロック信号の分周比を可変制御し、該位相差を
一定とするような再生クロック信号を発生するクロック
発生回路とを備え、前記クロック発生回路は、前記位相比較回路によって検
出可能な２種以上の位相差検出信号の内の、少なくとも
大きさの大きい位相差検出信号に基づいてクロック発生
回路の分周比を直接に制御することを 特徴とするクロッ
ク再生回路。 - 【請求項２】 クロック発生回路は、小さい位相差の検
出信号をフィルタリングして後選択手段に入力する第１
の経路と、大きい位相差の検出信号を直接選択手段に入
力する第２の経路と、選択手段の出力に応じて高速の基
準クロック信号の分周比を可変制御する可変分周器とを
備え、選択手段 は通常は第１の経路を選択し、かつクロック位
相の高速引き込み時には第２の経路を選するように制御
されることを特徴とする請求項１に記載のクロック再生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30368392A JP3212385B2 (ja) | 1992-11-13 | 1992-11-13 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30368392A JP3212385B2 (ja) | 1992-11-13 | 1992-11-13 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152669A JPH06152669A (ja) | 1994-05-31 |
| JP3212385B2 true JP3212385B2 (ja) | 2001-09-25 |
Family
ID=17923986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30368392A Expired - Fee Related JP3212385B2 (ja) | 1992-11-13 | 1992-11-13 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212385B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5949002B2 (ja) * | 2012-03-15 | 2016-07-06 | オムロン株式会社 | 画像マッチング方法、およびこの方法を用いた画像マッチング装置およびプログラム |
| JP2014096774A (ja) * | 2012-11-12 | 2014-05-22 | Nec Aerospace Syst Ltd | 位相変調波信号復調装置および位相変調波信号復調方法 |
-
1992
- 1992-11-13 JP JP30368392A patent/JP3212385B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９１年電子情報通信学会春季全国大会講演論文集 分冊２，島方幸広 大沢英男"ＰＳＫベースバンド遅延検波復調器の構成と特性"ｐ．２−３６０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152669A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| CA2048933C (en) | Carrier aquisition apparatus for digital satellite communication system | |
| US5793250A (en) | Phase demodulator selectively using a first or a second detector | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JP3212385B2 (ja) | クロック再生回路 | |
| CA2110017C (en) | Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals | |
| EP0517533B1 (en) | Demodulator for digital modulation signals | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| CA1266098A (en) | Phase detecting circuit | |
| JPH0583317A (ja) | デイジタル位相変調信号復調回路 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH05327681A (ja) | クロック再生のための制御信号作成回路 | |
| JPH0548663A (ja) | 位相復調器 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH0211047A (ja) | 搬送波再生回路 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPS60189354A (ja) | 通信方式 | |
| JP3429620B2 (ja) | ワイドクリアビジョン受像機用デコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010703 |
|
| LAPS | Cancellation because of no payment of annual fees |