JPH05327681A - クロック再生のための制御信号作成回路 - Google Patents

Abstract

(57)【要約】 【目的】パターンジッタを生じ難く、かつアイ・パター
ン振幅変動時にも安定してクロック再生を行うための位
相誤差出力を抽出する。 【構成】位相誤差検出回路１０４は、時間軸方向へ前後
する入力サンプルの差分を得ることにより位相誤差出力
を得る。振幅判定回路１０５は、入力サンプルが基準レ
ベルを越えていることを判定する。零クロッシング判定
回路１０６は、入時間軸方向に前後する入力サンプルが
零クロスしていることを判定する。有効位相誤差抽出回
路１０００は、入力サンプルが零クロスし、かつ基準レ
ベルを越えている時に、その時の位相誤差信号が有効で
あるとして導出し、クロック発生回路のクロック位相制
御信号として利用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、帯域制限されたパル
ス信号を用いてデジタル信号を伝送するシステムにおい
て、受信装置に利用されるクロック再生回路に関する。

【０００２】

【従来の技術】帯域制限されたパルス波を用いてデジタ
ル信号を伝送するシステムにおいては、一般にロールオ
フ・スペクトル整形されたパルスを用いて符号伝送を行
うために受信側のサンプル・タイミングの僅かなずれが
特性を急激に劣化させることになる。

【０００３】従来、簡単なサンプル・タイミングの実
現、即ちクロック再生は入力信号を整流し、クロック成
分を抽出しておいて狭帯域帯域通過ろ波器に通してクロ
ックを再生している。しかし、近年、より伝送帯域幅を
節約するためにロール・オフファクタの小さいスペクト
ル整形特性を用いるようになっているため、クロック再
生の高性能の必要性が高まってきた。このようなクロッ
ク再生回路として、特公平１−５１２１８号、特公平３
−２３０２１号が公知となっている。

【０００４】図６（Ａ）は、特公平１−５１２１８号に
開示されているクロック再生回路の位相制御方法を示し
ている。零クロスポイント前後でクロックの位相制御信
号を検出（以下零クロス制御と呼ぶ）している。同図
（ａ）は２値デジタル信号のアイパターンを簡略化した
もので平均的には問題はない。そこで、同図（ｂ）に示
すようにサンプル・タイミングをＴe 秒だけ遅らせた場
合を考えて見る。すると、アイの開きはＷ0 からＷ1 と
狭くなる一方、同図（ｃ）のタイミングで入力信号をサ
ンプルした値も零近傍の値から、より大きな値をとるよ
うになる。零クロスポイント前後で送信符号が−１から
＋１へ変化した場合には、サンプル値はｅ（−＋）なる
正の値をとり、逆に＋１から−１へ変化した場合にはｅ
（＋−）なる負の値をとる。従って零クロスポイント前
後での送信符号を知ることにより、サンプル・タイミン
グのずれを検出することができる。

【０００５】このように零クロス制御では、零クロスポ
イント近傍の値を用いているので、アイ・パターンの振
幅によらず動作する特徴がある。しかし、実際にはアイ
・パターンは図７に示すような波形をしており、クロッ
ク位相が同期していても、ｅ（−＋）及びｅ（＋−）は
０とはならない場合があり、このときには、制御信号が
発生するので、ジッタが多いという欠点がある（以下こ
れをパターンジッタという）。

【０００６】図６（Ｂ）は、特公平３−２３０２１号に
開示されているクロック位相制御方法を示している。ア
イ・パターン収束ポイントの前後ではクロックの位相制
御信号を検出（以下、アイ収束点制御と呼ぶ）してい
る。同図（ａ）は２値デジタル信号のアイ・パターン
を、同図（ｂ）のＴ-1、Ｔ-0、Ｔ1 は、最適クロック位
相を示している。この例では、２ビットＡ／Ｄ変換器で
基準レベルＬ1 、Ｌ2 及びＬ3 により、サンプリングさ
れているが、多値Ａ／Ｄ変換器を用いた場合で考える。
送信符号がａ-1、Ｂ0 、Ｃ1 と変化した場合、クロック
位相が＋Δｔずれているとサンプル値は基準レベルＬ1
より小さな値となり、−Δｔずれているとサンプル値は
基準レベルＬ1 より大きな値となる。従って、制御ポイ
ントの前後の送信符号と制御ポイントでの基準レベルと
の差分値により、サンプル・タイミングのずれを検出す
ることができる。

【０００７】このように、アイ収束点制御では、アイ収
束ポイント近傍の値を用いているので、位相同期時のジ
ッタが少ないという特徴がある。しかし、アイ・パター
ンの振幅が変化するような場合には、基準レベルとの差
分値が正確にサンプル・タイミングのずれを示さないた
め、クロック位相の制御ができないという欠点がある。
例えば、先のパルス信号がデジタル変調の復調出力であ
るような場合には、復調時の同期検波用キャリア同期が
確立されていないと、復調出力はビート状となり、また
同復調回路における自動利得制御が確立していないと、
上記アイ・パターン信号の振幅は変化するために、どち
らの場合もクロック再生が不可能である。

【０００８】

【発明が解決しようとする課題】上述したように零クロ
ス制御によるクロック位相同期回路では、パターンジッ
タが多く、またアイ収束点制御によるクロック位相同期
回路では、キャリア非同期時などの状態において、アイ
・パターンの振幅が一定でない時に動作しないという問
題がある。

【０００９】そこでこの発明は、パターンジッタを生じ
難く、かつアイ・パターン振幅変動時にも安定してクロ
ック再生を得るクロック再生回路を提供することを目的
とする。

【００１０】

【課題を解決するための手段】この発明は、帯域制限を
受けたパルス符号信号から所定の位相に同期したクロッ
クを再生する回路において、前記クロックによりサンプ
リングされた信号から位相誤差を検出する位相誤差検出
手段と、前記位相誤差検出に用いたサンプルの振幅がそ
れぞれ所定の値よりも大きいことを判定する振幅判定手
段と、少なくとも２サンプル間で符号が特定の変化をし
ていることを判定する零クロス判定手段と、前記振幅判
定手段の出力と前記零クロス判定手段の出力からクロッ
ク位相制御に有効な位相誤差信号を抽出する手段と、を
備え、前記有効な誤差信号として判定された誤差信号に
従い、前記クロックの位相を制御することを特徴とする
クロック再生回路。

【００１１】

【作用】上記の手段により、アイ・パターンの振幅が変
化しても規定振幅以上のサンプルから得られた位相誤差
信号のみが有効位相誤差となるので、前述の同期検波に
おけるキャリア非同期時でも正常にクロック再生動作が
実行される。また符号のアイ・パターンを予め判定して
いるために、パターンジッタの多い相誤差信号を除去で
き、このジッタを大幅に低減できる。

【００１２】

【実施例】以下、この発明の実施例を図面を参照して説
明する。なお以下の説明ではデジタル信号処理を例とし
て説明しているが、この発明は特にデジタル信号処理の
みに限定されるものではない。

【００１３】図１はこの発明の基本的な一実施例であ
る。再生クロックタイミングでサンプリングされた入力
信号は、位相誤差検出回路１０４、振幅判定回路１０５
及び零クロッシング判定回路１０６へ分岐される。

【００１４】位相誤差検出回路１０４は、例えば連続す
る２つの入力サンプル間の振幅差を位相誤差信号とする
回路であり、検出した位相誤差信号を有効位相誤差抽出
回路１０００に入力している。振幅判定回路１０５は、
入力サンプルの振幅値が予め規定された基準値よりも大
きいことを検出する回路であり、その検出出力を論理和
回路１０７に入力している。入力サンプルの振幅値が基
準値よりも大きい場合は、前述の検出出力は論理１とな
る。零クロッシング判定回路１０６は、前記２入力サン
プル間の符号のパターンからすべての零クロッシングを
判定し、零クロッシングを判定したときに論理１を出力
する。

【００１５】論理和回路１０７の出力は、有効位相誤差
抽出回路１０００の制御端子に供給され、論理和回路１
０７の出力が論理１のとき有効位相誤差抽出回路１００
０は、位相誤差信号を有効なものとして抽出する。従っ
て、入力サンプルの振幅が基準値よりも大きく、かつ零
クロッシングが判定されたときの位相誤差検出出力が、
有効なものとして出力端子１００２に位相制御出力とし
て導出されることになる。位相誤差出力は、クロック発
生部の位相制御信号として利用される。

【００１６】図２（Ａ）は上記位相誤差検出回路１０４
の具体的構成例である。入力サンプルは、入力端子３０
０を介して絶対値回路３０１に入力される。絶対値回路
３０１からの絶対値出力は、１クロック分の遅延回路３
０２及び減算器３０３に入力される。遅延回路３０２の
出力も減算器３０３に入力されている。従って、出力端
子３０４からは、２サンプルの絶対値の振幅差が得られ
る。この振幅差が位相誤差出力となるもので、図３はそ
の原理を示している。図３（Ａ）はアイ・パターンを示
しており、アイ収束ポイントのサンプル値が、Ｌ0 及び
−Ｌ0 の場合を示している。またこれに対して、図３
（Ｂ）のＴ1 、Ｔ2 は、最適サンプルポイントを示して
いる。今、クロック位相が＋Δｔずれている場合を考え
てみる。

【００１７】送信符号がＡ1 、Ｂ2 と変化した場合、Ａ
1 のサンプル値は−（Ｌ0 −Δ1 ）、Ｂ2 のサンプル値
はＬ0 ＋Δ1 となる。ここでそれぞれのサンプル値の絶
対値を比べてみると、

【００１８】 ｜Ｌ0 ＋Δ1 ｜−｜−（Ｌ0 −Δ1 ）｜＝２Δ1 ＞０ であり、絶対値ではＢ1 のサンプル値の方が大きいこと
がわかる。また、送信符号がＢ1 、Ａ2 と変化した場
合、Ｂ1 のサンプル値はＬ0 −Δ1 、Ａ2 のサンプル値
は−（Ｌ0 ＋Δ1 ）となる。ここでそれぞれのサンプル
値の絶対値を比べてみると、

【００１９】 ｜−（Ｌ0 ＋Δ1 ）｜−｜Ｌ0 −Δ1 ｜＝２Δ1 ＞０ であり、絶対値ではＡ2 の方が大きいことがわかる。す
なわち、クロック位相が遅れている場合（クロック位相
＋Δt ）には、連続する２サンプルの絶対値は後の値の
方が大きいことがわかり、同様にクロック位相が進んで
いる場合（クロック位相−Δt ）には、連続する２サン
プルの絶対値は後の値が小さいことが理解できる。これ
により、連続する２入力サンプル間の振幅差を求めれ
ば、位相誤差を得ることができる。

【００２０】図２（Ｂ）は、振幅判定回路１０５の具体
的構成例である。入力サンプルは、正負の両極性信号の
場合、入力端子３１０を介して絶対値回路３１１に入力
され、絶対値がとらる。その絶対値出力は、比較回路３
１３に入力されて基準レベルと比較される。比較回路３
１３の出力は、１クロック遅延回路３１４及びアンド回
路３０７の一方端に入力される。アンド回路３０７の他
方端には遅延回路３１４の出力が入力されている。比較
回路３１３は、入力が基準レベルよりも大きい場合に論
理１を出力する。従って、出力端子３１６には、連続し
て入力サンプルが基準レベル以上の時に論理１が得られ
る。つまりこの判定においては、２入力サンプルが同時
に規定振幅よりも大きいことを判定している。

【００２１】図２（Ｃ）は、零クロッシング判定回路１
０６の具体的構成例を示してる。入力サンプルの符号ビ
ットは、入力端子３２０を介して１クロック遅延回路３
２１及びイクスクルーシブオア回路３０９の一方端に入
力される。イクスクルーシブオア回路３０９の他方端に
は、遅延回路３２１の出力が供給されている。これにお
り、イクスクルーシブオア回路３０９から、２入力サン
プルの符号が変化したときに論理１が得られる。この回
路は、２入力サンプル間の符号のパターンからすべての
零クロッシングを判定しているが、よりパターンジッタ
を少なくするために、より多くのサンプルの符号パター
ンを用いても良い。例えば４サンプルを用いれば、より
パターンジッタの少ない符号パターンを選択でき、結果
的に再生クロックのジッタを低減できる。

【００２２】上記したように、入力サンプルの振幅が基
準レベル以上であり、２入力サンプル間で零クロスした
時の位相誤差検出信号が、有効位相誤差抽出回路１００
０において取り出され、クロック発生回路（図示せず）
のクロック位相制御信号として用いられる。

【００２３】クロック位相引き込み動作が実現され、ク
ロック位相が最適サンプルポイントＴ1 、Ｔ2 （図３参
照）になると、それぞれのサンプル値はアイ収束ポイン
トのＬ0 、−Ｌ0 となる。したがって、サンプル間の絶
対値は等しくなり、制御信号は発生しない。零クロス制
御の場合は、引き込み動作後も制御信号が発生していた
ために、ジッタが大きかったが、この実施例のシステム
では引き込み動作後に制御信号が発生しないために、ジ
ッタを少なくすることができる。

【００２４】また、アイ・パターンの振幅Ｌ0 が変化し
ても、位相誤差はＬ0 に関係なく、±２Δ1 となるの
で、２サンプル間の振幅差がアイ・パターンの振幅変化
に左右されることがなく、振幅差、つまり位相誤差が正
確に得られる。このために、キャリア非同期時でも正常
に引き込み動作を行うことができる。しかし、アイ・パ
ターンの振幅Ｌ0 が小さくなると、ノイズによる影響を
受けやすくなるのでＬ0が所定レベルよりも小さい場合
に検出した位相誤差信号では制御を行わないようになっ
ている。また、この位相誤差検出動作は、送信符号が零
レベルをクロスした場合に得られるもので、例えばＢ1
〜Ｂ2 、Ａ1 〜Ａ2 と変化し、入力サンプルが零レベル
をクロスしないような場合は位相誤差を検出できない
し、またこのような場合のクロック位相誤差は大きな問
題とはならない。

【００２５】なお従来の零クロッシング位相誤差検出回
路を用いて、零クロッシング検出を行っても良い。零ク
ロッシングによる位相誤差信号を用いるときは、前述の
ようにパターンジッタが大きくなりやすいので、零クロ
ッシングにおける参照サンプル数を増加させ、パターン
ジッタの少ない符号パターンのみの選択を併用するのが
効果的である。

【００２６】さらにパターンジッタを低減するために特
定符号パターンのみを選択するようにすると、位相制御
に用いる誤差信号の発生確率が小さくなるが、前記２サ
ンプル間の振幅差で位相誤差を求める方法と零クロッシ
ングの方法において、両者はそれぞれ異なる符号パター
ンに対してパターンジッタの少ない位相誤差検出を行う
子とが可能であり、両者を適宜選択して２つの位相誤差
検出方法を併用すれば、より再生クロックの位相ジッタ
を低減できる。図４は、この発明のクロック再生部の位
相誤差検出回路を直交検波信号復調システムに利用する
場合に実施例を示している。

【００２７】直交検波信号復調システムは、入力信号を
９０°位相の異なる第１、第２の局発でそれぞれ同期検
波、直交同期検波し、２つの信号を取り出している。各
信号は、クロックによりＡ／Ｄ変換され復号化回路へ導
かれる。先のクロックは、例えば各Ａ／Ｄ変換出力を各
デジタルフィルタに通した信号から再生されている。従
って、クロック再生回路には、位相の異なる信号を復調
した２つの信号の各入力サンプル（以下このサンプルと
Ｉサンプル、Ｑサンプルと称する）が供給される。

【００２８】図４において、Ｉサンプルは、入力端子４
０１を介して、Ｉサンプル位相誤差検出部４０２に入力
され、Ｑサンプルは、入力端子４１１を介して、Ｑサン
プル位相誤差検出部４１２に入力される。Ｉサンプル位
相誤差検出部４０２、Ｑサンプル位相誤差検出部４１２
は、同じ構成であり、図１で示したような位相誤差検出
回路１０４、振幅判定回路１０５、零クロッシング判定
回路１０６、論理和回路１０７をそれぞれ有する。従っ
て、各位相誤差検出部４０２、４１２からは、位相誤差
信号と、有効判定信号がそれぞれ得られる。これらの位
相誤差信号と、有効判定信号とは、有効位相誤差抽出回
路４２０に入力される。有効位相誤差抽出回路４２０
は、Ｉサンプル処理側からの位相誤差信号と、Ｑサンプ
ル処理側からの位相誤差信号とを合成して有効位相誤差
信号を作成している。

【００２９】図５（Ａ）は、有効位相誤差抽出回路４２
０の具体的回路例である。入力端子５０１と５０２に
は、Ｉデータ位相誤差信号とＱデータ位相誤差信号とが
それぞれ供給される。この位相誤差信号は、平均値回路
５０３と選択回路５０４に入力される。平均値回路５０
３は、Ｉデータ位相誤差信号とＱデータ位相誤差信号と
の平均値を選択回路５０４に供給している。さらにまた
選択回路５０４には、その出力が遅延回路５０５を介し
て供給されている。選択回路５０４には、選択制御信号
として、端子５０６からＩデータ側有効判定信号、端子
５０７からＱデータ側有効判定信号が供給されている。
選択回路５０４は、これらの有効判定信号に応じて、端
子５０１、５０２からの位相誤差信号、平均値回路５０
３からの位相誤差信号、遅延回路５０５からの位相誤差
信号の４つの信号のうちいずれかを選択導出する。

【００３０】つまり、選択回路５０４は、Ｉデータ側有
効判定信号、Ｑデータ側有効判定信号の両方が論理１で
入力された場合には、平均値回路５０３からの平均位相
誤差信号を選択して導出し、Ｉデータ側有効判定信号の
みが論理１で入力された場合には、Ｉデータ位相誤差信
号のみを選択導出し、Ｑデータ側有効判定信号のみが論
理１で入力された場合には、Ｑデータ位相誤差信号のみ
を選択導出し、Ｉデータ側有効判定信号、Ｑデータ側有
効判定信号の両方が論理０で入力された場合には遅延回
路５０５の出力を選択導出する。

【００３１】図５（Ｂ）は、有効位相誤差抽出回路４２
０の他の具体的回路例である。同図（Ａ）と同一部分に
は同符号を付している。この回路は、先の平均値回路５
０３の部分に最大値選択回路５１１が設けられている。
最大値選択回路５１１の選択制御信号は、次のように作
成されている。即ち、入力端子５２１、５２２には、Ｉ
データとＱデータとがそれぞれ供給される。Ｉデータ
は、遅延回路５２３を介して減算器５２４に入力されと
共に、直接減算器５２４に入力される。これにより減算
器５２４からは、２サンプル間の振幅誤差（位相誤差出
力）が得られ、この出力は比較器５２７に入力される。
Ｑデータも同様な処理が施される。即ち、Ｑデータは、
遅延回路５２５を介して減算器５２６に入力されと共
に、直接減算器５２６に入力される。これにより減算器
５２６からは、２サンプル間の振幅誤差（位相誤差出
力）が得られ、この出力は比較器５２７に入力される。
これにより、比較器５２７からは、Ｉデータ位相誤差信
号と、Ｑデータ位相誤差信号とのいずれが大きい誤差信
号であるかを示す論理出力が得られる。この論理出力
が、最大値選択回路５１１の選択制御信号とされる。こ
れにより、最大値選択回路５１１からは、常に大きい方
の位相誤差信号が選択して出力されている。

【００３２】このようにすると、ＩデータとＱデータの
アイ・パターン振幅の大きい方の位相誤差信号を有効位
相誤差信号とするために、ノイズによる影響を抑えるこ
とができる。

【００３３】上記したように、アイ・パターンの振幅が
変化しても正確に位相誤差信号を検出することができる
ので、キャリア非同期時にも引き込み動作を行うことが
でき、位相引き込み後もジッタを少なくすることができ
る。また、Ｉデータ及びＱデータの両方から位相誤差を
求めているので、位相誤差検出能力が高まり、さらにノ
イズによる影響を抑えることができる。

【００３４】

【発明の効果】以上説明したようにこの発明によれば、
パターンジッタを生じ難く、かつアイ・パターン振幅変
動時にも安定してクロック再生を得るクロック再生回路
を提供することができ、多くの用途のクロック再生回路
に広く用いてその性能を大幅に改善することができる。

【図面の簡単な説明】

【図１】この発明の基本的な一実施例を示す回路図。

【図２】図１の各ブロックの具体的回路例を示す図。

【図３】図１の回路の動作を説明するために示したアイ
・パターンの図。

【図４】この発明の基本回路を利用した実施例を示す回
路図。

【図５】図５の有効位相誤差抽出回路の具体例を示す回
路図。

【図６】従来の位相誤差検出及びクロック位相制御方法
を説明するために示したアイ・パターンと説明図

【図７】アイ・パターンの例を示す図。

【符号の説明】

１０４…位相誤差検出回路、１０５…振幅判定回路、１
０６…零クロッシング判定回路、１０７…論理和回路、
１０００…有効位相誤差抽出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 多賀 昇 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】帯域制限を受けたパルス符号信号から所定
   の位相に同期したクロックを再生する回路において、 前記クロックによりサンプリングされた信号から位相誤
   差を検出する位相誤差検出手段と、 前記位相誤差検出に用いるサンプルの振幅がそれぞれ所
   定の値よりも大きいことを判定する振幅判定手段と、 少なくとも２アンプル間で符号が特定の変化をしている
   ことを判定する零クロシング判定手段と、 前記振幅判定手段の出力と前記零クロッシング判定手段
   の出力からクロック位相制御に有効な位相誤差信号を抽
   出する抽出手段と、を備え、前記有効な誤差信号として
   判定された誤差信号を前記クロックの位相制御用とする
   ことを特徴とするクロック再生のための制御信号作成回
   路。
2. 【請求項２】 前記位相誤差検出手段は、前記クロック
   によりサンプリングされた信号の連続する２サンプルの
   振幅差を位相誤差として取り出すことを特徴とする請求
   項１記載のクロック再生のための制御信号作成回路。
3. 【請求項３】 前記位相誤差検出手段は、前記クロック
   のタイミングの中間のタイミングでサンプリングされた
   振幅を位相誤差として取り出すことを特徴とする請求項
   １記載のクロック再生のための制御信号作成回路。
4. 【請求項４】 前記位相誤差検出手段は、前記クロック
   によりサンプリングされた信号の連続する２サンプルの
   振幅差を位相誤差として取り出す第１の位相誤差検出手
   段と、前記クロックのタイミングの中間のタイミングで
   サンプリングされた振幅を位相誤差として取り出す第２
   の位相誤差検出手段とを有し、 前記抽出手段は、前記第１と第２の位相誤差検出手段の
   出力を用いて、前記振幅判定手段の出力と前記零クロス
   判定手段の出力から有効な位相誤差出力を抽出すること
   を特徴とする請求項１記載のクロック再生のための制御
   信号作成回路。
5. 【請求項５】前記抽出手段は、前記振幅判定手段の出力
   が真であり、かつ前記零クロッシング判定手段も真であ
   る場合に、このときの位相誤差信号を有効位相誤差信号
   として抽出い、それ以外の場合は、前回に求められ保持
   されている信号を有効位相誤差信号として抽出すること
   を特徴とする請求項１記載のクロック再生のための制御
   信号作成回路。
6. 【請求項６】 前記入力サンプルは、直交検波出力にお
   ける同相軸検波出力と、直交軸検波出力の第１と第２の
   系統の入力サンプルであり、 前記位相誤差検出手段、振幅判定手段及び零クロッシン
   グ判定手段は、前記第１の系統の入力サンプルを受け付
   ける第１の系統の第１の前記位相誤差検出回路、振幅判
   定回路及び零クロッシング判定回路と、前記第２の系統
   の入力サンプルを受け付ける第２の系統の第２の位相誤
   差検出回路、振幅判定回路及び零クロッシング判定回路
   とを有し、 前記抽出手段は、前記第１と第２の系統の位相誤差信号
   の中から、前記第１と第２の系統から得られる各判定出
   力に基づいて有効位相誤差信号を抽出することを特徴と
   する請求項１記載のクロック再生のための制御信号作成
   回路。
7. 【請求項７】 前記抽出手段は、前記第１と第２の系統
   の位相誤差信号の平均値を入力としていることを特徴と
   する請求項６記載のクロック再生のための制御信号作成
   回路。
8. 【請求項８】 前記抽出手段は、前記第１と第２の系統
   からの第１と第２の位相誤差信号のいずれか一方を選択
   して抽出する場合、前記第１と第２の系統の各入力サン
   プル（パルス符号信号）の振幅レベルの大きい方に対応
   する位相誤差信号を有効誤差信号として抽出することを
   特徴とする請求項６記載のクロック再生のための制御信
   号作成回路。