JP2871172B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2871172B2 JP2871172B2 JP3155340A JP15534091A JP2871172B2 JP 2871172 B2 JP2871172 B2 JP 2871172B2 JP 3155340 A JP3155340 A JP 3155340A JP 15534091 A JP15534091 A JP 15534091A JP 2871172 B2 JP2871172 B2 JP 2871172B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- error rate
- level
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は復調装置に関し、特に２
N 値直交振幅変調方式に用いられる復調装置に関する。
N 値直交振幅変調方式に用いられる復調装置に関する。
【０００２】
【従来の技術】従来のディジタル化した搬送波同期回路
とトランスバーサル形等化器を用いた直交振幅復調装置
の一例を図５に示す。同図において、入力端から変調波
ａを入力する。一方、ＶＣＯ（電圧制御発振器）２２と
π／２移相器２３とで生成されるπ／２ラジアン位相差
のある２つの搬送波信号ｊ１，ｊ２を夫々乗算器１１，
１２に入力して、同期検波することにより、復調ベース
バンド信号ｂ１，ｂ２を得る。このベースバンド信号ｂ
１，ｂ２はＡ／Ｄ変換器１３，１４へ入力され、クロッ
ク再生回路１７で再生されたタイミング信号としてのク
ロックｋ１，ｋ２にて識別されて、Ａ／Ｄ変換器１３か
ら出力信号ｃ１′，ｃ２′，ｃ３′，ｃ４′及びＡ／Ｄ
変換器１４から出力信号ｄ１′，ｄ２′，ｄ３′，ｄ
４′を得る。この出力信号は、再生されたクロックｋ３
と共に全ディジタル化されたトランスバーサル形等化器
１５，１６へ入力されフェージング等による歪を等化し
た後、Ｐchのディジタル出力信号ｃ１，ｃ２，ｃ３，ｃ
４及びＱchのディジタル出力信号ｄ１，ｄ２，ｄ３，ｄ
４を得る。
とトランスバーサル形等化器を用いた直交振幅復調装置
の一例を図５に示す。同図において、入力端から変調波
ａを入力する。一方、ＶＣＯ（電圧制御発振器）２２と
π／２移相器２３とで生成されるπ／２ラジアン位相差
のある２つの搬送波信号ｊ１，ｊ２を夫々乗算器１１，
１２に入力して、同期検波することにより、復調ベース
バンド信号ｂ１，ｂ２を得る。このベースバンド信号ｂ
１，ｂ２はＡ／Ｄ変換器１３，１４へ入力され、クロッ
ク再生回路１７で再生されたタイミング信号としてのク
ロックｋ１，ｋ２にて識別されて、Ａ／Ｄ変換器１３か
ら出力信号ｃ１′，ｃ２′，ｃ３′，ｃ４′及びＡ／Ｄ
変換器１４から出力信号ｄ１′，ｄ２′，ｄ３′，ｄ
４′を得る。この出力信号は、再生されたクロックｋ３
と共に全ディジタル化されたトランスバーサル形等化器
１５，１６へ入力されフェージング等による歪を等化し
た後、Ｐchのディジタル出力信号ｃ１，ｃ２，ｃ３，ｃ
４及びＱchのディジタル出力信号ｄ１，ｄ２，ｄ３，ｄ
４を得る。
【０００３】このＡ／Ｄ変換器１３，１４の動作を直交
平面上に信号点を表した図４を参照して説明する。な
お、今入力信号はフェージング等による歪を受けてな
く、トランスバーサル形等化器１５，１６は、入力信号
ｃ１′，ｃ２′，ｃ３′，ｃ４′及びｄ１′，ｄ２′，
ｄ３′，ｄ４′をそのまま出力してｃ１，ｃ２，ｃ３，
ｃ４及びｄ１，ｄ２，ｄ３，ｄ４とすることとする。図
４に示すように16値の各信号点はそれぞれ識別レベル点
において、Ｐch側はＰa 〜Ｐd 、Ｑch側はＱa 〜Ｑd の
領域に分けられ、更に各領域は夫々信号点を中心にして
４つの領域に分けられる。今、伝送されて来た信号点ｍ
が、図４に示すＳ１内の領域に位置した場合には、図４
よりディジタル出力信号（ｃ１，ｃ２，ｃ３，ｃ４）は
（０，０，０，１）が、（ｄ１，ｄ２，ｄ３，ｄ４）は
（１，１，１，０）が出力される。
平面上に信号点を表した図４を参照して説明する。な
お、今入力信号はフェージング等による歪を受けてな
く、トランスバーサル形等化器１５，１６は、入力信号
ｃ１′，ｃ２′，ｃ３′，ｃ４′及びｄ１′，ｄ２′，
ｄ３′，ｄ４′をそのまま出力してｃ１，ｃ２，ｃ３，
ｃ４及びｄ１，ｄ２，ｄ３，ｄ４とすることとする。図
４に示すように16値の各信号点はそれぞれ識別レベル点
において、Ｐch側はＰa 〜Ｐd 、Ｑch側はＱa 〜Ｑd の
領域に分けられ、更に各領域は夫々信号点を中心にして
４つの領域に分けられる。今、伝送されて来た信号点ｍ
が、図４に示すＳ１内の領域に位置した場合には、図４
よりディジタル出力信号（ｃ１，ｃ２，ｃ３，ｃ４）は
（０，０，０，１）が、（ｄ１，ｄ２，ｄ３，ｄ４）は
（１，１，１，０）が出力される。
【０００４】ここで、ディジタル出力信号ｃ１は同相成
分信号（Ｐch）の第１ビット（ＭＳＢ）を表し、第２ビ
ットのｃ２と共に４値の復調ベースバンド信号ｂ１の識
別結果のＰch出力信号ＷP となる。又、ｃ３はＰchの第
３ビットで真値の信号点からのずれである第１誤差信号
を、ｃ４は同じくＰchの第４ビットで第２誤差信号を表
す。ｄ１は直交成分信号（Ｑch）の第１ビット（ＭＳ
Ｂ）を表し、第２ビットのｄ２と共に４値の復調ベース
バンド信号ｂ２の識別結果のＱch出力信号ＷQ となる。
（いずれも図５参照）。更に、ｄ３はＱchの第３ビット
で真値の信号点からのずれである第１誤差信号を、ｄ４
は同じくＱchの第４ビットで第２誤差信号を表す。
分信号（Ｐch）の第１ビット（ＭＳＢ）を表し、第２ビ
ットのｃ２と共に４値の復調ベースバンド信号ｂ１の識
別結果のＰch出力信号ＷP となる。又、ｃ３はＰchの第
３ビットで真値の信号点からのずれである第１誤差信号
を、ｃ４は同じくＰchの第４ビットで第２誤差信号を表
す。ｄ１は直交成分信号（Ｑch）の第１ビット（ＭＳ
Ｂ）を表し、第２ビットのｄ２と共に４値の復調ベース
バンド信号ｂ２の識別結果のＱch出力信号ＷQ となる。
（いずれも図５参照）。更に、ｄ３はＱchの第３ビット
で真値の信号点からのずれである第１誤差信号を、ｄ４
は同じくＱchの第４ビットで第２誤差信号を表す。
【０００５】一方、搬送波同期回路の同期の動作は、デ
ィジタル信号ｃ１，ｄ３，ｄ１，ｃ３を用いて位相制御
信号を作成し、搬送波を同期させる。即ち、排他的論理
和５，６はＰchの第１ビットｃ１とＱchの第１誤差信号
ｄ３及びＱchの第１ビットｄ１とＰchの第１誤差信号ｃ
３とで夫々排他的論理和をとり、その結果を減算器７に
よって、夫々の差をとることにより、位相制御信号ｆ１
を得ることができる。再生クロックｋ４は論理和４を通
ってｆ２となりフリップフロップ１０にて位相制御信号
ｆ１をリタイミングして信号ｇ１を得る。更に、ループ
フィルタ２１により雑音成分を除去された位相制御信号
ｇ２となって、ＶＣＯ２２を制御して再生された搬送波
ｊ１を得ることができる。
ィジタル信号ｃ１，ｄ３，ｄ１，ｃ３を用いて位相制御
信号を作成し、搬送波を同期させる。即ち、排他的論理
和５，６はＰchの第１ビットｃ１とＱchの第１誤差信号
ｄ３及びＱchの第１ビットｄ１とＰchの第１誤差信号ｃ
３とで夫々排他的論理和をとり、その結果を減算器７に
よって、夫々の差をとることにより、位相制御信号ｆ１
を得ることができる。再生クロックｋ４は論理和４を通
ってｆ２となりフリップフロップ１０にて位相制御信号
ｆ１をリタイミングして信号ｇ１を得る。更に、ループ
フィルタ２１により雑音成分を除去された位相制御信号
ｇ２となって、ＶＣＯ２２を制御して再生された搬送波
ｊ１を得ることができる。
【０００６】ところで、この構成では搬送波同期が外れ
て復調信号が正しく識別されず、特に識別結果のディジ
タル信号の誤りが大きくなった場合などには、ループ利
得が低下し、搬送波同期引き込み範囲が減少するという
不具合がある。これを解決するために次の構成がとられ
ている。即ち、ロジック回路１は図４に示す斜線の部分
（Ｓ１〜Ｓ８）にのみ信号点があることを検出して
“０”を出力する。信号点が斜線部分以外にある場合は
“１”を出力する。図３はロジック回路１の回路図であ
り、前述の動作を排他的論理和回路２４〜２８、論理積
回路２９，３１、反転器３０の組み合わせにより実現し
ている。そして、同期判定回路２はＶＣＯ２２の搬送波
信号が同期状態にあるかどうかを判定し、同期時には検
出信号ｋ２を“０”レベルとし、非同期時には“１”レ
ベルとする。ここで、論理積回路３により搬送波非同期
時にはｋ２が“１”となり、検出信号ｅ１を出力し論理
和回路４へｅ２として入力する。論理和回路４のもう一
方の入力は再生クロックｋ４であり、これにより図４に
示す斜線の部分（Ｓ１〜Ｓ８）にのみ信号点がある時は
ｅ２が“０”であるので再生クロックｋ４はフリップフ
ロップ１０へ入力され、信号点が斜線部分以外にある場
合にはｅ２が“１”となるのでｆ４は“１”固定とな
り、フリップフロップ１０では前の状態が保持される。
て復調信号が正しく識別されず、特に識別結果のディジ
タル信号の誤りが大きくなった場合などには、ループ利
得が低下し、搬送波同期引き込み範囲が減少するという
不具合がある。これを解決するために次の構成がとられ
ている。即ち、ロジック回路１は図４に示す斜線の部分
（Ｓ１〜Ｓ８）にのみ信号点があることを検出して
“０”を出力する。信号点が斜線部分以外にある場合は
“１”を出力する。図３はロジック回路１の回路図であ
り、前述の動作を排他的論理和回路２４〜２８、論理積
回路２９，３１、反転器３０の組み合わせにより実現し
ている。そして、同期判定回路２はＶＣＯ２２の搬送波
信号が同期状態にあるかどうかを判定し、同期時には検
出信号ｋ２を“０”レベルとし、非同期時には“１”レ
ベルとする。ここで、論理積回路３により搬送波非同期
時にはｋ２が“１”となり、検出信号ｅ１を出力し論理
和回路４へｅ２として入力する。論理和回路４のもう一
方の入力は再生クロックｋ４であり、これにより図４に
示す斜線の部分（Ｓ１〜Ｓ８）にのみ信号点がある時は
ｅ２が“０”であるので再生クロックｋ４はフリップフ
ロップ１０へ入力され、信号点が斜線部分以外にある場
合にはｅ２が“１”となるのでｆ４は“１”固定とな
り、フリップフロップ１０では前の状態が保持される。
【０００７】搬送波同期時にはｋ２が“０”となりｅ２
は常に“０”でフリップフロップ１０には再生クロック
ｋ４が常に入力される。すなわち、搬送波非同期時には
前記Ｓ１〜Ｓ８の範囲のみから得た位相制御信号を前記
ＶＣＯ２２へ帰還させることによって搬送波非同期時の
前記ベースバンド信号の識別結果の誤りを低減させるこ
とができ、ループ利得の低下を防ぐので搬送波同期引き
込み範囲の減少を防ぐことができる。また搬送波が同期
している通常時にはすべての信号点から得た位相制御信
号を用いる全点制御をおこなう。又、この従来例では、
搬送波非同期時にはトランスバーサル形等化器１５，１
６の制御の発散を防ぐために、搬送波同期検出信号ｋ２
によりリセットされる。これは、前記トランスバーサル
形等化器はそのディジタル出力信号の誤差信号を少なく
するように動作するので、搬送波非同期時には前記復調
ベースバンド信号を正しく識別できず、識別結果のディ
ジタル信号の誤りが大きくなりそのため、トランスバー
サル形等化器の制御が集束しない場合があるからであ
る。
は常に“０”でフリップフロップ１０には再生クロック
ｋ４が常に入力される。すなわち、搬送波非同期時には
前記Ｓ１〜Ｓ８の範囲のみから得た位相制御信号を前記
ＶＣＯ２２へ帰還させることによって搬送波非同期時の
前記ベースバンド信号の識別結果の誤りを低減させるこ
とができ、ループ利得の低下を防ぐので搬送波同期引き
込み範囲の減少を防ぐことができる。また搬送波が同期
している通常時にはすべての信号点から得た位相制御信
号を用いる全点制御をおこなう。又、この従来例では、
搬送波非同期時にはトランスバーサル形等化器１５，１
６の制御の発散を防ぐために、搬送波同期検出信号ｋ２
によりリセットされる。これは、前記トランスバーサル
形等化器はそのディジタル出力信号の誤差信号を少なく
するように動作するので、搬送波非同期時には前記復調
ベースバンド信号を正しく識別できず、識別結果のディ
ジタル信号の誤りが大きくなりそのため、トランスバー
サル形等化器の制御が集束しない場合があるからであ
る。
【０００８】
【発明が解決しようとする課題】上述した従来の直交振
幅復調装置では、搬送波非同期時位相制御信号を作成す
るのは信号点が図４に示す斜線の部分（Ｓ１〜Ｓ８）に
ある場合のみ、即ち対角線領域の８個の情報のみであ
り、確率約 1/2で位相制御情報がホールドされるために
等価的なクロック周期は２倍となり、通常状態と比べて
ジッタ電力が約３dB増加する。即ち、搬送波同期引き込
み範囲を拡大するため位相制御信号を作成する信号点を
選択しているが、このためジッタ特性が劣化し、復調装
置の入力に雑音やフェージング等が付加された時Ｓ／Ｎ
の劣化により搬送波同期がとれなくなる場合がある。
又、搬送波非同期時にトランスバーサル形等化器をリセ
ットするためディジタル出力信号の誤りが大きくなり、
トランスバーサル形等化器のループ利得が低下し、トラ
ンスバーサル形等化器が外れた場合の引き込みに時間が
かかるという問題がある。本発明の目的は、ジッタ特性
が良好で充分広い搬送波同期引込範囲を有し、かつトラ
ンスバーサル形等化器における引込時間が速い復調装置
を提供することにある。
幅復調装置では、搬送波非同期時位相制御信号を作成す
るのは信号点が図４に示す斜線の部分（Ｓ１〜Ｓ８）に
ある場合のみ、即ち対角線領域の８個の情報のみであ
り、確率約 1/2で位相制御情報がホールドされるために
等価的なクロック周期は２倍となり、通常状態と比べて
ジッタ電力が約３dB増加する。即ち、搬送波同期引き込
み範囲を拡大するため位相制御信号を作成する信号点を
選択しているが、このためジッタ特性が劣化し、復調装
置の入力に雑音やフェージング等が付加された時Ｓ／Ｎ
の劣化により搬送波同期がとれなくなる場合がある。
又、搬送波非同期時にトランスバーサル形等化器をリセ
ットするためディジタル出力信号の誤りが大きくなり、
トランスバーサル形等化器のループ利得が低下し、トラ
ンスバーサル形等化器が外れた場合の引き込みに時間が
かかるという問題がある。本発明の目的は、ジッタ特性
が良好で充分広い搬送波同期引込範囲を有し、かつトラ
ンスバーサル形等化器における引込時間が速い復調装置
を提供することにある。
【０００９】
【課題を解決するための手段】本発明の復調装置は、搬
送波同期回路とトランスバーサル形等化器とで構成され
る復調装置に、前記復調装置のディジタル出力の誤差信
号の誤り率を測定し、前記誤り率が所定値以上劣化した
とき誤り率劣化検出信号を送出する回路と、前記誤り率
劣化検出信号が入力すると一定の時間おきに交互に異な
るレベルの切替信号を出力するパルス発生回路とを備
え、前記搬送波同期回路は前記切替信号のレベルに応じ
て所定の領域の信号点から検出した位相情報と全ての信
号点から検出位相情報を交互に電圧制御発振器に帰還
し、前記トランスバーサル形等化器は前記切替信号のレ
ベルに応じて通常制御とリセット状態とを交互に繰り返
すように構成する。この場合、入力信号が無いことを検
出し、その場合にトランスバーサル形等化器をリセット
状態とするクロック断検出回路を備えることが好まし
い。
送波同期回路とトランスバーサル形等化器とで構成され
る復調装置に、前記復調装置のディジタル出力の誤差信
号の誤り率を測定し、前記誤り率が所定値以上劣化した
とき誤り率劣化検出信号を送出する回路と、前記誤り率
劣化検出信号が入力すると一定の時間おきに交互に異な
るレベルの切替信号を出力するパルス発生回路とを備
え、前記搬送波同期回路は前記切替信号のレベルに応じ
て所定の領域の信号点から検出した位相情報と全ての信
号点から検出位相情報を交互に電圧制御発振器に帰還
し、前記トランスバーサル形等化器は前記切替信号のレ
ベルに応じて通常制御とリセット状態とを交互に繰り返
すように構成する。この場合、入力信号が無いことを検
出し、その場合にトランスバーサル形等化器をリセット
状態とするクロック断検出回路を備えることが好まし
い。
【００１０】
【作用】本発明によれば、搬送波同期回路では、パルス
発生回路の出力信号を用いて所定の領域の信号点から検
出した位相情報と全ての信号点から検出した位相情報を
交互に電圧制御発振器へ帰還させる。又、トランスバー
サル形等化器では、同じパルス発生回路の出力信号を用
いてトランスバーサル形等化器の通常制御とリセット状
態を交互に繰り返す。
発生回路の出力信号を用いて所定の領域の信号点から検
出した位相情報と全ての信号点から検出した位相情報を
交互に電圧制御発振器へ帰還させる。又、トランスバー
サル形等化器では、同じパルス発生回路の出力信号を用
いてトランスバーサル形等化器の通常制御とリセット状
態を交互に繰り返す。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明を16値直交振幅復調装置に適用した一
実施例のブロック図である。尚、図１において図５の従
来例と同一の符号の回路は同一の構成と機能を有してい
る。そして、本発明では、この従来構成のものに対し
て、誤り率測定回路１９、パルス発生器２０、クロック
断検出回路１８、論理和回路９、論理積回路８を追加し
た構成としている。
る。図１は本発明を16値直交振幅復調装置に適用した一
実施例のブロック図である。尚、図１において図５の従
来例と同一の符号の回路は同一の構成と機能を有してい
る。そして、本発明では、この従来構成のものに対し
て、誤り率測定回路１９、パルス発生器２０、クロック
断検出回路１８、論理和回路９、論理積回路８を追加し
た構成としている。
【００１２】前記誤り率測定回路１９の回路を図２に示
す。Ｐchの第１誤差信号ｃ３と第２誤差信号ｃ４，Ｑch
の第１誤差信号ｄ３と第２誤差信号ｄ４とを夫々排他的
論理和を排他的論理和回路３２，３３でとり、反転器３
４，３５で反転した後、論理和回路３６で論理和をとる
ことによって復調信号点の所定の位置からのずれを検出
してｄ10とする。これをカウンタ３７へ入力してある回
数カウントすることによって誤り率が劣化したことを検
出した信号ｉ１となる。パルス発生回路２０は、誤り率
劣化検出信号ｉ１が入力されると、“１”，“０”をあ
る一定の時間おきに交互に出力しｉ２とする。誤り率劣
化検出信号ｉ１が送出されていない時はｉ２には“０”
を出力する。
す。Ｐchの第１誤差信号ｃ３と第２誤差信号ｃ４，Ｑch
の第１誤差信号ｄ３と第２誤差信号ｄ４とを夫々排他的
論理和を排他的論理和回路３２，３３でとり、反転器３
４，３５で反転した後、論理和回路３６で論理和をとる
ことによって復調信号点の所定の位置からのずれを検出
してｄ10とする。これをカウンタ３７へ入力してある回
数カウントすることによって誤り率が劣化したことを検
出した信号ｉ１となる。パルス発生回路２０は、誤り率
劣化検出信号ｉ１が入力されると、“１”，“０”をあ
る一定の時間おきに交互に出力しｉ２とする。誤り率劣
化検出信号ｉ１が送出されていない時はｉ２には“０”
を出力する。
【００１３】これにより、搬送波非同期時（ｋ２：
“１”）には論理積回路８によりｉ２の信号がｅ４とし
て出力される。このとき、ロジック回路の出力ｅ１は従
来例と同じく図４の斜線の部分（Ｓ１〜Ｓ８）に信号点
がある場合を検出したものであるので、ｅ２は“ｅ１”
と“０”が前記パルス発生回路２０の出力ｉ２の
“１”，“０”の変化と同じ間隔で切り替わる。これに
より、誤り率特性がある値以上劣化した時には所定の領
域の信号点から検出した位相情報と全ての信号点から検
出した位相情報を交互にＶＣＯ２２へ帰還させる。又、
搬送波同期時（ｋ：“０”）には論理積回路８及び３の
各出力ｅ４，ｅ２は“０”固定となりフリップフロップ
１０には常時クロックｋ４が入力され、全ての信号点か
ら検出した位相情報をＶＣＯ２２へ帰還させる。
“１”）には論理積回路８によりｉ２の信号がｅ４とし
て出力される。このとき、ロジック回路の出力ｅ１は従
来例と同じく図４の斜線の部分（Ｓ１〜Ｓ８）に信号点
がある場合を検出したものであるので、ｅ２は“ｅ１”
と“０”が前記パルス発生回路２０の出力ｉ２の
“１”，“０”の変化と同じ間隔で切り替わる。これに
より、誤り率特性がある値以上劣化した時には所定の領
域の信号点から検出した位相情報と全ての信号点から検
出した位相情報を交互にＶＣＯ２２へ帰還させる。又、
搬送波同期時（ｋ：“０”）には論理積回路８及び３の
各出力ｅ４，ｅ２は“０”固定となりフリップフロップ
１０には常時クロックｋ４が入力され、全ての信号点か
ら検出した位相情報をＶＣＯ２２へ帰還させる。
【００１４】更に、トランスバーサル形等化器１５，１
６は前述したようにディジタル出力誤差信号の誤りを少
なくするように動作するため、搬送波非同期時にリセッ
ト状態にするとディジタル出力信号の誤りが大きくな
り、ループ利得が低下してトランスバーサル形等化器が
外れた場合、引き込みに時間がかかることになる。しか
し、搬送波非同期時にリセット状態にしないとトランス
バーサル形等化器の制御が発散して、集束しなくなって
しまう。そこで、ここでは搬送波非同期検出信号の代わ
りに、誤り率測定回路１９及びパルス発生回路２０から
送出される信号ｉ２を用いてトランスバーサル形等化器
１５，１６を通常制御とリセット状態を交互に繰り返す
ようにする。
６は前述したようにディジタル出力誤差信号の誤りを少
なくするように動作するため、搬送波非同期時にリセッ
ト状態にするとディジタル出力信号の誤りが大きくな
り、ループ利得が低下してトランスバーサル形等化器が
外れた場合、引き込みに時間がかかることになる。しか
し、搬送波非同期時にリセット状態にしないとトランス
バーサル形等化器の制御が発散して、集束しなくなって
しまう。そこで、ここでは搬送波非同期検出信号の代わ
りに、誤り率測定回路１９及びパルス発生回路２０から
送出される信号ｉ２を用いてトランスバーサル形等化器
１５，１６を通常制御とリセット状態を交互に繰り返す
ようにする。
【００１５】尚、入力信号がない場合には誤り率測定回
路１９では正しく誤り率が測定できないため、入力信号
がないことを検出するクロック断検出回路１８の出力を
利用する。即ち、入力信号が無い時にはｋ６に“１”を
送出して論理和回路９でｉ３を“１”として常時トラン
スバーサル形等化器をリセット状態にする。又、入力信
号がある場合はｋ６は“０”となりｉ３にはｉ２が出力
されるようにする。
路１９では正しく誤り率が測定できないため、入力信号
がないことを検出するクロック断検出回路１８の出力を
利用する。即ち、入力信号が無い時にはｋ６に“１”を
送出して論理和回路９でｉ３を“１”として常時トラン
スバーサル形等化器をリセット状態にする。又、入力信
号がある場合はｋ６は“０”となりｉ３にはｉ２が出力
されるようにする。
【００１６】したがって、搬送波同期回路においては誤
り率特性が規定値以上劣化した場合、所定の領域の信号
点から検出した位相情報と全ての信号点から検出した位
相情報を交互にＶＣＯ２２へ帰還させることによって、
夫々の問題点が補われた、ジッタ電力が少なく、充分広
い同期引き込み範囲をもった搬送波同期回路を構成する
ことができる。又、同じく誤り率特性が規定値以上劣化
した場合、トランスバーサル形等化器を通常制御とリセ
ット状態を交互にくり返すことによりトランスバーサル
形等化器が発散しないで引き込み時間も従来例より速く
なる。尚、前記実施例では本発明を16値直交振幅変調方
式の適用した例を示したが、一般的な２N 値直交振幅変
調方式についても容易に実現できる。
り率特性が規定値以上劣化した場合、所定の領域の信号
点から検出した位相情報と全ての信号点から検出した位
相情報を交互にＶＣＯ２２へ帰還させることによって、
夫々の問題点が補われた、ジッタ電力が少なく、充分広
い同期引き込み範囲をもった搬送波同期回路を構成する
ことができる。又、同じく誤り率特性が規定値以上劣化
した場合、トランスバーサル形等化器を通常制御とリセ
ット状態を交互にくり返すことによりトランスバーサル
形等化器が発散しないで引き込み時間も従来例より速く
なる。尚、前記実施例では本発明を16値直交振幅変調方
式の適用した例を示したが、一般的な２N 値直交振幅変
調方式についても容易に実現できる。
【００１７】
【発明の効果】以上説明したように本発明は、ディジタ
ル化した搬送波同期回路とトランスバーサル形等化器を
備えた復調装置に、出力ディジタル誤差信号より誤り率
を測定する回路と、誤り率特性が規定値以上劣化した時
に異なるレベルの出力を一定の時間おきに交互に出力す
るパルス発生回路を備え、パルス発生回路の出力信号を
用いて搬送波同期回路においては所定の領域の信号点か
ら検出した位相情報と全ての信号点から検出した位相情
報を交互に電圧制御発振器へ帰還させ、又トランスバー
サル形等化器においては同じパルス発生回路の出力信号
を用いてトランスバーサル形等化器の通常制御とリセッ
ト状態を交互に繰り返すことにより、ジッタ電力が少な
く充分広い同期引き込み範囲をもった搬送波同期回路
と、制御が発散しないで引き込み時間の充分短いトラン
スバーサル形等化器で構成される復調装置を実現できる
という効果がある。
ル化した搬送波同期回路とトランスバーサル形等化器を
備えた復調装置に、出力ディジタル誤差信号より誤り率
を測定する回路と、誤り率特性が規定値以上劣化した時
に異なるレベルの出力を一定の時間おきに交互に出力す
るパルス発生回路を備え、パルス発生回路の出力信号を
用いて搬送波同期回路においては所定の領域の信号点か
ら検出した位相情報と全ての信号点から検出した位相情
報を交互に電圧制御発振器へ帰還させ、又トランスバー
サル形等化器においては同じパルス発生回路の出力信号
を用いてトランスバーサル形等化器の通常制御とリセッ
ト状態を交互に繰り返すことにより、ジッタ電力が少な
く充分広い同期引き込み範囲をもった搬送波同期回路
と、制御が発散しないで引き込み時間の充分短いトラン
スバーサル形等化器で構成される復調装置を実現できる
という効果がある。
【図１】本発明の復調装置の一実施例を示すブロック図
である。
である。
【図２】誤り率測定回路の回路図である。
【図３】ロジック回路の回路図である。
【図４】Ａ／Ｄ変換器及びロジック回路の動作を直交平
面上に表した図である。
面上に表した図である。
【図５】従来の復調装置の一例のブロック図である。
１ ロジック回路 ２ 同期判定回路 １０ フリップフロップ １１，１２ 乗算器 １３，１４ Ａ／Ｄ変換器 １５，１６ トランスバーサル形等化器 １７ クロック同期回路 １８ クロック断検出回路 １９ 誤り率測定回路 ２０ パルス発生回路 ２２ 電圧制御発振器（ＶＣＯ）
Claims (3)
- 【請求項１】 ディジタル化された搬送波同期回路とト
ランスバーサル形等化器を備えた２N の多値（Ｎは２以
上の整数）直交振幅復調装置において、前記復調装置の
ディジタル出力の誤差信号の誤り率を測定し、前記誤り
率が所定値以上劣化したとき誤り率劣化検出信号を送出
する回路と、前記誤り率劣化検出信号が入力すると一定
の時間おきに交互に異なるレベルの切替信号を出力する
パルス発生回路とを備え、前記搬送波同期回路は前記切
替信号のレベルに応じて所定の領域の信号点から検出し
た位相情報と全ての信号点から検出位相情報を交互に電
圧制御発振器に帰還し、前記トランスバーサル形等化器
は前記切替信号のレベルに応じて通常制御とリセット状
態とを交互に繰り返すように構成したことを特徴とする
復調装置。 - 【請求項２】 入力信号が無いことを検出し、その場合
に前記トランスバーサル形等化器をリセット状態とする
クロック断検出回路を備える請求項１に記載の復調装
置。 - 【請求項３】 ディジタル化された搬送波同期回路とト
ランスバーサル形等化器を備えた２N の多値直交振幅復
調装置において、伝達された各信号点の識別レベル内の
領域をＭ個（Ｍは２以上の偶数）の副領域に分割し、Ａ
／Ｄ変換器のディジタル出力信号を入力し、Ｐチャネ
ル，Ｑチャネルの直交軸に対して対角線上の信号点が属
するＭ／２個の領域内における信号点を中心とする特定
の副領域のみを識別して検出信号を出力するロジック回
路と、前記搬送波同期回路に含まれる電圧制御発振器の
同期状態を判定する同期判定回路と、前記ディジタル出
力信号の誤差信号を入力として誤り率特性の劣化を検出
する誤り率検出回路と、この誤り率検出信号により
“１”レベルと“０”レベルをある一定の時間おきに交
互に切り替える切替信号を出力するパルス発生回路とを
備え、前記搬送波同期回路は、前記同期判定回路が非同
期を判定する判定信号が送出された場合、前記ロジック
回路が出力する検出信号と前記パルス発生回路が出力す
る切替信号とを論理回路に通すことにより前記電圧制御
発振器を制御する位相制御信号の検出信号点を特定の副
領域のみから検出する場合と、すべての信号点の領域か
ら検出する場合とを切り替えるように構成され、前記ト
ランスバーサル形等化器は、前記パルス発生回路が出力
する切替信号と、入力信号が無いことを検出するクロッ
ク断検出回路の検出信号とを論理回路に通して通常制御
とリセット状態を交互に切り替えるように構成されたこ
とを特徴とする復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155340A JP2871172B2 (ja) | 1991-05-31 | 1991-05-31 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155340A JP2871172B2 (ja) | 1991-05-31 | 1991-05-31 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04354442A JPH04354442A (ja) | 1992-12-08 |
| JP2871172B2 true JP2871172B2 (ja) | 1999-03-17 |
Family
ID=15603754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155340A Expired - Fee Related JP2871172B2 (ja) | 1991-05-31 | 1991-05-31 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871172B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832642A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 搬送波同期回路 |
-
1991
- 1991-05-31 JP JP3155340A patent/JP2871172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04354442A (ja) | 1992-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703282A (en) | Digital demodulation system | |
| JPH09135276A (ja) | タイミング再生手段及びダイバーシティ通信装置 | |
| JP3269933B2 (ja) | キャリア再生回路 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| JPH0687540B2 (ja) | 復調装置 | |
| JP2000049882A (ja) | クロック同期回路 | |
| US4466109A (en) | Carrier recovery arrangement for sixteen-state amplitude and phase modulation and receiving system for digital data, comprising such an arrangement | |
| JPH11509708A (ja) | 受信機、復調器および復調方法 | |
| KR20060131989A (ko) | 클록 재생회로 및 이 회로를 이용한 수신기 | |
| JP2871172B2 (ja) | 復調装置 | |
| JPH0520028Y2 (ja) | ||
| JP3695920B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP2564840B2 (ja) | ディジタル復調装置 | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPH07273712A (ja) | ディジタル無線受信端末 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 | |
| JPH0211047A (ja) | 搬送波再生回路 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH11355370A (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP2001086178A (ja) | デジタル復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |