JPH0897874A - オフセットｑｐｓｋ復調器 - Google Patents

Abstract

(57)【要約】 【目的】クロック再生、キャリア再生の引き込み時間を
増大させることなく、データ再生の誤りをなくし、クロ
ック位相誤差検出およびキャリア位相誤差検出を正確に
行い、復調性能を向上させることを可能とする。 【構成】入力されたオフセットＱＰＳＫ変調信号は同相
検波回路１１２および直交検波回路１１３に分配供給さ
れ、その後ディジタル化され、スペクトル整形等の信号
処理が施された同相および直交検波信号は、クロック位
相誤差検出回路２２３およびシンボル位相検出回路３３
８でゼロクロッシング方式によりクロック位相誤差成分
が抽出される共に、同期判定回路３３９の同期状態の判
定に応じ位相検波のためのシンボル位相の制御が決定さ
れ、その後、シンボル位相選択回路２３７によりＩおよ
びＱ信号間の位相調整がなされ、データ再生回路２４に
おいてＱＰＳＫデータを判定し、復調データを出力する
ようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、オフセットＱＰＳＫ
(Quadrature Phase Shift Keying) 変調信号を復調する
オフセットＱＰＳＫ復調器に関する。

【０００２】

【従来の技術】周知のように、従来のＱＰＳＫ信号では
直交する２軸のシンボルの変化点が同一タイミングで生
じるのに対して、オフセットＱＰＳＫ信号では、その変
化点がシンボル長（Ｔ）の１／２だけオフセットされて
いる。すなわち、オフセットＱＰＳＫ信号は、２軸のシ
ンボルの変化点をオフセットさせることにより、符号変
化点における位相変化を９０°以下に抑え、帯域制限時
における振幅変化を従来のＱＰＳＫ信号より小さくでき
ることに特徴を有する。

【０００３】このようなオフセットＱＰＳＫ信号の復調
方式としては、オフセットＱＰＳＫ信号が４値の位相状
態をとりうる信号であることから、一般には従来のＱＰ
ＳＫ信号と同様の搬送波再生回路およびクロック再生回
路により復調を行い、この再生されたクロックに基づい
て符号を再生している。

【０００４】尚、ＱＰＳＫ復調器の基本的な構成等につ
いては、特願平５−７９８２１号「位相変調波信号の復
調装置」に記されている。図４は、従来のオフセットＱ
ＰＳＫ復調器の構成を示すもので、入力端子１１１に入
力されたオフセットＱＰＳＫ変調信号は、同相検波回路
１１２および直交検波回路１１３に分配供給される。

【０００５】一方、局部発振器１１４にて、固定周波数
の第１の局部発振（以下第１の局発と略称する）信号が
生成されており、この第１の局発信号は、分配器（Ｓ）
１１５で２分配された後、一方は０度位相の局発信号と
して、他方は９０度移相器１１６で９０度移相された局
発信号として、それぞれ同相検波回路１１２および直交
検波回路１１３に供給される。

【０００６】同相検波回路１１２および直交検波回路１
１３から出力される同相および直交検波信号は、それぞ
れＡ／Ｄ変換器１１７および１１８でディジタル値に変
換された後、それぞれ周波数変換を実現する複素乗算回
路１１９に入力され、この複素乗算回路１１９には、周
波数変換キャリアとして後述するＡＦＣループからの局
発出力（第２の局部発振器出力）が供給される。

【０００７】複素乗算回路１１９からの出力は、同一の
周波数伝達特性を有するディジタル低域通過フィルタ
（以下ディジタルＬＰＦと略称する）１２０および１２
１にそれぞれ入力され、スペクトル整形される。

【０００８】ディジタルＬＰＦ１２０および１２１は、
ディジタルデータ伝送における符号間干渉防止に要求さ
れる伝達特性を形成するためのフィルタであり、一般に
送信側のフィルタ特性と組み合わせられたときに、いわ
ゆるロールオフ特性が得られるように設計されている。
したがって、このディジタルＬＰＦ１２０および１２１
により、各検波出力はアイ開口率が十分大きくなるよう
にスペクトル整形される。

【０００９】ディジタルＬＰＦ１２０および１２１から
の出力は、複素乗算回路１２２に入力される。この複素
乗算回路１２２は、中間周波数帯における周波数変換
器、すなわちミキサと全く同じ動作をベースバンド帯で
実現できる。ここで、複素数を用いない実数形式の乗算
器では、検波動作を行うことはできても、負の周波数成
分は表現できないので、一般的な周波数変換器とはなら
ない。そこで、ここでは複素数表現を可能にした複素乗
算回路を用いる。

【００１０】この複素乗算回路１２２から出力されるＩ
信号はＴ／２遅延回路１４１でＴ／２だけ遅延され、Ｑ
信号はそのままの状態で、それぞれクロック位相誤差検
出回路１２３、データ再生回路１２４、位相検波回路１
２５に供給される。

【００１１】クロック位相誤差検出回路１２３は、複素
乗算回路１２２の出力からゼロクロッシング方式により
クロック位相誤差成分を抽出し、シンボル位相誤差信号
として出力するもので、この誤差信号は低域通過フィル
タ（以下ＬＰＦと略称する）１２６で平滑化されて電圧
制御信号として電圧制御型発振器１２７に供給される。
この電圧制御発振器１２７は電圧制御信号のレベルに応
じた周波数のクロックを発生するもので、サンプリング
クロックとしてＡ／Ｄ変換器１１７および１１８に供給
される。以上のフィードバックループにより、サンプリ
ングに供される再生クロックは同相検波および直交検波
の信号に位相同期される。

【００１２】データ再生回路１２４は、複素乗算回路１
２２から直接供給されるＱ信号およびＴ／２遅延回路１
４１から供給されるＩ信号をそれぞれ２値化することに
よりＩ，Ｑデータを復調出力する。

【００１３】位相検波回路１２５は、複素乗算回路１２
２からのＱ信号とＴ／２遅延回路１４１から供給される
Ｉ信号を用いて本来のシンボルの位置との位相差を検出
することで、入力信号と数値制御発振器（以下ＮＣＯと
略称する）１２９の出力信号との位相差を検出してい
る。

【００１４】位相検波回路１２５から出力される位相差
情報は、キャリア再生のためにＰＬＬループフィルタ１
２８を介してＮＣＯ１２９の周波数制御端子に供給され
る。このＮＣＯ１２９はオーバーフローを禁止しない累
積加算回路で構成され、その周波数制御端子に入力され
る信号の値に応じてそのダイナミックレンジまでの加算
動作を行って、発振状態となるもので、その発振周波数
を制御信号の値で変化させることができる。

【００１５】すなわち、ＮＣＯ１２９はアナログ回路に
おける電圧制御発振回路（ＶＣＯ）と全く同じ動作を行
うものであるが、一般のＶＣＯと異なる点は、その発振
周波数が非常に安定していることであり、いわゆる水晶
を用いたＶＣＸＯ以上の安定性が得られるだけでなく、
ＶＣＸＯでは実現できない広い範囲で周波数を可変でき
るという特徴を有する。

【００１６】このＮＣＯ１２９の出力は２分配され、一
方は正弦波特性を有するキャリアに変換するデータ変換
回路（以下ＳＩＮ回路と略称する）１３０に供給され、
他方は余弦波特性を有するキャリアに変換するデータ変
換回路（以下ＣＯＳ回路と略称する）１３１に供給され
る。これらのＳＩＮ回路１３０およびＣＯＳ回路１３１
から出力されるキャリアは、共に複素乗算回路１２２に
検波用として供給される。

【００１７】このように複素乗算回路１２２、位相検波
回路１２５、ＰＬＬループフィルタ１２８、ＮＣＯ１２
９、およびＳＩＮ回路１３０、ＣＯＳ回路１３１により
形成される一巡のループはディジタル構成のＰＬＬルー
プである。

【００１８】また、この復調システムにおいては、ＡＦ
Ｃループが形成されている。即ち、位相検波回路１２５
から出力される位相誤差信号は、Δｆ（周波数誤差）検
出回路１３２に供給される。このΔｆ検出回路１３２
は、位相誤差信号と局発信号（第１の局発と第２の局発
の出力）との周波数差を周波数誤差成分Δｆとして検出
するもので、この周波数誤差成分Δｆは、ＡＦＣループ
フィルタ１３３で平滑化された後、ＮＣＯ１３４の周波
数制御端子に供給され、ＮＣＯ１３４の発振周波数を制
御する。このＮＣＯ１３４の出力は２分配され、一方は
ＳＩＮ回路１３５に、他方はＣＯＳ回路１３６に供給さ
れる。これらのＳＩＮ回路１３５およびＣＯＳ回路１３
６から出力されるキャリアは、第２の局発の出力として
前述の複素乗算回路１１９に供給される。このようにし
てＡＦＣループが形成される。

【００１９】ＡＦＣ動作が行われて入力信号と局発信号
との所定関係の周波数離調が十分に小さくなると、Δｆ
検出回路１３２では周波数誤差が検出されなくなる。こ
の状態になると、Δｆ検出回路１３２は、ループ切換信
号をＰＬＬループフィルタ１２８に与えると共にＡＦＣ
ホールド信号をＡＦＣループフィルタ１３３に与える。

【００２０】この２つの信号は実質的に同一であるか
ら、一つの制御信号でよい。ループ切換信号はＰＬＬル
ープにおけるＰＬＬループフィルタ１２８を動作状態に
切り換えるものであり、この切り換えによって、はじめ
てＰＬＬ動作が開始される。また、ＡＦＣホールド信号
はＡＦＣループフィルタ１３３の出力をその時点のレベ
ルにホールドし、第２の局発出力を固定する。これによ
りＰＬＬループはキャリア同期となるように引き込み動
作を開始する。

【００２１】次に、図５を参照して、クロック位相誤差
検出回路１２３の具体的な構成を説明する。このクロッ
ク位相誤差検出回路１２３はゼロクロッシング方式によ
って構成される。すなわち、複素乗算回路１２２から出
力されるベースバンド帯域のＱ信号およびＴ／２遅延回
路１４１から供給されるＩ信号がそれぞれ位相誤差検出
回路１５１１および１５１２に供給され、位相誤差を求
めている。

【００２２】次に、図６を参照して、この位相誤差の検
出方法を説明する。この図ではゼロクロッシングによる
位相制御方法を示している。図６（Ａ）は２値のディジ
タル信号のアイ・パターンを簡略化して示しているもの
で、平均的には問題ない。

【００２３】そこで同図（Ｂ）で示すようにサンプリン
グタイミングをアイ開口最大ポイントからＴｅ秒だけ遅
らせた場合を考えると、アイの開きはＷ₀ からＷ₁ と狭
くなる。一方、同図（Ｃ）で示すようにゼロクロス・ポ
イントのタイミングからサンプリングタイミングをＴｅ
秒だけ遅らせた場合を考えると、入力信号をサンプルし
た値もゼロ近傍の値から、より大きな値をとる様にな
る。

【００２４】ゼロクロス・ポイントの前後で送信符号が
−１から＋１へ変化した場合にはサンプル値はｅ_(-+)な
る正の値をとり、逆に＋１から−１へ変化した場合には
ｅ_(+-)なる負の値をとる。これにより、ゼロクロス・ポ
イント前後でのサンプル値を知ることにより、サンプル
・タイミングのずれを検出することができる。しかし、
位相誤差を検出できるのはゼロクロス・ポイントの前後
でシンボル符号が変化している（ゼロクロスしている）
ときのみである。

【００２５】このため、図５で示すクロック位相誤差検
出回路１２３では、ゼロクロス判定回路１５１３および
１５１４を用いて、Ｉ，Ｑ信号について、ゼロクロス・
ポイントの前後でシンボル符号が変化しているか否かを
判定するようにしている。このゼロクロスの判定方法
は、例えばゼロクロス位相の前後のシンボルの符号の変
化を検出すればよいのであるが、その判定精度を上げる
ために、両シンボルの振幅が例えばアイ振幅の１／２以
上であるとする条件を加えるようにしてもよい。

【００２６】上記位相誤差検出回路１５１１および１５
１２の出力は共に選択回路１５１５に供給される。この
選択回路１５１５は、ＩおよびＱ信号のゼロクロス判定
回路１５１３および１５１４の判定結果から、Ｉ信号の
みがゼロクロスしているときは位相誤差検出回路１５１
１の出力を選択し、Ｑ信号のみがゼロクロスしていると
きは位相誤差検出回路１５１２の出力を選択する。そし
て、Ｉ信号およびＱ信号が共にゼロクロスしていないと
きには、１シンボル期間前のクロック位相誤差信号であ
るＴ遅延回路１５１７からの出力を選択し、クロック位
相誤差信号として出力する。

【００２７】前述のように、オフセットＱＰＳＫ信号は
Ｉ信号とＱ信号のシンボルの変化点がＴ／２ずれている
ものである。したがって、Ｔ／２遅延回路１４１をＩ信
号側に挿入したことにより、位相検波回路１２５、クロ
ック位相誤差検出回路１２３、データ再生回路１２４の
入力ではＩ信号とＱ信号のアイパターン位相が揃い、Ｑ
ＰＳＫ信号と同様の復調が行われるようになる。

【００２８】しかし、このようなオフセットＱＰＳＫ信
号の復調に際しては次のような問題を有する。図７はオ
フセットＱＰＳＫ信号のコンスタレーションとアイパタ
ーンを示すもので、図７（Ａ）はキャリア位相が０°の
場合を、同図（Ｂ）はキャリア位相が９０°の場合を示
している。同図からわかるように、キャリア位相が９０
°回る毎にＩ信号とＱ信号のアイパターンの位相が入れ
替わる。

【００２９】したがって、Ｉ信号のシンボル位相をずら
してクロック位相制御を行うと、Ｑ信号のゼロクロス位
相に位相同期するようにクロック制御が行われる。この
ときに、キャリアが非同期で回転していると、キャリア
の変動に追従してＩ信号のゼロクロス位相もＴ／２変動
するので、クロック引き込み位相が変動してしまい、ク
ロック再生が安定しない。

【００３０】したがって、この方法ではキャリア再生が
確立状態に近づいた時にのみクロックの安定再生が可能
とされる。しかしながら、図４に示したようにディジタ
ル制御によって高性能なキャリア再生およびクロック再
生を行うシステムでは、シンボル位相に同期したタイミ
ングでＡ／Ｄ変換しなければキャリア再生ができないも
のであり、クロック再生が先に確立する必要があるとい
う矛盾が生じる。

【００３１】すなわち、キャリアの非同期時にもクロッ
ク再生が確立しなければならないにもかかわらず、クロ
ック再生がキャリア再生後でなければ安定しないため、
キャリアの周波数離調が大きい場合には、クロック再生
およびキャリア再生に時間がかかり安定しない。

【００３２】このような問題を解決するオフセットＱＰ
ＳＫ復調器については特願平５−７９８２１号に示され
ている。この復調器の構成および動作を図８乃至図１１
を参照して説明する。この様な問題を解決するため、従
来では図８乃至図１０に示すようなオフセットＱＰＳＫ
復調器が考えられている。

【００３３】尚、図８および図９において、図４および
図５と同一部分には同一符号を付してその説明を省略す
る。図８に示す復調器においては、入力端子１１１にオ
フセットＱＰＳＫ変調信号が入力され、同相検波回路１
１２および直交検波回路１１３に分配供給された入力信
号は、先の従来例と同様の信号処理が施されて複素乗算
回路１２２に供給される。この複素乗算回路１２２から
出力されるＩ信号とＱ信号は、それぞれクロック位相誤
差検出回路２２３、シンボル位相検出回路２３８、およ
びシンボル位相選択回路２３７に供給される。

【００３４】シンボル位相検出回路２３８は、Ｉ信号と
Ｑ信号から、クロック位相誤差検出回路２２３に対して
は位相誤差選択制御信号を供給し、シンボル位相選択回
路２３７に対してはシンボル位相制御信号を供給する。
このクロック位相誤差検出回路２２３は、シンボル位相
検出回路２３８から供給される位相誤差選択制御信号を
用いて、後述する適切な位相誤差信号をシンボル位相誤
差信号として選択し、ＬＰＦ１２６に供給する。

【００３５】ここで、図９を参照して、クロック位相誤
差検出回路２２３、シンボル位相選択回路２３７および
シンボル位相検出回路２３８の具体的な構成を説明す
る。図５で示した例と同様に、複素乗算回路１２２から
出力されるＩ信号およびＱ信号は、それぞれ位相誤差検
出回路１５１１および１５１２に供給されると共に、そ
れぞれゼロクロス判定回路１５１３および１５１４に分
配供給される。

【００３６】ゼロクロス判定回路１５１３および１５１
４は、Ｉ信号およびＱ信号のゼロクロス判定信号をそれ
ぞれ有効位相誤差判定回路２５１８に供給する。この有
効位相誤差判定回路２５１８は、ゼロクロス判定信号に
基づき、選択回路１５１５に対しては位相誤差信号から
クロック引き込み位相を選択する前述の位相誤差選択制
御信号を供給し、シンボル位相選択回路２３７に対して
は位相検波およびデータ再生のためにＩ信号およびＱ信
号のそれぞれの移相量を選択する前述のシンボル位相制
御信号を供給する。

【００３７】有効位相誤差判定回路２５１８から供給さ
れるシンボル位相制御信号は、シンボル位相選択回路２
３７を構成するスイッチ２５２１および２５２２を制御
する。このスイッチ２５２１および２５２２にはそれぞ
れＩ信号およびＱ信号が供給されている。

【００３８】スイッチ２５２１および２５２２の一方の
固定端子は、それぞれＴ／２遅延回路２５２３および２
５２４を介してシンボル位相選択回路２３７の出力端子
に接続され、他方の固定端子はシンボル位相選択回路２
３７のそれぞれ出力端子に接続されている。

【００３９】このような構成のスイッチ２５２１および
２５２２の動作により、Ｉ信号あるいはＱ信号のうちど
ちらか一方の信号がＴ／２遅延回路２５２３あるいは２
５２４を介し、他方はこれを介さずにデータ再生回路１
２４および位相検波回路１２５に供給される。

【００４０】次に、図１０を参照して、有効位相誤差判
定回路２５１８の具体的な回路例を説明する。前述のゼ
ロクロス判定回路１５１３および１５１４のそれぞれの
出力信号ａおよびｂは、それぞれＲＳフリップフロップ
回路５３１のセット端子およびリセット端子に供給され
る。

【００４１】さらに、これらの入力信号ａおよびｂは、
オア回路５３２に供給される。このオア回路５３２の出
力信号がアンド回路５３３の一方の端子とアンド回路５
３６の一方の端子に供給される。ＲＳフリップフロップ
回路５３１の出力信号は、アンド回路５３３の他方の端
子、インバータ回路５３５を介してアンド回路５３６の
他方の端子、およびシンボル位相選択回路２３７に供給
される。

【００４２】アンド回路５３３および５３６の出力は、
位相誤差選択制御信号としてクロック位相誤差検出回路
２２３の選択回路１５１５を制御する。また、ＲＳフリ
ップフロップ５３１の出力は、シンボル位相制御信号と
してシンボル位相選択回路２３７のスイッチ２５２１お
よび２５２２を制御する。

【００４３】次に、図１１を参照して、クロック再生に
ついてを説明する。この図は、オフセットＱＰＳＫ信号
のコンステレーションとアイパターンを示す図である。
まずキャリア位相が図１１（Ａ）に示す“０°”の状態
の場合について説明する。

【００４４】クロック引き込み位相をＩ信号のゼロクロ
ス位相とすると共に、シンボル位相をＩ信号のアイ収束
位相とする。このクロック引き込み位相にクロックを位
相同期させるためには、この位相でゼロクロスしている
Ｉ信号から検出した位相誤差信号を使用すればよい。

【００４５】この様にＩ信号から検出した位相誤差信号
を用いてクロック制御させている時には、Ｉ信号がゼロ
クロスしているので、ゼロクロス判定回路１５１３から
は“Ｈ”レベルの出力が得られる。一方、Ｑ信号はゼロ
クロスしていないので、ゼロクロス判定回路１５１４か
らは“Ｌ”レベルの出力が得られる。

【００４６】したがって、この状態ではゼロクロス判定
回路１５１３からの出力によって図１０のＲＳフリップ
フロップ回路５３１がセットされる。したがって、この
ＲＳフリップフロップ回路５３１は、Ｉ信号がクロック
引き込み位相でゼロクロスしていることを表現する
“Ｈ”レベルの信号を出力する。

【００４７】さらに、ＲＳフリップフロップ回路５３１
は、アンド回路５３３および５３６をそれぞれ介して選
択回路１５１５に対し、ＬＰＦ１２６に出力するシンボ
ル位相誤差信号として位相誤差検出回路１５１１から出
力される位相誤差信号を選択するように指令する位相誤
差選択制御信号を供給する。

【００４８】またこの場合、Ｑ信号のアイ収束位相がシ
ンボル位相とＴ／２ずれているので、シンボル位相制御
信号（ＲＳフリップフロップ５３１の出力）により、シ
ンボル位相選択回路２３７のスイッチ２５２１および２
５２２をそれぞれＩ信号が直接出力される固定端子およ
びＱ信号がＴ／２遅延回路２５２４を介する固定端子に
接続されるように制御し、Ｑ信号のみがＴ／２遅延する
ようにしている。

【００４９】したがって、この様に制御することによっ
て、Ｉ信号およびＱ信号共にアイ収束位相のデータを用
いて、位相検波並びにデータ再生を行うことができる。
次にキャリア位相が図７（Ｂ）に示す“０°”の状態か
ら図１１（Ｂ）に示す状態に９０°回転した、“９０
°”の状態の場合について説明する。クロック引き込み
位相が変動するとクロック再生ができなくなるので、ク
ロック引き込み位相は同図（Ａ）で示す“０°”の場合
と同位相でなければならない。

【００５０】この位相を引き込むことのできる位相誤差
信号を検出できるのは、ゼロクロスしているＱ信号であ
る。したがって、Ｑ信号から検出した位相誤差信号をク
ロック制御に用いるようにすれば、クロック再生を行う
ことが可能である。

【００５１】このときＩ信号はゼロクロスしていないの
で、ゼロクロス判定回路１５１３はゼロクロスしていな
いと判定するが、ゼロクロス判定回路１５１４はゼロク
ロスしていると判定するので、ＲＳフリップフロップ回
路５３１はリセット設定されて、このＲＳフリップフロ
ップ回路５３１はＱ信号がクロック引き込み位相でゼロ
クロスしていることを表現する“Ｌ”レベルの信号を出
力する。

【００５２】さらに、ＲＳフリップフロップ回路５３１
は、アンド回路５３３および５３６をそれぞれ介して、
選択回路１５１５に対し、ＬＰＦ１２６に出力するシン
ボル位相誤差信号として位相誤差検出回路１５１２から
出力される位相誤差信号を選択するように指令する位相
誤差選択制御信号を供給する。

【００５３】またこの場合、Ｉ信号のアイ収束位相がシ
ンボル位相とＴ／２ずれているので、シンボル位相制御
信号（ＲＳフリップフロップ回路５３１の出力）によ
り、シンボル位相選択回路２３７のスイッチ２５２１お
よび２５２２をそれぞれＩ信号がＴ／２遅延回路２５２
３を介する固定端子およびＱ信号が直接出力される固定
端子に接続されるように制御し、Ｉ信号のみがＴ／２遅
延するようにしている。

【００５４】したがって、この様に制御することによっ
て、Ｉ信号およびＱ信号共にアイ収束位相のデータを用
いて、位相検波並びにデータ再生を行うことができる。
以上の説明においては、Ｉ信号およびＱ信号のいずれか
がゼロクロスしている場合であるが、キャリア位相が４
５°付近のときやシンボルパターンによってはＩ信号お
よびＱ信号共にゼロクロスしていない場合がある。しか
し、図１０の有効位相誤差判定回路２５１８において、
オア回路５３２はＩ信号およびＱ信号共にゼロクロスし
ていない場合を検出することができる。

【００５５】このオア回路５３２からの出力は、アンド
回路５３３および５３６を制御する、すなわち選択回路
１５１５に供給される位相誤差選択制御信号を制御する
もので、これにより１シンボル期間前の位相誤差信号で
ある、Ｔ遅延回路１５１７の出力を選択出力するように
なる。

【００５６】この様にキャリア位相が９０°回転する毎
に、ゼロクロス判定結果から使用する位相誤差信号を切
換えることができるため、クロック引き込み位相を一定
に保つことが可能となり、安定したクロック再生を行う
ことができる。

【００５７】しかし、この様な構成で復調を行うと、ク
ロック再生およびキャリア再生時間を高速化するために
シンボル位相選択を各シンボル毎に行っているので、キ
ャリア同期後、低Ｃ／Ｎ時に位相選択を誤り、復調デー
タの誤り率が高くなるという問題がある。

【００５８】

【発明が解決しようとする課題】以上述べたように従来
のオフセットＱＰＳＫ復調器では、キャリアの非同期時
にもクロック再生が確立しなければならないにもかかわ
らず、クロック再生がキャリア再生後でなければ安定し
ないため、キャリアの周波数離調が大きい場合にはクロ
ック再生およびキャリア再生に時間がかかり、安定しな
いという問題があった。

【００５９】また、上記の問題を解決する従来のオフセ
ットＱＰＳＫ復調器では、キャリア非同期時にもクロッ
ク引き込み位相が一定に保たれるため、高速かつ安定化
した状態でクロック位相同期が可能となるが、シンボル
位相選択を各シンボル毎に行っているため、キャリア同
期後、低Ｃ／Ｎ時に位相選択を誤り、復調データの誤り
率が高くなるという問題があった。

【００６０】この発明は上記の課題を解決するためにな
されたもので、クロック再生、キャリア再生の引き込み
時間を増大させることなく、データ再生の誤りをなく
し、クロック位相誤差検出およびキャリア位相誤差検出
を正確に行い、復調性能を向上させることができるオフ
セットＱＰＳＫ復調器を提供することを目的とする。

【００６１】

【課題を解決するための手段】上記目的を達成するため
にこの発明に係るオフセットＱＰＳＫ復調器は、次の如
く構成されている。この発明に係るオフセットＱＰＳＫ
復調装置は、帯域制限を受けたパルス符号信号である直
交検波出力における同相軸検波出力および直交軸検波出
力からシンボル位相を制御する手段において、クロック
の所定のタイミングでサンプリングされた前記同相軸検
波出力および前記直交軸検波出力からそれぞれの位相誤
差を検出する第１および第２の位相誤差検出手段と、前
記同相軸検波出力と前記直交軸検波出力のそれぞれが入
力され、少なくとも前記クロックの所定のタイミングの
前後２サンプル間で符号が特定の変化をしていることを
判定する第１および第２のゼロクロス判定手段と、前記
同相軸検波出力と前記直交軸検波出力を用いて位相検波
出力を得る位相検波手段と、前記位相検波出力から周波
数引き込み状態か位相同期確立状態かを判定する同期判
定手段と、前記同期判定手段の出力が周波数引き込み状
態を示す場合、および同期確立状態を示した後の一定期
間内は、各シンボル毎に前記第１のゼロクロス判定手段
の出力と前記第２のゼロクロス判定手段の出力を用いて
シンボル位相検出を行い、この検出結果に応じた位相誤
差選択制御信号とシンボル位相制御信号とを出力し、前
記同期判定手段の出力が同期確立状態を示した後の一定
期間経過後は、一定期間内のシンボル位相検出結果を平
滑化した信号に応じた位相誤差選択制御信号とシンボル
位相制御信号とを出力する有効位相誤差判定手段と、前
記位相誤差選択制御信号により、前記第１、第２の位相
誤差検出手段の出力、および１シンボル期間前の位相誤
差信号の中から、クロック位相制御に有効な位相誤差信
号を選択して出力する位相誤差信号選択手段と、前記シ
ンボル位相制御信号に応じて、前記同相軸検波出力、前
記直交軸検波出力のどちらか一方を１／２サンプル遅延
させ、他方はそのまま出力するシンボル位相選択手段と
を具備して構成するようにした。

【００６２】

【作用】このように構成されるオフセットＱＰＳＫ復調
器では、同期判定手段により周波数引き込み状態か位相
同期確立状態かを判定し、有効位相誤差判定手段により
周波数引き込み状態を示す場合、または、同期確立状態
を示した後の一定期間内は、各シンボル毎にシンボル位
相検出を行い、同期確立状態を示した後の一定期間経過
後は、一定期間内のシンボル位相検出結果を平滑化した
信号をシンボル位相検出結果としている。

【００６３】

【実施例】以下、図１乃至図３および図１１を参照して
この発明の一実施例を詳細に説明する。尚、図１乃至図
３において、図８乃至図１０と同一部分には同一符号を
付して示し、ここでは異なる部分を中心に説明する。

【００６４】図１はこの発明に係るオフセットＱＰＳＫ
復調器の構成を示すもので、入力端子１１１にオフセッ
トＱＰＳＫ変調信号が入力され、同相検波回路１１２お
よび直交検波回路１１３に分配供給された入力信号は、
従来と同様の信号処理が施され、複素乗算回路１２２に
供給され、出力されるＩ信号とＱ信号は、それぞれクロ
ック位相誤差検出回路２２３、シンボル位相検出回路３
３８、およびシンボル位相選択回路２３７に供給され
る。

【００６５】シンボル位相選択回路２３７のＩ信号およ
びＱ信号出力は、位相検波回路１２５に供給される。こ
の位相検波回路１２５は、Ｑ信号とＩ信号を用いて本来
のシンボルの位置との位相差を検出することで、入力信
号とＮＣＯ１２９の出力信号との位相差を検出し、この
位相差情報は、キャリア再生のためのＰＬＬループフィ
ルタ１２８、Δｆ検出回路１３２および、同期判定回路
３３９に供給される。

【００６６】同期判定回路３３９は、位相検波回路１２
５から供給される位相誤差情報を用いて位相同期ループ
の位相同期状態を監視して、周波数引き込み状態か同期
確立状態かを判定し、同期確立状態を判定すると同期判
定信号をシンボル位相検出回路３３８に供給する。

【００６７】ここで、図２を参照して、クロック位相誤
差検出回路２２３、シンボル位相選択回路２３７および
シンボル位相検出回路３３８の具体的な構成を説明す
る。図９で示した従来例と同様に、複素乗算回路１２２
から出力されるＩ信号およびＱ信号は、それぞれ位相誤
差検出回路１５１１および１５１２に供給されると共
に、それぞれゼロクロス判定回路１５１３および１５１
４に分配供給される。

【００６８】ゼロクロス判定回路１５１３および１５１
４は、Ｉ信号およびＱ信号のゼロクロス判定信号をそれ
ぞれ有効位相誤差判定回路３５１８に供給する。この有
効位相誤差判定回路３５１８は、同期確立時に同期判定
回路３３９から供給される同期判定信号とゼロクロス判
定信号に基づき、選択回路１５１５に対しては位相誤差
信号を選択する位相誤差選択制御信号を供給し、シンボ
ル位相選択回路２３７に対しては位相検波およびデータ
再生のためにＩ信号およびＱ信号のそれぞれの移相量を
選択する前述のシンボル位相制御信号を供給する。

【００６９】このゼロクロス判定回路１５１３および１
５１４は、ゼロクロス・ポイントの前後でシンボル符号
が変化しているか否かを判定する。このゼロクロスの判
定方法は、例えばゼロクロス位相の前後のシンボルの符
号の変化を検出すればよいものであるが、その判定精度
を上げるために、両シンボルの振幅が例えばアイ振幅の
１／２以上であるとする条件を加えるようにしてもよ
い。

【００７０】ゼロクロス判定回路１５１３からは、Ｉ信
号がゼロクロスしていると判定されると“Ｈ”レベルの
信号が、ゼロクロスしていないと判定されると“Ｌ”レ
ベルの信号が、有効位相誤差判定回路３５１８のａ入力
に供給される。同様に、ゼロクロス判定回路１５１４か
らは、Ｑ信号がゼロクロスしていると判定されると
“Ｈ”レベルの信号が、ゼロクロスしていないと判定さ
れると“Ｌ”レベルの信号が、有効位相誤差判定回路３
５１８のｂ入力に供給される。

【００７１】この有効位相誤差判定回路３５１８は、同
期判定回路３３９より同期判定信号が供給されない場
合、すなわち周波数引き込み状態であればシンボル毎の
判定結果に従った制御信号を、同期判定信号が供給され
る場合、すなわち同期確立状態であれば所定のＡ期間経
過後に同期確立後の所定のＡ期間のシンボル位相検出結
果の平滑結果に従った制御信号（固定値）を所定のＡ期
間経過後に、選択回路１５１５およびシンボル位相選択
回路２３７に供給するようにしている。

【００７２】有効位相誤差判定回路３５１８から供給さ
れるシンボル位相制御信号は、シンボル位相選択回路２
３７を構成するスイッチ２５２１および２５２２を制御
する。このスイッチ２５２１および２５２２にはそれぞ
れＩ信号およびＱ信号が供給されている。

【００７３】スイッチ２５２１および２５２２の一方の
固定端子は、それぞれＴ／２遅延回路２５２３および２
５２４を介してシンボル位相選択回路２３７の出力端子
に接続され、他方の固定端子はシンボル位相選択回路２
３７のそれぞれ出力端子に接続されている。

【００７４】このような構成のスイッチ２５２１および
２５２２の動作により、Ｉ信号あるいはＱ信号のうちど
ちらか一方の信号がＴ／２遅延回路２５２３あるいは２
５２４を介し、他方はこれを介さずにデータ再生回路１
２４および位相検波回路１２５に供給される。

【００７５】次に、図３を参照して、有効位相誤差判定
回路３５１８の具体的な回路例を説明する。前述のゼロ
クロス判定回路１５１３および１５１４のそれぞれの出
力信号ａおよびｂは、それぞれＲＳフリップフロップ回
路５３１のセット端子およびリセット端子に供給され
る。

【００７６】さらに、これらの入力信号ａおよびｂは、
オア回路５３２に供給される。このオア回路５３２の出
力信号がアンド回路５３３の一方の端子とアンド回路５
３６の一方の端子に供給される。ＲＳフリップフロップ
回路５３１の出力信号は、スイッチ５３８の一方の固定
端子と平滑回路５３７に供給される。

【００７７】平滑回路５３７は、同期判定回路３３９か
ら同期判定信号が供給される、すなわち同期確立状態に
なると、所定のＡ期間の間、ＲＳフリップフロップ回路
５３１から供給される信号を平滑し、その平滑結果をス
イッチ５３８の他方の固定端子に供給する。

【００７８】この平滑回路５３７は、例えばカウンタで
構成することが可能である。Ａ期間の間、ＲＳフリップ
フロップ回路５３１の“Ｈ”レベルの出力信号の回数つ
まりＩ信号がゼロクロスしている回数をカウントし、そ
の回数が所定値（例えば所定期間のシンボル数の半数）
以上であれば“Ｈ”レベルの信号を、それ以外であれば
“Ｌ”レベルの信号を出力し続けるようにすればよい。
また、“Ｈ”、“Ｌ”それぞれのレベルの回数をカウン
トし、多い方を出力する構成でもよい。

【００７９】Ａ遅延回路５３９は、同期判定回路３３９
から供給される同期判定信号の入力をＡ期間遅延させ、
スイッチ５３８に出力する。このスイッチ５３８は、Ａ
遅延回路５３９から入力がない場合には、ＲＳフリップ
フロップ５３１の出力信号を、入力があった場合は平滑
回路５３７の出力信号を選択する。

【００８０】この構成によれば、スイッチ５３８は、周
波数引き込み期間および同期確立後の所定のＡ期間には
ＲＳフリップフロップ回路５３１の出力信号を、同期確
立後の所定のＡ期間経過後には平滑回路５３７の出力信
号を選択する。スイッチ５３８の選択した信号は、アン
ド回路５３３の他方の端子、インバータ回路５３５を介
してアンド回路５３６の他方の端子、およびシンボル位
相選択回路２３７に供給される。また、スイッチ５３８
からの出力がシンボル位相制御信号としてシンボル位相
選択回路２３７のスイッチ２５２１および２５２２を制
御する。

【００８１】次に、図１１を参照して、クロック再生に
ついてを説明する。この図は、オフセットＱＰＳＫ信号
のコンステレーションとアイパターンを示す図である。
まずキャリア位相が図１１（Ａ）に示す“０°”の状態
の場合について説明する。

【００８２】クロック引き込み位相をＩ信号のゼロクロ
ス位相とすると共に、シンボル位相をＩ信号のアイ収束
位相とする。このクロック引き込み位相にクロックを位
相同期させるためには、この位相でゼロクロスしている
Ｉ信号から検出した位相誤差信号を使用すればよい。

【００８３】この様にＩ信号から検出した位相誤差信号
を用いてクロック制御させている時には、Ｉ信号がゼロ
クロスしているので、ゼロクロス判定回路１５１３から
は“Ｈ”レベルの出力が得られる。一方、Ｑ信号はゼロ
クロスしていないので、ゼロクロス判定回路１５１４か
らは“Ｌ”レベルの出力が得られる。

【００８４】したがって、この状態ではゼロクロス判定
回路１５１３からの出力によって図３のＲＳフリップフ
ロップ回路５３１がセットされる。したがって、このＲ
Ｓフリップフロップ回路５３１は、Ｉ信号がクロック引
き込み位相でゼロクロスしていることを表現する“Ｈ”
レベルの信号を出力する。

【００８５】さらに、スイッチ５３８は、アンド回路５
３３および５３６をそれぞれを介して選択回路１５１５
に対し、ＬＰＦ１２６に出力するシンボル位相誤差信号
として位相誤差検出回路１５１１から出力される位相誤
差信号を選択するように指令する位相誤差選択制御信号
を供給する。

【００８６】またこの場合、Ｑ信号のアイ収束位相がシ
ンボル位相とＴ／２ずれているので、シンボル位相制御
信号（スイッチ５３８の選択した出力信号）により、シ
ンボル位相選択回路２３７のスイッチ２５２１および２
５２２をそれぞれＩ信号が直接出力される固定端子およ
びＱ信号がＴ／２遅延回路２５２４を介する固定端子に
接続されるように制御し、Ｑ信号のみがＴ／２遅延する
ようにしている。

【００８７】したがって、この様に制御することによっ
て、Ｉ信号およびＱ信号共にアイ収束位相のデータを用
いて、位相検波並びにデータ再生を行うことができる。
次にキャリア位相が図７（Ｂ）に示す“０°”の状態か
ら図１１（Ｂ）に示す状態に９０°回転した、“９０
°”の状態の場合について説明する。クロック引き込み
位相が変動するとクロック再生ができなくなるので、ク
ロック引き込み位相は同図（Ａ）で示す“０°”の場合
と同位相でなければならない。

【００８８】この位相を引き込むことのできる位相誤差
信号を検出できるのは、ゼロクロスしているＱ信号であ
る。したがって、Ｑ信号から検出した位相誤差信号をク
ロック制御に用いるようにすれば、クロック再生を行う
ことが可能である。

【００８９】このときＩ信号はゼロクロスしていないの
で、ゼロクロス判定回路１５１３はゼロクロスしていな
いと判定するが、ゼロクロス判定回路１５１４はゼロク
ロスしていると判定するので、ＲＳフリップフロップ回
路５３１はリセット設定されて、このＲＳフリップフロ
ップ回路５３１はＱ信号がクロック引き込み位相でゼロ
クロスしていることを表現する“Ｌ”レベルの信号を出
力する。

【００９０】さらに、スイッチ５３８は、アンド回路５
３３および５３６をそれぞれ介して、選択回路１５１５
に対し、ＬＰＦ１２６に出力するシンボル位相誤差信号
として位相誤差検出回路１５１２から出力される位相誤
差信号を選択するように指令する位相誤差選択制御信号
を供給する。

【００９１】またこの場合、Ｉ信号のアイ収束位相がシ
ンボル位相とＴ／２ずれているので、シンボル位相制御
信号（スイッチ５３８の選択した信号）により、シンボ
ル位相選択回路２３７のスイッチ２５２１および２５２
２がそれぞれＩ信号がＴ／２遅延回路２５２３を介する
固定端子およびＱ信号が直接出力される固定端子に接続
されるように制御し、Ｉ信号のみがＴ／２遅延するよう
にしている。

【００９２】したがって、この様に制御することによっ
て、Ｉ信号およびＱ信号共にアイ収束位相のデータを用
いて、位相検波並びにデータ再生を行うことができる。
尚、以上の説明においては、Ｉ信号およびＱ信号のいず
れかがゼロクロスしている場合であるが、キャリア位相
が４５°付近のときやシンボルパターンによってはＩ信
号およびＱ信号共にゼロクロスしていない場合がある。
しかし、図３の有効位相誤差判定回路３５１８におい
て、オア回路５３２はＩ信号およびＱ信号共にゼロクロ
スしていない場合を検出することできる。

【００９３】このオア回路５３２からの出力は、アンド
回路５３３および５３６を制御する、すなわち選択回路
１５１５に供給される位相誤差選択制御信号を制御する
もので、これにより１シンボル期間前の位相誤差信号で
ある、Ｔ遅延回路１５１７の出力を選択出力するように
なる。

【００９４】この様にキャリア位相が９０°回転する毎
に、ゼロクロス判定結果から使用する位相誤差信号を切
換えることができるため、クロック引き込み位相を一定
に保つことが可能となり、安定したクロック再生を行う
ことができる。

【００９５】したがって、上記構成によるオフセットＱ
ＰＳＫ復調器は、周波数引き込み状態の時は、ゼロクロ
ス判定結果により最適な位相を求め、安定したクロック
再生およびキャリア引き込みを行うことができ、同期確
立状態後は、上記最適な位相を求め、その結果を平滑し
固定することで誤判定によるデータ再生の誤りを少なく
することができる。これにより、同期確立状態後はシン
ボル位相選択を各シンボル毎に行っていないため、低Ｃ
／Ｎ時に位相選択を誤り復調データの誤り率が高くなる
という問題を解決することができる。

【００９６】

【発明の効果】以上の構成によるオフセットＱＰＳＫ復
調器では、オフセットＱＰＳＫ信号の復調に際して、周
波数引き込み状態の時は、ゼロクロス判定結果によりキ
ャリア位相に追従してクロック位相誤差信号およびキャ
リア位相誤差信号を検出するのに最適な位相を求め切り
替えることができるため、クロック引き込み位相を一定
に保つことが可能となり、安定したクロック再生および
キャリア引き込みを行うことができる。さらに同期確立
状態後は、上記最適な位相を求め、その結果を平滑し固
定することで誤判定によるデータ再生の誤りを少なくす
ることができる。

【００９７】したがって、この発明によれば、クロック
再生、キャリア再生の引き込み時間を増大させることな
しに、１データ再生の誤りを減少させ、さらにクロック
位相誤差検出およびキャリア位相誤差検出の精度を上げ
ることが可能となり、低Ｃ／Ｎ時における復調性能を向
上させることのできるオフセットＱＰＳＫ復調器を提供
することができる。

【図面の簡単な説明】

【図１】この発明に係るシンボル位相判定回路を備える
オフセットＱＰＳＫ復調器の一実施例の構成を示すブロ
ック回路図。

【図２】上記実施例におけるクロック位相誤差検出回
路、シンボル位相選択回路およびシンボル位相検出回路
の具体的な構成を示すブロック回路図。

【図３】上記実施例におけるシンボル位相検出回路の有
効位相誤差判定回路の具体的な構成を示す回路図。

【図４】従来のオフセットＱＰＳＫ復調器の構成を示す
ブロック回路図。

【図５】図４に示すクロック位相誤差検出回路の具体的
な構成を示すブロック回路図。

【図６】図４に示すゼロクロッシングによるクロック位
相誤差検出方法を説明するための図。

【図７】図４に示すクロック再生回路のオフセットＱＰ
ＳＫ信号のコンスタレーションおよびアイパターンを示
す図。

【図８】従来の復調データの誤り率が高くなるという問
題を解決するオフセットＱＰＳＫ復調器の構成を示すブ
ロック回路図。

【図９】図８に示すクロック位相誤差検出回路、シンボ
ル位相誤差選択回路およびシンボル位相検出回路の具体
的な構成を示すブロック回路図。

【図１０】図８に示すシンボル位相検出回路の有効位相
誤差判定回路の具体的な構成を示す回路図。

【図１１】図１、図８に示すシンボル位相検出回路の動
作を説明するためのオフセットＱＰＳＫ信号のコンスタ
レーションとアイパターンを示す図。

【符号の説明】

１１１…入力端子、１１２…同相検波回路、１１３…直
交検波回路、１１４…局部発振器、１１５…分配器
（Ｓ）、１１６…９０度移相器、１１７，１１８…Ａ／
Ｄ変換器、１１９，１２２…複素乗算回路、１２０，１
２１…ディジタル低域通過フィルタ（ディジタルＬＰ
Ｆ）、１２３…クロック位相誤差検出回路、１２４…デ
ータ再生回路、１２５…位相検波回路、１２６…低域通
過フィルタ（ＬＰＦ）、１２７…電圧制御型発振器、１
２８…ＰＬＬループフィルタ、１２９，１３４…数値制
御発振器（ＮＣＯ）、１３０，１３５…正弦波特性を有
するデータ変換回路（ＳＩＮ回路）、１３１，１３６…
余弦波特性を有するデータ変換回路（ＣＯＳ回路）、１
３２…Δｆ検出回路、１３３…ＡＦＣループフィルタ、
２２３…クロック位相誤差検出回路、２３７…シンボル
位相選択回路、２３８，３３８…シンボル位相検出回
路、３３９…同期判定回路、５３１…ＲＳフリップフロ
ップ回路、５３２…オア回路、５３３，５３６…アンド
回路、５３５…インバータ回路、５３７…平滑回路、５
３８…スイッチ、５３９…Ａ遅延回路、１５１１，１５
１２…位相誤差検出回路、１５１３，１５１４…ゼロク
ロス判定回路、１５１５…選択回路、１５１７…Ｔ遅延
回路、２５１８，３５１８…有効位相誤差判定回路、２
５２１，２５２２…スイッチ、２５２３，２５２４…Ｔ
／２遅延回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 多賀 昇 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 帯域制限を受けたパルス符号信号である
   直交検波出力における同相軸検波出力および直交軸検波
   出力からシンボル位相を制御する手段において、 前記同相軸検波出力および前記直交軸検波出力からクロ
   ック位相誤差信号、キャリア位相誤差信号および復調シ
   ンボルを検出するのに最適な位相を求める手段と、 前記最適な位相に従い少なくとも前記クロック位相誤差
   信号、前記キャリア位相誤差信号および前記復調シンボ
   ルを検出するのに必要な検波出力の位相を移相する手段
   と、 前記復調シンボルからキャリア同期を検出する手段と、 キャリア同期後に前記最適な位相を求めた結果の内頻度
   の多い位相を求める手段とを具備し、 キャリア非同期時には検波出力位相を最適位相に追随さ
   せ、前記頻度の多い位相を求める手段が位相を決定した
   後は検波出力位相を頻度の多い位相に固定して復調動作
   を行うことを特徴とするオフセットＱＰＳＫ復調器。
2. 【請求項２】 帯域制限を受けたパルス符号信号である
   直交検波出力における同相軸検波出力および直交軸検波
   出力からシンボル位相を制御する手段において、 クロックの所定のタイミングでサンプリングされた前記
   同相軸検波出力および前記直交軸検波出力からそれぞれ
   の位相誤差を検出する第１および第２の位相誤差検出手
   段と、 前記同相軸検波出力と前記直交軸検波出力のそれぞれが
   入力され、少なくとも前記クロックの所定のタイミング
   の前後２サンプル間で符号が特定の変化をしていること
   を判定する第１および第２のゼロクロス判定手段と、 前記同相軸検波出力と前記直交軸検波出力を用いて位相
   検波出力を得る位相検波手段と、 前記位相検波出力から周波数引き込み状態か位相同期確
   立状態かを判定する同期判定手段と、 前記同期判定手段の出力が周波数引き込み状態を示す場
   合、および同期確立状態を示した後の一定期間内は、各
   シンボル毎に前記第１のゼロクロス判定手段の出力と前
   記第２のゼロクロス判定手段の出力を用いてシンボル位
   相検出を行い、この検出結果に応じた位相誤差選択制御
   信号とシンボル位相制御信号とを出力し、前記同期判定
   手段の出力が同期確立状態を示した後の一定期間経過後
   は、前記一定期間のシンボル位相検出結果を平滑化した
   信号に応じた位相誤差選択制御信号とシンボル位相制御
   信号とを出力する有効位相誤差判定手段と、 前記位相誤差選択制御信号により、前記第１、第２の位
   相誤差検出手段の出力、および１シンボル期間前の位相
   誤差信号の中から、クロック位相制御に有効な位相誤差
   信号を選択して出力する位相誤差信号選択手段と、 前記シンボル位相制御信号に応じて、前記同相軸検波出
   力、前記直交軸検波出力のどちらか一方を１／２サンプ
   ル遅延させ、他方はそのまま出力するシンボル位相選択
   手段とを具備することを特徴とするオフセットＱＰＳＫ
   復調器。