JP3481486B2 - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JP3481486B2 JP3481486B2 JP03565399A JP3565399A JP3481486B2 JP 3481486 B2 JP3481486 B2 JP 3481486B2 JP 03565399 A JP03565399 A JP 03565399A JP 3565399 A JP3565399 A JP 3565399A JP 3481486 B2 JP3481486 B2 JP 3481486B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- digital
- error
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
置に関し、特に、チャネル選局時における周波数離調の
補償処理を短時間で実現するディジタル復調装置に関す
る。
いる。受信機において、ディジタル復調装置は、送信機
における基準周波数からの離調に柔軟に対応する事が要
求される。
6−78009号公報では、ディジタル変調波の搬送波
再生回路に関する技術が開示されている。この搬送波再
生回路は、スペクトル整形手段としての低域通過型フィ
ルタの入力部において、周波数離調を実質的に除去す
る。
ディジタル変調信号の周波数離調を補償するディジタル
復調装置に関する技術が開示されている。更に、このデ
ィジタル復調装置は、搬送波再生処理の確立後に生じる
中間周波数の周波数ずれに伴うI及びQベースバンド信
号の周波数ずれを補償する。
れる。以下に、本ディジタル復調装置の動作概略が記さ
れる。
(PSK)信号201は、PLL(Phase Locked Loo
p)回路207の局部発振周波数に基づいて、直交準同
期検波される。局部発振周波数は、演算部(CPU)2
03からの選局データに基づいて発生された信号205
に従い決定される。
イング(PSK)信号は、帯域通過型フィルタ211を
介して、局部発振周波器213に従い直交同期検波さ
れ、同相(In-Phase)信号(I信号)と直交(Quadratu
re)信号(Q信号)が生成される。I信号及びQ信号の
各々は、アナログディジタル変換器221及び223の
各々によりディジタル信号に変換される。変換されたI
信号及びQ信号の各々は、ディジタル低域通過型フィル
タ225及び227の各々によりスペクトル整形され
る。
づいて、スペクトル整形されたI信号及びQ信号に複素
乗算処理を施す。この際、複素乗算されたI信号245
及びQ信号247は、復調信号として出力される。
タ233は、複素乗算されたI信号245及びQ信号2
47から位相差を検出し、検出された位相差に平滑化処
理を施す。又、周波数誤差検出回路235は、複素乗算
されたI信号245及びQ信号247から周波数誤差を
検出する。検出された周波数誤差は、入力されたn相P
SK信号201における周波数と、直交準同期検波にお
ける局部発振周波数との周波数離調として検出される。
波数誤差に基づいて補正される。補正された位相差は、
数値制御発振器(NCO)239の周波数制御端子に入
力され加算処理される。加算された位相差は、コサイン
特性及びサイン特性を有するデータ変換回路(COS,
及びSIN)241及び243に入力し、新たな再生信
号(図示せず)が生成される。
ープフィルタ233、NCO239、COS241及び
SIN243は、ディジタルPLLシステムとしての一
巡の処理を実行する。ループフィルタ233として、完
全積分系の回路が採用される場合、ディジタルPLLの
周波数引込み範囲(周波数プルアップレンジ)は無限大
となる。従って、ディジタルPLLシステムとして理想
的な動作が実現される。
ンバータの局部発振器には誘電体共振器が採用される。
従って、局部発振器の周波数は、基準周波数から離調す
る。この離調周波数は、数MHzに達することもある。
更に、局部発振器の発振周波数は、基準周波数からの平
均的な周波数離調に加え、電源投入時、環境温度の変化
により離調する。これらの周波数ドリフトも無視できな
い。従って、復調装置の入力段において周波数離調が現
れる。
信号に変換された後、ディジタル低域通過型フィルタ2
25及び227によりスペクトル整形される。この低域
通過型フィルタ225及び227の周波数特性は、直流
に関して対称である。従って、周波数離調に基づいてス
ペクトルが部分的に削り取られる。この事は、符号間干
渉を防ぐ為の伝送特性が満足されない事を示す。従っ
て、フィードバック制御が不安定状態に近くなり、ジッ
タ特性及びプルインレンジに劣化が生じる。
記された課題は、周波数誤差検出回路235により解決
される。周波数引込み過程において、位相差がディジタ
ルPLLシステムのプルインレンジ内に補正される。
するディジタル復調装置が望まれる。又、上記ディジタ
ル復調装置が、ディジタルPLLの位相同期が解除され
た際に、上記位相差補正処理を実行する為の機能を備え
る事が望まれる。更に、上記ディジタル復調装置が、電
源投入後における周波数離調がチャネル選局毎に大きく
変化しない点に着目して実現される事が望まれる。又、
更に、上記ディジタル復調装置が、位相同期が解除され
た場合に、短時間で周波数引込み処理を実行する事が望
まれる。
ネル選局時における周波数離調を補償するディジタル復
調装置を提供する事に有る。又、本発明の他の目的は、
ディジタルPLLの位相同期が解除された場合に、上記
位相差補正処理を実行する為の機能を備えるディジタル
復調装置を提供する事に有る。更に、本発明の他の目的
は、電源投入後における周波数ドリフトの変化に着目し
て、ディジタル復調装置を提供する事に有る。又、更
に、本発明の他の目的は、位相同期が解除された場合
に、短時間で周波数引込み処理を実行するディジタル復
調装置を提供する事にある。
に、本発明のディジタル復調装置は(図1参照)、演算
部(101)と、復調部(103)と、誤差検出部(1
05)及び搬送波再生部(107)とから構成される。
(109)に応答して、発振周波数の変更を示すチャネ
ル切替信号(111)と、チャネルの変更を報知する制
御信号(113)とを出力する。復調部(103)は、
チャネル切替信号(111)に基づいて、入力された変
調信号(115)に直交復調処理を施してディジタル同
相信号(117)及びディジタル直交信号(119)を
生成する。ディジタル同相信号(117)及びディジタ
ル直交信号(119)は、ベースバンド信号である。
信号(117)及びディジタル直交信号(119)にお
ける周波数誤差を検出する。誤差検出部(105)は、
検出された周波数誤差を格納する。誤差検出部(10
5)は、制御信号(113)に応答して、格納された周
波数誤差(171)を出力する。
81,図2参照)に基づいて、ディジタル同相信号(1
17)とディジタル直交信号(119)に複素乗算処理
を施してディジタル復調信号(123,125)を生成
する。搬送波再生部(107)は、格納された周波数誤
差(121(171))に基づいて、ディジタル復調信
号に位相検波及び平滑化処理を施して得られたデータ
(163,図2参照)を補正し、新たに再生信号を生成
する。
照)、検出手段(165)と、遅延手段(169)及び
切替え手段(172)とから構成される事が好ましい。
検出手段(165)は、ディジタル同相信号(117)
とディジタル直交信号(119)を入力して周波数誤差
を検出する。
誤差(167)が制御信号(113)が発生された場合
に出力される様に格納する。切替え手段(172)は、
制御信号(113)に応答して、制御信号(113)発
生後に検出された周波数誤差(167)の出力処理か
ら、格納された周波数誤差(171)の出力処理に切替
える。この場合、検出された周波数誤差(167)は、
入力された変調信号(115)の周波数と、直交復調処
理の直交準同期検波における局部発振周波数(126に
関連)とに基づいて検出される。
2参照)、複素乗算手段(157)と、位相誤差検出/
平滑化手段(159及び161)と、補正手段(17
3)及び再生手段(175,177及び179)とから
構成される事が好ましい。
素乗算処理を実行し、ディジタル復調信号(123,1
25)出力する。位相差検出/平滑化手段(159)
は、ディジタル復調信号(123,125)に基づいて
位相差を検出する。位相差検出/平滑化手段(161)
は、検出された位相差データ(160)に平滑化処理を
施す。ここ場合、検出された位相差(検出された位相差
データ(160))は、入力された変調信号(115)
と、再生信号(181)に関連する信号(176)との
間の位相差を与える。
誤差(121(171))に基づいて、平滑化された位
相差データ(163)を補正する。再生手段(175,
177及び179)は、補正された位相差データ(17
4)に応答して、新たに再生信号(図示せず)を生成す
る。
合、格納された周波数誤差に基づいて、位相差検出及び
平滑化処理を施して得られたデータ(163)は、搬送
波再生部(107)が形成するディジタル位相ロックル
ープ(Phase Locked Loop)システムにおける周波数
引込み範囲内に補正される。
て、チャネル選局前においてロックされた周波数誤差
(格納された周波数誤差(171))を流用する事によ
り、周波数引込み時間が短縮化される。上記構成におい
て、入力変調信号(115)は、複数相の位相シフトキ
ーイング(PSK)信号である事が好ましい。
明の理解を容易にする為のものであり、特許請求の範囲
の解釈に際して参酌されるべきではない。
施の形態は、以下に添付図面に従い詳細に記される。図
1に、本発明のディジタル復調装置の概念図が示され
る。
01と、復調部103と、誤差検出部105及び搬送波
再生部107とから構成される。演算部101は、チャ
ネル選局データ109に応答して、チャネル切替信号1
11と制御信号113とを出力する。チャネル切替信号
111は、変更すべき発振周波数を与える。チャネル制
御信号113は、チャネルの切替を報知する。
ら構成される。第1の手段は、チャネル切替信号111
に基づいて、入力された変調信号115に直交復調処理
を施して同相信号(I信号)141及び直交信号(Q信
号)143を生成する。直交復調処理の詳細は後述され
る。
号145の各々をディジタル信号に変換する。第3の手
段は、変換された同相信号149、及び変換された直交
信号151の各々にスペクトル整形処理を施し、スペク
トル整形された同相信号(ディジタル同相信号)117
及びスペクトル整形された直交信号(ディジタル直交信
号)119として出力する。
117及びディジタル直交信号119における周波数誤
差を検出する。誤差検出部105は、チャネル切替え時
(制御信号113発生時)に対応する為に、検出された
周波数誤差を格納する。誤差検出部105は、制御信号
113に応答して、格納された周波数誤差121を出力
する。
1,図2参照)に基づいて、スペクトル整形された同相
信号117とスペクトル整形された直交信号119に複
素乗算処理を施して、複素乗算された同相信号123及
び複素乗算された直交信号125(ディジタル復調信
号)を出力する。
再生部107は、格納された周波数誤差121に基づい
て、複素乗算された同相信号123と複素乗算された直
交信号125に位相差検出及び平滑化処理を施して得ら
れたデータ(163、図2参照)を補正し、新たに再生
信号を生成する。
ディジタル復調装置のブロック構成図が示される。この
ディジタル復調装置の構成は、図1に示された概念図に
対応して記される。
(CPU(演算部))101’により制御される。CP
U101’は、チャネル選局データ109に応答して、
チャネル切替信号111と制御信号113とを出力す
る。チャネル選局データ109は、外部入力される。チ
ャネル切替信号111は、チャネル選局データ109が
示すチャネルに対応する発振周波数(第1発振周波数)
を与える。
手段は、PLL(Phase Locked Loop)回路126
と,ミキサ回路127と,帯域通過型フィルタ(BP
F)131と,固定周波数発振器135と,ミキサ回路
136と,90°移相器(π/2)137及びミキサ回
路140とから構成される。
111に基づいて、第1の発振周波数を与える信号(図
示せず)を発生する。第1発振周波数に基づいて、直交
準同期検波処理が実行される。ミキサ回路127は、第
1発振周波数に基づいて、入力された変調信号115の
周波数を中間周波数帯域に周波数変換する。本実施の形
態において、入力された変調信号115は、n相の位相
シフトキーイング(PSK)信号である。
31のフィルタリング処理を経て、第2の発振周波数に
従う直交同期検波処理が施される。第2の発振周波数を
与える信号(図示せず)は、固定周波数発振器135に
より発生される。バンドパス信号131は、2つに分岐
される。
は、第2の発振周波数に基づいてミキサ回路136によ
り周波数変換される。分岐されたバンドパス信号の他方
の周波数は、90°移相信号139の周波数に基づい
て、ミキサ回路140により周波数変換される。90°
移相信号139は、第2の発振周波数を与える信号に9
0°移相処理が施され生成される。
ャネル切替信号111に基づいて、入力された変調信号
115に直交復調処理が施され生成される。同相信号1
41及び直交信号143は、ベースバンド信号である。
ジタル変換器(A/D)145及び147により構成さ
れる。A/D145は、同相信号141をディジタル信
号に変換し、変換された同相信号149として出力す
る。A/D147は、直交信号145をディジタル信号
に変換し、変換された直交信号151として出力する。
通過型フィルタ(LPF)153及び155により構成
される。LPF153は、変換された同相信号149に
スペクトル整形処理を施す。LPF155は、変換され
た直交信号151にスペクトル整形処理を施す。
に同一の周波数特性を有する。LPF153及び155
は、ディジタルデータ伝送における符号間干渉防止に要
求される伝送特性を有する。更に、LPF153及び1
55は、送信機のフィルタ特性と組合せを考慮して、ロ
ールオフ特性が得られる様に設計される。
回路は、スペクトル整形された同相信号117及びスペ
クトル整形された直交信号119を入力し、信号中のシ
ンボルタイミング成分を抽出する。抽出されたシンボル
タイミング成分は、A/D145及び147の変換タイ
ミング・クロック入力部に帰還される。
165と、遅延回路169及び切替え回路172とから
構成される。周波数誤差検出回路165は、スペクトル
整形された同相及び直交信号(117及び119)を入
力し、周波数誤差を検出する。周波数誤差検出回路16
5は、チャネル選局データ109(チャネル切替え信号
111)に対応して周波数誤差を検出する。
167をチャネル切替え時に対応する為に格納する。切
替え回路172は、制御信号113が発生された場合
に、制御信号113発生後に検出された周波数誤差16
7の出力処理から、格納された周波数誤差171の出力
処理に処理を切替える。切替え回路172は、制御信号
113に応答して、チャネル切替え前に検出された周波
数誤差171を出力する。
3)に応答して、直交同期検波処理が実行される。周波
数誤差検出回路165は、チャネルの切替えに対応する
直交同期検波処理時の周波数誤差を検出する。
答して、遅延回路169に格納された周波数誤差171
を出力する。尚、検出された周波数誤差167は、入力
された変調信号115の周波数と、上記された直交準同
期検波における第1発振周波数との差に関連する。
と、位相検波器159と、ループフィルタ161と、補
正回路173と、数値制御発振器(NCO)175と、
COS特性を有するデータ変換回路(COS)177及
びSIN特性を有するデータ変換回路(SIN)179
とから構成される。搬送波再生部107は、ディジタル
PLLシステムを形成する。
づいて複素乗算処理を実行し、複素乗算された同相信号
123及び複素乗算された直交信号125を復調信号と
して出力する。複素乗算器157は、固定周波数発振器
135及びミキサ(136,140)による周波数変換
処理と同じ処理をベースバンド帯域において実行する。
信号123及び複素乗算された直交信号125を入力し
て、位相差を検出する。ループフィルタ161は、検出
された位相差データ160を入力して、平滑化処理実行
する。ループフィルタ161は、完全積分系を有する回
路が採用される。
において、格納された周波数誤差121(171)に基
づいて、平滑化された位相差データ163を補正する。
補正回路173は、格納された周波数誤差121に基づ
いて、平滑化された位相差データ163の周波数がディ
ジタルPLLシステムにおける周波数引込み範囲に収ま
る様に補正する。
入力部に補正された位相差データ174を入力して、数
値制御信号176を出力する。上記検出された位相差
(検出された位相差データ160)は、入力された変調
信号115と数値制御信号176との間の位相差を与え
る。
を許容する累積加算回路である。数値制御発振器175
は、補正された位相差データ174の値に応じてダイナ
ミックレンジ迄の加算動作を実行する。数値制御発振器
175は、アナログ回路としての電圧制御発振器(VC
O)と同じ処理を実行する。
れた数値制御信号176の一方は、COS特性を有する
データ変換回路177に入力される。分岐された数値制
御信号176の他方は、SIN特性を有するデータ変換
回路179に入力される。データ変換回路(177,1
79)の各々から出力される信号は、新たな再生信号と
して、複素乗算器157に入力される。
ジタル復調回路の動作を与えるフローチャートが示され
る。図1、図3及び図4に基づき、本実施の形態に係る
ディジタル復調回路の動作が記される。図3及び図4に
おいて、時間の流れが考慮される。
データ109が外部入力される(ステップS101)。
チャネル選局データ109に対応するチャネル切替え信
号111に基づいて上述された直交復調処理が実行され
る(ステップS102)。
検出された周波数誤差167は、再生信号生成の為に出
力される(ステップS103)。又、検出された周波数
誤差167は、“前周波数誤差”として格納される(ス
テップ104)。
して、複素乗算された同相信号123及び複素乗算され
た直交信号125が復調信号として出力される。位相検
波及び平滑化処理が実行され、平滑化された位相差デー
タ163が出力される(ステップS105)。
された周波数誤差に基づいて補正される(ステップS1
06)。補正された位相差データ174に基づいて、再
生信号181が出力される(ステップS107)。
ムとしての周波数引込み動作が実行される。従って、チ
ャネルが固定された定常時において、復調信号(12
3,125)が発生される(ステップS108)。この
状態は、ディジタルPLLシステムの位相がロックされ
た状態である。
3)が発生された場合(ステップS109)、格納され
た“前周波数誤差”171は、制御信号113に応答し
て出力される(ステップS110)。この時点で、ディ
ジタルPLLシステムの位相ロック状態が開放される。
ステップS110と実質的に同時にして、チャネル変更
に伴う直交復調処理が実行される(ステップS11
1)。
71に基づいて、チャネル変更前の平滑化された位相差
データ163に対する補正処理が実行される(ステップ
S112)。時間間隔Tは、制御信号113に応答して
“前周波数誤差”171が出力される時刻と、チャネル
変更後の平滑化された位相差データが最初に出力される
時刻との実質的な時間差を示す。
データ174に基づいて、新たな再生信号が生成され
(ステップS114)、復調信号が出力される(ステッ
プS115)。
滑化処理が実行され、チャネル変更後の平滑化された位
相差データが出力される(ステップS113)。
タは、“前周波数誤差”に基づいて補正される(ステッ
プS116)。補正された位相差データ174に基づい
て、新たな再生信号が生成され(ステップS117)、
復調信号が出力される(ステップS118)。
処理が実行される(ステップS119)。検出された周
波数誤差167は、“現周波数誤差”として格納される
(ステップS120)。“現周波数誤差”は、チャネル
の変更後に検出された周波数誤差である。“現周波数誤
差”は、ステップS104における“前周波数誤差”に
対応する。
れた場合、格納された周波数誤差171に基づいて、周
波数引込み処理が実行される。従って、周波数引込み処
理の時間が短縮化される。
ディジタル復調装置のブロック構成図が示される。尚、
前述された第1の実施の形態における構成要件及び信号
と同一のものは、同一符号(番号)が付され、説明は省
略される。本実施の形態において、CPU101’’
は、誤差監視手段101’’−1と、計時手段10
1’’−2及び適応手段101’’−3とを備える。
差検出回路165において検出された周波数誤差167
を監視する。計時手段101’’−2は、タイマ機能を
有する。計時手段101’’−2は、時間変化を計時す
る。適応手段101’’−3は、周波数誤差が与える周
波数離調状態及び時間変化とに基づいて、制御信号11
3を発生すべき動作タイミングを学習する。
差167の電源ON時の離調、チャネル切替え時のチャ
ネル離調に基づいて、チャネル切替えタイミングを与え
る制御信号113を最適に制御する。
ャネル選局時における周波数離調を補償し、周波数引込
み処理の時間を短縮化する。
る為の概念図である。
ジタル復調装置を説明する為のブロック構成図である。
ジタル復調装置の動作の一部を説明する為のフローチャ
ート図である。
ジタル復調装置の動作の一部を説明する為のフローチャ
ート図である。
ジタル復調装置を説明する為のブロック構成図である。
為のブロック構成図である。
相信号 119 :スペクトル整形された直
交信号 121 :格納された周波数誤差 123,245 :複素乗算された同相信号 125,247 :複素乗算された直交信号 126,207 :PLL回路 127,209 :ミキサ回路 129 :周波数変換された変調信
号 131,211 :帯域通過型フィルタ(B
PF) 133 :バンドパス信号 135,213 :固定周波数発振器 136,217 :ミキサ回路 137,215 :90°移相器(π/2) 139 :90°移相信号 140,219 :ミキサ回路 141 :同相信号(I信号) 143 :逆相信号(Q信号) 145,147,221,223 :アナロ
グ/ディジタル変換器(A/D) 149 :変換された同相信号 151 :変換された直交信号 153,155,225,227 :ディジ
タル低域通過型フィルタ(LPF) 157,229 :複素乗算器 159,231 :位相検波器 160 :検出された位相差データ 161,233 :ループフィルタ 163 :平滑化された位相差デー
タ 165,235 :周波数誤差検出回路 167 :検出された周波数誤差 169 :遅延回路(ラッチ回路) 171 :格納された周波数誤差 172 :切替え回路 173,237 :補正回路 174 :補正された位相差データ 175,239 :数値制御発振器(NC
O) 176 :位相差加算信号 177,241 :COS特性を有するデー
タ変換回路 179,243 :SIN特性を有するデー
タ変換回路 181,244 :再生信号
Claims (6)
- 【請求項1】搬送波周波数の変更を示す搬送波周波数変
更データに応答して、発振周波数の変更を示す切替信号
と、制御信号とを出力する演算部と、 前記切替信号に基づいて、入力された変調信号に直交復
調処理を施してディジタル同相及びディジタル直交信号
を生成する復調部と、前 記制御信号に応答して、格納されている前周波数誤差
を周波数誤差として出力し、前記ディジタル同相及び直
交信号から現搬送波周波数における周波数誤差を検出し
て出力し、また該周波数誤差を前記前周波数誤差として
格納する誤差検出部と、補正データ に基づいて前記ディジタル同相及び直交信号
に前記複素乗算処理を施してディジタル復調信号を生成
し、前記誤差検出部からの前記周波数誤差に基づいて、
前記ディジタル復調信号に位相差検出及び平滑化処理を
施して得られたデータを補正して新たな前記補正データ
を生成する搬送波再生部とを具備するディジタル復調装
置。 - 【請求項2】前記補正は、 前記周波数誤差に基づいて、前記位相差検出及び平滑化
処理を施して得られた前記データを、前記搬送波再生部
が形成するディジタル位相ロックループシステムにおけ
る周波数引込み範囲内に補正する請求項1記載のディジ
タル復調装置。 - 【請求項3】前記誤差検出部は、 前記周波数誤差を検出する検出手段と、 前記前周波数誤差を格納する格納手段と、前 記制御信号に応答して、前記格納手段からの前記前周
波数誤差を選択し、その後前記検出手段からの前記周波
数誤差を選択する切替え手段とを具備し、 前記検出手段は、前記切替え手段による前記格納手段か
らの前記前周波数誤差の選択後、検出された前記周波数
誤差を前記前周波数誤差として前記格納手段に格納する
請求項1または2に記載のディジタル復調装置。 - 【請求項4】前記周波数誤差は、 前記入力された変調信号の周波数と、前記直交復調処理
の直交準同期検波における局部発振周波数とに基づいて
検出される請求項3記載のディジタル復調装置。 - 【請求項5】前記搬送波再生部は、 前記補正データに基づいて前記ディジタル同相及び直交
信号に前記複素乗算処理を実行し、前記ディジタル復調
信号を出力する複素乗算手段と、 前記ディジタル復調信号における位相差を検出し、前記
検出された位相差データに平滑化処理を施す為の位相差
検出/平滑手段と、前記誤差検出部からの 前記周波数誤差に基づいて、前記
平滑化された位相差データを補正して前記補正データを
生成する補正手段とを具備する請求項1乃至4のいずれ
かに記載のディジタル復調装置。 - 【請求項6】前記入力された変調信号は、複数相の位相
シフトキーイング信号である請求項1乃至5の何れか一
項に記載のディジタル復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03565399A JP3481486B2 (ja) | 1999-02-15 | 1999-02-15 | ディジタル復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03565399A JP3481486B2 (ja) | 1999-02-15 | 1999-02-15 | ディジタル復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000236364A JP2000236364A (ja) | 2000-08-29 |
JP3481486B2 true JP3481486B2 (ja) | 2003-12-22 |
Family
ID=12447847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03565399A Expired - Fee Related JP3481486B2 (ja) | 1999-02-15 | 1999-02-15 | ディジタル復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3481486B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121677A (ja) * | 2004-09-28 | 2006-05-11 | Micronas Gmbh | 搬送波再生のための回路および方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4484355B2 (ja) | 2000-11-22 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | 復調装置、放送システム及び放送受信装置 |
JP2008061205A (ja) * | 2006-09-04 | 2008-03-13 | Hitachi Kokusai Electric Inc | 無線周波数制御回路 |
-
1999
- 1999-02-15 JP JP03565399A patent/JP3481486B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121677A (ja) * | 2004-09-28 | 2006-05-11 | Micronas Gmbh | 搬送波再生のための回路および方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000236364A (ja) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2074974C (en) | Demodulator for digitally modulated wave | |
US5440268A (en) | AFC circuit for QPSK demodulator | |
US5566211A (en) | Automatic frequency control method and apparatus therefor | |
US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
JPH09298460A (ja) | ディジタルpll回路及びその起動方法 | |
JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
JPH06244813A (ja) | 搬送波同期デバイス | |
US5912930A (en) | Phase shift keying signal demodulation method and device | |
EP1209872B1 (en) | Frequency control in a PSK receiver | |
JP3481486B2 (ja) | ディジタル復調装置 | |
JP3080601B2 (ja) | 搬送波再生回路 | |
JPH0974431A (ja) | 搬送波位相同期回路 | |
JP3383318B2 (ja) | デジタル変調波の復調装置 | |
JP3350068B2 (ja) | デジタル変調波の復調装置 | |
JPH07297872A (ja) | 復調装置 | |
JPH05211535A (ja) | 復調器のafc回路 | |
JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
JP4439714B2 (ja) | 復調装置および復調方法 | |
JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
JPH0897874A (ja) | オフセットqpsk復調器 | |
JP3414554B2 (ja) | 復調装置 | |
JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
JP3265052B2 (ja) | デジタル変調波の復調装置 | |
JPH0758794A (ja) | 位相比較回路 | |
JPH11177645A (ja) | 搬送波再生回路および搬送波再生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030916 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |