JP3361995B2 - 搬送波再生回路並びに搬送波再生方法 - Google Patents
搬送波再生回路並びに搬送波再生方法Info
- Publication number
- JP3361995B2 JP3361995B2 JP18879398A JP18879398A JP3361995B2 JP 3361995 B2 JP3361995 B2 JP 3361995B2 JP 18879398 A JP18879398 A JP 18879398A JP 18879398 A JP18879398 A JP 18879398A JP 3361995 B2 JP3361995 B2 JP 3361995B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- phase
- phase angle
- numerically controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル変調信号
を位相同期復調する搬送波再生回路並びに搬送波再生方
法に関する。
を位相同期復調する搬送波再生回路並びに搬送波再生方
法に関する。
【０００２】
【従来の技術】図７に、従来の搬送波再生回路の構成を
示す。搬送波再生回路はフィードバックループの構成と
なるのが一般的である。復調されるデジタル変調信号
は、直交変調されており、互いにキャリアが直交する入
力Ｉ（同相）信号（ａ）と入力Ｑ（直交）信号（ｂ）と
して、入力端子１０１、１０３を介してして入力され
る。
示す。搬送波再生回路はフィードバックループの構成と
なるのが一般的である。復調されるデジタル変調信号
は、直交変調されており、互いにキャリアが直交する入
力Ｉ（同相）信号（ａ）と入力Ｑ（直交）信号（ｂ）と
して、入力端子１０１、１０３を介してして入力され
る。
【０００３】これらは、それぞれＡ／Ｄ変換器１０５と
１０７でサンプリングされ、後段はデジタル信号処理を
行う。デジタルサンプリング化された入力Ｉ信号と入力
Ｑ信号は、複素乗算器１０９で再生されたキャリアによ
って復調され、周波数誤差および位相誤差が除去され
る。
１０７でサンプリングされ、後段はデジタル信号処理を
行う。デジタルサンプリング化された入力Ｉ信号と入力
Ｑ信号は、複素乗算器１０９で再生されたキャリアによ
って復調され、周波数誤差および位相誤差が除去され
る。
【０００４】それら出力は、それぞれロールオフフィル
タ１１１と１１３で波形整形され、デジタル復調の結果
の出力信号（ｃ）と（ｄ）として、それぞれ出力端子１
３７と１３９に出力される。
タ１１１と１１３で波形整形され、デジタル復調の結果
の出力信号（ｃ）と（ｄ）として、それぞれ出力端子１
３７と１３９に出力される。
【０００５】この出力信号（ｃ）と（ｄ）の値は、Ｉ−
Ｑ直交座標平面上に一つの座標を指定している。これを
シンボルという。あるシンボルがあらかじめ決められた
座標にあれば周波数誤差および位相誤差は無いというこ
とであり、このシンボルのＩ−Ｑ座標平面上での位相を
測るのが位相検出器１２１である。
Ｑ直交座標平面上に一つの座標を指定している。これを
シンボルという。あるシンボルがあらかじめ決められた
座標にあれば周波数誤差および位相誤差は無いというこ
とであり、このシンボルのＩ−Ｑ座標平面上での位相を
測るのが位相検出器１２１である。
【０００６】位相検出器１２１の前には折畳回路１１９
があり、入力するどのシンボルもＩ−Ｑ平面上の第１象
限に収まるように９０°単位で回転移動させる。位相検
出器１２１は、シンボルの位相角を求めて出力する。
があり、入力するどのシンボルもＩ−Ｑ平面上の第１象
限に収まるように９０°単位で回転移動させる。位相検
出器１２１は、シンボルの位相角を求めて出力する。
【０００７】位相検出器１２１の出力（ｅ）は、差分器
１２３と切換器１２７に入力される。差分器１２３は、
連続したシンボルの位相の間の差分を計算し、その正負
符号を符号判別器１２５に出力する。符号判別器１２５
は、入力がゼロならばゼロを出力する。
１２３と切換器１２７に入力される。差分器１２３は、
連続したシンボルの位相の間の差分を計算し、その正負
符号を符号判別器１２５に出力する。符号判別器１２５
は、入力がゼロならばゼロを出力する。
【０００８】切換器１２７は、位相検出器１２１の出力
（ｅ）と、符号判別器１２５の出力（ｆ）とを、切り換
えて出力する。切り換えるタイミングは切換制御器１２
９により、搬送波再生回路が周波数同期を行う場合に、
信号（ｆ）が出力されるように、搬送波再生回路が位相
同期を行う場合に、信号（ｅ）が出力されるようにす
る。
（ｅ）と、符号判別器１２５の出力（ｆ）とを、切り換
えて出力する。切り換えるタイミングは切換制御器１２
９により、搬送波再生回路が周波数同期を行う場合に、
信号（ｆ）が出力されるように、搬送波再生回路が位相
同期を行う場合に、信号（ｅ）が出力されるようにす
る。
【０００９】切換器１２７の出力は、ゲイン調節回路１
３１でゲインが与えられ、２次ＬＰＦ１３３で高域雑音
が削減されて平滑化される。２次ＬＰＦ１３３の出力
は、ＮＣＯ（数値制御発振）回路１３５で再生搬送波の
角周波数に変換され、ｃｏｓ変換器１１５、ｓｉｎ変換
器１１７でそれぞれ余弦波、正弦波に変換されて、複素
乗算器１０９で入力Ｉ信号と入力Ｑ信号のキャリアを復
調するために用いられる。
３１でゲインが与えられ、２次ＬＰＦ１３３で高域雑音
が削減されて平滑化される。２次ＬＰＦ１３３の出力
は、ＮＣＯ（数値制御発振）回路１３５で再生搬送波の
角周波数に変換され、ｃｏｓ変換器１１５、ｓｉｎ変換
器１１７でそれぞれ余弦波、正弦波に変換されて、複素
乗算器１０９で入力Ｉ信号と入力Ｑ信号のキャリアを復
調するために用いられる。
【００１０】
【発明が解決しようとする課題】図７に示したようなフ
ィードバックループは、ループ遅延を持つ。ループ遅延
は、フィードバックループに入力した信号がループを一
周して戻ってくるまで、例えば、Ａ／Ｄ変換器１０５、
１０７から複素乗算器１０９に入力した信号の影響が、
ｃｏｓおよびｓｉｎ変換器１１５と１１７を経て複素乗
算器１０９に戻ってくるまでに必要な時間のことであ
る。
ィードバックループは、ループ遅延を持つ。ループ遅延
は、フィードバックループに入力した信号がループを一
周して戻ってくるまで、例えば、Ａ／Ｄ変換器１０５、
１０７から複素乗算器１０９に入力した信号の影響が、
ｃｏｓおよびｓｉｎ変換器１１５と１１７を経て複素乗
算器１０９に戻ってくるまでに必要な時間のことであ
る。
【００１１】デジタル変調信号の搬送波再生回路は、デ
ジタル動作で信号処理するので、信号の同期をとるため
にフリップフロップなどによる待ち回路（以下、ラッチ
という）が各所に存在する。
ジタル動作で信号処理するので、信号の同期をとるため
にフリップフロップなどによる待ち回路（以下、ラッチ
という）が各所に存在する。
【００１２】ラッチは、回路のいたるところで不可欠で
あるが、信号経路上の個数だけループ遅延が増加する。
また、フィードバックループには、ロールオフフィルタ
１１１と１１３のように、周波数または位相同期ループ
の構造に直接関係しないが性能向上のために付加されて
いる回路が含まれており、この部分でさらにラッチが使
われるためにフィードバックループのループ遅延はより
増加する。
あるが、信号経路上の個数だけループ遅延が増加する。
また、フィードバックループには、ロールオフフィルタ
１１１と１１３のように、周波数または位相同期ループ
の構造に直接関係しないが性能向上のために付加されて
いる回路が含まれており、この部分でさらにラッチが使
われるためにフィードバックループのループ遅延はより
増加する。
【００１３】フィードバックループのループ遅延が増加
すると、搬送波周期回路の周波数引き込み範囲の減少、
位相同期後の位相ジッタの増大などの問題がある。特に
周波数引き込み範囲はループ遅延、すなわちラッチ数に
大きく左右され、復調性能向上のためにラッチ数の削減
が問題となっていた。
すると、搬送波周期回路の周波数引き込み範囲の減少、
位相同期後の位相ジッタの増大などの問題がある。特に
周波数引き込み範囲はループ遅延、すなわちラッチ数に
大きく左右され、復調性能向上のためにラッチ数の削減
が問題となっていた。
【００１４】本発明は、ループ遅延の原因となるラッチ
数を減少して周波数引き込み範囲を拡大し、搬送波再生
性能の向上が可能な搬送波再生回路並びに搬送波再生方
法を提供することを目的とする。
数を減少して周波数引き込み範囲を拡大し、搬送波再生
性能の向上が可能な搬送波再生回路並びに搬送波再生方
法を提供することを目的とする。
【００１５】
【課題を解決するための手段】入力同相信号をデジタル
サンプリングする第１のＡ／Ｄ変換器と、入力直交信号
をデジタルサンプリングする第２のＡ／Ｄ変換器と、前
記第１と第２のＡ／Ｄ変換器の２出力を、余弦変換波お
よび正弦変換波と複素乗算し、出力同相信号と出力直交
信号を出力する複素乗算器と、前記複素乗算器の前記出
力同相信号のシンボル座標と前記出力直交信号のシンボ
ル座標とからキャリア位相の位相角を求める位相検出器
と、前記位相検出器の出力位相角から誤差成分を検出す
る誤差検出手段と、前記誤差検出手段の出力にあらかじ
め定めたゲインを与えるゲイン調節回路と、前記ゲイン
調節回路の出力を平滑化する低域通過フィルタと、前記
低域通過フィルタの出力にともなう大きさのキャリア周
波数を再生する第１の数値制御発振回路と、前記第１の
数値制御発振回路の出力位相角を余弦変換波にする余弦
変換器と、前記第１の数値制御発振回路の出力位相角を
正弦変換波にする正弦変換器と、前記低域通過フィルタ
の出力によって発振する第２の数値制御発振回路と、前
記低域通過フィルタの出力を、前記第１の数値制御発振
回路と前記余弦変換器と前記正弦変換器を通して、前記
複素乗算器に与えるかどうかを切り換える第１の切換器
と、前記低域通過フィルタの出力を前記第２の数値制御
発振回路を通して前記誤差検出手段に与えるかどうかを
切り換える第２の切換器とを具備したことを特徴とす
る。
サンプリングする第１のＡ／Ｄ変換器と、入力直交信号
をデジタルサンプリングする第２のＡ／Ｄ変換器と、前
記第１と第２のＡ／Ｄ変換器の２出力を、余弦変換波お
よび正弦変換波と複素乗算し、出力同相信号と出力直交
信号を出力する複素乗算器と、前記複素乗算器の前記出
力同相信号のシンボル座標と前記出力直交信号のシンボ
ル座標とからキャリア位相の位相角を求める位相検出器
と、前記位相検出器の出力位相角から誤差成分を検出す
る誤差検出手段と、前記誤差検出手段の出力にあらかじ
め定めたゲインを与えるゲイン調節回路と、前記ゲイン
調節回路の出力を平滑化する低域通過フィルタと、前記
低域通過フィルタの出力にともなう大きさのキャリア周
波数を再生する第１の数値制御発振回路と、前記第１の
数値制御発振回路の出力位相角を余弦変換波にする余弦
変換器と、前記第１の数値制御発振回路の出力位相角を
正弦変換波にする正弦変換器と、前記低域通過フィルタ
の出力によって発振する第２の数値制御発振回路と、前
記低域通過フィルタの出力を、前記第１の数値制御発振
回路と前記余弦変換器と前記正弦変換器を通して、前記
複素乗算器に与えるかどうかを切り換える第１の切換器
と、前記低域通過フィルタの出力を前記第２の数値制御
発振回路を通して前記誤差検出手段に与えるかどうかを
切り換える第２の切換器とを具備したことを特徴とす
る。
【００１６】
【発明の実施の形態】以下の説明は、復調すべき変調信
号の形式としてＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ ｐｈ
ａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）を仮定する。しか
し、本発明の意図する所はＱＰＳＫに限定されない。
号の形式としてＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ ｐｈ
ａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）を仮定する。しか
し、本発明の意図する所はＱＰＳＫに限定されない。
【００１７】図１に、本発明の搬送波再生回路並びに搬
送波再生方法の一実施の形態の構成を示す。デジタル変
調信号である入力Ｉ（同相）信号（ａ）と入力Ｑ（直
交）信号（ｂ）は、ＩＦ信号であり、入力端子１と３を
介して入力され、それぞれＡ／Ｄ変換器５と７でデジタ
ルサンプリングされる。
送波再生方法の一実施の形態の構成を示す。デジタル変
調信号である入力Ｉ（同相）信号（ａ）と入力Ｑ（直
交）信号（ｂ）は、ＩＦ信号であり、入力端子１と３を
介して入力され、それぞれＡ／Ｄ変換器５と７でデジタ
ルサンプリングされる。
【００１８】デジタルサンプリング化された入力Ｉ信号
と入力Ｑ信号は、複素乗算器９によってｃｏｓ変換器１
５とｓｉｎ変換器１７が出力する再生キャリア位相角と
複素乗算されて、周波数誤差および位相誤差が除去され
る。複素乗算器９からの２つの復調出力は、それぞれロ
ールオフフィルタ１１と１３で波形等化され、出力Ｉ
（同相）信号（ｃ）と出力Ｑ（直交）信号（ｄ）となっ
て出力端子５３と５５に供給される。
と入力Ｑ信号は、複素乗算器９によってｃｏｓ変換器１
５とｓｉｎ変換器１７が出力する再生キャリア位相角と
複素乗算されて、周波数誤差および位相誤差が除去され
る。複素乗算器９からの２つの復調出力は、それぞれロ
ールオフフィルタ１１と１３で波形等化され、出力Ｉ
（同相）信号（ｃ）と出力Ｑ（直交）信号（ｄ）となっ
て出力端子５３と５５に供給される。
【００１９】折畳回路１９は、信号（ｃ）と（ｄ）で示
されるシンボル座標を９０°単位で回転移動し、Ｉ−Ｑ
座標平面の第１象限に収める。これは、デジタル変調さ
れた信号からキャリア位相の位相角を検出するための予
備動作である。
されるシンボル座標を９０°単位で回転移動し、Ｉ−Ｑ
座標平面の第１象限に収める。これは、デジタル変調さ
れた信号からキャリア位相の位相角を検出するための予
備動作である。
【００２０】位相検出器２１は、折畳回路１９からの信
号（ｃ）のシンボル座標と信号（ｄ）のシンボル座標と
から位相角を求める。
号（ｃ）のシンボル座標と信号（ｄ）のシンボル座標と
から位相角を求める。
【００２１】位相検出器２１の出力位相角（ｅ）は、誤
差検出器２３で信号（ｆ）の位相角が引かれ、位相の差
分がとられる。誤差検出器２３の出力信号（ｇ）は、差
分器２９と切換器３３に入力される。
差検出器２３で信号（ｆ）の位相角が引かれ、位相の差
分がとられる。誤差検出器２３の出力信号（ｇ）は、差
分器２９と切換器３３に入力される。
【００２２】差分器２９は、あるシンボルの位相と、そ
の次にサンプリングされた、時間的に隣り合うシンボル
の位相の差分をとって出力する。符号判別器３１は、差
分器２９の出力の正／負／ゼロを判別し、それぞれ＋１
／−１／ゼロとなる信号（ｈ）を出力する。
の次にサンプリングされた、時間的に隣り合うシンボル
の位相の差分をとって出力する。符号判別器３１は、差
分器２９の出力の正／負／ゼロを判別し、それぞれ＋１
／−１／ゼロとなる信号（ｈ）を出力する。
【００２３】切換器３３は、切換制御器３５からの制御
信号によって信号（ｇ）か（ｈ）を選択し、ゲイン調節
回路３７に出力する。ゲイン調節回路３７は、入力信号
にあらかじめ定めたゲインを与える。
信号によって信号（ｇ）か（ｈ）を選択し、ゲイン調節
回路３７に出力する。ゲイン調節回路３７は、入力信号
にあらかじめ定めたゲインを与える。
【００２４】ゲイン調節回路３７の出力信号は、２次Ｌ
ＰＦ３９で高域周波数成分が抑圧されて、ホールド回路
４１とＮＣＯ（数値制御発振）回路４５に入力される。
ＰＦ３９で高域周波数成分が抑圧されて、ホールド回路
４１とＮＣＯ（数値制御発振）回路４５に入力される。
【００２５】ＮＣＯ回路４５は、入力信号の大きさに応
じた発振周波数で発振し、その位相角を継断器２５に入
力する。継断器２５は、切換制御器２７からの信号に応
じてＮＣＯ回路４５の出力信号（ｆ）を出力するか、ま
たはゼロを出力するかを切り換える。
じた発振周波数で発振し、その位相角を継断器２５に入
力する。継断器２５は、切換制御器２７からの信号に応
じてＮＣＯ回路４５の出力信号（ｆ）を出力するか、ま
たはゼロを出力するかを切り換える。
【００２６】ゼロを出力するとは、この場合、誤差検出
器２３が、位相検出器２１の出力位相角（ｅ）をそのま
ま信号（ｇ）とすることを示す。
器２３が、位相検出器２１の出力位相角（ｅ）をそのま
ま信号（ｇ）とすることを示す。
【００２７】ホールド回路４１は、一般に２次ＬＰＦ３
９の出力信号（ｉ）をそのまま出力するが、ホールド制
御回路５１の出力信号によって、２次ＬＰＦ３９の出力
信号（ｉ）を保持し、その間は２次ＬＰＦ３９の出力信
号（ｉ）の値によらず固定値を出力する。
９の出力信号（ｉ）をそのまま出力するが、ホールド制
御回路５１の出力信号によって、２次ＬＰＦ３９の出力
信号（ｉ）を保持し、その間は２次ＬＰＦ３９の出力信
号（ｉ）の値によらず固定値を出力する。
【００２８】加算器４９は、ホールド回路４１の出力信
号と、継断器４７の出力信号を加算してＮＣＯ回路４３
に入力する。継断器４７は、切換制御器５３の信号に応
じて、２次ＬＰＦ３９の出力信号（ｉ）を出力するか、
またはゼロを出力するかを切り換える。
号と、継断器４７の出力信号を加算してＮＣＯ回路４３
に入力する。継断器４７は、切換制御器５３の信号に応
じて、２次ＬＰＦ３９の出力信号（ｉ）を出力するか、
またはゼロを出力するかを切り換える。
【００２９】継断器４７がゼロを出力するとは、加算器
４９が、ホールド回路４１の出力信号をそのままＮＣＯ
回路４３へ出力することを示す。
４９が、ホールド回路４１の出力信号をそのままＮＣＯ
回路４３へ出力することを示す。
【００３０】ＮＣＯ回路４３の出力信号は、再生キャリ
ア周波数の位相角で、これはｃｏｓ変換器１５とｓｉｎ
変換器１７でそれぞれ余弦波と正弦波に変換され、入力
Ｉ信号と入力Ｑ信号のキャリア周波数を除去するために
使われる。
ア周波数の位相角で、これはｃｏｓ変換器１５とｓｉｎ
変換器１７でそれぞれ余弦波と正弦波に変換され、入力
Ｉ信号と入力Ｑ信号のキャリア周波数を除去するために
使われる。
【００３１】この実施の形態の切換制御器２７、３５お
よびホールド制御器５１は、例えば、タイマー構成の回
路であり、復調開始から一定時間の後にそれぞれ制御信
号を発生するものとしてよい。
よびホールド制御器５１は、例えば、タイマー構成の回
路であり、復調開始から一定時間の後にそれぞれ制御信
号を発生するものとしてよい。
【００３２】次に図２、図３、図４で、図１に示した実
施の形態の動作を説明する。各図で同じ参照符号を振っ
てある構成要素は、同一の構成要素を指す。
施の形態の動作を説明する。各図で同じ参照符号を振っ
てある構成要素は、同一の構成要素を指す。
【００３３】図１の回路構成において、最初に切換制御
器３５により切換器３３が入力信号（ｈ）を出力し、か
つ切換制御器５３により継断器４７がゼロを出力すると
ともに、切換制御器２７により継断器２５がゼロを出力
する。
器３５により切換器３３が入力信号（ｈ）を出力し、か
つ切換制御器５３により継断器４７がゼロを出力すると
ともに、切換制御器２７により継断器２５がゼロを出力
する。
【００３４】ホールド制御回路５１は、ホールド回路４
１に入力信号をそのまま出力するようにする。この結
果、図１の回路構成は、図２の回路構成と等価の構造と
なる。
１に入力信号をそのまま出力するようにする。この結
果、図１の回路構成は、図２の回路構成と等価の構造と
なる。
【００３５】図２の回路構成では、入力Ｉ信号（ａ）と
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換された信号により
復調される。
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換された信号により
復調される。
【００３６】ここで、ＮＣＯ回路４３の入力は、位相検
出器２１の出力である位相角（ｅ）を差分器２９で差を
とった結果から、符号判別器３１で正負の位相方向成分
を抽出し、これにゲイン調節回路３７でゲインを与えて
２次ＬＰＦ３９で平滑化したものである。
出器２１の出力である位相角（ｅ）を差分器２９で差を
とった結果から、符号判別器３１で正負の位相方向成分
を抽出し、これにゲイン調節回路３７でゲインを与えて
２次ＬＰＦ３９で平滑化したものである。
【００３７】差分器２９で時間的に隣り合うシンボル間
の位相差を求めることは、入力キャリアの周波数を求め
ていることなので、図２に示す回路は周波数同期回路で
ある。この同期回路は、ＮＣＯ回路４３が入力信号キャ
リア周波数で発振したときに安定となり、そのとき回路
構成は周波数同期している。この周波数同期の結果、ホ
ールド回路４１は、ホールド制御回路５１によって、２
次ＬＰＦ３９の出力を保持する。
の位相差を求めることは、入力キャリアの周波数を求め
ていることなので、図２に示す回路は周波数同期回路で
ある。この同期回路は、ＮＣＯ回路４３が入力信号キャ
リア周波数で発振したときに安定となり、そのとき回路
構成は周波数同期している。この周波数同期の結果、ホ
ールド回路４１は、ホールド制御回路５１によって、２
次ＬＰＦ３９の出力を保持する。
【００３８】図２の回路構成の周波数同期性能は、妨害
によって大きく劣化するので、動作結果として正確な周
波数同期の精度は期待できない。そこで、次に切換器３
３は入力信号（ｇ）を出力し、かつ切換制御器２７は継
断器２５がＮＣＯ回路４５の出力信号（ｆ）を出力する
ようにさせる。そして、切換制御器５３は、継断器４７
がゼロを出力するようにさせ、切換制御器３５は信号
（ｇ）がゲイン調節回路３７に出力されるように切換器
３３を制御する。
によって大きく劣化するので、動作結果として正確な周
波数同期の精度は期待できない。そこで、次に切換器３
３は入力信号（ｇ）を出力し、かつ切換制御器２７は継
断器２５がＮＣＯ回路４５の出力信号（ｆ）を出力する
ようにさせる。そして、切換制御器５３は、継断器４７
がゼロを出力するようにさせ、切換制御器３５は信号
（ｇ）がゲイン調節回路３７に出力されるように切換器
３３を制御する。
【００３９】ホールド回路４１は、ホールド制御回路５
１によって、図２の動作の最後に上記したように２次Ｌ
ＰＦ３９の出力をホールドした値を出力し続ける。
１によって、図２の動作の最後に上記したように２次Ｌ
ＰＦ３９の出力をホールドした値を出力し続ける。
【００４０】この結果、図１の回路構成は、図３の回路
構成と等価の構造となる。
構成と等価の構造となる。
【００４１】図３の回路構成では、入力Ｉ信号（ａ）と
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換された信号により
復調される。
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換された信号により
復調される。
【００４２】ここで、ＮＣＯ回路４３の入力は、ホール
ド回路４１で保持された一定値なので、複素乗算器９は
入力信号キャリアの周波数離調から一定の周波数差を除
去するに留まる。この複素乗算器９の出力は、ロールオ
フフィルタ１１と１３で波形等化され、折畳回路１９で
９０°毎の位相不定性を除去され、位相検出器２１で位
相角（ｅ）が求められる。
ド回路４１で保持された一定値なので、複素乗算器９は
入力信号キャリアの周波数離調から一定の周波数差を除
去するに留まる。この複素乗算器９の出力は、ロールオ
フフィルタ１１と１３で波形等化され、折畳回路１９で
９０°毎の位相不定性を除去され、位相検出器２１で位
相角（ｅ）が求められる。
【００４３】この出力位相角（ｅ）は、誤差検出器２３
でＮＣＯ回路４５からの信号（ｆ）の位相角との位相誤
差を求められ、ゲイン調節回路３７に入力した後、２次
ＬＰＦ３９で平滑化されてＮＣＯ回路４５の発振位相を
決定する入力信号となる。
でＮＣＯ回路４５からの信号（ｆ）の位相角との位相誤
差を求められ、ゲイン調節回路３７に入力した後、２次
ＬＰＦ３９で平滑化されてＮＣＯ回路４５の発振位相を
決定する入力信号となる。
【００４４】ここで、ＮＣＯ回路４５が出力する発振位
相角と位相検出器２１の出力位相角が同じとき、誤差検
出器２３の出力がゼロになって、誤差検出器２３とゲイ
ン調節回路３７と２次ＬＰＦ３９とＮＣＯ回路４５でな
るフィードバック回路５７は位相同期する。
相角と位相検出器２１の出力位相角が同じとき、誤差検
出器２３の出力がゼロになって、誤差検出器２３とゲイ
ン調節回路３７と２次ＬＰＦ３９とＮＣＯ回路４５でな
るフィードバック回路５７は位相同期する。
【００４５】このとき、２次ＬＰＦ３９の出力で決定さ
れるＮＣＯ回路４５の発振周波数は、入力Ｉ信号（ａ）
と入力Ｑ信号（ｂ）のキャリア周波数に完全に一致して
いる。またＮＣＯ回路４５の発振位相は、複素乗算器
９、ロールオフフィルタ１１、１３などの構成要素内で
の遅延分だけずれる。
れるＮＣＯ回路４５の発振周波数は、入力Ｉ信号（ａ）
と入力Ｑ信号（ｂ）のキャリア周波数に完全に一致して
いる。またＮＣＯ回路４５の発振位相は、複素乗算器
９、ロールオフフィルタ１１、１３などの構成要素内で
の遅延分だけずれる。
【００４６】図３では、ＮＣＯ回路４５の出力である入
力信号の周波数の離調除去または位相の離調除去のため
に使われる位相信号を、同じ位相の量を示す信号である
位相検出器２１の出力へフィードバックする回路を設定
することで、フィードバック回路内部の構造を単純に出
来る。
力信号の周波数の離調除去または位相の離調除去のため
に使われる位相信号を、同じ位相の量を示す信号である
位相検出器２１の出力へフィードバックする回路を設定
することで、フィードバック回路内部の構造を単純に出
来る。
【００４７】単純にすることで、搬送波再生回路内部の
ラッチ数を従来よりも大幅に減少できるので、このフィ
ードバック回路５７の周波数引き込み範囲を従来よりも
大きく拡大することが出来る。
ラッチ数を従来よりも大幅に減少できるので、このフィ
ードバック回路５７の周波数引き込み範囲を従来よりも
大きく拡大することが出来る。
【００４８】さらに、フィードバック回路５７は、入力
として位相角（ｅ）を用いており、誤差検出器２３で位
相誤差を求めているから、このフィードバック回路５７
は位相同期回路である。この位相同期回路は、妨害に強
く、周波数引き込み範囲が広く、精度の良い周波数同期
性能が期待できる。
として位相角（ｅ）を用いており、誤差検出器２３で位
相誤差を求めているから、このフィードバック回路５７
は位相同期回路である。この位相同期回路は、妨害に強
く、周波数引き込み範囲が広く、精度の良い周波数同期
性能が期待できる。
【００４９】つまり図３の回路構成は、図２の動作後に
残った周波数離調を、精度良く周波数同期し、かつ位相
同期する。
残った周波数離調を、精度良く周波数同期し、かつ位相
同期する。
【００５０】図３の回路構成の動作結果、２次ＬＰＦ３
９の出力は、入力Ｉ信号（ａ）と入力Ｑ信号（ｂ）の周
波数離調を除去するに十分な量の誤差信号となってＮＣ
Ｏ回路４５を発振させるが、この誤差信号は複素乗算器
９にフィードバックされていないので、復調出力の出力
信号（ｃ）、（ｄ）は周波数離調および位相離調を持っ
たままである。
９の出力は、入力Ｉ信号（ａ）と入力Ｑ信号（ｂ）の周
波数離調を除去するに十分な量の誤差信号となってＮＣ
Ｏ回路４５を発振させるが、この誤差信号は複素乗算器
９にフィードバックされていないので、復調出力の出力
信号（ｃ）、（ｄ）は周波数離調および位相離調を持っ
たままである。
【００５１】そこで図３の動作のあと、図１において切
換器３３は切換制御器３５により信号（ｇ）をゲイン調
節回路３７に出力し、継断器２５は切換制御器２７によ
りゼロを出力する。そして継断器４７は切換制御器５３
で２次ＬＰＦ３９の出力を加算器４９に出力し、ホール
ド回路４１はホールド制御回路５１で以前から図２の動
作の最後でホールドしている２次ＬＰＦ３９の値をその
まま保持し続ける。
換器３３は切換制御器３５により信号（ｇ）をゲイン調
節回路３７に出力し、継断器２５は切換制御器２７によ
りゼロを出力する。そして継断器４７は切換制御器５３
で２次ＬＰＦ３９の出力を加算器４９に出力し、ホール
ド回路４１はホールド制御回路５１で以前から図２の動
作の最後でホールドしている２次ＬＰＦ３９の値をその
まま保持し続ける。
【００５２】各切換器がこのように動作することで。図
４は、図１と等価の回路構造となる。
４は、図１と等価の回路構造となる。
【００５３】図４の回路構成では、入力Ｉ信号（ａ）と
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換した信号によって
復調される。
入力Ｑ信号（ｂ）は、それぞれＡ／Ｄ変換器５と７でサ
ンプリングされ、複素乗算器９においてＮＣＯ回路４３
で再生されたキャリア周波数をｃｏｓ変換器１５、ｓｉ
ｎ変換器１７で余弦波、正弦波に変換した信号によって
復調される。
【００５４】複素乗算器９の出力は、ロールオフフィル
タ１１と１３で復調信号（ｃ）と（ｄ）となって出力端
子５３と５５に出力される。
タ１１と１３で復調信号（ｃ）と（ｄ）となって出力端
子５３と５５に出力される。
【００５５】折畳回路１９は、信号（ｃ）と（ｄ）で示
されるシンボル座標を９０°単位で回転移動し、Ｉ−Ｑ
座標平面の第１象限に収める。
されるシンボル座標を９０°単位で回転移動し、Ｉ−Ｑ
座標平面の第１象限に収める。
【００５６】位相検出器２１は、折畳回路１９からの出
力Ｉ信号（ｃ）ののシンボル座標と出力Ｑ信号（ｄ）の
シンボル座標とから位相角を求め、信号（ｊ）として出
力する。ゲイン調節回路３７は信号（ｊ）にあらかじめ
定めたゲインを与え、２次ＬＰＦ３９に入力する。
力Ｉ信号（ｃ）ののシンボル座標と出力Ｑ信号（ｄ）の
シンボル座標とから位相角を求め、信号（ｊ）として出
力する。ゲイン調節回路３７は信号（ｊ）にあらかじめ
定めたゲインを与え、２次ＬＰＦ３９に入力する。
【００５７】２次ＬＰＦ３９は、入力を平滑化して加算
器４９に出力する。加算器４９は、２次ＬＰＦ３９の出
力と、ホールド回路４１が保持している値を加算し、Ｎ
ＣＯ回路４３に与える。故にＮＣＯ回路４３の発振周波
数は、図２の動作の最後にＮＣＯ回路４３が発振してい
た周波数に、図３の動作の最後でＮＣＯ回路４５が発振
していた周波数を加算したものになる。
器４９に出力する。加算器４９は、２次ＬＰＦ３９の出
力と、ホールド回路４１が保持している値を加算し、Ｎ
ＣＯ回路４３に与える。故にＮＣＯ回路４３の発振周波
数は、図２の動作の最後にＮＣＯ回路４３が発振してい
た周波数に、図３の動作の最後でＮＣＯ回路４５が発振
していた周波数を加算したものになる。
【００５８】ＮＣＯ回路４３の出力周波数の位相角は、
ｃｏｓ変換器１５、ｓｉｎ変換器１７で余弦波、正弦波
に変換して複素乗算器９で入力Ｉ信号とＱ信号（ａ）、
（ｂ）を復調するために用いられる。
ｃｏｓ変換器１５、ｓｉｎ変換器１７で余弦波、正弦波
に変換して複素乗算器９で入力Ｉ信号とＱ信号（ａ）、
（ｂ）を復調するために用いられる。
【００５９】この図４の回路構成は、位相検出器２１の
出力がゲイン調節され平滑化されてＮＣＯ回路４３を発
振させる信号となっているので、位相同期フィードバッ
クループである。
出力がゲイン調節され平滑化されてＮＣＯ回路４３を発
振させる信号となっているので、位相同期フィードバッ
クループである。
【００６０】この位相同期フィードバックループは、位
相同期を図３の回路構成の動作で終らせており、周波数
引き込み性能は必要でない。このためループゲインを小
さく設定可能である。図７に示す従来例の位相同期回路
と同様にロールオフフィルタや複素乗算器を含んでラッ
チ数の多くなりやすい構造のフィードバックループにも
かかわらずループゲインを小さく設定した場合には位相
ジッタを小さくすることが出来る。
相同期を図３の回路構成の動作で終らせており、周波数
引き込み性能は必要でない。このためループゲインを小
さく設定可能である。図７に示す従来例の位相同期回路
と同様にロールオフフィルタや複素乗算器を含んでラッ
チ数の多くなりやすい構造のフィードバックループにも
かかわらずループゲインを小さく設定した場合には位相
ジッタを小さくすることが出来る。
【００６１】ここで、図１の回路構成のまた別の動作状
態も考えられる。これを図５に示す。図１において、切
換器３３は切換制御器３５によって、信号（ｈ）をゲイ
ン調節回路３７に出力し、継断器２５は切換制御器２７
によってＮＣＯ回路４５の出力信号（ｆ）を出力する。
そして継断器４７は切換制御器５３によってゼロを出力
し、ホールド回路４１はホールド制御回路５１であらか
じめ決めた値を出力させたものである。あらかじめ決め
た値はゼロであっても良い。
態も考えられる。これを図５に示す。図１において、切
換器３３は切換制御器３５によって、信号（ｈ）をゲイ
ン調節回路３７に出力し、継断器２５は切換制御器２７
によってＮＣＯ回路４５の出力信号（ｆ）を出力する。
そして継断器４７は切換制御器５３によってゼロを出力
し、ホールド回路４１はホールド制御回路５１であらか
じめ決めた値を出力させたものである。あらかじめ決め
た値はゼロであっても良い。
【００６２】ここでいうゼロとは、ＮＣＯ回路４３の発
振周波数がゼロになる値である。ＮＣＯ回路４３の発振
周波数を、入力Ｉ信号（ａ）と入力Ｑ信号（ｂ）の予想
される特性によって特定の周波数にする場合には、ホー
ルド回路４１の値をそれに見合った値に設定すればよ
い。
振周波数がゼロになる値である。ＮＣＯ回路４３の発振
周波数を、入力Ｉ信号（ａ）と入力Ｑ信号（ｂ）の予想
される特性によって特定の周波数にする場合には、ホー
ルド回路４１の値をそれに見合った値に設定すればよ
い。
【００６３】図５において、入力Ｉ信号（ａ）と入力Ｑ
信号（ｂ）は、それぞれＡ／Ｄ変換器５と７によってデ
ジタル変換され、複素乗算器９においてｃｏｓ変換器１
５とｓｉｎ変換器１７の出力と複素乗算されて出力され
る。
信号（ｂ）は、それぞれＡ／Ｄ変換器５と７によってデ
ジタル変換され、複素乗算器９においてｃｏｓ変換器１
５とｓｉｎ変換器１７の出力と複素乗算されて出力され
る。
【００６４】これら出力信号は、ロールオフフィルタ１
１と１３で波形整形されて、出力Ｉ信号（ｃ）と出力Ｑ
信号（ｄ）となる。
１と１３で波形整形されて、出力Ｉ信号（ｃ）と出力Ｑ
信号（ｄ）となる。
【００６５】動作開始時には、ホールド回路４１は、ホ
ールド制御回路５１によって一定値を出力するので、Ｎ
ＣＯ回路４３は一定周波数で発振し、その結果、ｃｏｓ
変換器１５、ｓｉｎ変換器１７の出力波形は一定周期と
なる。
ールド制御回路５１によって一定値を出力するので、Ｎ
ＣＯ回路４３は一定周波数で発振し、その結果、ｃｏｓ
変換器１５、ｓｉｎ変換器１７の出力波形は一定周期と
なる。
【００６６】信号（ｃ）と（ｄ）は、折畳回路１９と位
相検出器２１で位相角（ｅ）に変換される。ここで、誤
差検出器２３は、信号（ｆ）の位相角と位相角（ｅ）の
差分をとって差分器２９に出力する。
相検出器２１で位相角（ｅ）に変換される。ここで、誤
差検出器２３は、信号（ｆ）の位相角と位相角（ｅ）の
差分をとって差分器２９に出力する。
【００６７】差分器２９は、誤差検出器２３から出力さ
れるシンボル位相差信号に関して、あるシンボル位相差
信号とその次のシンボル位相差信号の間の差分をとり、
符号判別器３１に出力する。
れるシンボル位相差信号に関して、あるシンボル位相差
信号とその次のシンボル位相差信号の間の差分をとり、
符号判別器３１に出力する。
【００６８】符号判別器３１は、入力信号の正／負／ゼ
ロを判定し、それぞれ＋１／−１／ゼロをゲイン調節回
路３７に出力する。ゲイン調節回路３７は、信号（ｈ）
にあらかじめ決めたゲインを与えて２次ＬＰＦ３９に出
力し、２次ＬＰＦ３９は、これを平滑化してＮＣＯ回路
４５に与える。ＮＣＯ回路４５は、２次ＬＰＦ３９の出
力値に応じた周波数で発振し、発振位相信号（ｆ）を出
力する。
ロを判定し、それぞれ＋１／−１／ゼロをゲイン調節回
路３７に出力する。ゲイン調節回路３７は、信号（ｈ）
にあらかじめ決めたゲインを与えて２次ＬＰＦ３９に出
力し、２次ＬＰＦ３９は、これを平滑化してＮＣＯ回路
４５に与える。ＮＣＯ回路４５は、２次ＬＰＦ３９の出
力値に応じた周波数で発振し、発振位相信号（ｆ）を出
力する。
【００６９】ここで、回路５９は、入力Ｉ信号（ａ）と
入力Ｑ信号（ｂ）のシンボル座標から誤差検出器２３に
よって位相誤差を検出し、差分器２９でその位相誤差か
ら周波数誤差を検出して、この周波数誤差をゼロにする
ように動作する周波数同期回路である。
入力Ｑ信号（ｂ）のシンボル座標から誤差検出器２３に
よって位相誤差を検出し、差分器２９でその位相誤差か
ら周波数誤差を検出して、この周波数誤差をゼロにする
ように動作する周波数同期回路である。
【００７０】差分器２９の出力である周波数誤差がゼロ
になったときに周波数同期回路５９は安定し、このとき
２次ＬＰＦ３９は、入力Ｉ信号（ａ）と入力Ｑ信号
（ｂ）を複素乗算器９で復調した後のキャリア周波数離
調の大きさで、ＮＣＯ回路４５を発振させている。
になったときに周波数同期回路５９は安定し、このとき
２次ＬＰＦ３９は、入力Ｉ信号（ａ）と入力Ｑ信号
（ｂ）を複素乗算器９で復調した後のキャリア周波数離
調の大きさで、ＮＣＯ回路４５を発振させている。
【００７１】この周波数誤差がゼロになった時、図５の
回路構成が動作開始した時にホールド回路４１がゼロを
ホールドして出力している時には、ホールド制御回路５
１によって２次ＬＰＦ３９の出力がホールド回路４１に
ホールドされる。
回路構成が動作開始した時にホールド回路４１がゼロを
ホールドして出力している時には、ホールド制御回路５
１によって２次ＬＰＦ３９の出力がホールド回路４１に
ホールドされる。
【００７２】または、図５の回路構成が動作開始した時
にホールド回路４１がゼロ以外をホールドしていた時に
は、図５のホールド回路４１への入力値の部分を、図６
の様に変更する必要がある。
にホールド回路４１がゼロ以外をホールドしていた時に
は、図５のホールド回路４１への入力値の部分を、図６
の様に変更する必要がある。
【００７３】図６は、図５のゲイン調節回路３７からｃ
ｏｓ変換器１５、ｓｉｎ変換器１７の間を拡大したもの
で、ここに示すように、ホールド回路４１へは加算器６
１の出力が、ラッチ６３を通して入力するようになって
おり、加算器６１は２次ＬＰＦ３９とホールド回路４１
の出力を加算する。
ｏｓ変換器１５、ｓｉｎ変換器１７の間を拡大したもの
で、ここに示すように、ホールド回路４１へは加算器６
１の出力が、ラッチ６３を通して入力するようになって
おり、加算器６１は２次ＬＰＦ３９とホールド回路４１
の出力を加算する。
【００７４】ラッチ６３で信号が遅延する時間は、ホー
ルド回路４１やホールド制御回路５１などの設計によ
る。図５の一部を図６の様に変更すると、図５の回路動
作終了時には、図５の回路構成の動作開始時点でホール
ド回路４１の出力値によってＮＣＯ回路４３が発振する
発振周波数に、２次ＬＰＦ３９の出力値で発振するＮＣ
Ｏ回路４５の発振周波数を加算しただけの発振周波数
を、図５のＮＣＯ回路４３に与えることが出来る。
ルド回路４１やホールド制御回路５１などの設計によ
る。図５の一部を図６の様に変更すると、図５の回路動
作終了時には、図５の回路構成の動作開始時点でホール
ド回路４１の出力値によってＮＣＯ回路４３が発振する
発振周波数に、２次ＬＰＦ３９の出力値で発振するＮＣ
Ｏ回路４５の発振周波数を加算しただけの発振周波数
を、図５のＮＣＯ回路４３に与えることが出来る。
【００７５】この図５の回路構成の動作は、上述したよ
うに周波数同期回路であり、例えば、図１を図５の構成
で回路動作させた後、図３と図４の回路動作によって位
相同期させ、復調動作を完了するという実施例が一例と
して考えられる。
うに周波数同期回路であり、例えば、図１を図５の構成
で回路動作させた後、図３と図４の回路動作によって位
相同期させ、復調動作を完了するという実施例が一例と
して考えられる。
【００７６】図１の回路構成において、ＮＣＯ回路４５
は、図３においても図５においても広い周波数引き込み
範囲を持たせるために用いられている。周波数同期回路
のキャリア再生のためのＮＣＯ回路は位相ジッタ抑制の
ための性能が必要無いので、位相同期のためのＮＣＯ回
路に比べて精度が必要無いことが一般に知られている。
は、図３においても図５においても広い周波数引き込み
範囲を持たせるために用いられている。周波数同期回路
のキャリア再生のためのＮＣＯ回路は位相ジッタ抑制の
ための性能が必要無いので、位相同期のためのＮＣＯ回
路に比べて精度が必要無いことが一般に知られている。
【００７７】このため、ＮＣＯ回路４３に比べてＮＣＯ
回路４５が持つ処理ビット数は少なくても良い。また、
ＮＣＯ回路４３とＮＣＯ回路４５の処理ビット数が異な
る場合は、２次ＬＰＦ３９やゲイン調節回路３７のビッ
ト精度も、切換制御器２７や切換制御器５３の出力に応
じて切替えるようにしても良い。
回路４５が持つ処理ビット数は少なくても良い。また、
ＮＣＯ回路４３とＮＣＯ回路４５の処理ビット数が異な
る場合は、２次ＬＰＦ３９やゲイン調節回路３７のビッ
ト精度も、切換制御器２７や切換制御器５３の出力に応
じて切替えるようにしても良い。
【００７８】さらに、折畳回路１９と位相検出器２１の
設計によっては、位相角（ｅ）の値が一周−π〜＋πの
あいだに分布せず、１／４周のゼロ〜π／２の間にのみ
存在する場合が考えられる。この場合、ＮＣＯ回路４５
の発振周波数を表現する位相範囲をゼロ〜π／２に制限
し、π／２〜２πまでの間の位相は９０°ずつに折り畳
まれてゼロ〜π／２の間を繰り返すように構成すること
も出来る。この場合には、ＮＣＯ回路４５の処理ビット
数をさらに２ビット減少させることが出来る。
設計によっては、位相角（ｅ）の値が一周−π〜＋πの
あいだに分布せず、１／４周のゼロ〜π／２の間にのみ
存在する場合が考えられる。この場合、ＮＣＯ回路４５
の発振周波数を表現する位相範囲をゼロ〜π／２に制限
し、π／２〜２πまでの間の位相は９０°ずつに折り畳
まれてゼロ〜π／２の間を繰り返すように構成すること
も出来る。この場合には、ＮＣＯ回路４５の処理ビット
数をさらに２ビット減少させることが出来る。
【００７９】ここでゼロ〜π／２の値を出したのはＱＰ
ＳＫを念頭にしたものであって、８ＰＳＫ（ｐｈａｓｅ
ｓｈｉｆｔ ｋｅｙｉｎｇ）ならばゼロ〜π／４な
ど、その他復調すべき変調信号の形式に依存した特定の
角度に応用されるべきである。
ＳＫを念頭にしたものであって、８ＰＳＫ（ｐｈａｓｅ
ｓｈｉｆｔ ｋｅｙｉｎｇ）ならばゼロ〜π／４な
ど、その他復調すべき変調信号の形式に依存した特定の
角度に応用されるべきである。
【００８０】以上のように本発明による搬送波再生回路
は、周波数誤差あるいは位相誤差を、従来のように再生
キャリアの位相を余弦、正弦変換して入力信号との複素
乗算を行うことで求めるのではなく、出力Ｉ信号のシン
ボル座標（ｃ）と出力Ｑ信号とから位相角（ｅ）を求
め、ＮＣＯ４５からの位相角（ｆ）と差分をとって直接
求める回路を含むことに特徴がある。
は、周波数誤差あるいは位相誤差を、従来のように再生
キャリアの位相を余弦、正弦変換して入力信号との複素
乗算を行うことで求めるのではなく、出力Ｉ信号のシン
ボル座標（ｃ）と出力Ｑ信号とから位相角（ｅ）を求
め、ＮＣＯ４５からの位相角（ｆ）と差分をとって直接
求める回路を含むことに特徴がある。
【００８１】前記位相角（ｅ）とＮＣＯ回路（４５）か
らの位相角（ｆ）を直接比較することで制御ループ内の
時間的な余分なオーバーヘッドを削減することが出来、
その結果、位相同期回路としては理論的な限界に近い周
波数引き込み範囲を得ることが出来る。
らの位相角（ｆ）を直接比較することで制御ループ内の
時間的な余分なオーバーヘッドを削減することが出来、
その結果、位相同期回路としては理論的な限界に近い周
波数引き込み範囲を得ることが出来る。
【００８２】また、加算器とホールド回路および切換器
と切換えのための制御器を用いて、周波数引き込み後の
値を、入力信号の周波数離調除去および位相離調除去を
行うための複素乗算器に再生キャリア位相角の値を与え
るＮＣＯ回路４３に供給することで、直接に位相を比較
して得た周波数離調および位相離調の大きさの結果を入
力信号の復調に用い、最終的には入力信号の位相同期復
調が可能である。
と切換えのための制御器を用いて、周波数引き込み後の
値を、入力信号の周波数離調除去および位相離調除去を
行うための複素乗算器に再生キャリア位相角の値を与え
るＮＣＯ回路４３に供給することで、直接に位相を比較
して得た周波数離調および位相離調の大きさの結果を入
力信号の復調に用い、最終的には入力信号の位相同期復
調が可能である。
【００８３】このように、本発明による搬送波再生回路
によると、位相角（ｅ）の値とＮＣＯ４５の位相角を直
接比較する回路を用いることで、位相同期回路や周波数
同期回路の周波数引き込み範囲を拡大し、さらに、引き
込み後の再生キャリア周波数の精度を向上させることが
出来る。復調回路において周波数引き込み範囲と精度は
直接に性能を左右する重要な課題であり、本発明による
回路構成によって、搬送波再生回路の性能を向上させる
ことが可能となる。
によると、位相角（ｅ）の値とＮＣＯ４５の位相角を直
接比較する回路を用いることで、位相同期回路や周波数
同期回路の周波数引き込み範囲を拡大し、さらに、引き
込み後の再生キャリア周波数の精度を向上させることが
出来る。復調回路において周波数引き込み範囲と精度は
直接に性能を左右する重要な課題であり、本発明による
回路構成によって、搬送波再生回路の性能を向上させる
ことが可能となる。
【００８４】（付記）
（１） 前記第１の数値制御発振回路と前記第２の数値
制御発振回路とで処理ビット数を変え、前記第１の数値
制御発振回路の発振位相の精度と前記第２の数値制御発
振回路の発振位相の精度に差があることを特徴とし、前
記第１の数値制御発振回路に比べて前記第２の数値制御
発振回路の処理ビット数を減らし、これに伴って発振位
相精度が低いことを特徴とする請求項１乃至請求項４の
中のいずれか１つに記載の搬送波再生回路。
制御発振回路とで処理ビット数を変え、前記第１の数値
制御発振回路の発振位相の精度と前記第２の数値制御発
振回路の発振位相の精度に差があることを特徴とし、前
記第１の数値制御発振回路に比べて前記第２の数値制御
発振回路の処理ビット数を減らし、これに伴って発振位
相精度が低いことを特徴とする請求項１乃至請求項４の
中のいずれか１つに記載の搬送波再生回路。
【００８５】（２） 前記第１の数値制御発振回路と第
２の数値制御発振回路とで処理ビット数を変え、前記第
１の数値制御発振回路の発振位相の精度と前記第２の数
値制御発振回路の発振位相の精度に差があることを特徴
とし、前記第２の数値制御発振回路の位相範囲を、折畳
回路でシンボル位相の範囲が縮小される範囲と合わせる
ことで縮小し、縮小した分だけ前記第２の数値制御発振
回路の処理ビット数を減少することを特徴とする請求項
１乃至請求項４および前記（１）のいずれか１つに記載
の搬送波再生回路。
２の数値制御発振回路とで処理ビット数を変え、前記第
１の数値制御発振回路の発振位相の精度と前記第２の数
値制御発振回路の発振位相の精度に差があることを特徴
とし、前記第２の数値制御発振回路の位相範囲を、折畳
回路でシンボル位相の範囲が縮小される範囲と合わせる
ことで縮小し、縮小した分だけ前記第２の数値制御発振
回路の処理ビット数を減少することを特徴とする請求項
１乃至請求項４および前記（１）のいずれか１つに記載
の搬送波再生回路。
【００８６】（３） 前記入力同相信号を直接復調する
ための前記第１の数値制御発振回路に対して、前記位相
検出器の出力位相角を求めた後前記第１の数値制御発振
回路からの再生キャリアの位相角との差を直接に求める
ための前記第２の数値制御発振回路が処理するためのビ
ット数を変え、前記第２の数値制御発振回路が処理する
信号のビット数を前記第１の数値制御発振回路が処理す
る信号のビット数より少なくして信号のビット精度を低
下させることを特徴とする請求項５乃至請求項７の中の
いずれか１つのデジタル信号復調方法。
ための前記第１の数値制御発振回路に対して、前記位相
検出器の出力位相角を求めた後前記第１の数値制御発振
回路からの再生キャリアの位相角との差を直接に求める
ための前記第２の数値制御発振回路が処理するためのビ
ット数を変え、前記第２の数値制御発振回路が処理する
信号のビット数を前記第１の数値制御発振回路が処理す
る信号のビット数より少なくして信号のビット精度を低
下させることを特徴とする請求項５乃至請求項７の中の
いずれか１つのデジタル信号復調方法。
【００８７】（４） 入力同相信号を直接復調するため
の前記第１の数値制御発振回路に対して、前記位相検出
器からの出力位相角を求めた後に前記第１の数値制御発
振回路からの再生キャリアの位相角との差を直接求める
ための前記第２の数値制御発振回路が処理するためのビ
ット数を変え、前記第２の数値制御発振回路の位相範囲
を、折畳回路でシンボル位相の範囲が縮小される範囲と
合わせて縮小し、縮小した分だけ前記第２の数値制御発
振回路の処理ビット数を減少させることを特徴とする請
求項５乃至請求項７および前記（３）の中のいずれか１
つに記載の搬送波再生方法。
の前記第１の数値制御発振回路に対して、前記位相検出
器からの出力位相角を求めた後に前記第１の数値制御発
振回路からの再生キャリアの位相角との差を直接求める
ための前記第２の数値制御発振回路が処理するためのビ
ット数を変え、前記第２の数値制御発振回路の位相範囲
を、折畳回路でシンボル位相の範囲が縮小される範囲と
合わせて縮小し、縮小した分だけ前記第２の数値制御発
振回路の処理ビット数を減少させることを特徴とする請
求項５乃至請求項７および前記（３）の中のいずれか１
つに記載の搬送波再生方法。
【００８８】
【発明の効果】以上本発明によれば、ループ遅延の原因
となるラッチを減少して周波数引き込み範囲を拡大し、
搬送波再生性能が向上する。
となるラッチを減少して周波数引き込み範囲を拡大し、
搬送波再生性能が向上する。
【図１】本発明の搬送波再生回路の一実施の形態の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の搬送波再生回路の動作を示すブロック図
である。
である。
【図３】図１の搬送波再生回路の動作を示すブロック図
である。
である。
【図４】図１の搬送波再生回路の動作を示すブロック図
である。
である。
【図５】図１の搬送波再生回路の動作を示すブロック図
である。
である。
【図６】図５のゲイン調整回路３７からｃｏｓ変換器１
５、ｓｉｎ変換器１７の間を拡大したブロック図であ
る。
５、ｓｉｎ変換器１７の間を拡大したブロック図であ
る。
【図７】従来の搬送波再生回路の構成を示すブロック図
である。
である。
５、７・・・Ａ／Ｄ変換器、９・・・複素乗算器、１５
・・・ｃｏｓ変換器、１７・・・ｓｉｎ変換器、１９・
・・折畳回路、２１・・・位相検出器、２３・・・誤差
検出器、２５・・・継断器、２７・・・切換制御器、２
９・・・差分器、３１・・・符号判別器、３３・・・切
換器、３５・・・切換制御器、３７・・・ゲイン調整回
路、３９・・・２次ＬＰＦ、４１・・・ホールド回路、
４３・・・ＮＣＯ（数値制御発振）回路、４５・・・Ｎ
ＣＯ、４７・・・継断器、４９・・・加算器、５１・・
・ホールド制御回路。
・・・ｃｏｓ変換器、１７・・・ｓｉｎ変換器、１９・
・・折畳回路、２１・・・位相検出器、２３・・・誤差
検出器、２５・・・継断器、２７・・・切換制御器、２
９・・・差分器、３１・・・符号判別器、３３・・・切
換器、３５・・・切換制御器、３７・・・ゲイン調整回
路、３９・・・２次ＬＰＦ、４１・・・ホールド回路、
４３・・・ＮＣＯ（数値制御発振）回路、４５・・・Ｎ
ＣＯ、４７・・・継断器、４９・・・加算器、５１・・
・ホールド制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−155005（ＪＰ，Ａ)
特開 平７−87145（ＪＰ，Ａ)
特開 平８−274832（ＪＰ，Ａ)
特開 平５−145588（ＪＰ，Ａ)
特開 平６−78009（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
Claims (7)
- 【請求項１】 入力同相信号をデジタルサンプリングす
る第１のＡ／Ｄ変換器と、 入力直交信号をデジタルサンプリングする第２のＡ／Ｄ
変換器と、 前記第１と第２のＡ／Ｄ変換器の２出力を、余弦変換波
および正弦変換波と複素乗算し、出力同相信号と出力直
交信号を出力する複素乗算器と、 前記複素乗算器の前記出力同相信号のシンボル座標と前
記出力直交信号のシンボル座標とからキャリア位相の位
相角を求める位相検出器と、 前記位相検出器の出力位相角から誤差成分を検出する誤
差検出手段と、 前記誤差検出手段の出力にあらかじめ定めたゲインを与
えるゲイン調節回路と、 前記ゲイン調節回路の出力を平滑化する低域通過フィル
タと、 前記低域通過フィルタの出力にともなう大きさのキャリ
ア周波数を再生する第１の数値制御発振回路と、 前記第１の数値制御発振回路の出力位相角を余弦変換波
にする余弦変換器と、 前記第１の数値制御発振回路の出力位相角を正弦変換波
にする正弦変換器と、 前記低域通過フィルタの出力によって発振する第２の数
値制御発振回路と、 前記低域通過フィルタの出力を、前記第１の数値制御発
振回路と前記余弦変換器と前記正弦変換器を通して、前
記複素乗算器に与えるかどうかを切り換える第１の切換
器と、 前記低域通過フィルタの出力を前記第２の数値制御発振
回路を通して前記誤差検出手段に与えるかどうかを切り
換える第２の切換器とを具備したことを特徴とする搬送
波再生回路。 - 【請求項２】 前記誤差検出手段は、前記位相検出器の
出力位相角と前記第２の数値制御回路の出力位相角の差
をとることを特徴とする請求項１に記載の搬送波再生回
路。 - 【請求項３】 前記第２の切換器によって、第２の数値
制御発振回路の出力位相角が前記誤差検出手段に入力し
て前記位相検出器からの位相角との差を出力している時
には、前記第１の数値制御発振回路の入力を一定にして
その発振周波数を一定にし、かつ、前記第２の切換器に
よって前記第２の数値制御発振回路の出力が前記誤差検
出手段に入力せずに前記位相検出器からの位相角がその
まま前記誤差検出手段の出力である時に、前記低域通過
フィルタの出力を前記第１の数値制御発振回路に入力し
てその発振周波数が前記低域通過フィルタの出力に応じ
て変化するようにするホールド手段と、 前記第２の切換器によって第２の数値制御発振回路の出
力位相角が前記誤差検出手段に入力して前記位相検出器
からの位相角との差を出力したあとで、前記第１の切換
器によって前記低域通過フィルタの出力が前記第１の数
値制御発振回路に与えられる時に、前記第１の数値制御
発振回路が発振する周波数に前記第２の数値制御発振回
路の発振周波数を加算する加算手段とを具備したことを
特徴とする請求項１または請求項２のいずれか１つに記
載の搬送波再生回路。 - 【請求項４】 前記誤差検出手段は、 前記位相検出器の出力位相角と前記第２の数値制御発振
回路の出力位相角の差をとる誤差検出器と、 前記誤差検出器の出力のある時点の位相値と、その次の
位相値の差分をとる差分器と、 前記差分器の出力の正、負、ゼロを判別する符号判別器
とを具備したことを特徴とする請求項１乃至請求項３の
中のいずれか１つの搬送波再生回路。 - 【請求項５】 入力同相信号をデジタルサンプルし入力
直交信号をデジタルサンプルし、 デジタルサンプル化された前記入力同相信号と前記入力
直交信号を、余弦波および正弦波と複素乗算して、出力
同相信号と出力直交信号を生成し、 位相検出器は、前記出力同相信号のシンボル座標と前記
出力直交信号のシンボル座標とから位相角を求め、 前記位相角から誤差成分を検出し、 前記誤差成分にあらかじめ定めたゲインを与え、 ゲインを与えられた前記誤差成分を平滑化し、 第１の数値制御発振回路は、前記平滑化された出力にと
もなう大きさのキャリア周波数を再生し、 前記第１の数値制御発振回路の出力位相角を前記余弦波
にし、 前記第１の数値制御発振回路の出力位相角を前記正弦波
にし、 第２の数値制御発振回路は、前記平滑化された出力によ
って発振し、 前記平滑化された出力を、前記第１の数値制御発振回路
と、前記余弦変調波にする余弦変調器と、前記正弦変調
波にする正弦変調器を通して、前記複素乗算する複素乗
算器に与えるかどうかを切り換え、 前記平滑化された出力を、前記第２の数値制御発振回路
を通して、前記誤差成分を検出する誤差検出手段に与え
るかどうかを切り換えることを特徴とする搬送波再生方
法。 - 【請求項６】前記誤差成分の生成は、 前記位相検出器の出力位相角と前記第２の数値制御発振
回路の出力位相角の差をとることを特徴とする請求項５
に記載の搬送波再生方法。 - 【請求項７】 前記誤差成分を、前記第２の数値制御発
振回路の出力位相角と前記位相検出器の出力位相角との
差を計算して得る場合には、前記第１の数値制御発振回
路の入力は一定に保持してその発振周波数を一定にし、 または、前記第２の数値制御発振回路の出力位相角と前
記位相検出器の出力位相角との差がとられず、前記誤差
成分が前記位相検出器からの位相角そのものであるとき
には、前記平滑化された出力を前記第１の数値制御発振
回路の入力に与え、前記第１の数値制御発振回路の出力
位相角は前記複素乗算器を用いて前記入力同相信号と前
記入力直交信号を復調するために用いられ、 前記第２の数値制御発振回路の出力位相角と前記位相検
出器の出力位相角との差を計算して前記誤差成分を得た
後で、前記第１の数値制御発振回路の発振周波数に前記
第２の数値制御発振回路の発振周波数を加算することを
特徴とする請求項５または請求項６のいずれかに記載の
搬送波再生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18879398A JP3361995B2 (ja) | 1998-07-03 | 1998-07-03 | 搬送波再生回路並びに搬送波再生方法 |
| US09/346,545 US6191649B1 (en) | 1998-07-03 | 1999-07-02 | Quadrature demodulator and method for quadrature demodulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18879398A JP3361995B2 (ja) | 1998-07-03 | 1998-07-03 | 搬送波再生回路並びに搬送波再生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022772A JP2000022772A (ja) | 2000-01-21 |
| JP3361995B2 true JP3361995B2 (ja) | 2003-01-07 |
Family
ID=16229905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18879398A Expired - Fee Related JP3361995B2 (ja) | 1998-07-03 | 1998-07-03 | 搬送波再生回路並びに搬送波再生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6191649B1 (ja) |
| JP (1) | JP3361995B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765974B1 (en) * | 2000-07-19 | 2004-07-20 | Radwin Ltd. | Rach starting time vicinity estimation |
| JP2003218968A (ja) * | 2002-01-22 | 2003-07-31 | Sharp Corp | 高周波受信装置 |
| KR100896275B1 (ko) * | 2002-10-04 | 2009-05-07 | 엘지전자 주식회사 | 반송파 복구 장치 및 방법 |
| US7421043B2 (en) * | 2002-11-27 | 2008-09-02 | Lsi Corporation | Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms |
| US7424080B1 (en) * | 2003-07-31 | 2008-09-09 | Broadlogic Network Technologies, Inc. | Method and system for providing jitter-free transmissions for demodulated data stream |
| CN102291131B (zh) | 2006-03-31 | 2014-01-15 | 日本电波工业株式会社 | 频率合成器 |
| JP4264584B2 (ja) * | 2007-04-20 | 2009-05-20 | ソニー株式会社 | 搬送波同期回路および搬送波同期方法 |
| CN101442365B (zh) * | 2007-11-20 | 2012-07-25 | 富士通株式会社 | 相位偏差估计器、相干接收机和相位偏差估计方法 |
| US8295714B2 (en) * | 2009-12-18 | 2012-10-23 | Alcatel Lucent | Receiver algorithms for coherent detection of polarization-multiplexed optical signals |
| US8571423B2 (en) * | 2009-12-18 | 2013-10-29 | Alcatel Lucent | Receiver algorithms for coherent detection of polarization-multiplexed optical signals |
| US8526831B2 (en) * | 2009-12-18 | 2013-09-03 | Alcatel Lucent | Receiver algorithms for coherent detection of polarization-multiplexed optical signals |
| GB2573957B (en) | 2017-03-01 | 2022-07-13 | Mitsubishi Heavy Ind Mach Systems Ltd | Angle-of-arrival identification device, toll collection system, and angle-of-arrival identification method |
| US10955547B2 (en) | 2018-05-24 | 2021-03-23 | The Boeing Company | Combined radar and communications system using common signal waveform |
| US11061126B2 (en) | 2019-03-26 | 2021-07-13 | The Boeing Company | Cooperative frequency-modulated continuous-waveform radar systems |
| US11125854B2 (en) | 2019-03-26 | 2021-09-21 | The Boeing Company | Time transfer and position determination during simultaneous radar and communications operation |
| US11454696B2 (en) * | 2019-04-05 | 2022-09-27 | Infineon Technologies Ag | FMCW radar integration with communication system |
| US11646742B1 (en) * | 2021-11-15 | 2023-05-09 | Nvidia Corporation | Increased phase interpolator linearity in phase-locked loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2018855C (en) * | 1989-06-14 | 1993-09-21 | Shousei Yoshida | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| JPH082060B2 (ja) * | 1989-09-13 | 1996-01-10 | 日本電気株式会社 | 搬送波再生方式およびディジタル位相復調装置 |
| JPH04192702A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 復調回路 |
| DE69217140T2 (de) * | 1991-08-07 | 1997-07-03 | Toshiba Kawasaki Kk | QPSK-Demodulator mit automatischer Frequenznachregelung |
| JP3241098B2 (ja) * | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
| JPH06133038A (ja) * | 1992-10-16 | 1994-05-13 | Fujitsu Ltd | 多機能電話機の保留表示方式 |
| JPH0787145A (ja) * | 1993-09-16 | 1995-03-31 | Toshiba Corp | Ａｆｃ回路 |
| US6023491A (en) * | 1994-06-21 | 2000-02-08 | Matsushita Electric Industrail Co., Ltd. | Demodulation apparatus performing different frequency control functions using separately provided oscillators |
| JP3130752B2 (ja) * | 1995-02-24 | 2001-01-31 | 株式会社東芝 | Ｏｆｄｍ伝送受信方式及び送受信装置 |
| JP3028063B2 (ja) | 1995-07-04 | 2000-04-04 | 日本電気株式会社 | 搬送波位相同期回路 |
| US5909148A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Carrier phase synchronizing circuit |
| JPH1056487A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 直交復調回路 |
-
1998
- 1998-07-03 JP JP18879398A patent/JP3361995B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-02 US US09/346,545 patent/US6191649B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000022772A (ja) | 2000-01-21 |
| US6191649B1 (en) | 2001-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| JP2643792B2 (ja) | 復調装置 | |
| JPH0552101B2 (ja) | ||
| JP2797916B2 (ja) | 搬送波再生回路 | |
| CA2180905C (en) | Digital demodulator | |
| JP3206553B2 (ja) | 復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3350068B2 (ja) | デジタル変調波の復調装置 | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPH0541718A (ja) | デジタル変調波の復調装置 | |
| JPH10229423A (ja) | タイミング再生回路及びこれを用いた復調器 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2000324192A (ja) | デジタル復調器及びその復調方法 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP2756965B2 (ja) | 高速伝送レート変調信号用復調器 | |
| JP3379500B2 (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |