JPH10229423A - タイミング再生回路及びこれを用いた復調器 - Google Patents

Abstract

(57)【要約】 【課題】 この発明はタイミング再生手段、及びこれを
用いた復調器において、シンボルレートの２倍の周波
数、あるいはシンボルレートの周波数で動作しながら、
高速なタイミング位相引込みと、引込み後のタイミング
位相の低ジッタを実現する。 【解決手段】 本タイミング再生手段は、シンボルレー
トの２倍でオーバーサンプルされたベースバンド位相デ
ータから、シンボルレートの２倍のタイミングでシンボ
ル周波数成分を含むデータ系列を生成するシンボル周波
数成分生成手段７１Ａと、シンボルレートの２倍の周波
数の固定クロックを入力としながら、シンボル周期に対
して十分小さな位相制御ステップ間隔で再生クロックの
位相制御を実現する位相制御手段７４Ａで構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、タイミング再生
回路、及び復調器に関し、特にビットレートが高く、Ｐ
ＳＫ(Phase Shift Keying)変調方式を用いたディジタル
高速無線通信機器の復調器に適用し得る。

【０００２】

【従来の技術】従来、ＰＳＫ変調方式を用いたディジタ
ル無線通信機器用復調器のタイミング再生回路として、
例えば文献「受信信号位相情報を用いたπ／４シフトＱ
ＰＳＫ用タイミング再生方式の検討」（藤村著 １９９
６年電子情報通信学会総合大会Ｂ−４５０に記載されて
いるように、シンボルレートの４倍で位相データをサン
プリングするフィードバック型で、高速な位相引込みを
実現するものが有る。以下図を用いて、従来の技術を説
明する。図２２に、上述のタイミング再生回路を含んだ
従来の復調器を示す。図において、１はリミタ、２は直
交検波回路、３は直交検波用ローカル発振器、４はサン
プリング回路、５は極座標変換回路、６はデータ判定回
路、７はタイミング再生回路、８はシンボルレートの１
６倍の周波数であるタイミング再生用固定クロック発振
器、４ａ１と４ｂはＡＤ変換器である。

【０００３】次に、図をもとに動作について説明する。
ここでは、変調方式をπ／４シフト差動符号化ＱＰＳＫ
変調方式とする。リミタ１は、受信ＩＦ信号を振幅制限
する。直交検波回路２は、振幅制限されたＩＦ信号を、
直交検波用ローカル発振器３から出力されるＩＦ信号の
中心周波数と同じ周波数を有するローカル信号を用いて
直交検波し、ベースバンド同相信号、ベースバンド直交
信号に変換する。サンプリング回路４を構成するＡＤ変
換器４ａ，４ｂは、ベースバンド同相信号、ベースバン
ド直交信号をタイミング再生回路７から供給されるシン
ボルレートの４倍の周波数の再生４倍クロックを用いて
ＡＤ変換し、ＡＤ変換後の４倍オーバーサンプルデータ
をベースバンド同相データ、ベースバンド直交データと
して出力する。このベースバンド同相データと直交デー
タは極座標変換回路５に入力される。極座標変換回路５
は、サンプリング回路４からのベースバンド同相デー
タ、ベースバンド直交データを極座標変換し、同相、直
交のベースバンド位相データとして出力する。

【０００４】タイミング再生回路７は、極座標変換回路
５の出力のベースバンド位相データからベースバンド同
相・直交信号のナイキスト点をサンプリングするように
再生４倍クロックの位相制御と、データ判定回路６でナ
イキスト点の位相データを抽出するための再生シンボル
クロックの位相制御とを行う。またタイミング再生回路
７は、各クロックの位相制御を１／１６シンボルステッ
プ間隔で行うため、シンボルレートの１６倍の周波数の
固定クロックを必要とする。この固定クロックは、タイ
ミング再生用固定クロック発振器８から供給する。デー
タ判定回路６は、タイミング再生回路７で再生された再
生シンボルクロックを用いて、サンプリング回路４から
のベースバンド位相データからナイキスト点の位相デー
タを抽出する。そして抽出したナイキスト点の位相デー
タを用いて遅延検波を行って復調データを出力する。こ
のように、本従来例として記載した復調器は、振幅制限
された受信ＰＳＫ信号を用いて動作し、かつ再生４倍ク
ロックのタイミングでＡＤ変換を行うフィードバック型
の構成であるため、リミタを前段に有する簡単な回路で
構成することができ、回路の小型化を実現することがで
きる。

【０００５】図２３は、図２２におけるタイミング再生
回路の詳細な構成を示す図である。７１はシンボル周波
数成分生成部、７２は複素乗算部、７３はローパスフィ
ルタリング部、７４は位相制御部から構成され、さらに
７１１は位相差分回路、７１２はデータ変換回路、７１
１ａ、７１１ｂ、７２ａ、７２ｂ、７２ｅ、７２ｆはＤ
フリップフロップ、７１１ｃ、７２ｃ、７２ｄは減算
器、７１２ａは絶対値変換回路、７１２ｂは位相データ
変換回路、７３ａ、７３ｂは積分フィルタ、７３ｃは逆
正接回路、７３ｄは積分フィルタ制御回路、７４ａは４
ビットダウンカウンタである。次に、図を参照しタイミ
ング再生回路７の動作について説明する。ＰＳＫ変調さ
れたベースバンド位相データθ（ｔ）から、ＤＣオフセ
ットを有するシンボル周波数成分Δθ（ｔ）を以下の式
（１ａ）で生成することができる。ただし、シンボル周
期をＴとする。 Δθ（ｔ）＝min｛｜θ（ｔ）−θ（ｔ−Ｔ／２）｜， ２π−｜θ（ｔ）−θ（ｔ−Ｔ／２）｜｝ （１ａ） 一例として、図２４にπ／４シフトＱＰＳＫ変調された
ランダムパターンのベースバンド位相データθ（ｔ）
と、θ（ｔ）から生成されるΔθ（ｔ）を示す。〇印が
ナイキスト点データである。横軸は時間であり単位はシ
ンボル周期Ｔである。縦軸は位相であり単位はラジアン
である。π／４シフトＱＰＳＫ変調方式であるため、ベ
ースバンド位相データθ（ｔ）のナイキスト点間の位相
遷移は±π／４、±３π／４である。図２４からも分か
るように、Δθ（ｔ）には点線で示したＤＣオフセット
Ａが生じた、送信側のシンボル周波数（ｆｓ）成分（ｓ
ｉｎ２πｆｓ（ｔ）+Ａ）を含んでいることが判る。

【０００６】従来のタイミング再生回路７では、ＤＦＴ
（Discrete Fourier Transform）に基づく演算によりタ
イミング位相推定を行なうため、シンボルレートの４倍
のサンプリング速度でθ（ｔ）をサンプルする必要があ
る。よって、従来のタイミング再生回路７においてθ
（ｔ）は、式（１ｂ）に示される離散的なデータθ（ｉ
Ｔ／４）で得る（但し、ｉ＝｛１、２、３、…｝）。シ
ンボル周波数成分生成部７１は、シンボルレートの４倍
でオーバーサンプルされた入力ベースバンド位相データ
θ（ｉＴ／４）から、シンボル周波数成分を含むデータ
系列Δθ（ｉＴ／４）を、以下の式（１ｂ）によって生
成する。 Δθ（iT/4）= min {｜θ（iT/4）−θ（(i-2)T/4）｜， ２π−｜θ（iT/4）−θ（(i-2)T/4）｜} （１ｂ） 位相差分回路７１１は、式（１）のθ（iT/4）−θ（(i
-2)T/4）の差分を行なう。この処理は、現在の位相デー
タから２サンプル時間Ｄフリップフロップ７１１ａ、７
１１ｂによって遅らせた位相データを、減算器７１１ｃ
を用いて差分することで実現できる。また、絶対値変換
回路７１２ａは、この位相差分値を絶対値変換し、位相
データ変換回路７１２ｂは、絶対値変換された位相デー
タと、ラジアン表示で２πから絶対値変換された位相デ
ータを減算した値のどちらか小さい一方を出力すること
で、上記式（１）の処理が実現される。なお位相データ
変換回路７１２ｂは、減算器と比較器で簡単に構成でき
る。

【０００７】複素乗算部７２は、この送信側の周波数成
分ｆｓを含むΔθ（iT/4）と、受信機側のシンボル周波
数（ｆｓ■ ）との１シンボル分の相関を、以下の式
（２ａ），（２ｂ）によって求める。 ＣＩ（jT）は、
ｊ（＝１，２，３，…）シンボル目における相関値の同
相成分、ＣＱ（jT）は、ｊ（＝１，２，３，…）シンボ
ル目における相関値の直交成分である。

【０００８】

【数１】

【０００９】上記 ｃｏｓ２πｆｓ■（iT/4）は、１，
０，−１，０，１，… の繰り返しであり、上記ｓｉｎ
２πｆｓ■（iT/4）は、０，１，０，−１，０，… の
繰り返しであるため、上記ＣＩ（jT）、ＣＱ（jT）は、
以下の式（３ａ），（３ｂ）で簡単に求めることができ
る。 ＣＩ（jT）＝Δθ（3jT/4）−Δθ（(4j-2)T/4） （３ａ） ＣＱ（jT）＝Δθ（(4j-3)T/4）−Δθ（(4j-1)T/4） （３ｂ） 実際の回路においてＣＩ（jT）は、再生２倍クロックの
立上がりで動作するＤフリップフロップ７２ａでラッチ
したΔθ（iT/4）から、現在のΔθ（iT/4）を減算器７
２ｃで減算し、減算後のデータを、再生シンボルクロッ
クの立上がりで動作するＤフリップフロップ７２ｅでラ
ッチすることで、容易に得られる。同様に、ＣＱ（jT）
は、再生２倍クロックの立下がりで動作するＤフリップ
フロップ７２ｂでラッチしたΔθ（iT/4）から、再生２
倍クロックの立下がりで動作するＤフリップフロップ７
２ｆでラッチしたΔθ（iT/4）を減算器７２ｄで減算
し、減算後のデータを、再生シンボルクロックの立上が
りで動作するＤフリップフロップ７２ｅでラッチするこ
とで容易に得られる。

【００１０】次に、ローパスフィルタリング部７３は、
はじめにＣＩ（jT）、ＣＱ（jT）を積分フィルタ７３
ａ、７３ｂを用いて平均化して、雑音成分などを除去
し、平均化後の信号をＤＩ（jT）、ＤＱ（jT）として出
力する。積分フィルタは例えば、以下の式（４ａ）、
（４ｂ）で動作する無限インパルスレスポンス型のフィ
ルタを用いる。但し、αは忘却係数であり、（０＜α＜
１）の範囲をとる。 ＤＩ（jT）＝ ＤＩ（(j-1)T）×α＋ ＣＩ（jT） （４ａ） ＤＱ（jT）＝ ＤＱ（(j-1)T）×α＋ ＣＱ（jT） （４ｂ）

【００１１】次に逆正接回路７３ｃでは、ＤＩ（jT）、
ＤＱ（jT）の示すベクトル角Δθjを、以下の式（５）
によって求める。 Δθj ＝ｔａｎ−１ （ＤＱ（jT）／ ＤＩ（jT）） （５） このベクトル角Δθj は、送信側の位相データに含まれ
るシンボル周波数成分ｓｉｎ２πｆｓ（ｔ）と受信側の
シンボル周波数成分ｆｓ■ との位相差であるため、以
下の式（６）が成り立つ。 ｓｉｎ２πｆｓ（ｔ）＝ｃｏｓ（２πｆｓ■ （ｔ）＋ Δθj ） （６） よって、このΔθj からタイミング位相誤差を打消す位
相補正値Ｅｊを求めることができる。

【００１２】積分フィルタ制御回路７３ｄでは、シンボ
ル時間ｊがある時間ｋの倍数となる場合のみ、位相誤差
Ｅｊと制御命令信号を出力する。すなわち、位相補正値
Ｅｊと制御命令信号はｋシンボル間隔で出力される。位
相制御部７４は、例えば４ビットダウンカウンタ７４ａ
で構成され、位相補正値Ｅｊと制御命令信号が入力され
ない限りは、動作クロックである１６倍シンボルレート
クロックによって自走させられる。この４ビットダウン
カウンタ７４ａの最上位ビットから３番目のビットまで
を、それぞれ再生シンボルクロック、再生２倍クロッ
ク、再生４倍クロックとして出力する。また位相制御部
７４に、位相補正値Ｅｊと制御命令信号が入力された
ら、位相補正値Ｅｊを４ビットダウンカウンタ７４ａに
同期ロードする。本例では、同期ロードのタイミング
は、４ビットダウンカウンタ７４ａ自走時において、
“０”を示すタイミングとする。

【００１３】図２５に、本動作の一例を示す。時間Ａで
は、再生シンボルクロック立上がりと、ナイキスト点と
のタイミング位相誤差は、−３π／８生じている。−３
π／８のタイミング位相誤差を打消すため、ローパスフ
ィルタリング部７３は、上述した各処理により、再生ク
ロックの位相を３π／８、時間にすると３Ｔ／１６
（Ｔ：シンボル周期）進める命令を下す。この場合、４
ビットダウンカウンタ７４ａ自走時に“０”を示す時間
Ｂにおいて、ローパスフィルタリング部７３は、位相補
正値Ｅｊ＝３と、制御命令パルス（論理“１”）をそれ
ぞれ出力する（位相補正値Ｅｊをロードすると、補正さ
れるクロック位相は、Ｅｊπ／８となる）。４ビットダ
ウンカウンタ７４ａは、制御命令信号が論理“１”を示
した場合、位相補正値Ｅｊを同期ロードする。上記処理
により、時間Ｃにおいて再生シンボルクロックの立上が
り点と、ナイキスト点が一致し、時間Ｃ以降、ナイキス
ト点のデータがサンプリングされる。また、制御命令信
号が論理“１”を示したら、積分フィルタは、以下の式
（７）の制御を積分フィルタに対して行う。

【００１４】

【数２】

【００１５】本制御により、積分フィルタを１回目の位
相制御後も用いることができるため、積分フィルタを用
いた高速引込みを行うフィードバック型タイミング再生
回路が実現できる。こののように、従来のタイミング再
生回路７は、送信側の周波数成分ｆｓを含むΔθ（ｔ）
と、受信機側のシンボル周波数（ｆｓ■ ）との相関値
の示すベクトル角からタイミング位相誤差を求めるた
め、高速な位相引込み特性を実現できる。

【００１６】

【発明が解決しようとする課題】以上のように、従来の
タイミング再生回路７は、受信機側のシンボル周波数の
コサイン成分とサイン成分を、それぞれΔθ（ｔ）に乗
算する必要があるため、少なくともシンボルレートの４
倍のタイミングでΔθ（ｔ）を求めないと、本乗算が成
立しない。よって、タイミング再生回路７では、ベース
バンドデータをシンボルレートの４倍でオーバーサンプ
リングする必要が有る。

【００１７】また従来の位制御部７４では、再生クロッ
クの位相制御ステップ数を、十分小さくする必要が有る
ため、従来の位相制御部７４は、シンボルレートの１６
倍の周波数のクロックで動作する必要が有る。

【００１８】一方、近年数十Ｍｂａｕｄ以上の高いシン
ボルレートによる無線伝送を実現する通信システムが脚
光を浴びている。従来のタイミング再生回路７を、この
ような高速無線通信システムに用いると、データのオー
バーサンプリング周波数、位相制御部７４の動作周波数
が、数十ＭＨｚ〜数百ＭＨｚと非常に高くなるため、受
信機の消費電力の増加が生じる。また、復調器をＣＭＯ
Ｓゲートアレイで構成することが難しくなり、ＬＳＩ化
も困難となる。

【００１９】この発明は上記のような問題点を解決する
ためになされたもので、シンボルレートの２倍でデータ
をオーバーサンプリングして、高速なタイミング位相引
込み特性を実現し、かつ、シンボルレートの２倍、ある
いはシンボルレートと同一の周波数で動作しながら、十
分小さな再生クロックの位相制御ステップ数を実現する
タイミング再生回路を提供することを目的とする。ま
た、数十Ｍｂａｕｄ以上の高いシンボルレートによる無
線通信を行う場合においても、良好なビット誤り率特性
と、低消費電力化の両立を実現し、ＣＭＯＳゲートアレ
イによるＬＳＩ化が可能な復調器を提供することを目的
とする。

【００２０】

【課題を解決するための手段】この発明に係るタイミン
グ再生回路は、シンボルレートの２倍でオーバーサンプ
ルされたベースバンド位相データを１／２シンボル差分
し、差分結果を位相差分データとして出力する位相差分
部と、位相差分データを絶対値変換した位相差分絶対値
データ、およびラジアン表示で２πから位相差分絶対値
データを減算した値のどちか小さい方を、シンボル周波
数成分データとして、シンボルレートの２倍のタイミン
グで出力するデータ変換部とを有するシンボル周波数生
成部を備えるものである。

【００２１】次の発明に係るタイミング再生回路は、シ
ンボル周波数成分データに、位相制御部から出力される
シンボル周波数成分を乗算し、乗算データとして出力す
る乗算部と、乗算データを平均化し、平均化されたデー
タをタイミング位相誤差信号として出力するローパスフ
ィルタリング部と、タイミング位相誤差信号に基づい
て、出力であるシンボル周波数成分を、送信側の伝送タ
イミングに位相同期させるように位相制御し、シンボル
周波数成分の最上位ビットを再生シンボルクロックとし
て出力する位相制御部とを備えるものである。

【００２２】さらに次の発明に係るタイミング再生回路
は、ローパスフィルタリング部において、乗算データを
平均化するランダムウォークフィルタリング部を備える
ものである。

【００２３】さらに次の発明に係るタイミング再生回路
は、連続するシンボルレートの２倍でオーバーサンプル
されたベースバンド位相データを２個以上用いて、各サ
ンプリング点からシンボル周期／４の時点の位相データ
を補間演算を用いて算出し、算出値を位相補間データと
し、位相補間データを１／２シンボル差分し、差分結果
を補間位相差分データとし、 補間位相差分データを絶
対値変換した補間位相差分絶対値データ、およびラジア
ン表示で２πから補間位相差分絶対値データを減算した
値のどちらか小さい方を、シンボル周波数成分補間デー
タとして、シンボルレートの２倍のタイミングで出力す
るシンボル周波数成分補間データ算出部と、シンボル周
波数成分補間データに、位相制御部から出力されるシン
ボル周波数の同相成分を乗算し、同相乗算データとして
出力し、シンボル周波数成分データに、位相制御部から
出力されるシンボル周波数の直交成分を乗算し、直交乗
算データとして出力する複素乗算部と、同相乗算データ
を第一の積分型フィルタで平均化し、タイミング同相デ
ータとして出力する第一の積分フィルタリング部と、直
交乗算データを第二の積分型フィルタで平均化し、タイ
ミング直交データとして出力する第二の積分フィルタリ
ング部と、タイミング同相データと、タイミング直交デ
ータの逆正接値を求める逆正接部と、ｒシンボル周期
で、逆正接値からタイミング位相誤差信号を求めて出力
し、同時に第一の積分型フィルタに、タイミング同相デ
ータとタイミング直交データの示すベクトル長をセット
し、第二の積分型フィルタをリセットする積分フィルタ
セット信号を出力する積分フィルタ制御部と、タイミン
グ位相誤差信号に基づいて、出力であるシンボル周波数
成分を、送信側の伝送タイミングに位相同期させるよう
に位相制御し、シンボル周波数成分の最上位ビットを再
生シンボルクロックとして出力する位相制御部とを備え
るものである。

【００２４】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号に基づいて求まる時間だけ、固定クロックを
遅延し、遅延された固定クロックを２分周した信号を、
再生シンボルクロックとして出力するクロック移相部を
備えるものである。

【００２５】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号に基づいて求まる時間だけ、固定クロックを
遅延し、遅延された固定クロックを、再生シンボルクロ
ックとして出力するクロック移相部を備えるものであ
る。

【００２６】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号から補正遅延値を減算し、減算結果を累積加
算した値を、遅延時間設定信号として出力する遅延時間
設定信号算出部と、遅延時間設定信号によって、固定ク
ロックを設定した時間だけ遅延し、遅延された固定クロ
ックを２分周した信号を、再生シンボルクロックとして
出力するクロック移相部と、有意なデータ受信中におい
て、０を補正遅延値として出力し、無意味なデータ受信
中において、遅延時間設定信号が固定クロックの１周期
を越える時間を示したら、固定クロックの１周期に相当
する値を補正遅延値として出力し、遅延時間設定信号が
固定クロックの−１周期を越える時間を示したら、固定
クロックの−１周期に相当する値を補正遅延値として出
力し、遅延時間設定信号が固定クロックの±１周期以内
の時間を示している間は、０を補正遅延値として出力す
る補正遅延値算出部とを備えるものである。

【００２７】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号から補正遅延値を減算し、減算結果を累積加
算した値を、遅延時間設定信号として出力する遅延時間
設定信号算出部と、遅延時間設定信号によって、固定ク
ロックを設定した時間だけ遅延し、遅延された固定クロ
ックを、再生シンボルクロックとして出力するクロック
移相部と、有意なデータ受信中において、０を補正遅延
値として出力し、無意味なデータ受信中において、遅延
時間設定信号が固定クロックの１周期を越える時間を示
したら、固定クロックの１周期に相当する値を補正遅延
値として出力し、遅延時間設定信号が固定クロックの−
１周期を越える時間を示したら、固定クロックの−１周
期に相当する値を補正遅延値として出力し、遅延時間設
定信号が固定クロックの±１周期以内の時間を示してい
る間は、０を補正遅延値として出力する補正遅延値算出
部とを備えるものである。

【００２８】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号から補正遅延値を減算し、減算結果を累積加
算した値を、第一の遅延時間設定信号として出力する遅
延時間設定信号算出部と、遅延時間設定信号によって、
固定クロックを設定した時間だけ遅延し、第一の遅延ク
ロックとして出力する第一のクロック移相部と、タイミ
ング位相誤差信号を累積加算した値を、第二の遅延時間
設定信号として出力する第二の遅延時間設定信号算出部
と、第二の遅延時間設定信号によって、固定クロックを
設定した時間だけ遅延し、第二の遅延クロックとして出
力する第二のクロック移相部と、第一の遅延時間設定信
号の値が示す遅延時間と固定クロックの周期との時間差
の絶対値が、第二の遅延時間設定信号の値が示す遅延時
間と固定クロックの周期との時間差の絶対値より小さい
場合は、第一の遅延クロックを、大きい場合は第二の遅
延クロックを指定するクロック選択信号を出力するクロ
ック切替え判定部と、クロック選択信号に基づいて、第
一の遅延クロック、第二の遅延クロックのどちらか一方
を選択し、選択後のクロックを２分周したものを、再生
シンボルクロックとして出力するクロック選択部と、第
二の遅延クロックに対して、第一の遅延クロック位相が
進んでいるか、遅れているか検出し、検出情報を位相検
出信号として出力するクロック位相比較部と、位相検出
信号を平均化し、平均化された位相検出信号を出力する
平均化部と、平均化された位相検出信号を累積し、この
累積値に相当する時間と、固定クロックの周期を加算
し、補正遅延値として出力する誤差値累積部とを備える
ものである。

【００２９】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号から補正遅延値を減算し、減算結果を累積加
算した値を、第一の遅延時間設定信号として出力する遅
延時間設定信号算出部と、遅延時間設定信号によって、
固定クロックを設定した時間だけ遅延し、第一の遅延ク
ロックとして出力する第一のクロック移相部と、タイミ
ング位相誤差信号を累積加算した値を、第二の遅延時間
設定信号として出力する第二の遅延時間設定信号算出部
と、第二の遅延時間設定信号によって、固定クロックを
設定した時間だけ遅延し、第二の遅延クロックとして出
力する第二のクロック移相部と、第一の遅延時間設定信
号の値が示す遅延時間と固定クロックの周期との時間差
の絶対値が、第二の遅延時間設定信号の値が示す遅延時
間と固定クロックの周期との時間差の絶対値より小さい
場合は、第一の遅延クロックを、大きい場合は第二の遅
延クロックを指定するクロック選択信号を出力するクロ
ック切替え判定部と、クロック選択信号に基づいて、第
一の遅延クロック、第二の遅延クロックのどちらか一方
を選択し、選択後のクロックを、再生シンボルクロック
として出力するクロック選択部と、第二の遅延クロック
に対して、第一の遅延クロック位相が進んでいるか、遅
れているか検出し、検出情報を位相検出信号として出力
するクロック位相比較部と、位相検出信号を平均化し、
平均化された位相検出信号を出力する平均化部と、平均
化された位相検出信号を累積し、この累積値に相当する
時間と、固定クロックの周期を加算し、補正遅延値とし
て出力する誤差値累積部とを備えるものである。

【００３０】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、固定クロック
をラジアン表示でπ移相した信号を、π移相クロックと
して出力するπ移相部と、クロック選択信号によって、
固定クロックとπ移相クロックのどちらか一方を比較用
クロックとして、もう一方を移相用クロックとして、そ
れぞれ出力するクロック切替え部と、タイミング位相誤
差信号を累積加算し、累積加算後の値を固定クロックの
１周期に相当する時間で除算した場合の余剰値を、遅延
時間設定信号として出力する累積加算部と、遅延時間設
定信号によって、移相用クロックを設定した時間だけ遅
延し、遅延された信号を再生クロックとし、再生クロッ
クを２分周した信号を、再生シンボルクロックとして出
力するクロック移相部と、比較用クロックを２分周し、
２分周したクロックを比較用２分周クロックとして出力
する第一の２分周部と、再生クロックを２分周し、２分
周したクロックを再生２分周クロックとして出力する第
二の２分周部と、比較用２分周クロックを、再生２分周
クロックでサンプリングし、サンプリングされたデータ
に変化が生じた場合は、その変化時点で累積加算部内の
累積加算値を０にリセットするリセット信号と、その変
化時点で論理“１”と、論理“０”が切替わるクロック
選択信号を出力するクロック切替え信号出力部とを備え
るものである。

【００３１】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、固定クロック
をラジアン表示でπ移相した信号を、π移相クロックと
して出力するπ移相部と、クロック選択信号によって、
固定クロックとπ移相クロックのどちらか一方を比較用
クロックとして、もう一方を移相用クロックとして、そ
れぞれ出力するクロック切替え部と、タイミング位相誤
差信号を累積加算し、累積加算後の値を固定クロックの
１周期に相当する時間で除算した場合の余剰値を、遅延
時間設定信号として出力する累積加算部と、遅延時間設
定信号によって、移相用クロックを設定した時間だけ遅
延し、遅延された信号を再生クロックとし、再生クロッ
クを再生シンボルクロックとして出力するクロック移相
部と、比較用クロックを２分周し、２分周したクロック
を比較用２分周クロックとして出力する第一の２分周部
と、再生クロックを２分周し、２分周したクロックを再
生２分周クロックとして出力する第二の２分周部と、比
較用２分周クロックを、再生２分周クロックでサンプリ
ングし、サンプリングされたデータに変化が生じた場合
は、その変化時点で累積加算部内の累積加算値を０にリ
セットするリセット信号と、その変化時点で論理“１”
と、論理“０”が切替わるクロック選択信号を出力する
クロック切替え信号出力部とを備えるものである。

【００３２】さらに次の発明に係るタイミング再生回路
は、クロック移相部において、固定クロックを、時間ｙ
から時間ｙ×（Ｎ−１）まで、ｙ時間ステップで遅らせ
て、（Ｎ−１）個の遅延クロックを生成し、固定クロッ
クと、（Ｎ−１）個の遅延クロックを含むＮ個のクロッ
クを、遅延クロック群として出力する遅延クロック群生
成部と、遅延時間設定信号に基づいて、クロック選択信
号を生成して出力するクロック選択信号生成部と、クロ
ック選択信号に基づいて、遅延クロック群から１つを選
択し、遅延クロックとして出力するクロック選択部とを
備え、さらに遅延クロック群生成部において、遅延素子
によって遅延時間ｙを与える遅延部を（Ｎ−１）個備え
るものである。

【００３３】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号を累積加算し、累積加算後の値をローカル正
弦波の１周期に相当する時間で除算した場合の余剰値
を、遅延時間設定信号として出力する累積加算部と、遅
延時間設定信号の示す値を、ローカル正弦波の周期に対
する位相で表記した場合のコサイン値と、サイン値を求
め、それぞれコサインデータ、サインデータとして出力
するコサイン・サイン変換部と、コサインデータと、サ
インデータを、ローカル正弦波で直交変調し、直交変調
された信号を、タイミング再生信号として出力する、２
つのＤＡ変換器、２つのローパスフィルタ、２つの乗算
器、１つの加算器、１つのπ／２移相器で構成される直
交変調部と、タイミング再生信号を硬判定し、硬判定後
のデータを２分周した信号を再生シンボルクロックとし
て、出力する硬判定部とを備えるものである。

【００３４】さらに次の発明に係るタイミング再生回路
は、タイミング位相誤差信号に基づいて、出力であるシ
ンボル周波数成分を、送信側の伝送タイミングに位相同
期させるように位相制御し、シンボル周波数成分の最上
位ビットを再生シンボルクロックとして出力する位相制
御部を備え、さらに位相制御部において、タイミング位
相誤差信号を累積加算し、累積加算後の値をローカル正
弦波の１周期に相当する時間で除算した場合の余剰値
を、遅延時間設定信号として出力する累積加算部と、遅
延時間設定信号の示す値を、ローカル正弦波の周期に対
する位相で表記した場合のコサイン値と、サイン値を求
め、それぞれコサインデータ、サインデータとして出力
するコサイン・サイン変換部と、コサインデータと、サ
インデータを、ローカル正弦波で直交変調し、直交変調
された信号を、タイミング再生信号として出力する、２
つのＤＡ変換器、２つのローパスフィルタ、２つの乗算
器、１つの加算器、１つのπ／２移相器で構成される直
交変調部と、タイミング再生信号を硬判定し、硬判定後
のデータを再生シンボルクロックとして出力する硬判定
部とを備えるものである。

【００３５】さらに次の発明に係るタイミング再生回路
は、タイミング位相差信号に基づいて、出力であるシン
ボル周波数成分を、送信側の伝送タイミングに位相同期
させるように位相制御し、シンボル周波数成分の最上位
ビットを再生シンボルクロックとして出力する位相制御
部を備え、さらに位相制御部において、タイミング位相
誤差信号を累積加算し、累積加算後の値を固定クロック
の１周期に相当する時間で除算した場合の余剰値を、遅
延時間設定信号として出力する累積加算部と、遅延時間
設定信号の示す値を、固定クロックの周期に対する位相
で表記した場合のコサイン値と、サイン値を求め、それ
ぞれコサインデータ、サインデータとして出力するコサ
イン・サイン変換部と、再生クロックの２倍の周波数を
有する２倍固定クロックを２分周して、固定クロックを
生成する２分周部と、固定クロックの論理が“１”の場
合、コサインデータをそのまま出力し、固定クロックの
論理が“０”の場合、コサインデータに“−１”を乗算
して出力する第一の符号反転部と、固定クロックの論理
が“１”の場合、サインデータをそのまま出力し、固定
クロックの論理が“０”の場合、サインデータに“−
１”を乗算して出力する第二の符号反転部と、２倍固定
クロックが論理“１”の場合、第一の符号反転部の出力
値を４倍再生タイミングデータとして出力し、２倍固定
クロックが論理“０”の場合、第二の符号反転部の出力
値を４倍タイミング再生データとして出力するクロック
振幅値選択部と、４倍タイミング再生データをＤＡ変換
し、アナログタイミング信号に変換するＤＡ変換部と、
アナログタイミング信号をローパスフィルタリングし、
高調波成分を除去した信号をタイミング再生信号として
出力するアナログローパスフィルタリング部と、タイミ
ング再生信号を硬判定し、硬判定後のデータを再生シン
ボルクロックとして出力する硬判定部とを備えるもので
ある。

【００３６】さらに次の発明に係る復調器は、シンボル
レートの２倍でオーバーサンプルされたベースバンド位
相データを入力とし、送信側の伝送タイミングに位相同
期した、再生シンボルクロックを出力するタイミング再
生回路と、ＰＳＫ変調された受信ＩＦ信号を、振幅制限
する振幅制限部と、振幅制限された受信ＩＦ信号に、Ｉ
Ｆ信号と同一の周波数を有するローカル信号を複素乗算
し、複素乗算後の同相成分と複素乗算後の直交成分をロ
ーパスフィルタリングし、それぞれベースバンド同相信
号、ベースバンド直交信号として出力する直交検波部
と、ベースバンド同相信号と、ベースバンド直交信号
を、再生シンボルクロックに同期したシンボルレートの
２倍のタイミングでオーバーサンプルし、それぞれベー
スバンド同相データと、ベースバンド直交データとして
出力するサンプリング部と、ベースバンド同相データ
と、ベースバンド直交データを極座標変換し、極座標変
換後のデータをベースバンド位相データとして出力する
極座標変換部と、再生シンボルクロックで、ベースバン
ド位相データをラッチし、ラッチ後の位相データから復
調データを判定し、出力するデータ判定部とを備えるも
のである。

【００３７】さらに次の発明に係る復調器は、送信側の
伝送タイミングに位相同期した再生シンボルクロックを
出力し、シンボルレートの２倍の周波数の固定クロッ
ク、あるいはシンボルレートの２倍の周波数のローカル
正弦波から、再生シンボルクロックを生成するタイミン
グ再生回路と、ＰＳＫ変調された受信ＩＦ信号を、振幅
制限する振幅制限部と、振幅制限された受信ＩＦ信号
に、ＩＦ信号と同一の周波数を有するローカル信号を複
素乗算し、複素乗算後の同相成分と複素乗算後の直交成
分をローパスフィルタリングし、それぞれベースバンド
同相信号、ベースバンド直交信号として出力する直交検
波部と、ベースバンド同相信号とベースバンド直交信号
を、再生クロックでサンプリングし、それぞれベースバ
ンド同相データと、ベースバンド直交データとして出力
するサンプリング部と、ベースバンド同相データと、ベ
ースバンド直交データを極座標変換し、極座標変換後の
データをベースバンド位相データとして出力する極座標
変換部と、再生シンボルクロックで、ベースバンド位相
データをラッチし、ラッチ後の位相データから復調デー
タを判定し、出力するデータ判定部とを備えるものであ
る。

【００３８】さらに次の発明に係る復調器は、送信側の
伝送タイミングに位相同期した再生シンボルクロックを
出力し、シンボルレートと同じ周波数の固定クロック、
あるいはシンボルレートと同じ周波数のローカル正弦波
から、再生シンボルクロックを生成するタイミング再生
回路と、ＰＳＫ変調された受信ＩＦ信号を、振幅制限す
る振幅制限部と、振幅制限された受信ＩＦ信号に、ＩＦ
信号と同一の周波数を有するローカル信号を複素乗算
し、複素乗算後の同相成分と複素乗算後の直交成分をロ
ーパスフィルタリングし、それぞれベースバンド同相信
号、ベースバンド直交信号として出力する直交検波部
と、ベースバンド同相信号とベースバンド直交信号を、
再生シンボルクロックの立ち上がりと立ち下がりでサン
プリングし、それぞれベースバンド同相データと、ベー
スバンド直交データとして出力するサンプリング部と、
ベースバンド同相データと、ベースバンド直交データを
極座標変換し、極座標変換後のデータをベースバンド位
相データとして出力する極座標変換部と、再生シンボル
クロックで、ベースバンド位相データをラッチし、ラッ
チ後の位相データから復調データを判定し、出力するデ
ータ判定部とを備えるものである。

【００３９】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１では、シンボル
レートが５０Ｍｂａｕｄの高速な無線伝送を行うＴＤＭ
Ａ（Time Division Multiple Access）通信システム用
復調器について説明する。復調器は、ＱＰＳＫ変調され
たＩＦ信号を受信して、データを復調する。また、復調
器内のタイミング再生回路は、シンボルレートの２倍の
固定クロックを動作クロックとし、各バースト先頭にあ
るＢＴＲパターンを用いて、受信タイミングに同期した
再生シンボルクロックを再生する。

【００４０】図１は、実施の形態１によるタイミング再
生回路７Ａを含む復調器の構成を示す図である。図中、
２１ａ、２１ｂはミキサー、２２はπ／２移相器、２３
ａ、２３ｂはローパスフィルタ、７Ａはタイミング再生
回路、８Ａはシンボルレートの２倍の周波数（ビットレ
ートと同じ周波数）であるタイミング再生用固定クロッ
ク発振器である。なお、従来技術と同等の部分には同一
符合を付してある。また、図３は、実施の形態１のタイ
ミング再生回路７Ａの構成を示す。図中、７１Ａはシン
ボル周波数成分生成部、７１１Ａは位相差分部、７２Ａ
は乗算部、７２ｆはＤフリップフロップ、７３Ａはロー
パスフィルタリング部、７３ｅはランダムウォークフィ
ルタ、７４Ａは位相制御部、７５は再生シンボルクロッ
ク生成部、７６は位相情報用メモリ、７７はフィルタ情
報メモリである。また図５は、図３のタイミング再生回
路における位相制御部７４Ａの構成を示す図である。図
中、７４１は遅延時間設定信号算出部、７４３はクロッ
ク移相部、７４１ａは加算器、７４１ｃはＤフリップフ
ロップである。また図６は、図５の位相制御部７４Ａに
対応する別の位相制御部を示し、遅延素子の遅延誤差に
よって生じる誤動作を回避する機能を有する位相制御部
７４Ａの構成を示す。図中、７４１Ａは遅延時間設定信
号算出部、７４２は補正遅延値算出部、７４３Ａはクロ
ック移相部、７４１ｂは減算器である。また図７は、こ
の実施の形態１のクロック移相部７４３の構成を示す。
図中、７４３１はクロック選択信号生成部、７４３２は
遅延クロック群生成部、７４３３はクロック選択部、７
４３２ａ，７４３２ｂ，７４３２ｃ，７４３２ｄ，７４
３２ｅは遅延素子、７４３２ｆ，７４３２ｇ，７４３２
ｈ，７４３２ｉ，７４３２ｊ，７４３２ｋはバッファ、
７４３３ａ，７４３３ｂ，７４３３ｃ，７４３３ｄ，７
４３３ｅ，７４３３ｆはＤフリップフロップ、７４３３
ｇ，７４３３ｈ，７４３３ｉ，７４３３ｊ，７４３３
ｋ，７４３３ｌはアンドゲート，７４３３ｍはオアゲー
トである。

【００４１】次に、この実施の形態１の復調器の動作に
ついて説明する。はじめに、全体動作について図１を参
照して説明する。ＱＰＳＫ変調されたＩＦ信号は従来例
と同様に、リミタ１で振幅制限されて、直交検波回路２
に入力される。直交検波回路２では、直交検波用ローカ
ル発振器３からの、ＩＦ信号の中心周波数と同じローカ
ル信号を用いて従来例と同様に、振幅制限されたＩＦ信
号に対して直交検波を行い、ベースバンド同相信号、ベ
ースバンド直交信号を得る。直交検波回路２は、振幅制
限されたＩＦ信号と、直交検波用ローカル信号とをミキ
サー２１ａで乗算し、ローパスフィルタ２３ａで高調波
成分を除去してベースバンド同相信号を出力し、π／２
移相器２２によってπ／２移相した直交検波用ローカル
信号と、振幅制限されたＩＦ信号とをミキサー２１ｂで
乗算し、ローパスフィルタ２３ｂで高調波成分を除去し
てベースバンド直交信号を出力する。

【００４２】従来例では、シンボルレートの４倍の周波
数の再生４倍クロックを用いてベースバンド同相信号、
ベースバンド直交信号をサンプリングしていたが、本実
施の形態１におけるサンプリング部４は、ベースバンド
同相信号、ベースバンド直交信号を、シンボルレートの
２倍の周波数の再生２倍クロックを用いてサンプリング
し、ＡＤ変換後の２倍オーバーサンプルデータをベース
バンド同相データ、ベースバンド直交データとして出力
する。極座標変換回路５は、このシンボルレートの２倍
でオーバーサンプルされたベースバンド同相データ、ベ
ースバンド直交データを、極座標変換し、極座標変換後
のデータを、ベースバンド位相データとして出力する。
データ判定回路６は、シンボルレートの２倍のタイミン
グで得られるベースバンド位相データから、再生シンボ
ルクロックを用いて、ナイキスト点の位相データを抽出
し、抽出したナイキスト点の位相データを用いて遅延検
波を行い、復調データを出力する。タイミング再生回路
７Ａは、シンボルレートの２倍のタイミングで得られる
サンプリング回路４からのベースバンド位相データを用
いて、ベースバンド同相・直交信号のナイキスト点をサ
ンプリングするように再生２倍クロックの位相制御を行
い、データ判定回路６でナイキスト点の位相データを抽
出するように、再生シンボルクロックの位相制御を行
う。またタイミング再生回路７Ａは、タイミング再生用
固定クロック発振器８Ａから出力されるシンボルレート
の２倍の周波数の固定クロックで動作し、約１／１６シ
ンボルステップ間隔でクロック位相制御を行う。

【００４３】次に、図３をもとに本実施の形態１のタイ
ミング再生回路７Ａの動作について説明する。シンボル
周波数成分生成部７１Ａは、シンボルレートの２倍でオ
ーバーサンプルされたベースバンド位相データθ（ｉＴ
／２）から、シンボルレートの２倍のタイミングで、シ
ンボル周波数成分を含むデータ系列Δθ（ｉＴ／２）
を、以下の式（８）によって生成する。但し、ｉ＝
｛１，２，３，…｝である。 Δθ（iT/2）＝min {｜θ（iT/2）−θ（(i-1)T/2）｜， ２π−｜θ（iT/2）−θ（(i-1)T/2）｜} （８） シンボル周波数成分生成部７１Ａは、位相差分回路７１
１Ａとデータ変換回路７１２Ｂから成り、位相差分回路
７１１Ａは、式（８）のθ（iT/2）−θ（(i-1)T/2）の
差分を行う。本処理は、現在の位相データから、１サン
プル時間Ｄフリップフロップ７１１ａによって遅らせた
位相データを、減算器７１１ｃを用いて差分する簡単な
回路で実現できる。また、データ変換回路７１２では、
従来方式と同様に、絶対値変換回路７１２ａ、位相デー
タ変換回路７１２ｂによって、上記式（８）の処理が実
現され、シンボル周波数成分を含むデータ系列Δθ（ｉ
Ｔ／２）が得られる。

【００４４】乗算部７２Ａは、この送信側の周波数成分
ｆｓを含むΔθ（iT/2）と、受信機側のシンボル周波数
（ｆｓ■）との１シンボル分の乗算値Ｍ（jT）を、以下
の式（９）によって求める。Ｍ（jT）は、ｊ（＝１，
２，３，…）シンボル目における乗算値である。

【００４５】

【数３】

【００４６】上記ｃｏｓ２πｆｓ■（iT/2）は、−１，
１，−１，１，… の繰り返しであるため、上記Ｍ（j
T）は、以下の式（１０）で簡単に求めることができ
る。 Ｍ（jT）＝Δθ（2jT/2）−Δθ（(2j-1)T/2） （１０） Ｍ（jT）は、再生２倍クロックの立上がりで動作するＤ
フリップフロップ７２ａでラッチしたΔθ（iT/2）か
ら、現在のΔθ（iT/2）を減算器７２ｃで減算し、減算
後のデータを再生シンボルクロックの立上がりで動作す
るＤフリップフロップ７２ｆでラッチすることで容易に
得られる。

【００４７】このＭ（jT）を平均化すると、受信側のシ
ンボルタイミングの位相が進んでいるか、遅れているか
を判別することができる。以下、これについて説明す
る。Δθ（ｔ）に含まれるシンボル周波数成分ｓｉｎ２
πｆｓ（ｔ）＋Ａのみを考えると、Ｄフリップフロップ
７２ａ、減算器７２ｃによって行われている処理は、１
／２シンボル差分である。この差分値Ｑ（ｔ）には、以
下の式（１１）に示すように、２ｓｉｎ（２πｆｓ
（ｔ））の、オフセットＡが除去されたシンボル周波数
成分が含まれる。 Ｑ（ｔ）＝（ｓｉｎ２πｆｓ（ｔ）＋Ａ） −（ｓｉｎ（２πｆｓ（ｔ−Ｔ／２））＋Ａ） ＝（ｓｉｎ２πｆｓ（ｔ）＋Ａ） −（ｓｉｎ２πｆｓ（ｔ）−π）＋Ａ） ＝（ｓｉｎ２πｆｓ（ｔ）＋Ａ） −（−ｓｉｎ２πｆｓ（ｔ））＋Ａ） ＝２ｓｉｎ（２πｆｓ（ｔ）） （１１） このＱ（ｔ）を受信側のシンボル周波数タイミングでサ
ンプリングしたものが、Ｍ（jT）となる。時間ｔ＝ｊＴ
（ｊ＝１，２，３，…、Ｔ；シンボル周期）のタイミン
グでＱ（ｔ）をサンプリングした場合、Ｍ（jT）の平均
値は０となる。また、時間ｊＴ＜ｔ＜３ｊＴ／２のタイ
ミングでＱ（ｔ）をサンプリングした場合、Ｍ（jT）の
平均値は正の値を示し、時間３ｊＴ／２＜ｔ＜２ｊＴの
タイミングでＱ（ｔ）をサンプリングした場合、Ｍ（j
T）の平均値は負の値を示す。よって、平均化されたＭ
（jT）の正負を判定すれば、タイミング位相が進んでい
るか、遅れているかを判定することができる。

【００４８】図８に、Ｑ（ｔ）と本実施の形態１のタイ
ミング再生回路７Ａの動作を示す。図８は、ランダムパ
ターンの位相データの一例であり、図中、点線は位相デ
ータ、■はナイキスト点である。本実施の形態では、変
調方式がＱＰＳＫ変調方式であるため、各ナイキスト点
の位相変動は、±９０（ｄｅｇｒｅｅ），１８０（ｄｅ
ｇｒｅｅ），０（ｄｅｇｒｅｅ）となる。このランダム
パターンの位相データから生成されるＱ（ｔ）は、図８
の実線で示される。図から明らかなように、再生シンボ
ルクロックの初期位相が、上段のタイミングに示すよう
に、ナイキスト点位置から進んでいる場合、再生シンボ
ルクロック立上がりでサンプリングされるＱ（ｔ）（＝
Ｍ（jT））は“正”である。また、再生シンボルクロ
ックの初期位相が下段のタイミングに示すように、ナイ
キスト点位置から遅れている場合、再生シンボルクロッ
ク立上がりでサンプリングされるＱ（ｔ）（＝ Ｍ（j
T））は“負”である。このＱ（ｔ）のデータの絶対値
は、ベースバンド位相データの位相変動が大きいところ
で大きくなることが判る。よって、本タイミング再生回
路７Ａは、ベースバンド位相データの変動が大きいよう
な固定パターンに対して、高速引き込みを行うことがで
きる。

【００４９】つぎに、ローパスフィルタリング部７３Ａ
は、このＭ（jT）を平均化し、平均化後のＭ（jT）をタ
イミング位相誤差信号として出力する。本実施の形態で
は、ランダムウォークフィルタ７３ｅを用いて平均化
し、タイミング位相誤差信号として、位相を進ませるＵ
Ｐｊ信号と、位相を遅らせるＤＷｊ信号を出力する。ラ
ンダムウォークフィルタ７３ｅの動作フローの一例を、
図９に示す。ランダムウォークフィルタ７３ｅは、例え
ばアップダウンカウンタと比較器で構成される。アップ
ダウンカウンタの値をＲｊ（j=1,2,3,…）とすると、最
初Ｒｊ＝０から動作を開始する。また式（１２）に示す
ように、Ｍ（jT）を１シンボル毎に｛−１，０，１｝で
判定したものを、ＬＥＡＤｊとして、図９の動作フロー
に入力する。 ＬＥＡＤｊ＝ １ （ Ｍ（jT）＜０） ＬＥＡＤｊ＝−１ （ Ｍ（jT）＞０） ＬＥＡＤｊ＝ ０ （ Ｍ（jT）＝０） （１２） 図９の動作フローに示すように、ランダムウォークフィ
ルタ７３ｅが動作を続け、ＲｊがＮになったら、クロッ
ク位相を進ませる論理“０”のＵＰｊ信号を、Ｒｊが−
Ｎになったら、クロック位相を遅らせる論理“０”のＤ
Ｗｊ信号をそれぞれ出力する。いずれかの信号出力後、
Ｒｊは“０”にリセットされ、１シンボル時間Ｒｊ＝０
の状態が保たれる。また、Ｒｊが（−Ｎ＜Ｒｊ＜Ｎ）の
範囲にある場合は、位相制御命令を与えない論理“１”
のＵＰｊ，論理“１”のＤＷｊを出力する。図９からも
判るように、ランダムウォークフィルタの帯域は、フィ
ルタ定数Ｎで求まる。よって高速引込みを行いたい場合
は、Ｎを小さく設定し、引込み後の位相の低ジッタを実
現したい場合は、Ｎを大きく設定すればよい。本実施の
形態では、ローパスフィルタリング部７３Ａにランダム
ウォークフィルタを用いた場合を取り上げたが、ローパ
スフィルタリング部７３Ａは、上記ランダムウォークフ
ィルタ７３ｅ以外でも、移動平均回路、無限インパルス
レスポンス回路など、Ｍ（jT）を平均化し、雑音成分等
を除去するものであればよい。

【００５０】次に、位相制御部７４Ａの動作について説
明する。位相制御部７４Ａは、従来の位相制御部７４と
同様に、シンボル周期の１／１６程度の十分細かい位相
制御間隔で、シンボルレートの２倍の周波数の再生２倍
クロックの位相を制御する。位相制御部７４Ａは、論理
“０”のＵＰｊ信号が入力されたら、再生２倍クロック
の位相をシンボル周期の１／１６程度進ませ、論理
“０”のＤＷｊ信号が入力されたら、再生２倍クロック
の位相をシンボル周期の１／１６程度遅らせる。但し位
相制御部７４Ａが、従来の位相制御部７４と異なる点
は、シンボルレートの２倍の周波数の固定クロックを入
力とする点である（従来の位相制御部７４は、シンボル
レートの１６倍の周波数のクロックを必要としてい
た）。以下に、位相制御部７４Ａの動作を図５を用いて
説明する。はじめに、遅延時間設定信号算出回路７４１
は、バースト信号の有意なデータ受信中において、タイ
ミング位相誤差信号を累積する。本実施の形態では、論
理“１”のＵＰｊ信号が入力されたら“−１”を、論理
“１”のＤＷｊ信号が入力されたら“１”を、それぞれ
タイミング位相誤差値Ｅｊとして、遅延時間設定信号算
出回路７４１に入力する。ｍビットのデータバスで、遅
延時間設定信号算出回路７４１の回路を構成すると、遅
延時間設定信号算出回路７４１出力である遅延時間設定
信号Ｋｊは、以下の式（１３）で求まる。 Ｋｊ＝ ｍｏｄ（Ｋｊ−１＋Ｅｊ，２ｍ） （１３） ｍは、再生クロックの位相制御間隔をＴ／Ｚ（Ｔ；シン
ボル周期）とすると、以下の式（１４）を満たす値とす
る。 ｍ＝ｌｏｇ２（Ｚ／２） （１４） この場合は、Ｚ＝１６で設計するため、ｍは、式（１
４）を満たす値“３”とする。よってｍ＝３とした場
合、有意なデータ受信中に、論理“１”のＵＰｊ信号が
入力され続けると、Ｋｊは、7,6,5,…，1,0,7,6,…と変
化する。逆に、論理“１”のＤＷｊ信号が入力され続け
ると、Ｋｊは、7,0,1,2,…6,7,0,1,2…と変化する。こ
の０〜７の値をとるＫｊは、クロック移相部７４３に入
力される。

【００５１】次に、クロック移相部７４３の動作を、図
７を用いて説明する。はじめに、遅延クロック群生成回
路７４３２は、シンボルレートの２倍の周波数の固定ク
ロックから、８個の位相の異なるクロックを生成する。
８個の各クロックの周波数は、シンボルレートの２倍で
ある。また各クロックは、図７に示すように、Ｔ／１６
シンボル時間の遅延を与える遅延素子を７個直列に接続
し、各遅延素子の出力クロックと入力である固定クロッ
クをそれぞれバッファで増幅して生成する。クロック選
択信号生成回路７４３１は、以下の式（１５）によって
遅延時間設定信号Ｋｊから、８ビットのクロック選択信
号Ｓｊを生成する。 Ｓｊ＝２Ｋｊ＋２Ｋｊ−１ （１５） クロック選択回路７４３３は、クロック選択信号Ｓｊに
よって、上記８個のクロックから１つを選択して出力す
る。クロック選択部７４３３は、クロック選択信号Ｓｊ
切替時に出力クロックの位相が乱れないよう、図７に示
す回路で構成する。図７に示すように、クロック選択信
号Ｓｊの下位からｄビット目のデータ（但し、１≦ｄ≦
２ｍ）を、（ｄ−１）個の遅延素子を通過した固定クロ
ックの立ち下がりでリタイミングし、このリタイミング
された各信号と、それをリタイミングした各クロックと
の論理積を、各ＡＮＤゲートで求める。更に各ＡＮＤゲ
ート出力の論理和を、ＯＲゲートによって求めること
で、再生２倍クロックが得られる。

【００５２】図１０に、論理“１”のＵＰ信号が発生
し、Ｋｊが“３”から“２”に切替わる場合の、クロッ
ク移相回路７４３の動作例をタイミングチャートで示
す。バッファ７４３２ｆから出力されるクロックは、入
力固定クロックをバッファで増幅したもの、バッファ７
４３２ｇから出力されるクロックは、バッファ７４３２
ｆから出力されるクロックを、遅延素子７４３２ａでＴ
／１６遅らせたもの、バッファ７４３２ｈから出力され
るクロックは、バッファ７４３２ｇから出力されるクロ
ックを、遅延素子７４３２ｂでＴ／１６遅らせたもので
ある。図１０に示すように、Ｋｊが“３”である状態に
おいて、ＵＰｊ信号がシンボル周期幅で論理“０”を示
した場合、遅延時間設定回路７４１に“−１”が入力さ
れるため、Ｋｊが“３”から“２”に切替わる。このと
きＳｊは、式（１５）により、図１０に示すタイミング
で、“８”→“１２”→“４”と変化する。このＳｊの
各ビットを上記８個のクロック立ち下がりでそれぞれリ
タイミングするため、バッファ７４３２ｇから出力され
るクロックの、立ち下がりでリタイミングされた信号、
即ちレジスタ７４３３ｂの出力は、図１０に示すタイミ
ングとなる。また、バッファ７４３２ｈから出力される
クロックの、立ち下がりでリタイミングされた信号、即
ちレジスタ７４３３ｂの出力は、図１０に示すタイミン
グとなる。その他のレジスタから出力される信号は、全
て論理“０”となる（図示せず）。よって、ＡＮＤ７４
３３ｈの出力、及びＡＮＤ７４３３ｉの出力は、図１０
に示すタイミングとなり、その他のＡＮＤ出力は、全て
論理“０”となる（論理”０”の出力は図示せず）。再
生２倍クロックは、これら全てのＡＮＤ出力の論理和を
とるため、図１０に示すように、立上がり点が乱れるこ
となくＴ／１６（シンボル）進められる。上記各処理を
行わないでクロックを選択すると、図１１に示すタイミ
ングのように、再生２倍クロックの位相を遅らす際に、
クロック切替点で位相が乱れてしまうことがあり、これ
によりクロックのサイクルスリップが生じてしまう。上
記各動作を行えば、Ｋｊが上記各８個の固定クロックと
非同期で切替わったり、“７”から“０”、あるいは
“０”から“７”に変化した場合でも、出力クロックの
位相が乱れることはなく、Ｋｊの変化に応じた再生２倍
クロック位相の制御を確実に行うことができる。

【００５３】以上のことからＫｊと、クロック選択回路
７４３３から出力される再生２倍クロックの入力固定ク
ロックからの位相差Δｐ（ラジアン）には、以下の式
（１６ａ）が成立する。 Δｐ＝π×Ｋｊ／２（ｍ−１） （１６ａ） 本実施の形態ではシンボルレートを５０Ｍｂａｕｄとし
ており、かつクロック位相制御間隔は、シンボル周期Ｔ
の１／１６であるため、図７の遅延クロック群生成回路
７４３２を構成する各遅延素子の遅延量は、１／（１６
×５０×１０６）（ｓｅｃｏｎｄ）＝１．２５（ｎａｎ
ｏ−ｓｅｃｏｎｄ）にする必要が有る。

【００５４】但し、この遅延素子の遅延時間は、温度な
どによって、設定値からずれる可能性があり、その場
合、図５に示す位相制御部の構成では誤動作する場合が
考えられる。この１個の遅延素子の遅延量の誤差時間を
αとすると、Ｋｊと、クロック選択回路７４３３から出
力される再生２倍クロックの入力固定クロックからの位
相差Δｐ（ラジアン）には、以下の式（１７ａ）が成立
する。 Δｐ＝ｍｏｄ（（π／２（ｍ−１）＋４απ／Ｔ）×Ｋｊ，２π） （１７ａ） 一例を図１２に、αをパラメータとした場合のＫｊ対Δ
ｐ特性を示す。αの絶対値が大きくなるに従い、位相制
御に誤動作が生じていくことが判る。例えば、位相を遅
らせるために、Ｋｊが6,7,0,1,2,…と変化させた場合を
考える。α＝０の場合、Δｐは、1.5π,1.75π,0,0.25
π,0.5π,…と、位相がＴ／１６の等間隔で遅れてい
く。ところが、α＝１／５０の場合、Δｐは、1.98π，
0.31π，0，0.33π，0.66π，…と、Ｋｊが“７”から
“０”に変化する時に、位相が0.31πから0へと進んで
しまう。また逆に、α＝−１／５０の場合、Δｐは、1.
02π，1.19π，0，0.17π，0.34π，…と、Ｋｊが
“７”から“０”に変化する時に、位相が1.19πから0
へと急激に遅れてしまう。このように図５の位相制御部
は、非常に簡単な回路構成で実現でき、αの絶対値が位
相制御動作に乱れが生じないような小さな値を示す場合
に有効であるが、αの絶対値が大きい場合は、Ｋｊが
“０”から“２ｍ−１”、あるいは“２ｍ−１”から
“０”へと急激に変化する際に、位相制御動作に乱れが
生じ、タイミング位相ジッタが増加してしまう。

【００５５】このようにαの絶対値が大きい場合は、位
相制御部７４Ａを図６に示すような構成とする。但し、
図６の位相制御部は、本実施の形態のようにＴＤＭＡ通
信システムで有意なバースト信号間に、無意味な信号
（例えば、雑音成分のみの信号、プリアンブルパターン
信号）が存在する場合にのみ有効なものである。以降、
図６の位相制御部について説明する。図６の位相制御部
では、式（１７）においてα＝０の場合、ＫｊのΔｐ
と、Ｋｊ±８のΔｐが一致することに着目し、有意なバ
ースト信号受信中は、位相制御動作に乱れが生じる原因
となるＫｊの値の急激な変化を与えず、無意味な信号受
信時においてのみ、Ｋｊ→（Ｋｊ±８）への急激な変化
を与えるものである。これにより、有意なバースト信号
受信中は、安定した位相制御動作を実現するものであ
る。以降、各動作について説明する。

【００５６】はじめに、遅延時間設定信号算出回路７４
１Ａは、バースト信号の有意なデータ受信中において、
タイミング位相誤差信号を累積し、バースト信号の無意
味なデータ受信中において、累積した値から補正遅延値
算出回路７４２の値を減算する。ｎ（＝ｍ＋１）ビット
のデータバスで、遅延時間設定信号算出回路７４１の回
路を構成し、補正遅延値算出回路７４２の値をＨｊとす
ると、遅延時間設定信号算出回路７４１Ａ出力である遅
延時間設定信号Ｋｊは、以下の式（１８）で求まる。 Ｋｊ＝ ｍｏｄ（Ｋｊ−１＋Ｅｊ−Ｈｊ，２ｎ） （１８） ｎの値は、再生クロックの位相制御間隔をＴ／Ｚ（Ｔ；
シンボル周期）とすると、以下の式（１９）を満たす値
とする。 ｎ≧ｌｏｇ２Ｚ （１９） この場合は、Ｚ＝１６で設計するため、ｎは、式（１
９）を満たす値“４”とする。バースト信号の有意なデ
ータ受信中において、Ｈｊは常に“０”を出力する。よ
ってｍ＝４とした場合、有意なデータ受信中に、論理
“１”のＵＰｊ信号が入力され続けると、Ｋｊは、15,1
4,13,…，1,0,15,14,…と変化する。逆に、論理“１”
のＤＷｊ信号が入力され続けると、Ｋｊは、15,0,1,2,
…14,15,0,1,2…と変化する。この０〜１５の値をとる
Ｋｊは、クロック移相回路７４３Ａに入力される。

【００５７】クロック移相回路７４３Ａは、図７のクロ
ック移相回路７４３と基本的に同じ回路構成で容易に実
現できる。即ち、クロック選択信号生成回路７４３１
（図７）は、式（１５）によって遅延時間設定信号Ｋｊ
から、１６ビットのクロック選択信号Ｓｊを生成し、遅
延クロック群生成回路７４３２は、直列接続された１６
個の遅延素子から１６個のクロックを生成し、クロック
選択回路７４３３は、１６個のクロックから１つを選択
する。１６個のクロックから１つを選択するクロック選
択回路７４３３は、クロック選択信号Ｓｊの下位からｄ
ビット目のデータ（但し、１≦ｄ≦１６）を、（ｄ−
１）個の遅延素子を通過した固定クロックの立ち下がり
でリタイミングし、このリタイミングされた各信号と、
それをリタイミングした各クロックとの論理積を、各１
６個のＡＮＤゲートで求め、更に各１６個のＡＮＤゲー
ト出力の論理和を、ＯＲゲートによって求める。以上の
ことからα＝０の場合、Ｋｊが0，１，２，…１４，１
５，０までカウントアップすると、再生２倍クロックの
固定クロックからの位相は、０から４πまで変化する
（即ち２回転する）ことになる。

【００５８】次に、補正遅延値算出回路７４２は、バー
ストゲート信号によって無意味な信号受信時において動
作を開始し、あるしきい値ε（≦４）に対して以下の式
（２０）の処理をＫｊに対して行う。 Ｋｊ← Ｋｊ＋２^n-1 （Ｋｊ≦ε） Ｋｊ← Ｋｊ−２^n-1 （Ｋｊ≧１５−ε） Ｋｊ← Ｋｊ （ε＜Ｋｊ＜１５−ε） （２０） 即ち、ｎ＝４の場合、補正遅延値算出回路７４２は、無
意味な信号受信時において、出力値であるＨｊを以下の
式（２１）で出力し、遅延時間設定信号算出回路７４１
Ａ内の減算器７４１ｂに与えることで、式（２０）の処
理を実現する。 Ｈｊ＝−８ （Ｋｊ≦ε） Ｈｊ＝＋８ （Ｋｊ≧１５−ε） Ｈｊ＝ ０ （ε＜Ｋｊ＜１５−ε） （２１） 上記位相制御部は、バースト信号受信時のＫｊの変動範
囲が、“８”以下（時間にするとＴ／２以下）に対して
有効なものである。バースト信号受信時のＫｊの変動量
範囲がｑ＞８である場合、ｎの値を式（２２）を満たす
ように設計すればよい。 ｎ≧ｌｏｇ２（２ｑ） （２２） 次に、ここで図３に戻り、再生シンボルクロック生成回
路７５は、位相制御部７４Ａから出力される再生２倍ク
ロックを、２分周して再生シンボルクロックを生成す
る。

【００５９】ここまでの一連の動作を図８を用いて説明
すると、再生シンボルクロックの初期位相が、図８の上
段に示すように、ナイキスト点から進んでいる場合、再
生シンボルクロック立上がりでサンプリングされるＱ
（ｔ）（＝ Ｍ（jT））は“正”であるため、ＬＥＡＤ
ｊ＝−１がランダムウォークフィルタ７３ｅに入力され
る。ランダムウォークフィルタ７３ｅはこれを平均化
し、位相を遅らせる論理“１”のＤＷｊ信号を出力し、
位相制御部７４Ａは、この論理“１”のＤＷｊ信号によ
って再生２倍クロックの位相を遅らせる。再生シンボル
クロックは、再生シンボルクロック生成部７５におい
て、再生２倍クロックを２分周して生成されるため、再
生シンボルクロックの位相も同時に遅れる。この一連の
動作により、数〜数十シンボル後には、再生シンボルク
ロックの立上がり点と、ナイキスト点の位置が（例えば
図８に示すように）一致する。また、再生シンボルクロ
ックの初期位相が図８の下段に示すように、ナイキスト
点から遅れている場合、再生シンボルクロック立上がり
でサンプリングされるＱ（ｔ）（＝ Ｍ（jT））は
“負”であるため、ＬＥＡＤｊ＝１がランダムウォーク
フィルタ７３ｅに入力される。ランダムウォークフィル
タ７３ｅはこれを平均化し、位相を進ませる論理“１”
のＵＰｊ信号を出力し、位相制御部７４Ａは、この論理
“１”のＵＰｊ信号によって再生２倍クロックの位相を
進める。再生シンボルクロックは、再生シンボルクロッ
ク生成部７５において、再生２倍クロックを２分周して
生成されるため、再生シンボルクロックの位相も同時に
進む。この一連の動作により、数〜数十シンボル後に
は、再生シンボルクロックの立上がり点と、ナイキスト
点の位置が（例えば図８に示すように）一致する。

【００６０】バースト信号受信時において、バーストの
末尾で位相情報、フィルタ情報を保存し、次のバースト
先頭でこれらの情報をロードすれば、タイミング再生回
路７Ａはバースト信号毎に引込む必要はなく、動作は更
に安定する。この場合、バーストゲート信号のタイミン
グを基に、位相情報用メモリ７６は、位相制御部７４Ａ
のＫｊ値をバーストの末尾で保存し、位相制御部７４Ａ
は次のバースト先頭で、位相情報用メモリ７６のＫｊを
ロードする。また、バーストゲート信号のタイミングを
基に、フィルタ情報用メモリ７７は、ランダムウォーク
フィルタ７３ｅ内のＲｊ値をバーストの末尾で保存し、
ランダムウォークフィルタ７３ｅは、次のバースト先頭
で、フィルタ情報用メモリ７７のＲｊをロードする。な
お本実施の形態１では、位相制御ステップ数をシンボル
周期Ｔの１／１６としたが、位相制御ステップ数は、Ｚ
≧１６を満たすＴ／Ｚシンボルステップの十分小さな値
であればよい。

【００６１】このように、本実施の形態１に示した復調
器も従来例と同様、振幅制限された受信ＰＳＫ信号を用
いて動作するため、リミタを前段に有する簡単な回路で
構成することができ、回路の小型化を実現することがで
きる。また本実施の形態１に示した復調器は、再生２倍
クロックのタイミングでＡＤ変換を行うフィードバック
型の構成であるため、従来例の半分のサンプリング速度
であるシンボルレートの２倍で動作することができ、低
消費電力化が実現できる。更に、従来のタイミング再生
回路７は、シンボルレートのｘ倍の固定クロックを入力
して、シンボル周期の１／ｘの位相制御ステップを行っ
ていたのに対し、本実施の形態１に示したタイミング再
生回路７Ａは、シンボルレートの２倍の固定クロックを
入力して、シンボル周期に対して十分小さな位相制御ス
テップ間隔（シンボル周期の１／１６以下）を、安定し
て実現する。よって、タイミング再生回路７Ａは、特に
高速無線伝送システムなどシンボルレートが高い場合
に、低消費電力化が実現でき、回路設計も容易となる。
またタイミング再生回路７Ａは、シンボル周波数生成部
７１Ａにより、シンボルレートの２倍でオーバーサンプ
ルされたベースバンド位相データを用いて、特に位相変
動が大きいデータパターンに対して、高速引き込みを行
うことができる。

【００６２】実施の形態２．図２は、実施の形態２の復
調器の構成を示す図で、タイミング再生回路の動作クロ
ックをシンボルレートの周波数で動作させるものであ
る。図において、４Ａはサンプリング回路、４ｃ，４ｄ
はＡＤ変換器、４ｅはインバータ、５ａは極座標変換回
路、７Ｂはタイミング再生回路、８Ｂは、シンボルレー
トの周波数の固定クロック発振器である。また、図４は
本実施の形態２におけるタイミング再生回路の構成図で
あり、７１Ｂはシンボル周波数成分生成部、７２Ｂは乗
算部、７３Ａはローパスフィルタリング部、７４Ｂは位
相制御部、７６は位相情報用メモリ、７７はフィルタ情
報用メモリである。シンボル周波数生成部７１Ｂは、さ
らに位相差分回路７１１Ｂとデータ変換回路７１２Ａ、
７１２Ｂからなる。そして、７１１ｄ，７１１ｅはＤフ
リップフロップ、７１１ｆ，７１１ｇは減算器、７１１
ｈはインバータ、７２ｃは減算器、７２ｆはＤフリップ
フロップである。

【００６３】実施の形態１では、サンプリング回路４を
再生２倍クロックの立上がりでサンプリングする２個の
ＡＤ変換器で構成したが、実施の形態２では、図２に示
すように再生シンボルクロックの立上がりでサンプリン
グする２個のＡＤ変換器４ａ，４ｂと、立ち下がりでサ
ンプリングする２個のＡＤ変換器４ｃ，４ｄで構成する
サンプリング回路４Ａの構成として、シンボルレートの
２倍のオーバーサンプリングを実現する。立ち下がりで
サンプリング動作は、再生シンボルクロックをインバー
タ４ｅに入力して反転させ、反転された再生シンボルク
ロックをＡＤ変換器４ｃ，４ｄに入力すれば実現でき
る。また、図２に示すように、座標変換回路５を再生シ
ンボルクロックの立上がりでサンプリングしたデータ用
のものとし、新たに再生シンボルクロックの立下がりで
サンプリングしたデータ用の座標変換回路５ａを設け
る。更に、８Ｂから出力されるシンボルレートの周波数
の固定クロックを、タイミング再生回路７Ｂに入力す
る。

【００６４】また、タイミング再生回路７Ｂ内におい
て、ビットレートの直列処理を行うシンボル周波数成分
生成部７１Ａ、乗算部７２Ａを、いずれも図４に示すよ
うに、シンボルレートの並列処理で等価な処理を行うシ
ンボル周波数成分生成部７１Ｂ、乗算部７２Ｂに変更す
る。シンボル周波数成分生成部７１Ｂは、Ｄフリップフ
ロップ７１１ｄで再生シンボルクロックの立上がりでサ
ンプリングされたベースバンド位相データを、再生シン
ボルクロック立ち下がりでサンプリングし、Ｄフリップ
フロップ７１１ｅで再生シンボルクロックの立下がりで
サンプリングされたベースバンド位相データを、再生シ
ンボルクロック立ち上がりでサンプリングする。減算器
７１１ｆは、７１１ｄ出力から立ち下がりでサンプリン
グされたベースバンド位相データを減算し、減算器７１
１ｇは、７１１ｅ出力から７１１ｄの出力を減算する。
第一のデータ変換回路７１２Ａは、実施の形態１のデー
タ変換回路７１２と同様のデータ変換を、７１１ｆ出力
に対して行う。また、第二のデータ変換回路７１２Ｂ
は、実施の形態１のデータ変換回路７１２と同様のデー
タ変換を、７１１ｇ出力に対して行う。よって、上記処
理により、第一のデータ変換回路７１２Ａ出力Δθa（j
T）は式（８ａ）で、第二のデータ変換回路７１２Ｂ出
力Δθb（jT）は式（８ｂ）で、表現できる。 Δθa（jT）=min{｜θ（jT-T/2）−θ（jT）｜， ２π−｜θ（jT-T/2）−θ（jT）｜} （８ａ） Δθb（jT）=min{｜θ（jT-T）−θ（jT-T/2）｜， ２π−｜θ（jT-T)−θ（jT-T/2）｜} （８ａ）

【００６５】乗算部７２Ｂは、このΔθa（jT）からΔ
θb（jT）を減算器７２ｃで減算すれば、前記式（１
０）から求まる値Ｍ（jT）が得られる。また、図３の再
生シンボルクロック生成部７５は、図４では不要とな
り、位相制御部７Ｂから出力される再生クロックが、再
生シンボルクロックとなる。次に、位相制御部７４Ｂを
実現するための、位相位相制御部７４Ａからの変更点を
述べる。制御部７４Ｂでは、実施の形態１の位相位相制
御部７４Ａ内の、遅延時間設定信号算出回路７４１，７
４１Ａ内のデータバスのビット数ｍ，ｎを２倍に、また
補正遅延値算出回路７４２の出力であるＨｊを２倍にす
る。また、クロック移相回路にはシンボルレートの固定
クロックを入力し、遅延クロック群生成回路７４３２で
生成するクロック数は、遅延素子を２倍に増やすことで
２倍にする。また、クロック選択回路７４３３では、入
力クロックの数を２倍にする。

【００６６】以上の変更により本実施の形態２は、入力
クロックの周波数をシンボルレートの２倍の周波数から
シンボルレートの周波数に落とすことができるため、実
施の形態２の復調器の動作周波数は、実施の形態１の復
調器の半分となり、更に低消費電力化を実現することが
でき、復調器のＣＭＯＳによるゲートアレイ化も容易と
することができる。

【００６７】実施の形態３．図１３は、ＦＤＭ通信など
のように常に有意な信号状態が連続して続く通信に適用
でき、安定した位相制御がおこなえるタイミング再生回
路の位相制御部の構成を示す図である。図３におけるタ
イミング再生回路の位相制御部を実施の形態３の位相制
御部に置き換えることにより実現できる。

【００６８】図１３において、７４３Ｂは第一のクロッ
ク移相回路、７４３Ｃは第二のクロック移相回路、７４
４はクロック切替え判定回路、７４５は累積加算回路、
７４６はクロック選択回路、７４７はクロック位相比較
回路、７４８は平均化回路、７４９は誤差値累積回路、
７４９ａは加算器である。また、図１４は、図１３にお
けるクロック移相回路７４３Ｂの構成例を示す図であ
り、７４３Ｅは第一のクロック選択回路、７４３Ｆは第
二のクロック選択回路である。

【００６９】実施の形態１では、無意味な信号受信時に
おいてのみ、Ｋｊ→（Ｋｊ±８）への再生クロックの急
激な位相変化を与えるものであったが、常に有意なデー
タを受信するため、Ｋｊ→（Ｋｊ±８）への再生クロッ
クの急激な位相変化を与えることはできない。そこでこ
の実施の形態３における位相制御部は、“±８”の固定
値の加算を、“±ｙ”の可変値にし、再生クロックの急
激な位相変化を与えないｙを求めて、Ｋｊ→（Ｋｊ±
ｙ）への位相制御を行うものである。図１３を参照しな
がら、本位相制御部の動作を説明する。遅延時間設定信
号算出回路７４１Ａは、入力されるタイミング位相誤差
信号を累積し、累積した値から加算器７４９ａ出力値を
加算する。ｎビットのデータバスで、遅延時間設定信号
算出回路７４１Ａの回路を構成し、加算器７４９ａ出力
値をｙとすると、遅延時間設定信号算出回路７４１Ａ出
力である第一の遅延時間設定信号Ｋ１ｊは、以下の式
（２３）で求まる。 Ｋ１ｊ＝ ｍｏｄ（Ｋ１ｊ−１＋Ｅｊ＋ｙ，２ｎ） （２３） また、累積加算回路７４５は、Ｅｊを入力とするｎビッ
トのデータバスで構成される累積加算回路で構成する。
累積加算回路７４５は、以下の式（２４）の累積加算を
行い、その加算値をＫ２ｊとして出力する。 Ｋ２ｊ＝ ｍｏｄ（Ｋ２ｊ−１＋Ｅｊ，２ｎ） （２４）

【００７０】第一のクロック移相回路７４３Ｂ、第二の
クロック移相回路７４３Ｃは、実施の形態１記載のクロ
ック移相回路７４３Ａと同様の回路構成で実現し、シン
ボルレートの２倍の周波数の固定クロックを入力とす
る。第一のクロック移相回路と第二のクロック移相部回
路は、図１４に示す回路でも構成できる。図１４のよう
に、遅延クロック群生成回路７４３２を共用するため、
回路規模が小さくできる。第一のクロック選択回路７４
３Ｅ、第二のクロック選択回路７４３Ｆは、いずれもク
ロック選択回路７４３Ａと同じ回路構成で実現できる。
第一のクロック移相回路７４３Ｂにおいて、遅延素子の
遅延量の誤差時間をαとすると、Ｋ１ｊと、クロック選
択回路から出力される再生２倍クロックの入力固定クロ
ックからの位相差Δｐ１（ラジアン）には、以下の式
（２５ａ）が成立する。 Δｐ１＝ｍｏｄ（（π／２（ｎ−１）＋４απ／Ｔ）×Ｋ１ｊ，２π） （２５ａ） 同様に第二のクロック移相回路７４３Ｃにおいて、遅延
素子の遅延量の誤差時間をαとすると、Ｋ２ｊと、クロ
ック選択回路から出力される再生２倍クロックの入力固
定クロックからの位相差Δｐ２（ラジアン）には、以下
の式（２６）が成立する。 Δｐ２＝ｍｏｄ（（π／２（ｎ−１）＋４απ／Ｔ）×Ｋ２ｊ，２π） （２６ａ） よって、α＝０，ｎ＝４の場合、ｋ１ｊ＝Ｋ２ｊ±８の
関係が成立していれば、Δｐ１＝Δｐ２となる。

【００７１】次に、本位相制御部におけるクロック位相
比較回路７４７、平均化回路７４８、誤差値累積回路７
４９、加算器７４９ａは、αが“０”でない場合でも、
Ｋ１ｊとＫ２ｊの関係をＫ２ｊ＝Ｋ１ｊ±ｙと可変に
し、Δｐ１とΔｐ２がほぼ一致するようなｙを求め、遅
延時間設定信号算出回路７４１Ａに与える。この一連の
動作を、図１５のタイミングチャートを用いて説明す
る。図１５に示すように、第一の遅延クロックは、第二
の遅延クロックに対して位相が遅れているとする。この
場合、第一の遅延クロックの立上がりで第二の遅延クロ
ックをサンプリングした値は、論理“１”となる。第一
の遅延クロックが、第二の遅延クロックに対して位相が
進んでいると、第一の遅延クロックの立上がりで第二の
遅延クロックをサンプリングした値は、論理“０”とな
る。よって、クロック位相比較回路７４７は、第一の遅
延クロックの立上がりで第二の遅延クロックをサンプリ
ングし、サンプリング値が論理“１”ならＰＥ＝−１
を、サンプリング値が論理“０”ならＰＥ＝１を出力す
る。平均化回路１４８はＰＥを平均化し、平均値が正な
ら論理“１”を、負なら論理“−１”を出力する。平均
化には、前述したランダムウォークフィルタ、移動平均
フィルタなどを用いればよい。また、平均化回路１４８
は前段のクロック位相比較回路７４７のサンプリング精
度が高ければ不要である。図１５は、平均化回路７４８
を省略した場合を示している。誤差値累積回路７４９
は、ＰＥを累積加算し、累積加算結果を出力する。平均
化回路１４８を有する場合、誤差値累積回路７４９は、
平均化回路１４８の出力、“１”，“−１”を累積加算
する。加算器７４９ａは、この累積加算値と“８”を加
算するため、ｙは時間Ｄで“８”から“７”に変化す
る。よって、遅延時間設定信号算出回路７４１Ａ出力は
“Ｋ１ｊ＋８”から、“Ｋ１ｊ＋７の関係になるため、
図１５の時間Ｅの時点で、第一の遅延クロックの位相が
進み、第二の遅延クロックとの位相差が“０”になる。
図１５の例では、Ｋ２ｊが“９”の時に、Ｋ１ｊは
“１”から“０”に変化する。

【００７２】また本位相制御部におけるクロック切替え
判定回路７４４は、以下の式（２７）を満たす場合は、
第一の遅延クロックを、満たさない場合は、第二の遅延
クロックをそれぞれ再生２倍クロックとして選択する命
令を下す。 ｍｉｎ｛Ｋ１ｊ，１５− Ｋ１ｊ｝＞ ｍｉｎ｛Ｋ２ｊ，１５− Ｋ２ｊ｝ （２７） クロック選択回路７４６は、クロック切替え判定部７４
４からの命令を受けて、クロックを選択し、再生２倍ク
ロックとして出力する。なおクロック選択回路７４６
は、実施の形態１のクロック選択回路７４３３と同様な
回路構成とし、非同期でクロック選択信号が切替わった
場合でも、クロック位相が乱れないものとする。上記処
理により、クロック選択時に、再生２倍クロックの位相
の乱れは、αが“０”でない場合でも生じない。

【００７３】以上のことから、本実施の形態３では実施
の形態１と同様、タイミング再生回路は、シンボルレー
トの２倍の固定クロックを入力して、シンボル周期に対
して十分小さな位相制御ステップ間隔（シンボル周期の
１／１６以下）を、安定して実現する。よって、本実施
の形態３のタイミング再生回路は、特に高速無線伝送シ
ステムなどシンボルレートが高い場合に、低消費電力化
が実現でき、回路設計も容易となる。また、本実施の形
態３のタイミング再生回路は、シンボル周波数生成部７
１Ａにより、シンボルレートの２倍でオーバーサンプル
されたベースバンド位相データを用いて、特に位相変動
が大きいデータパターンに対して、高速引き込みを行う
ことができる。更に、本実施の形態３のタイミング再生
回路は、本実施の形態３の位相制御部を有することによ
り、ＦＤＭＡ通信などのように、常に有意な信号受信状
態が連続して続く場合でも、再生クロック位相の急激な
位相変化が生じることはなく、常に安定した位相制御ス
テップを実現することができる。

【００７４】実施の形態４．ところで、入力固定クロッ
クをシンボルレートの周波数とする、実施の形態３の位
相制御部を有する復調器も、実施の形態３からの簡単な
回路変更で実現できる。以下に、シンボルレートの固定
クロックで実施の形態３の復調器を動作させるための、
実施の形態３からの変更点を述べる。

【００７５】実施の形態４における復調器の構成は、図
２の実施の形態２の構成と同じである。また実施の形態
４におけるタイミング再生回路の構成は、図４の実施の
形態２の構成と同じである。位相制御部の構成のみ、実
施の形態２と異なる。はじめに、実施の形態３の位相制
御部以外の変更箇所は、実施の形態２の実施の形態１か
ら変更と同様に行う。次に、実施の形態３の位相制御部
（図１３）において、遅延時間設定信号算出回路７４１
Ａ、累積加算部７４５内のデータバスのビット数ｎを２
倍に、また加算器に入力する固定値“８”を“１６”に
変更する。更に、第一のクロック移相回路７４３Ｂ、第
二のクロック移相回路７４３Ｃには、シンボルレートの
固定クロックを入力し、遅延クロック群生成回路７４３
２で生成するクロック数は、遅延素子を２倍に増やすこ
とで２倍にする。また、クロック選択回路７４３Ｅ、ク
ロック選択回路７４３Ｆでは、入力クロックの数を２倍
にする。

【００７６】以上の変更により、本実施の形態４は、入
力クロックの周波数を、シンボルレートの２倍の周波数
から、シンボルレートの周波数に落とすことができるた
め、実施の形態４の復調器の動作周波数は、実施の形態
３の復調器の半分となり、更に低消費電力化を実現する
ことができ、復調器のＣＭＯＳによるゲートアレイ化も
容易とすることができる。

【００７７】実施の形態５．前記実施の形態３の位相制
御部は、ＦＤＭＡ通信などのように、常に有意な信号受
信状態が連続して続く場合にも、安定した位相制御を実
現するものであるが、本実施の形態５では実施の形態３
よりも安定した位相制御を、より小さな回路規模で実現
する位相制御部を示すものである。

【００７８】実施の形態５における復調器の構成は、図
１の実施の形態１の構成と同じである。また実施の形態
５におけるタイミング再生回路の構成は、図３の実施の
形態１の構成と同じである。位相制御部の構成のみ、実
施の形態１と異なる。図１６は、実施の形態５による位
相制御部の構成を示す。図中、７４００はπ移相回路、
７４０１は第一の２分周回路、７４０２は第二の２分周
回路、７４３Ａはクロック移相回路、７４０３はクロッ
ク切替え回路、７４０４はクロック切替え信号出力回
路、７４５Ａはリセット機能付き累積加算回路である。

【００７９】次に、本位相制御部の動作について説明す
る。はじめにπ移相回路７４００は、シンボルレートの
２倍の固定クロックを、πラジアン移相させる。πラジ
アン移相は、インバータ素子などで固定クロックを反転
させればよい。固定クロックと、πラジアン移相された
固定クロックは、クロック切替え部７４０３に入力され
る。クロック切替え回路７４０３は、後段のクロック切
替え信号出力回路７４０４から出力されるクロック選択
信号によって、固定クロックと、πラジアン移相された
固定クロックのどちらかを比較用クロック、一方を移相
用クロックとしてそれぞれ出力する。累積加算回路７４
５Ａは、ｎビットのデータバスの累積加算回路で構成さ
れ、タイミング位相誤差信号を式（２８ａ）によって累
積加算し、累積加算値Ｌｊを出力する。また、後段のク
ロック切替え信号出力回路７４０４から出力される論理
“０”のリセット信号Ｒｊによって、レジスタを式（２
８ｂ）のように、“０”にリセットする。 Ｌｊ＝ ｍｏｄ（Ｌｊ−１＋Ｅｊ，２ｎ） （Ｒｊ＝１） （２８ａ） Ｌｊ＝ ｍｏｄ（Ｅｊ，２ｎ） （Ｒｊ＝０） （２８ｂ） クロック移相回路７４３Ａは、移相用クロックを累積加
算値Ｌｊに応じて移相用クロックを式（２９ａ）に示す
ようにΔｐ移相し、再生２倍クロックとして出力する。
本実施の形態ではｎ＝４とする。よってＬｊと移相量Δ
ｐとの関係は、以下の式（２９ｂ）となる。 Δｐ＝ｍｏｄ（（２π／２（ｎ−１）＋４απ／Ｔ）×Ｌｊ，２π） （２９ａ） Δｐ＝ｍｏｄ（（π／４＋４απ／Ｔ）×Ｌｊ，２π） （２９ｂ） 第一の２分周回路７４０１は、比較用クロックを２分周
し、２分周後のクロックを比較用２分周クロックとして
出力する。また第二の２分周回路７４０２は、再生２倍
クロックを２分周し、再生２分周クロックとして出力す
る。

【００８０】ここでＬｊ＝０の場合を考える。この場合
図１７（ａ）に示すように、比較用クロックと再生２倍
クロックの移相関係は、Δｐ＝０となるため、π（ラジ
アン）となる。よって、比較用２分周クロックと再生２
分周クロックの位相関係は、π／２（ラジアン）とな
る。この時、比較用２分周クロックを再生２分周クロッ
クでリタイミングすると、リタイミングされたデータＷ
ｊは、図１７（ａ）に示すようにオール“１”か、オー
ル“０”を示す。一方、Ｌｊが変動した場合を考える。
この場合、Ｌｊの変動により比較用クロックと再生２倍
クロックの移相関係は、π（ラジアン）から変動してい
く。Ｌｊが１２≧Ｌｊ≧４の範囲に入ったら、比較用２
分周クロックを再生２分周クロックでリタイミングした
データＷｊは“１”から“０”、あるいは“０”から
“１”へ変動する。

【００８１】図１７（ｂ）は、例えばＬｊが増加して、
再生２倍クロックの位相が徐々に遅れていった場合のタ
イミングチャートであり、この場合、再生２倍クロック
と比較用クロックの位相差は、πから０に減少後、０→
２πの位相のジャンプを経て、再び減少する。この場
合、０→２πの位相のジャンプを経た時に、データＷｊ
は“０”から“１”へ変動する。このＷｊが変動する
時、比較用クロックと再生２倍クロックとの位相差はほ
ぼ一致した関係にあることに着目する。クロック切替え
信号出力回路７４０４は、比較用２分周クロックを再生
２分周クロックでリタイミングし、リタイミングされた
データＷｊが“１”から“０”、あるいは“０”から
“１”へ変動したら、出力であるクロック選択信号の論
理を切替える。同時に、リセット信号Ｒｊを、切替時に
論理“０”にし、累積加算回路７４５Ａ内のレジスタを
クリアする。

【００８２】例えば、クロック切替え回路７４０３が、
はじめ比較用クロックとして固定クロックを、移相用ク
ロックとしてπ移相された固定クロックをそれぞれ選択
していたとする。その後Ｗｊが“１”から“０”、ある
いは“０”から“１”へ変動し、クロック選択信号の論
理が変化したら、比較用クロックにπ移相された固定ク
ロックを、移相用クロックに固定クロックを選択するよ
うに切替える。このクロックの切替えは、実施の形態１
のクロック選択回路７４３３と同じ回路構成で実現する
（８個のクロックから１個を選ぶ回路を、２個のクロッ
クから１個を選ぶ回路に変更するだけでよい）。上述の
ように、切替時における比較用クロックと再生２倍クロ
ックとの位相差は、ほぼ一致した関係にあるため、切替
時において再生２倍クロック位相の急激な位相の変化は
生じない。

【００８３】また、実施の形態３のようにある条件、例
えばＫ１ｊが“４”前後の値を、Ｋ２ｊが“１２”前後
の値をとると、式（２７）の関係式が成立したり、しな
かったりするため、クロック選択回路７４６においてク
ロックの切替えが頻繁に行われ、クロックジッタの増加
が懸念されるが、実施の形態５では、クロック切替後の
タイミングは、図１７（ａ）に示すタイミングに戻るた
め、Ｗｊが再びオール“１”、あるいはオール“０”の
安定した値を示す。よって連続してデータを受信する際
にも、実施の形態３の位相制御部より安定動作が期待で
きる。更に、実施の形態５の位相制御部は、実施の形態
３の位相制御部より簡単な回路で構成できる。

【００８４】以上のことから、本実施の形態５では実施
の形態１と同様、タイミング再生回路は、シンボルレー
トの２倍の固定クロックを入力して、シンボル周期に対
して十分小さな位相制御ステップ間隔（シンボル周期の
１／１６以下）を、安定して実現する。よって、実施の
形態５のタイミング再生回路は、特に高速無線伝送シス
テムなどシンボルレートが高い場合に、低消費電力化が
実現でき、回路設計も容易となる。また実施の形態５の
タイミング再生回路は、シンボル周波数生成部７１Ａに
より、シンボルレートの２倍でオーバーサンプルされた
ベースバンド位相データを用いて、特に位相変動が大き
いデータパターンに対して、高速引込みを行うことがで
きる。更に実施の形態５のタイミング再生回路は、本実
施の形態５の位相制御部を有することにより、ＦＤＭＡ
通信などのように、常に有意な信号受信状態が連続して
続く場合でも、再生クロック位相の急激な位相変化が生
じることはなく、実施の形態３のタイミング再生回路よ
り更に安定した位相制御を、より簡単な回路で実現する
ことができる。

【００８５】実施の形態６．ところで、入力固定クロッ
クをシンボルレートの周波数とする、実施の形態５の位
相制御部を有する復調器も、実施の形態５からの簡単な
回路変更で実現できる。以下に、シンボルレートの固定
クロックで実施の形態５の復調器を動作させるための、
実施の形態５からの変更点を述べる。実施の形態６にお
ける復調器の構成は、図２の実施の形態２の構成と同じ
である。また実施の形態６におけるタイミング再生回路
の構成は、図４の実施の形態２の構成と同じである。位
相制御部の構成のみ、実施の形態２と異なる。

【００８６】はじめに、実施の形態５の位相制御部以外
の変更箇所は、実施の形態２の実施の形態１からの変更
と同様に行う。次に、実施の形態５の位相制御部におい
て、累積加算回路７４５Ａ内のデータバスのビット数ｎ
を２倍にする。更に、クロック切替回路回路７４０３、
π移相回路７４００には、シンボルレートの固定クロッ
クを入力し、クロック移相回路７４３Ａ内の遅延クロッ
ク群生成回路７４３２で生成するクロック数を、遅延素
子を２倍に増やすことで２倍にする。また、クロック選
択回路７４３３では、入力クロックの数を２倍にする。

【００８７】以上の変更により、本実施の形態６は、入
力クロックの周波数を、シンボルレートの２倍の周波数
から、シンボルレートの周波数に落とすことができるた
め、実施の形態６の復調器の動作周波数は、実施の形態
５の復調器の半分となり、更に低消費電力化を実現する
ことができ、復調器のＣＭＯＳによるゲートアレイ化も
容易とすることができる。

【００８８】実施の形態７．前記実施の形態１ないし実
施の形態６の位相制御部は、基本的にはいずれも直列接
続した遅延素子を用いて、複数のクロックを生成し、そ
の中から再生２倍クロック、あるいは再生シンボルクロ
ックとして１つを選択するものであった。よって、温度
変化などによって遅延時間誤差±αが生じると、各実施
の形態毎に設けた制御動作により、有意な信号受信中の
クロック位相の急激な変化は生じないものの、位相制御
ステップ間隔は変わってしまう。よって、前記実施の形
態１ないし実施の形態６の位相制御部を有する各タイミ
ング再生回路のクロック位相引込み特性や、ジッタ特性
は遅延時間誤差αに多少なりとも左右される。そこで実
施の形態７では、遅延素子を用いない位相制御部を示
す。

【００８９】実施の形態７における位相制御部では、直
交変調回路を用いて再生２倍クロックの位相制御を行
う。実施の形態１、実施の形態３、実施の形態５では、
シンボルレートの２倍の固定クロックを入力としていた
が、本実施の形態７の位相制御部は、シンボルレートの
２倍の固定クロックの代わりに、シンボルレートの２倍
の周波数のローカル正弦波信号を入力とする。よって実
施の形態７における復調器の構成は、図１に示される８
Ａのシンボルレートの２倍の周波数であるタイミング再
生用固定クロック発振器を、シンボルレートの２倍の周
波数であるタイミング再生用固定ローカル正弦波発振器
に変更した構成となる。実施の形態７におけるタイミン
グ再生回路の構成は、図３の実施の形態１の構成と同じ
である。位相制御部の構成のみ、実施の形態１と異な
る。

【００９０】図１８は、本実施の形態７における位相制
御部の構成図であり、７４５Ｂは累積加算回路、７４０
５はコサイン・サイン変換回路、７４０６は直交変調回
路、７４０８は硬判定回路、７４０６ａ、７４０６ｂは
ＤＡ変換器、７４０６ｃ、７４０６ｄはローパスフィル
タ、７４０６ｅ、７４０６ｆは乗算器、７４０６ｇは加
算器、７４０６ｈはπ／２移相器である。

【００９１】次に、本位相制御部の動作について説明す
る。はじめに，位相制御ステップ数をＴ／Ｚ（Ｔ；シン
ボル周期、Ｚ＝２ｎ）とすると、累積加算回路７４５Ｂ
は、Ｅｊを入力とする（ｎ−１）ビットのデータバスで
構成される累積加算回路で構成する。累積加算回路７４
５Ｂは、以下の式（３０）の累積加算を行い、その加算
値をＰｊとして出力する。 Ｐｊ＝ ｍｏｄ（Ｐｊ−１＋Ｅｊ，２ｎ−１） （３０） コサイン・サイン変換回路７４０５は、Ｐｊに対して、
以下の２つのディジタルデータを出力する。 ・Ｉｄｊ＝ｃｏｓ（Ｐｊ×π／４） ・Ｑｄｊ＝ｓｉｎ（Ｐｊ×π／４） （３１） 直交変調回路は、これらのデータＩｄｊ，Ｑｄｊを、シ
ンボルレートの２倍の周波数のローカル正弦波信号を用
いて直交変調し、シンボルレートの２倍の周波数の変調
信号を生成する。直交変調回路は、従来ＰＳＫ変調され
たベースバンド信号の同相成分と、直交成分をある周波
数のＩＦ信号に周波数変換する手段に用いられていた
が、本実施の形態では、この直交変調回路を再生２倍ク
ロックの位相制御部に用いる。

【００９２】直交変調回路７４０６の詳細な動作につい
て説明する。はじめに、図１８に示すように、ＤＡ変換
回路７４０６ａはＩｄｊを、ＤＡ変換回路７４０６ｂは
ＱｄｊをそれぞれＤＡ変換し、ローパスフィルタ７４０
６ｃ、７４０６ｄは、各ＤＡ変換されたアナログ信号の
高調波成分を除去する。ローパスフィルタ７４０６ｃ出
力をＩ（ｔ）、ローパスフィルタ７４０６ｄ出力をＱ
（ｔ）とすると、直交変調回路７４０６から出力される
信号ＳＣ（ｔ）は、図１８より以下の式（３２）で求め
られる。（但し、ｆｓ；シンボル周波数） ＳＣ（ｔ）＝Ｉ（ｔ）×cos２π（２ｆｓ）ｔ ＋Ｑ（ｔ）×sin２π（２ｆｓ）ｔ （３２） よって、ＳＣ（ｔ）はシンボル周波数の２倍の正弦波と
なり、Ｉｄｊ≒ Ｉ（ｊＴ），Ｑｄｊ≒Ｑ（ｊＴ）と仮
定すると、信号ＳＣ（ｔ）のローカル信号ｃｏｓ２π
（２ｆｓ）ｔからの位相差Δｐと、前記Ｐｊとは、以下
の式（３３）が成立する。 Δｐ＝ｍｏｄ（Ｐｊ，２ｎ−１）×π／４ （３３） 硬判定回路７４０８は、上記ＳＣ（ｔ）信号の振幅が正
の時、論理“１”の信号を、上記ＳＣ（ｔ）信号の振幅
が負の時、論理“０”の信号を出力する。このように、
硬判定回路７４０８で上記ＳＣ（ｔ）信号を硬判定すれ
ば、再生２倍クロックが得られる。よって本実施の形態
７の位相制御部は、遅延素子を用いないため、遅延時間
誤差αの影響を受けず、Ｐｊが6,7,0,1,2,3…と増加し
た場合でも、逆に2,1,0,7,6,5…と減少した場合でも、
常に等間隔の位相制御ステップによるクロック位相制御
を実現する。

【００９３】以上のことから、本実施の形態７におい
て、タイミング再生回路はシンボルレートの２倍のロー
カル正弦波信号を入力して、シンボル周期に対して十分
小さな位相制御ステップ間隔（シンボル周期の１／１６
以下）を、安定して実現する。よって、実施の形態７の
タイミング再生回路は、特に高速無線伝送システムなど
シンボルレートが高い場合に、低消費電力化が実現で
き、回路設計も容易となる。また実施の形態７のタイミ
ング再生回路は、シンボル周波数生成部７１Ａにより、
シンボルレートの２倍でオーバーサンプルされたベース
バンド位相データを用いて、特に位相変動が大きいデー
タパターンに対して、高速引込みを行うことができる。
更に実施の形態７のタイミング再生回路は、本実施の形
態７の直交変調回路を有する位相制御部により、温度に
よって特性が左右させず、ＦＤＭＡ通信などのように、
常に有意な信号受信状態が連続して続く場合でも、再生
シンボルクロックの等間隔な位相制御ステップによる、
安定した位相制御を実現することができる。

【００９４】実施の形態８．ところで、入力ローカル正
弦波信号をシンボルレートの周波数とする、実施の形態
７の位相制御部を有する復調器も、実施の形態７からの
簡単な回路変更で実現できる。以下に、シンボルレート
のローカル正弦波信号で実施の形態７の復調器を動作さ
せるための、実施の形態７からの変更点を述べる。実施
の形態８における復調器の構成は、図２に示される８Ｂ
のシンボルレートの周波数であるタイミング再生用固定
クロック発振器を、シンボルレートの周波数であるタイ
ミング再生用固定ローカル正弦波発振器に変更した構成
となる。実施の形態８におけるタイミング再生回路の構
成は、図４の実施の形態２の構成と同じである。位相制
御部の構成のみ、実施の形態２と異なる。

【００９５】はじめに、実施の形態７の位相制御部以外
の変更箇所は、実施の形態２の実施の形態１からの変更
と同様に行う。次に、累積加算回路７４５Ｂは、Ｅｊを
入力とする（ｎ−１）ビットのデータバスで構成され累
積加算回路から、Ｅｊを入力とするｎビットのデータバ
スで構成される累積加算回路に変更する。この場合、Ｐ
ｊは以下の式（３４）で求まる。 Ｐｊ＝ ｍｏｄ（Ｐｊ−１＋Ｅｊ，２ｎ） （３４） また、コサイン・サイン変換回路７４０５では、式（３
１）の処理を、以下の式（３５）の処理に変更する。 ・Ｉｄｊ＝ｃｏｓ（Ｐｊ×π／８） ・Ｑｄｊ＝ｓｉｎ（Ｐｊ×π／８） （３５） 更に直交変調回路は、シンボルレートの２倍の周波数の
ローカル正弦波信号の代わりに、シンボルレートの周波
数のローカル正弦波信号を入力すればよい。この場合、
直交変調回路から出力される信号ＳＣ（ｔ）は、以下の
式（３６）で求められる（但し、ｆｓ；シンボル周波
数）。 ＳＣ（ｔ）＝Ｉ（ｔ）×cos２π（ｆｓ）ｔ ＋Ｑ（ｔ）×sin２π（ｆｓ）ｔ （３６）

【００９６】よって実施の形態８では、ＳＣ（ｔ）はシ
ンボル周波数の正弦波となり、Ｉｄｊ≒ Ｉ（ｊＴ），
Ｑｄｊ≒Ｑ（ｊＴ）と仮定すると、信号ＳＣ（ｔ）のロ
ーカル信号ｃｏｓ２π（ｆｓ）ｔからの位相差Δｐと、
前記Ｐｊとは、以下の式（３７）が成立する。 Δｐ＝ｍｏｄ（Ｐｊ，２ｎ）×π／８ （３７） 硬判定回路７４０８は、実施の形態７と同様に上記ＳＣ
（ｔ）信号の振幅が正の時、論理“１”の信号を、上記
ＳＣ（ｔ）信号の振幅が負の時、論理“０”の信号を出
力する。このように、硬判定回路７４０８で上記ＳＣ
（ｔ）信号を硬判定すれば、再生シンボルクロックが得
られる。

【００９７】以上の変更により、本実施の形態８は、入
力ローカル正弦波信号の周波数を、シンボルレートの２
倍の周波数から、シンボルレートの周波数に落とすこと
ができるため、実施の形態８の復調器の動作周波数は、
実施の形態７の復調器の半分となり、更に低消費電力化
を実現することができ、復調器のＣＭＯＳによるゲート
アレイ化も容易とすることができる。

【００９８】実施の形態９．前記実施の形態８の位相制
御部は、直交変調回路にＤＡ変換器を２個要するため、
比較的回路規模が大きい。更にπ／２移相回路を用いる
ため、π／２移相の精度によっては特性の劣化を招く。
そこで実施の形態９では、実施の形態８よりも小形で、
特性の優れた位相制御部を示す。本実施の形態９の位相
制御部は、実施の形態１，３，５と同様、シンボルレー
トの２倍の周波数の固定クロックを入力とする。但し、
今までの位相制御部と異なる点として、実施の形態９の
位相制御部の出力は再生２倍クロックではなく、再生シ
ンボルクロックである点である。

【００９９】よって実施の形態９における復調器の構成
は、図２に示される８Ｂのシンボルレートの周波数であ
るタイミング再生用固定クロック発振器を、シンボルレ
ートの２倍の周波数であるタイミング再生用固定クロッ
ク発振器に変更した構成となる。また実施の形態９にお
けるタイミング再生回路の構成は、図４の実施の形態２
の構成と同じである。位相制御部の構成のみ、実施の形
態２と異なる。図１８との対応部分に同一符号を付した
図１９は、本実施の形態９における位相制御部の構成図
であり、７４０９は２分周回路、７４１０は第一の符号
反転回路、７４１１は第二の符号反転回路、７４１２は
クロック振幅値選択回路、７４１３はＤＡ変換回路、７
４１４はアナログローパスフィルタリング回路である。

【０１００】次に、本位相制御部の動作について説明す
る。累積加算回路７４５Ｂ、コサイン・サイン変換回路
７４０５は、実施の形態７と同様に、タイミング位相誤
差Ｅｊを式（３４）による累積加算を行い、式（３５）
の変換によりデータＩｄｊ，Ｑｄｊを求める。２分周回
路７４０９は、シンボルレートの２倍の周波数の固定ク
ロックを２分周し、２分周された固定クロックを出力す
る。第一の符号反転回路７４１０は、Ｉｄｊを入力と
し、２分周された固定クロックの論理が“１”ならＩｄ
ｊをそのまま出力し、２分周された固定クロックの論理
が“０”ならＩｄｊを反転して出力する。同様に第二の
符号反転回路７４１１は、Ｑｄｊを入力とし、２分周さ
れた固定クロックの論理が“１”ならＱｄｊをそのまま
出力し、２分周された固定クロックの論理が“０”なら
Ｑｄｊを反転して出力する。クロック振幅値選択回路７
４１２は、シンボルレートの２倍の周波数の固定クロッ
クが論理“１”なら第一の符号反転回路７４１０のデー
タを出力し、シンボルレートの２倍の周波数の固定クロ
ックが論理０”なら第二の符号反転回路７４１１のデー
タを出力する。

【０１０１】クロック振幅値選択回路７４１２出力値を
Ｓｄとすると、ここまでの一連の動作は、例えば図２０
のようになる（図中、Ｔはシンボル周期である）。Ｉｄ
ｊ，Ｑｄｊのタイミングと、それに対するシンボルレー
トの２倍の周波数の固定クロック、２分周された固定ク
ロックのタイミングが図２０の場合、上記処理によって
得られるＳｄのデータ系列は、図２０のようなシンボル
周波数成分を有する波形となる。ＤＡ変換回路７４１３
は、このＳｄをＤＡ変換し、アナログ信号に変換する。
更に、アナログローパスフィルタリング回路７４１４
は、ＤＡ変換後の信号の高調波成分を除去し、除去後の
アナログ信号ｓ（ｔ）を出力する。図２０の例では、デ
ータ系列Ｓｄは、点線で示した曲線ｓ（ｔ）に変換され
る。硬判定回路７４０８は、実施の形態７と同様、ｓ
（ｔ）を硬判定し、硬判定後のデータを再生２倍クロッ
クとして出力する。図２０の例のように、信号ｓ（ｔ）
の正→負の変化点で、再生２倍クロックが立ち下がり、
負→正の変化点で、再生２倍クロックが立ち上がる。こ
のように本実施の形態９の位相制御部は、実施の形態７
と同様、遅延素子を用いないため、遅延時間誤差αの影
響を受けず、常に等間隔の位相制御ステップによるクロ
ック位相制御を実現する。

【０１０２】以上のことから、本実施の形態９におい
て、タイミング再生回路はシンボルレートの２倍のロー
カル正弦波信号を入力して、シンボル周期に対して十分
小さな位相制御ステップ間隔（シンボル周期の１／１６
以下）を、安定して実現する。よって、実施の形態９の
タイミング再生回路は、特に高速無線伝送システムなど
シンボルレートが高い場合に、低消費電力化が実現で
き、回路設計も容易となる。また実施の形態９のタイミ
ング再生回路は、シンボル周波数生成部７１Ａにより、
シンボルレートの２倍でオーバーサンプルされたベース
バンド位相データを用いて、特に位相変動が大きいデー
タパターンに対して、高速引込みを行うことができる。
更に実施の形態９のタイミング再生回路は、本実施の形
態９の直交変調回路を有する位相制御部により、温度に
よって特性が左右させず、ＦＤＭＡ通信などのように、
常に有意な信号受信状態が連続して続く場合でも、再生
シンボルクロックの等間隔な位相制御ステップによる、
安定した位相制御を実現することができる。また、実施
の形態９の位相制御部は、ＤＡ変換器、ローパスフィル
タをそれぞれ１個だけで構成でき、残りをディジタル信
号処理で行うため、実施の形態７の位相制御部より回路
規模が小さくなる。更に実施の形態９の位相制御部は、
実施の形態７の直交変調回路７４０６と等価な処理を、
ディジタル信号処理で行うため、π／２移相器などのア
ナログ素子の精度に特性が左右されない。

【０１０３】実施の形態１０．実施の形態１のタイミン
グ再生回路は、ベースバンド位相データが１シンボル毎
に大きく変動する場合に、高速な位相引き込みを実現す
るが、π／４シフトＱＰＳＫ変調方式のように、ベース
バンド位相データの変動量が比較的小さい場合に、タイ
ミング位相の引込みに時間がかかる場合もある。実施の
形態１０では、このような場合でも、高速にタイミング
位相を引込むタイミング再生回路を示す。

【０１０４】実施の形態１０における復調器の構成は、
図１の実施の形態１の構成と同じである。タイミング再
生回路の構成が実施の形態１と異なる。図２３と同一符
号を付した図２１は、実施の形態１０におけるタイミン
グ再生回路の構成であり、７８は位相データ補間回路、
７１Ｃはシンボル周波数成分生成部、７７Ａはフィルタ
情報用メモリである。

【０１０５】次に、実施の形態１０におけるタイミング
再生回路の動作を説明する。本タイミング再生回路も、
実施の形態１と同様、シンボルレートの２倍でオーバー
サンプルされたベースバンド位相データを用いて動作
し、動作クロックはシンボルレートの２倍の周波数の固
定クロックである。本タイミング再生回路は、シンボル
レートの２倍でオーバーサンプリングされたベースバン
ド位相データθｉ＝θ（ｉＴ／２）(ｉ=1,2,3,4,…）か
ら、各サンプル位相データ間の位相データθ（ｉＴ／２
＋Ｔ／４）を、一次補間などの補間処理で求めること
で、シンボルレートの４倍でオーバーサンプリングされ
たベースバンド位相データ系列を生成し、このデータ系
列を用いて従来のタイミング再生回路と同じようにタイ
ミング位相誤差を求めるものである。なお、本実施の形
態１０の位相制御部は、実施の形態１，３，５，７のい
ずれかを用いればよい。以降、本実施の形態１０のタイ
ミング再生回路の詳細動作について説明する。

【０１０６】図２１の位相データ補間部７８は、ベース
バンド位相データθ（ｉＴ／２）(ｉ=1,2,3,4,…）か
ら、各サンプル位相データ間の位相データθ（ｉＴ／２
＋Ｔ／４）を、補間演算で求める。本実施の形態１０で
は、簡単な位相の一次補間で各サンプル位相データ間の
位相データを求める。式（３８）に本位相データ補間部
７８における処理を示す。但しΔＭｉは、θ（ｉＴ／２
＋Ｔ／２）から、θ（ｉＴ／２）への変動量であり、式
（３９）で求まる。 θ（ｉＴ／２＋Ｔ／４）＝ｍｏｄ（θ（ｉＴ／２） ＋ΔＭｉ／２＋２π，２π） （３８） ΔＭｉ＝θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２） 〔−π＜θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２）＜＋π〕 ΔＭｉ＝θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２）＋２π 〔−π≧θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２）〕 ΔＭｉ＝θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２）−２π 〔＋π≦θ（（ｉ＋１）Ｔ／２）−θ（ｉＴ／２）〕（３９） 本実施の形態では、補間演算に一次補間を用いたが、そ
の他にも二次補間など、データを補間するものであれ
ば、どのようなものを用いてもよい。

【０１０７】シンボル周波数成分生成部７１Ｃは、以下
に示す式（４０）に示すように、ベースバンド位相デー
タθ（ｉＴ／２）と、一つ前の位相データθ（（ｉ−
１）Ｔ／２）を用いてΔθＲ（ｉＴ／２）を求める。 ΔθＲ(iT/2)= min {｜θ（iT/2）−θ（(i-1)T/2）｜， ２π−｜θ（iT/2）−θ（(i-1)T/2）｜} （４０） また以下に示す式（４１）に示すように、各サンプル位
相データ間の補間された位相データθ（ｉＴ／２＋Ｔ／
４）と、一つ前の補間された位相データθ（ｉＴ／２−
Ｔ／４）を用いて、ΔθＨ（ｉＴ／２＋Ｔ／４）を求め
る。 ΔθH(iT/2+T/4)= min {｜θ（iT/2+T/4）−θ（iT/2-T/4）｜， ２π−｜θ（iT/2+T/4）−θ（iT/2-T/4）｜} （４1） よって、以下の式（４２）より、シンボルレートの４倍
のタイミングで、送信側のシンボル周波数成分を有する
データ系列Δθ（ｋＴ／４）（ ｋ＝1,2,3,4,…）が求
まる。 Δθ（ｋＴ／４）＝ΔθＲ（ｉＴ／２） 〔ｍｏｄ（ｋ，２）＝０〕 Δθ（ｋＴ／４）＝ΔθＨ（ｉＴ／２＋Ｔ／４） 〔ｍｏｄ（ｋ，２）＝１〕 （４２）

【０１０８】なお、補間誤差の影響で、ΔθＨ（ｉＴ／
２＋Ｔ／４）に含まれるシンボル周波数成分量が、Δθ
Ｒ（ｉＴ／２）に含まれるシンボル周波数成分量より、
少ない場合が考えられる。その場合は、ΔθＨ（ｉＴ／
２＋Ｔ／４）に重み付け係数βをかける。この場合、式
（４２）は式（４２ａ）に変更される。 Δθ（ｋＴ／４）＝ΔθＲ（ｉＴ／２） 〔ｍｏｄ（ｋ，２）＝０〕 Δθ（ｋＴ／４）＝βΔθＨ（ｉＴ／２＋Ｔ／４） 〔ｍｏｄ（ｋ，２）＝１〕 （４２ａ）

【０１０９】以降の動作は、従来例と同じであり、Δθ
（ｋＴ／４）と受信側のシンボル周波数成分との相関
を、複素乗算部７２、ローパスフィルタリング部７３で
求める。またタイミング位相差Δθjを算出したら、Δ
θjを打消す値を、実施の形態１ないし実施の形態４の
遅延時間設定信号算出回路７４１、７４１Ａ、あるい
は、実施の形態５ないし実施の形態９の累積加算回路７
４５Ａ，７４５Ｂのレジスタに入力し、再生シンボルク
ロックを瞬時に、送信タイミングに位相同期させる。

【０１１０】このように、本実施の形態１０に示した復
調器も従来例と同様、振幅制限された受信ＰＳＫ信号を
用いて動作するため、リミタを前段に有する簡単な回路
で構成することができ、回路の小型化を実現することが
できる。また本実施の形態１０に示した復調器は、再生
２倍クロックのタイミングでＡＤ変換を行うフィードバ
ック型の構成であるため、従来例の半分のサンプリング
速度であるシンボルレートの２倍で動作することがで
き、低消費電力化が実現できる。更に、従来のタイミン
グ再生回路７は、シンボルレートのｘ倍の固定クロック
を入力して、シンボル周期の１／ｘの位相制御ステップ
を行っていたのに対し、本実施の形態１０に示したタイ
ミング再生回路は、シンボルレートの２倍の固定クロッ
クを入力して、シンボル周期に対して十分小さな位相制
御ステップ間隔（シンボル周期の１／１６以下）を、安
定して実現する。よって、タイミング再生回路は、特に
高速無線伝送システムなどシンボルレートが高い場合
に、低消費電力化が実現でき、回路設計も容易となる。
またタイミング再生回路は、位相データ補間部７８によ
り、シンボルレートの２倍でオーバーサンプルされたベ
ースバンド位相データを用いて、シンボルレートの４倍
のタイミングでベースバンド位相データを生成し、この
４倍のタイミングで生成されたベースバンド位相データ
を用いて、従来方式と同じようにタイミング位相差を求
めるため、特にπ／４シフトＱＰＳＫ変調されたベース
バンド位相データのように、位相変動が比較的小さなデ
ータパターンに対して、高速引き込みを行うことができ
る。

【０１１１】

【発明の効果】上述のように、この発明によればシンボ
ルレートの２倍でオーバーサンプルされたベースバンド
位相データから、１／２シンボル差分の減算を含む簡単
な信号処理によって、送信側のシンボル周波数成分を含
むデータ系列を得ることが出来るため、本シンボル周波
数生成部のディジタル回路化、ＬＳＩ化は容易に実現で
きる。また、このデータ系列をタイミング再生に用いる
ことで、高速な位相引込み特性を示すタイミング再生回
路を実現できる。更に、本シンボル周波数生成部は、シ
ンボルレートの２倍の周波数で動作するため、特に高速
無線伝送システムにおいて、タイミング再生回路の低消
費電力化が図れ、またタイミング再生回路のＬＳＩ化が
容易となる。

【０１１２】さらに次の発明によれば、上述に加えて、
シンボルレートの２倍でオーバーサンプルされたベース
バンド位相データを入力とするフィードバック型の構成
で、送信側の伝送タイミングに位相同期した再生シンボ
ルクロックを生成することができるため、小さな回路規
模でタイミング再生回路を実現できる。更に、１シンボ
ル毎に＋πと−πの位相変動を繰り返すデータパターン
に対して高速な位相引込み特性を示すタイミング再生回
路を実現する。

【０１１３】さらに、次の発明によれば、上述に加え
て、ローパスフィルタリング部に、ランダムウォークフ
ィルタリング部を用いて乗算データを平均化するため、
ローパスフィルタリング部の構成が簡易となり、更に回
路規模の小さなタイミング再生回路を実現できる。

【０１１４】さらに、次の発明によれば、上述に加え
て、シンボル周波数成分を有するシンボルレートの４倍
のデータ系列を、位相の補間演算によって生成し、受信
側のシンボル周波数成分との相関演算を行ってタイミン
グ位相誤差を求めるため、特にπ／４シフトＱＰＳＫ変
調されたベースバンド信号のような、位相変動が比較的
小さなデータに対して、高速な位相引込み特性を示すタ
イミング再生回路を実現する。

【０１１５】また、次の発明によれば、タイミング再生
回路は、シンボルレートの２倍の周波数の固定クロック
で動作するため、特に高速無線伝送システムにおいて、
タイミング再生回路の低消費電力化が図れ、またタイミ
ング再生回路のＬＳＩ化が容易となる。

【０１１６】さらに、次の発明によれば、上述に加え
て、シンボルレートと同じ周波数の固定クロックでタイ
ミング再生回路は動作するため、更にタイミング再生回
路の低消費電力化が図れ、更にタイミング再生回路のＬ
ＳＩ化が容易となる。

【０１１７】また次の発明によれば、タイミング再生回
路は、シンボルレートの２倍の周波数の固定クロックで
動作し、補正遅延値算出回路により、有意なデータ受信
中は、位相制御時にタイミング位相が乱れない、安定し
たクロック位相制御を実現するタイミング再生回路を実
現する。

【０１１８】さらに、次の発明によれば、上述に加え
て、シンボルレートと同じ周波数の固定クロックでタイ
ミング再生回路は動作するため、更にタイミング再生回
路の低消費電力化が図れ、更にタイミング再生回路のＬ
ＳＩ化が容易となる。

【０１１９】また、次の発明によれば、２つのクロック
移相回路を用いて、送信側の伝送タイミングに連続的に
位相同期した再生シンボルクロックを生成し、かつクロ
ック移相回路で生じる温度特性等による設定遅延時間の
誤差が生じた場合でも、位相制御時にクロック位相が乱
れないタイミング再生回路を実現する。更に、シンボル
レートの２倍の周波数の固定クロックでタイミング再生
回路は動作するため、特に高速無線伝送システムにおい
て、タイミング再生回路の低消費電力化が図れ、またタ
イミング再生回路のＬＳＩ化が容易となる。

【０１２０】さらに、次の発明によれば、上述に加え
て、シンボルレートと同じ周波数の固定クロックでタイ
ミング再生回路は動作するため、更にタイミング再生回
路の低消費電力化が図れ、更にタイミング再生回路のＬ
ＳＩ化が容易となる。

【０１２１】また、次の発明によれば、１つのクロック
移相回路を用いた簡単な回路構成で、送信側の伝送タイ
ミングに連続的に位相同期した再生シンボルクロックを
生成し、かつクロック移相回路で生じる温度特性等によ
る設定遅延時間の誤差が生じた場合でも、位相制御時に
クロック位相が乱れないタイミング再生回路を実現す
る。更に、シンボルレートの２倍の周波数の固定クロッ
クでタイミング再生回路は動作するため、特に高速無線
伝送システムにおいて、タイミング再生回路の低消費電
力化が図れ、またタイミング再生回路のＬＳＩ化が容易
となる。

【０１２２】さらに、次の発明によれば、上述に加え
て、シンボルレートと同じ周波数の固定クロックでタイ
ミング再生回路は動作するため、更にタイミング再生回
路の低消費電力化が図れ、更にタイミング再生回路のＬ
ＳＩ化が容易となる。

【０１２３】さらに、次の発明によれば、上述に加え
て、クロック移相回路において、遅延素子を（Ｎ−１）
個用いて、遅延された（Ｎ−１）個の固定クロックを生
成し、固定クロックを含むＮ個のクロックから１つを選
択することで、固定クロックにある遅延量を与えるた
め、クロック移相回路は、高速クロックを必要としな
い、簡易な回路で実現することができる。

【０１２４】また、次の発明によれば、位相制御部は、
２つのＤＡ変換器、２つのローパスフィルタ、２つの乗
算器、１つの加算器で構成される直交変調回路と、硬判
定回路による簡単な回路で、遅延時間設定信号に応じた
再生クロック位相制御を、常に一定の位相制御ステップ
間隔で連続的に行うことができる。更に、シンボルレー
トの２倍の周波数のローカル正弦波で、タイミング再生
回路は動作するため、特に高速無線伝送システムにおい
て、タイミング再生回路の低消費電力化が図れ、またタ
イミング再生回路のＬＳＩ化が容易となる。

【０１２５】さらに、次の発明によれば、上述に加え
て、シンボルレートと同じ周波数のローカル正弦波でタ
イミング再生回路は動作するため、更にタイミング再生
回路の低消費電力化が図れ、更にタイミング再生回路の
ＬＳＩ化が容易となる。

【０１２６】また、次の発明によれば、位相制御部は、
直交変調回路と等価な処理を行うディジタル回路、１つ
のＤＡ変換部、１つのアナログローパスフィルタリング
部、硬判定回路で構成される簡単な回路で、遅延時間設
定信号に応じた再生クロック位相制御を、常に一定の位
相制御ステップ間隔で連続的に行うことができる。更
に、シンボルレートの２倍の周波数のローカル正弦波
で、タイミング再生回路は動作するため、特に高速無線
伝送システムにおいて、タイミング再生回路の低消費電
力化が図れ、またタイミング再生回路のＬＳＩ化が容易
となる。

【０１２７】また、次の発明によれば、送信側の伝送タ
イミングに位相同期した再生シンボルクロックを迅速に
生成し、かつそれに同期した復調データを出力する復調
器を実現する。また本復調器は、振幅制限されたベース
バンド信号を用いて動作するため、リミタ増幅器を前段
に有することが可能であり、復調器の小型化を実現す
る。更に本復調器は、シンボルレートの２倍でデータを
オーバーサンプルするため、特に高速無線伝送システム
において、復調器の低消費電力化が図れ、また復調器の
ＬＳＩ化が容易となる。

【０１２８】また、次の発明によれば、振幅制限された
ベースバンド信号をシンボルレートの２倍でオーバーサ
ンプルして、送信側の伝送タイミングに位相同期した再
生シンボルクロックを生成し、かつそれに同期した復調
データを出力する復調器を実現する。更に本復調器は、
シンボルレートの２倍の周波数の固定クロック、あるい
はシンボルレートの２倍の周波数のローカル正弦波で動
作するため、特に高速無線伝送システムにおいて、復調
器の低消費電力化が図れ、また復調器のＬＳＩ化が容易
となる。

【０１２９】さらに次の発明によれば、上述に加えて、
ベースバンド同相信号とベースバンド直交信号を、再生
シンボルクロックの立ち上がりと立ち下がりでサンプリ
ングし、それぞれベースバンド同相データと、ベースバ
ンド直交データとして出力するサンプリング回路によ
り、サンプリングに用いるＡＤ変換器の数は従来の２個
から、４個に増加するが、固定クロック、あるいはロー
カル正弦波の周波数を、シンボルレートの２倍の周波数
から、シンボルレートと同じ周波数に削減することがで
きるため、更に復調器の低消費電力化が図れ、また更に
ＬＳＩ化が容易な復調器を実現できる。

【図面の簡単な説明】

【図１】 この発明による復調器の実施の形態１の全体
構成を示すブロック図である。

【図２】 この発明による復調器の実施の形態２の全体
構成を示すブロック図である。

【図３】 図１の復調器におけるタイミング再生回路の
構成を示すブロック図である。

【図４】 図２の復調器におけるタイミング再生回路の
構成を示すブロック図である。

【図５】 この発明によるタイミング再生回路におけ
る、実施の形態１の位相制御部を示すブロック図であ
る。

【図６】 この発明によるタイミング再生回路におけ
る、実施の形態１の遅延素子の時間誤差が生じても、ク
ロック位相の乱れが生じない位相制御部を示すブロック
図である。

【図７】 この発明による位相制御部における、クロッ
ク移相回路を示すブロック図である。

【図８】 図３のタイミング再生回路の動作の説明に供
するタイミングチャートである。

【図９】 実施の形態１のランダムウォークフィルタの
動作の説明に供するフローチャートである。

【図１０】 図７のクロック移相回路の動作の説明に供
するタイミングチャートである。

【図１１】 従来のクロック選択動作の説明に供するタ
イミングチャートである。

【図１２】 図５の位相制御部における、遅延素子の遅
延時間誤差をパラメータ徒した場合の、遅延時間設定信
号対クロック位相差特性のグラフである。

【図１３】 この発明によるタイミング再生回路におけ
る、実施の形態３の位相制御部を示すブロック図であ
る。

【図１４】 図１３の位相制御部における、第一のクロ
ック移相回路と第二のクロック移相回路を示すブロック
図である。

【図１５】 図１３の位相制御部の動作の説明に供する
タイミングチャートである。

【図１６】 この発明によるタイミング再生回路におけ
る、実施の形態５の位相制御部を示すブロック図であ
る。

【図１７】 図１６の位相制御部の動作の説明に供する
タイミングチャートである。

【図１８】 この発明によるタイミング再生回路におけ
る、実施の形態７の位相制御部を示すブロック図であ
る。

【図１９】 この発明によるタイミング再生回路におけ
る、実施の形態９の位相制御部を示すブロック図であ
る。

【図２０】 図１９の位相制御部の動作の説明に供する
タイミングチャートである。

【図２１】 この発明によるタイミング再生回路の実施
の形態１０の全体構成を示すブロック図である。

【図２２】 従来の復調器の全体構成を示すブロック図
である。

【図２３】 従来のタイミング再生回路の全体構成を示
すブロック図である。

【図２４】 従来のタイミング再生回路における、シン
ボル周波数成分生成部の動作の説明に供する波形図であ
る。

【図２５】 従来のタイミング再生回路における、位相
制御部の動作の説明に供するタイミングチャートであ
る。

【符号の説明】

１ リミタ ２ 直交検波回路 ３ 直交検波用ローカル発振器 ４ サンプリング回路 ５ 極座標変換回路 ６ データ判定回路 ７、７Ａ タイミング再生回路 ７１ シンボル周波数成分生成部 ７２ 乗算部 ７３ ローパスフィルタリング部 ７４ 位相制御部 ７５ 再生シンボルクロック生成部 ７６ 位相情報用メモリ ７７ フィルタ情報用メモリ ７８ 位相データ補間部。

Claims (19)

【特許請求の範囲】
1. 【請求項１】 シンボルレートの２倍でオーバーサンプ
   ルされたベースバンド位相データを１／２シンボル差分
   し、差分結果を位相差分データとして出力する位相差分
   部と、 前記位相差分データを絶対値変換した位相差分絶対値デ
   ータ、およびラジアン表示で２πから前記位相差分絶対
   値データを減算した値のどちらか小さい方を、シンボル
   周波数成分データとして、シンボルレートの２倍のタイ
   ミングで出力するデータ変換部とを有するシンボル周波
   数生成部を備えることを特徴とするタイミング再生回
   路。
2. 【請求項２】 前記シンボル周波数成分データに、後記
   位相制御部から出力されるシンボル周波数成分を乗算
   し、乗算データとして出力する乗算部と、前記乗算デー
   タを平均化し、平均化されたデータをタイミング位相誤
   差信号として出力するローパスフィルタリング部と、 前記タイミング位相誤差信号に基づいて、出力であるシ
   ンボル周波数成分を、送信側の伝送タイミングに位相同
   期させるように位相制御し、前記シンボル周波数成分の
   最上位ビットを再生シンボルクロックとして出力する位
   相制御部とを備えることを特徴とする、請求項１に記載
   のタイミング再生回路。
3. 【請求項３】 前記ローパスフィルタリング部は、前記
   乗算データを平均化するランダムウォークフィルタリン
   グ部を有することを特徴とする請求項２に記載のタイミ
   ング再生回路。
4. 【請求項４】 連続する前記シンボルレートの２倍でオ
   ーバーサンプルされたベースバンド位相データを２個以
   上用いて、各サンプリング点からシンボル周期／４の時
   点の位相データを補間演算を用いて算出し、算出値を位
   相補間データとし、前記位相補間データを１／２シンボ
   ル差分し、差分結果を補間位相差分データとし、 前記
   補間位相差分データを絶対値変換した補間位相差分絶対
   値データ、およびラジアン表示で２πから前記補間位相
   差分絶対値データを減算した値のどちらか小さい方を、
   シンボル周波数成分補間データとして、シンボルレート
   の２倍のタイミングで出力するシンボル周波数成分補間
   データ算出部と、 前記シンボル周波数成分補間データに、後記位相制御部
   から出力されるシンボル周波数の同相成分を乗算し、同
   相乗算データとして出力し、前記シンボル周波数成分デ
   ータに、後記位相制御部から出力されるシンボル周波数
   の直交成分を乗算し、直交乗算データとして出力する複
   素乗算部と、 前記同相乗算データを第一の積分型フィルタで平均化
   し、タイミング同相データとして出力する第一の積分フ
   ィルタリング部と、 前記直交乗算データを第二の積分型フィルタで平均化
   し、タイミング直交データとして出力する第二の積分フ
   ィルタリング部と、 前記タイミング同相データと、前記タイミング直交デー
   タの逆正接値を求める逆正接部と、 ｒシンボル周期で、前記逆正接値からタイミング位相誤
   差信号を求めて出力し、同時に前記第一の積分型フィル
   タに、前記タイミング同相データと前記タイミング直交
   データの示すベクトル長をセットし、前記第二の積分型
   フィルタをリセットする積分フィルタセット信号を出力
   する積分フィルタ制御部と、前記タイミング位相誤差信
   号に基づいて、出力であるシンボル周波数成分を、送信
   側の伝送タイミングに位相同期させるように位相制御
   し、前記シンボル周波数成分の最上位ビットを再生シン
   ボルクロックとして出力する位相制御部とを備えること
   を特徴とする、請求項１に記載のタイミング再生回路。
5. 【請求項５】 タイミング位相誤差信号に基づいて、出
   力であるシンボル周波数成分を、送信側の伝送タイミン
   グに位相同期させるように位相制御し、前記シンボル周
   波数成分の最上位ビットを再生シンボルクロックとして
   出力する位相制御部を備え、前記位相制御部は、タイミ
   ング位相誤差信号に基づいて求まる時間だけ、固定クロ
   ックを遅延し、遅延された固定クロックを２分周した信
   号を、前記再生シンボルクロックとして出力するクロッ
   ク移相部を有することを特徴とするタイミング再生回
   路。
6. 【請求項６】 タイミング位相誤差信号に基づいて、出
   力であるシンボル周波数成分を、送信側の伝送タイミン
   グに位相同期させるように位相制御し、前記シンボル周
   波数成分の最上位ビットを再生シンボルクロックとして
   出力する位相制御部を備え、前記位相制御部は、タイミ
   ング位相誤差信号に基づいて求まる時間だけ、固定クロ
   ックを遅延し、遅延された固定クロックを前記再生シン
   ボルクロックとするクロック移相部を有することを特徴
   とするタイミング再生回路。
7. 【請求項７】 タイミング位相誤差信号に基づいて、出
   力であるシンボル周波数成分を、送信側の伝送タイミン
   グに位相同期させるように位相制御し、前記シンボル周
   波数成分の最上位ビットを再生シンボルクロックとして
   出力する位相制御部を備え、前記位相制御部は、タイミ
   ング位相誤差信号から後記補正遅延値を減算し、減算結
   果を累積加算した値を、遅延時間設定信号として出力す
   る遅延時間設定信号算出部と、 前記遅延時間設定信号によって、固定クロックを設定し
   た時間だけ遅延し、遅延された固定クロックを再生クロ
   ックとし、前記再生クロックを２分周した信号を、前記
   再生シンボルクロックとして出力するクロック移相部
   と、 有意なデータ受信中において、０を補正遅延値として出
   力し、 無意味なデータ受信中において、前記遅延時間設定信号
   が固定クロックの１周期を越える時間を示したら、固定
   クロックの１周期に相当する値を補正遅延値として出力
   し、前記遅延時間設定信号が固定クロックの−１周期を
   越える時間を示したら、固定クロックの−１周期に相当
   する値を補正遅延値として出力し、前記遅延時間設定信
   号が固定クロックの±１周期以内の時間を示している間
   は、０を補正遅延値として出力する補正遅延値算出部と
   を有することを特徴とするタイミング再生回路。
8. 【請求項８】 タイミング位相誤差信号に基づいて、出
   力であるシンボル周波数成分を、送信側の伝送タイミン
   グに位相同期させるように位相制御し、前記シンボル周
   波数成分の最上位ビットを再生シンボルクロックとして
   出力する位相制御部を備え、前記位相制御部は、タイミ
   ング位相誤差信号から後記補正遅延値を減算し、減算結
   果を累積加算した値を、遅延時間設定信号として出力す
   る遅延時間設定信号算出部と、 前記遅延時間設定信号によって、固定クロックを設定し
   た時間だけ遅延し、遅延された固定クロックを、前記再
   生シンボルクロックとして出力するクロック移相部と、 有意なデータ受信中において、０を補正遅延値として出
   力し、 無意味なデータ受信中において、前記遅延時間設定信号
   が固定クロックの１周期を越える時間を示したら、固定
   クロックの１周期に相当する値を補正遅延値として出力
   し、前記遅延時間設定信号が固定クロックの−１周期を
   越える時間を示したら、固定クロックの−１周期に相当
   する値を補正遅延値として出力し、前記遅延時間設定信
   号が固定クロックの±１周期以内の時間を示している間
   は、０を補正遅延値として出力する補正遅延値算出部と
   を有することを特徴とするタイミング再生回路。
9. 【請求項９】 タイミング位相誤差信号に基づいて、出
   力であるシンボル周波数成分を、送信側の伝送タイミン
   グに位相同期させるように位相制御し、前記シンボル周
   波数成分の最上位ビットを再生シンボルクロックとして
   出力する位相制御部を備え、前記位相制御部は、タイミ
   ング位相誤差信号から後記補正遅延値を減算し、減算結
   果を累積加算した値を、第一の遅延時間設定信号として
   出力する遅延時間設定信号算出部と、前記遅延時間設定
   信号によって、固定クロックを設定した時間だけ遅延
   し、第一の遅延クロックとして出力する第一のクロック
   移相部と、タイミング位相誤差信号を累積加算した値
   を、第二の遅延時間設定信号として出力する第二の遅延
   時間設定信号算出部と、 前記第二の遅延時間設定信号によって、固定クロックを
   設定した時間だけ遅延し、第二の遅延クロックとして出
   力する第二のクロック移相部と、 前記第一の遅延時間設定信号の値が示す遅延時間と前記
   固定クロックの周期との時間差の絶対値が、前記第二の
   遅延時間設定信号の値が示す遅延時間と前記固定クロッ
   クの周期との時間差の絶対値より小さい場合は、前記第
   一の遅延クロックを、大きい場合は前記第二の遅延クロ
   ックを指定するクロック選択信号を出力するクロック切
   替え判定部と、 前記クロック選択信号に基づいて、前記第一の遅延クロ
   ック、第二の遅延クロックのどちらか一方を選択し、選
   択後のクロックを２分周したものを、前記再生シンボル
   クロックとして出力するクロック選択部と、 前記第二の遅延クロックに対して、前記第一の遅延クロ
   ック位相が進んでいるか、遅れているか検出し、検出情
   報を位相検出信号として出力するクロック位相比較部
   と、 前記位相検出信号を平均化し、平均化された位相検出信
   号を出力する平均化部と、 前記平均化された位相検出信号を累積し、この累積値に
   相当する時間と、固定クロックの周期を加算し、補正遅
   延値として出力する誤差値累積部とを有することを特徴
   とするタイミング再生回路。
10. 【請求項１０】 タイミング位相誤差信号に基づいて、
    出力であるシンボル周波数成分を、送信側の伝送タイミ
    ングに位相同期させるように位相制御し、前記シンボル
    周波数成分の最上位ビットを再生シンボルクロックとし
    て出力する位相制御部を備え、前記位相制御部は、タイ
    ミング位相誤差信号から後記補正遅延値を減算し、減算
    結果を累積加算した値を、第一の遅延時間設定信号とし
    て出力する遅延時間設定信号算出部と、前記遅延時間設
    定信号によって、固定クロックを設定した時間だけ遅延
    し、第一の遅延クロックとして出力する第一のクロック
    移相部と、タイミング位相誤差信号を累積加算した値
    を、第二の遅延時間設定信号として出力する第二の遅延
    時間設定信号算出部と、 前記第二の遅延時間設定信号によって、固定クロックを
    設定した時間だけ遅延し、第二の遅延クロックとして出
    力する第二のクロック移相部と、 前記第一の遅延時間設定信号の値が示す遅延時間と前記
    固定クロックの周期との時間差の絶対値が、前記第二の
    遅延時間設定信号の値が示す遅延時間と前記固定クロッ
    クの周期との時間差の絶対値より小さい場合は、前記第
    一の遅延クロックを、大きい場合は前記第二の遅延クロ
    ックを指定するクロック選択信号を出力するクロック切
    替え判定部と、 前記クロック選択信号に基づいて、前記第一の遅延クロ
    ック、第二の遅延クロックのどちらか一方を選択し、選
    択されたのクロックを前記再生シンボルクロックとして
    出力するクロック選択部と、 前記第二の遅延クロックに対して、前記第一の遅延クロ
    ック位相が進んでいるか、遅れているか検出し、検出情
    報を位相検出信号として出力するクロック位相比較部
    と、 前記位相検出信号を平均化し、平均化された位相検出信
    号を出力する平均化部と、 前記平均化された位相検出信号を累積し、この累積値に
    相当する時間と、固定クロックの周期を加算し、補正遅
    延値として出力する誤差値累積部とを有することを特徴
    とするタイミング再生回路。
11. 【請求項１１】 タイミング位相誤差信号に基づいて、
    出力であるシンボル周波数成分を、送信側の伝送タイミ
    ングに位相同期させるように位相制御し、前記シンボル
    周波数成分の最上位ビットを再生シンボルクロックとし
    て出力する位相制御部を備え、前記位相制御部は、固定
    クロックをラジアン表示でπ移相した信号を、π移相ク
    ロックとして出力するπ移相部と、後記クロック選択信
    号によって、固定クロックと前記π移相クロックのどち
    らか一方を比較用クロックとして、もう一方を移相用ク
    ロックとして、それぞれ出力するクロック切替え部と、
    前記タイミング位相誤差信号を累積加算し、累積加算後
    の値を固定クロックの１周期に相当する時間で除算した
    場合の余剰値を、遅延時間設定信号として出力する累積
    加算部と、前記遅延時間設定信号によって、前記移相用
    クロックを設定した時間だけ遅延し、遅延された信号を
    再生クロックとし、再生クロックを２分周した信号を、
    前記再生シンボルクロックとして出力するクロック移相
    部と、前記比較用クロックを２分周し、２分周したクロ
    ックを比較用２分周クロックとして出力する第一の２分
    周部と、前記再生クロックを２分周し、２分周したクロ
    ックを再生２分周クロックとして出力する第二の２分周
    部と、前記比較用２分周クロックを、前記再生２分周ク
    ロックでサンプリングし、サンプリングされたデータに
    変化が生じた場合は、その変化時点で前記累積加算部内
    の累積加算値を０にリセットするリセット信号と、その
    変化時点で論理“１”と、論理“０”が切替わるクロッ
    ク選択信号を出力するクロック切替え信号出力部とを有
    することを特徴とするタイミング再生回路。
12. 【請求項１２】 タイミング位相誤差信号に基づいて、
    出力であるシンボル周波数成分を、送信側の伝送タイミ
    ングに位相同期させるように位相制御し、前記シンボル
    周波数成分の最上位ビットを再生シンボルクロックとし
    て出力する位相制御部を備え、前記位相制御部は、固定
    クロックをラジアン表示でπ移相した信号を、π移相ク
    ロックとして出力するπ移相部と、後記クロック選択信
    号によって、固定クロックと前記π移相クロックのどち
    らか一方を比較用クロックとして、もう一方を移相用ク
    ロックとして、それぞれ出力するクロック切替え部と、
    前記タイミング位相誤差信号を累積加算し、累積加算後
    の値を固定クロックの１周期に相当する時間で除算した
    場合の余剰値を、遅延時間設定信号として出力する累積
    加算部と、前記遅延時間設定信号によって、前記移相用
    クロックを設定した時間だけ遅延し、遅延された信号を
    再生クロックとし、再生クロックを前記再生シンボルク
    ロックとして出力するクロック移相部と、前記比較用ク
    ロックを２分周し、２分周したクロックを比較用２分周
    クロックとして出力する第一の２分周部と、前記再生ク
    ロックを２分周し、２分周したクロックを再生２分周ク
    ロックとして出力する第二の２分周部と、前記比較用２
    分周クロックを、前記再生２分周クロックでサンプリン
    グし、サンプリングされたデータに変化が生じた場合
    は、その変化時点で前記累積加算部内の累積加算値を０
    にリセットするリセット信号と、その変化時点で論理
    “１”と、論理“０”が切替わるクロック選択信号を出
    力するクロック切替え信号出力部とを有することを特徴
    とするタイミング再生回路。
13. 【請求項１３】 前記クロック移相部は、前記固定クロ
    ックを、時間ｙから時間ｙ×（Ｎ−１）まで、ｙ時間ス
    テップで遅らせて、（Ｎ−１）個の遅延クロックを生成
    し、前記固定クロックと、前記（Ｎ−１）個の遅延クロ
    ックを含むＮ個のクロックを、遅延クロック群として出
    力する遅延クロック群生成部と、前記遅延時間設定信号
    に基づいて、クロック選択信号を生成して出力するクロ
    ック選択信号生成部と、 前記クロック選択信号に基づいて、前記遅延クロック群
    から１つを選択し、遅延クロックとして出力するクロッ
    ク選択部とを有し、 前記遅延クロック群生成部は、遅延素子で遅延時間ｙを
    与える遅延部をＮ個有し、直列接続されたＮ個の前記遅
    延部に前記固定クロックを入力して、Ｎ個の遅延クロッ
    クを生成することを特徴とする請求項５ないし請求項１
    ２記載のタイミング再生回路。
14. 【請求項１４】 タイミング位相誤差信号に基づいて、
    出力であるシンボル周波数成分を、送信側の伝送タイミ
    ングに位相同期させるように位相制御し、前記シンボル
    周波数成分の最上位ビットを再生シンボルクロックとし
    て出力する位相制御部を備え、前記位相制御部は、前記
    タイミング位相誤差信号を累積加算し、累積加算後の値
    を後記ローカル正弦波の１周期に相当する時間で除算し
    た場合の余剰値を、遅延時間設定信号として出力する累
    積加算部と、前記遅延時間設定信号の示す値を、後記ロ
    ーカル正弦波の周期に対する位相で表記した場合のコサ
    イン値と、サイン値を求め、それぞれコサインデータ、
    サインデータとして出力するコサイン・サイン変換部
    と、前記コサインデータと、前記サインデータを、ロー
    カル正弦波で直交変調し、直交変調された信号を、タイ
    ミング再生信号として出力する、２つのＤＡ変換器、２
    つのローパスフィルタ、２つの乗算器、１つの加算器、
    １つのπ／２移相器で構成される直交変調部と、前記タ
    イミング再生信号を硬判定し、硬判定後のデータを２分
    周した信号を、前記再生シンボルクロックとして出力す
    る硬判定部とを有することを特徴とするタイミング再生
    回路。
15. 【請求項１５】 タイミング位相誤差信号に基づいて、
    出力であるシンボル周波数成分を、送信側の伝送タイミ
    ングに位相同期させるように位相制御し、前記シンボル
    周波数成分の最上位ビットを再生シンボルクロックとし
    て出力する位相制御部を備え、前記位相制御部は、前記
    タイミング位相誤差信号を累積加算し、累積加算後の値
    を後記ローカル正弦波の１周期に相当する時間で除算し
    た場合の余剰値を、遅延時間設定信号として出力する累
    積加算部と、前記遅延時間設定信号の示す値を、後記ロ
    ーカル正弦波の周期に対する位相で表記した場合のコサ
    イン値と、サイン値を求め、それぞれコサインデータ、
    サインデータとして出力するコサイン・サイン変換部
    と、前記コサインデータと、前記サインデータを、ロー
    カル正弦波で直交変調し、直交変調された信号を、タイ
    ミング再生信号として出力する、２つのＤＡ変換器、２
    つのローパスフィルタ、２つの乗算器、１つの加算器、
    １つのπ／２移相器で構成される直交変調部と、前記タ
    イミング再生信号を硬判定し、硬判定後のデータを、前
    記再生シンボルクロックとして出力する硬判定部とを有
    することを特徴とするタイミング再生回路。
16. 【請求項１６】 タイミング位相差信号に基づいて、出
    力であるシンボル周波数成分を、送信側の伝送タイミン
    グに位相同期させるように位相制御し、前記シンボル周
    波数成分の最上位ビットを再生シンボルクロックとして
    出力する位相制御部を備え、前記位相制御部は、前記タ
    イミング位相誤差信号を累積加算し、累積加算後の値を
    後記固定クロックの１周期に相当する時間で除算した場
    合の余剰値を、遅延時間設定信号として出力する累積加
    算部と、前記遅延時間設定信号の示す値を、後記固定ク
    ロックの周期に対する位相で表記した場合のコサイン値
    と、サイン値を求め、それぞれコサインデータ、サイン
    データとして出力するコサイン・サイン変換部と、後記
    再生クロックの２倍の周波数を有する２倍固定クロック
    を２分周して、固定クロックを生成する２分周部と、前
    記固定クロックの論理が“１”の場合、前記コサインデ
    ータをそのまま出力し、前記固定クロックの論理が
    “０”の場合、前記コサインデータに“−１”を乗算し
    て出力する第一の符号反転部と、前記固定クロックの論
    理が“１”の場合、前記サインデータをそのまま出力
    し、前記固定クロックの論理が“０”の場合、前記サイ
    ンデータに“−１”を乗算して出力する第二の符号反転
    部と、前記２倍固定クロックが論理“１”の場合、前記
    第一の符号反転部の出力値を４倍再生タイミングデータ
    として出力し、前記２倍固定クロックが論理“０”の場
    合、前記第二の符号反転部の出力値を４倍タイミング再
    生データとして出力するクロック振幅値選択部と、前記
    ４倍タイミング再生データをＤＡ変換し、アナログタイ
    ミング信号に変換するＤＡ変換部と、前記アナログタイ
    ミング信号をローパスフィルタリングし、高調波成分を
    除去した信号をタイミング再生信号として出力するアナ
    ログローパスフィルタリング部と、前記タイミング再生
    信号を硬判定し、硬判定後のデータを、前記再生シンボ
    ルクロックとして出力する硬判定部とを有することを特
    徴とするタイミング再生回路。
17. 【請求項１７】 シンボルレートの２倍でオーバーサン
    プルされたベースバンド位相データを入力とし、送信側
    の伝送タイミングに位相同期した、再生シンボルクロッ
    クを出力する請求項２から４記載のいずれかのタイミン
    グ再生回路と、ＰＳＫ変調された受信ＩＦ信号に、ＩＦ
    信号と同一の周波数を有するローカル信号を複素乗算
    し、複素乗算後の同相成分と複素乗算後の直交成分をロ
    ーパスフィルタリングし、それぞれベースバンド同相信
    号、ベースバンド直交信号として出力する直交検波部
    と、前記ベースバンド同相信号と、前記ベースバンド直
    交信号を、前記再生シンボルクロックに同期したシンボ
    ルレートの２倍のタイミングでオーバーサンプルし、そ
    れぞれベースバンド同相データと、ベースバンド直交デ
    ータとして出力するサンプリング部と、前記ベースバン
    ド同相データと、前記ベースバンド直交データを極座標
    変換し、極座標変換後のデータをベースバンド位相デー
    タとして出力する極座標変換部と、前記再生シンボルク
    ロックで、前記ベースバンド位相データをラッチし、ラ
    ッチ後の位相データから復調データを判定し、出力する
    データ判定部とを有することを特徴とする復調器。
18. 【請求項１８】 送信側の伝送タイミングに位相同期し
    た再生シンボルクロックを出力し、シンボルレートの２
    倍の周波数の前記固定クロック、あるいはシンボルレー
    トの２倍の周波数の前記ローカル正弦波から、前記再生
    シンボルクロックを生成する請求項５、請求項７、請求
    項９、請求項１１、請求項１４、および請求項１６記載
    のいずれかのタイミング再生回路と、ＰＳＫ変調された
    受信ＩＦ信号を、振幅制限する振幅制限部と、振幅制限
    された受信ＩＦ信号に、ＩＦ信号と同一の周波数を有す
    るローカル信号を複素乗算し、複素乗算後の同相成分と
    複素乗算後の直交成分をローパスフィルタリングし、そ
    れぞれベースバンド同相信号、ベースバンド直交信号と
    して出力する直交検波部と、前記ベースバンド同相信号
    と前記ベースバンド直交信号を、前記再生クロックでサ
    ンプリングし、それぞれベースバンド同相データと、ベ
    ースバンド直交データとして出力するサンプリング部
    と、前記ベースバンド同相データと、前記ベースバンド
    直交データを極座標変換し、極座標変換後のデータをベ
    ースバンド位相データとして出力する極座標変換部と、
    前記再生シンボルクロックで、前記ベースバンド位相デ
    ータをラッチし、ラッチ後の位相データから復調データ
    を判定し、出力するデータ判定部とを有することを特徴
    とする復調器。
19. 【請求項１９】 送信側の伝送タイミングに位相同期し
    た再生シンボルクロックを出力し、シンボルレートと同
    じ周波数の前記固定クロック、あるいはシンボルレート
    と同じ周波数の前記ローカル正弦波から、前記再生シン
    ボルクロックを生成する請求項６、請求項８、請求項１
    ０、請求項１２、および請求項１５記載のいずれかのタ
    イミング再生回路と、ＰＳＫ変調された受信ＩＦ信号
    を、振幅制限する振幅制限部と、振幅制限された受信Ｉ
    Ｆ信号に、ＩＦ信号と同一の周波数を有するローカル信
    号を複素乗算し、複素乗算後の同相成分と複素乗算後の
    直交成分をローパスフィルタリングし、それぞれベース
    バンド同相信号、ベースバンド直交信号として出力する
    直交検波部と、前記ベースバンド同相信号と前記ベース
    バンド直交信号を、前記再生シンボルクロックの立ち上
    がりと立ち下がりでサンプリングし、それぞれベースバ
    ンド同相データと、ベースバンド直交データとして出力
    するサンプリング部と、前記ベースバンド同相データ
    と、前記ベースバンド直交データを極座標変換し、極座
    標変換後のデータをベースバンド位相データとして出力
    する極座標変換部と、前記再生シンボルクロックで、前
    記ベースバンド位相データをラッチし、ラッチ後の位相
    データから復調データを判定し、出力するデータ判定部
    とを有することを特徴とする復調器。