CN102291131B - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN102291131B
CN102291131B CN201110146684.2A CN201110146684A CN102291131B CN 102291131 B CN102291131 B CN 102291131B CN 201110146684 A CN201110146684 A CN 201110146684A CN 102291131 B CN102291131 B CN 102291131B
Authority
CN
China
Prior art keywords
frequency
voltage
vector
unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110146684.2A
Other languages
English (en)
Other versions
CN102291131A (zh
Inventor
古幡司
盐原毅
赤池和男
塚本信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN102291131A publication Critical patent/CN102291131A/zh
Application granted granted Critical
Publication of CN102291131B publication Critical patent/CN102291131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种频率合成器，本发明的目的是提供根据新原理能够在宽频带中精细地设定频率，且频率的引入范围较宽的频率合成器。作为具体的解决方法，对电压控制振荡部的输出频率的正弦波信号进行正交检波，制作以与检波中使用的频率信号的频率的差分的频率(速度)旋转的矢量，预先计算电压控制振荡部的输出频率成为设定值时的矢量的频率，当驱动电压控制振荡部时将与矢量的频率和上述计算出的频率的差分相当的电压信号反馈到电压控制振荡部，以使该差分成为零的方式形成PLL。从而，当PLL被锁定时，电压控制振荡部的输出频率被调整为设定频率。并且，在PLL的锁定后，在两者的间隔变大后通过积分电路部对设定值进行积分，并施加给控制电压。

Description

频率合成器
本申请是2007年3月14日提出的申请号为200780011872.6的同名申请的分案申请。
技术领域
本发明涉及能够得到所希望的频率的振荡输出的频率合成器。
背景技术
作为一种标准信号发生器，存在应用PLL(Phase Locked Loop：锁相环)的频率合成器。如图12所示，频率合成器利用分频器202将电压控制振荡器201分频至1/N，将其分频输出输入相位比较器203的一个输入端，并利用分频器200将作为基准信号发生器的例如水晶振荡器204的振荡输出分频至1/M，将其分频输出输入相位比较器203的另一个输入端，经过环路滤波器205将比较信号反馈到电压控制振荡器201，由此构成PLL(例如专利文献1)。当PLL锁定时，因为电压控制振荡器201的振荡输出的频率fvco和水晶振荡器204的振荡输出的频率f0为fvco/N＝f0/M的关系，所以fvco＝(N/M)f0。分频器202由可编程计数器构成，能够从外部利用数字数据设定分频比N，因此能够自由地设定频率fvco。
作为频率合成器的应用，例如用作移动站中的站振荡部。即，因为在基站中将规定的频带分配给移动站，所以在移动站一侧，需要生成被分配的频带的振荡输出，因此，需要使站振荡部具有能够调整频率的功能。并且，也被用于无线通信设备的试验用信号源和播放设备等中。
这样，例如在通信领域中应用频率合成器的情况下，为了避免与其它频道的干扰，要求噪声少，又因为电波过密，所以希望能够尽可能精细地设定频率。为了精细地设定频率，使上述分频比N较大即可，但是如果太大，则在环路中发生的延迟变长，噪声变大，实际上N的上限为1000左右。
因此，为了便于说明，例如当设计能够以1Hz单位调整1000MHz左右的频率的频率合成器时，需要使图12的装置多段化。即，当令N的上限为1000时，通过令输入相位比较器的基准信号的频率(M/f0)为1MHz，能够制作能够以1MHz的刻度(精度)设定的1MHz～1000MHz的频率合成器。同样地通过令基准信号的频率为1kHz，制作能够以1kHz的刻度设定的1kHz～1MHz的频率合成器，同样地通过令基准信号的频率为1Hz，制作能够以1Hz的刻度设定的1Hz～1kHz的频率合成器。然后，通过阶段地合成各频率合成器，能够得到能够以1Hz的刻度设定到1000MHz为止的频率合成器。
但是当采用上述方式时，必须针对合成频率的各合成电路组合PLL，存在电路结构复杂，部件数量增多，噪声变多的问题。
于是，本发明者通过采用与现有的频率合成器相比原理完全不同的新结构，开发在宽频带中能够精细地设定频率的新方式的频率合成器，但是考虑到频率的引入范围窄，电压控制振荡部的制品的偏差和温度特性等，存在不能够可靠地进行该引入的问题，为了实用化必须克服这个问题。并且，该频率合成器由模拟电路和数字电路构成，还存在必须抑制数字/模拟变换部内的大量的切换元件的同时切换产生的噪声这样的问题。
专利文献1：日本特开平2004-274673号公报
发明内容
本发明为一种频率合成器，通过采用与现有的频率合成器相比原理完全不同的新结构，在宽频带中能够精细地设定频率，并能够得到低噪声的频率信号，本发明的目的在于提供能够使频率的引入范围较宽的技术，和能够抑制数字/模拟变换部内的大量的切换元件的同时切换产生的噪声的技术。
本发明的频率合成器的特征在于，包括：
振荡输出与被供给的电压对应的频率的频率信号的电压控制振荡部；
按照电压控制振荡部的设定频率将上述频率信号分频为1/N(N为整数)的分频单元；
根据基准时钟信号对与上述电压控制振荡部的输出频率的1/N相当的频率的正弦波信号进行取样，将其取样值作为数字信号输出的模拟/数字变换部；
矢量取出单元，其对于与来自该模拟/数字变换部的输出信号对应的频率信号，利用频率为ω0/2π的正弦波信号的数字信号进行正交检波，取出对以与该频率信号的频率和ω0/2π的频率差相当的频率旋转的矢量进行复数表示时的实数部分和虚数部分；
对上述电压控制振荡部的输出频率成为设定值时的上述矢量的频率进行计算的参数输出部；
取出上述矢量的频率与由上述参数输出部计算出的频率的差分的频率差取出单元；
对与由该频率差取出单元取出的频率差对应的电压信号进行积分，经数字/模拟变换部作为控制电压反馈到上述电压控制振荡部的单元；和
频率引入单元，其在装置开始运行时，在由于来自电压控制振荡部的输出频率过小而不能够从频率差取出单元得到电压信号的期间，通过积分电路部对第一常数进行积分，输出电压控制振荡部的控制电压，并且在PLL被锁定后，当设定频率和来自电压控制振荡部的输出频率的频率差从预先设定的第二范围偏离时，通过积分电路部对第二常数进行积分，在该频率差位于预先设定的第一范围内后，停止上述积分电路部的积分动作，其中，
上述电压控制振荡部的控制电压为来自上述反馈单元的控制电压、和来自上述频率引入单元的控制电压的相加值，
由电压控制振荡部、矢量取出单元和将上述电压信号反馈到电压控制振荡部的单元形成PLL，当PLL被锁定时，电压控制振荡部的输出频率被调整为设定频率。
上述第一范围例如位于上述第二范围内并且比第二范围窄。此外，上述频率引入单元当装置开始运行时，在通过对第一常数进行积分，使得来自电压控制振荡部的输出频率上升，从频率差取出单元得到电压信号后，也可以代替该第一常数，对由上述频率差取出单元取出的频率差进行积分，输出电压控制振荡部的控制电压。
进一步，而且上述频率引入单元也可以构成为，在利用积分电路部对第一常数进行积分，输出电压控制振荡部的控制电压后，在由于设定频率与来自电压控制振荡部的输出频率的频率差已变小而从频率差取出单元输出电压信号后，利用上述积分电路部对该电压信号进行积分，以大于上述反馈单元的频率刻度变换为模拟信号，将该模拟信号作为电压控制振荡部的控制电压输出。
其它发明的频率合成器的特征在于，包括：
振荡输出与被供给的电压对应的频率的频率信号的电压控制振荡部；
按照电压控制振荡部的设定频率将上述频率信号分频为1/N(N为整数)的分频单元；
根据基准时钟信号对与上述电压控制振荡部的输出频率的1/N相当的频率的正弦波信号进行取样，将其取样值作为数字信号输出的模拟/数字变换部；
矢量取出单元，其对于与来自该模拟/数字变换部的输出信号对应的频率信号，利用频率为ω0/2π的正弦波信号的数字信号进行正交检波，取出对以与该频率信号的频率和ω0/2π的频率差相当的频率旋转的矢量进行复数表示时的实数部分和虚数部分；
对上述电压控制振荡部的输出频率成为设定值时的上述矢量的频率进行计算的参数输出部；
取出上述矢量的频率与由上述参数输出部计算出的频率的差分的频率差取出单元；
对与由该频率差取出单元取出的频率差对应的电压信号进行积分，经数字/模拟变换部作为控制电压反馈到上述电压控制振荡部的单元；和
频率引入单元，其中，
上述频率引入单元，
(A)当装置开始运行时，在由于来自电压控制振荡部的输出频率过小且设定频率与该输出频率的频率差过大，不能够从频率差取出单元得到电压信号的期间，通过积分电路部对第一常数进行积分，输出电压控制振荡部的控制电压，
(B)在从频率差取出单元输出电压信号后，通过上述积分电路部对该电压信号进行积分，以大于上述反馈单元的频率刻度变换为模拟信号，将该模拟信号作为电压控制振荡部的控制电压输出，
(C)在设定频率与来自电压控制振荡部的输出频率的频率差位于预先设定的范围内后，停止上述积分电路部的积分动作，令来自上述频率引入单元的控制电压为固定值，
(D)为了减少反馈单元中的数字/模拟变换部的同时切换，降低尖峰脉冲噪声(glitch noise)，上述固定值被设定为，在上述频率引入单元中的数字/模拟变换部能够设定的控制电压中，相比于输出频率最接近设定频率的控制电压，仅偏离与能够调整的频率刻度的整数倍对应的量的值，
由上述电压控制振荡部、矢量取出单元和将上述电压信号反馈到电压控制振荡部的反馈单元形成PLL，当PLL被锁定时电压控制振荡部的输出频率被调整为设定频率，
上述电压控制振荡部的控制电压为来自上述反馈单元的控制电压和来自上述频率引入单元的控制电压的相加值。
上述分频单元也包括N＝1的情况，在此情况下在实际的装置中不使用分频器，电压控制振荡部的输出端和模拟/数字变换部的输入端之间的导电路径相对于本发明中所说的分频单元。这样，在本发明中，为了使得容易理解权利要求的范围的记载，即使在N＝1的情况下，也记载有分频单元的结构。
为了令电压控制振荡部的控制电压为来自上述反馈单元的控制电压和来自上述频率引入单元的控制电压的相加值，能够采用设置有用于将来自上述反馈单元的控制电压和来自上述频率引入单元的控制电压相加后供向电压控制振荡部的耦合器的结构。
或者，上述电压控制振荡部也可以采用设置有分别被输入来自上述反馈单元的控制电压和来自上述频率引入单元的控制电压的端口的结构。
列举本发明的更具体的实施方式的一个例子，设置有输出用于驱动电压控制振荡部的电压的电压输出部，
设置有输出用于驱动电压控制振荡部的电压的电压输出部，
将上述电压信号反馈到电压控制振荡部的单元包括：设置在频率差取出单元的后段的具有积分功能的环路滤波器，和从来自上述电压输出部的输出电压减去该环路滤波器的输出电压后供向电压控制振荡部的单元。
作为本发明的优选实施方式能够列举以下例子，例如上述参数输出部，在用N除电压控制振荡部的输出频率的设定值时，对成为与在模拟/数字变换部中使用的基准时钟信号的频率和在矢量取出单元中使用的ω0/2π之差最接近的频率的N的值进行计算，分频单元利用该值对来自电压控制振荡部的频率信号进行分频。
进一步说明本发明的优选实施方式，上述参数输出部对用于粗调整的频率刻度fa的整数倍的频率中的、与电压控制振荡部的输出频率成为设定值时的上述矢量的频率最接近的频率n·fa(n为整数)，以及比上述频率刻度fa更小的用于微调整的频率刻度fb的整数倍的频率中的、与电压控制振荡部的输出频率成为设定值时的上述矢量的频率和上述频率n·fa之差最接近的频率m·fb(m为整数)进行计算，
上述频率差取出单元包括：在通过上述矢量取出单元得到的上述矢量上乘上以频率n·fa逆旋转的逆矢量，取出从上述矢量的频率减去逆矢量的频率后得到的频率的微速矢量的单元；从该微速矢量的各取样时的实数部分和虚数部分的值求取上述微速矢量的频率的微速矢量的微速检测单元；和输出与由该微速检测单元检测出的微速矢量的频率和频率m·fb之差相当的信号的单元。
在此情况下，微速矢量的频率优选低到能够将表示矢量的复数平面上的相位θ看作sinθ，通过近似计算能够求取该频率的程度。
此外，微速矢量的微速检测单元能够形成为包括以下单元的结构，该单元计算由某个取样时的微速矢量的实数部分和虚数部分决定的复数平面上的位置、与由下一个取样时的微速矢量的实数部分和虚数部分决定的复数平面上的位置的距离，并将计算值看作当两个取样时的微速矢量的相位差。
将相当于频率差的电压信号反馈到上述电压控制振荡部的单元例如包括将与微速矢量的频率和频率m·fb之差相当的信号进行累积的单元。
此外，逆矢量能够通过沿旋转方向依次排列有规定复数平面上的逆矢量的位置的实数部分和虚数部分的组的数据表、以及利用与逆矢量的旋转方向和频率对应的增量(increment)数或减量(decrement)数产生上述数据表的地址的单元而生成。
本发明的频率合成器为与如现有技术那样频率的调整单位(能够以多大的刻度调整频率)依靠分频器的分频比的方法完全不同的方法。即，
X.对电压控制振荡部的输出频率的正弦波信号进行正交检波，制作以与检波中使用的频率信号的频率的差分的频率(速度)旋转的矢量，
Y.预先计算电压控制振荡部的输出频率成为设定值时的矢量的频率，
Z.在驱动电压控制振荡部时将与矢量的频率和上述计算出的频率的差分相当的电压信号反馈到电压控制振荡部，以使得该差分成为零的方式形成PLL。
因此，当PLL被锁定时，电压控制振荡部的输出频率被调整为设定频率，但是因为只预先计算电压控制振荡部的输出频率成为设定值时的矢量的频率，而且可以说虽然是1段PLL，但是能够设定输出频率，所以能够噪声小且在宽频带中精细地设定频率。例如能够以例如1Hz单位或其以下的单位设定几百MHz的电压控制振荡器，能够得到极其划时代的频率合成器。
而且，在本发明中，在来自电压控制振荡部的输出频率较小且相对设定频率存在大的间隔的期间，通过由积分电路部对第一常数进行积分后作为电压控制振荡部的控制电压输出，提高上述输出频率，在两者的差几乎消失后，停止积分，之后在两者的间隔变大后由积分电路部对第二常数进行积分，因此频率的引入范围宽，即使电压控制振荡部的频率存在偏差，或由于温度特性等使频率发生变化，也能够进行频率的引入，从而能够稳定地动作。
此外，在第二发明中，因为在微调整用的反馈单元的数字/模拟变换部中在中心值附近进行切换的概率变低，所以同时进行切换的切换元件数变少，能够达到降低尖峰脉冲噪声的目的。
附图说明
图1是表示本发明的频率合成器的基本结构的框图。
图2是表示本发明的频率合成器的实施方式的框图。
图3是表示在上述实施方式中使用的载波除去器(carrier remove)的结构图。
图4是表示通过载波除去器得到的矢量的说明图。
图5是表示逆矢量乘法部的结构的结构图。
图6是表示用于在参数发生部中产生逆矢量的数据表的说明图。
图7是表示利用频率差取出单元使通过载波除去器得到的矢量与逆矢量相乘的状态的说明图。
图8是表示在相前后的时刻取样的矢量的相位差的说明图。
图9是表示图1的框图中的相位差的累积加法部的结构图。
图10是表示图1的框图中的环路滤波器的结构图。
图11是表示上述实施方式的作用的流程图。
图12是表示上述实施方式的作用的时序图。
图13是表示电压控制振荡部的其它例子的电路图。
图14是表示D/A变换器的结构例的电路图。
图15是表示通过在频率引入单元的输出上施加偏压(offset)，使本来的反馈单元中的D/A变换器的输出的中心值偏离的状态的说明图。
图16是表示现有的频率合成器的结构的框图。
具体实施方式
本发明的频率合成器根据新原理进行动作，首先参照图1简单地对本发明的动作原理进行概略的说明。在图1中，1是作为电压控制振荡部的电压控制振荡器，从电压输出部11经第一加法部12输出与供给电压对应的频率的为矩形波的频率信号。来自电压控制振荡器1的频率信号被分频单元2分频至1/N(N是整数)，进一步被变换为正弦波，被变换成数字信号，这里仅限于对由矢量取出单元20取出以与上述频率信号的频率对应的频率(速度)旋转的矢量的情况进行说明。
矢量取出单元20的后段的频率差取出单元30取出上述矢量的频率、和电压控制振荡器1的输出频率成为设定频率时的矢量的频率fr的差。作为取出频率差的方法，例如能够列举以下方法：制作在与旋转方向相反的方向上以频率fr旋转的逆矢量，该旋转方向为当电压控制振荡器1的输出频率成为设定频率时由矢量取出单元20取出的矢量的旋转方向，将上述矢量和逆矢量相乘而取出其频率差。
此外，也可以利用逆矢量使矢量的频率某种程度地降低，利用近似数学式检测余下的频率差分例如矢量的速度。列举将这种例子更具体化的例子，将使矢量的频率与fr一致的调整(由频率差取出单元30取出频率差的调整工序)分成粗调整和微调整。而且预先计算在用于粗调整的频率刻度fa的整数倍的频率中，与电压控制振荡器1的输出频率成为设定值时的上述矢量的频率最接近的频率n·fa(n是整数)，将以频率n·fa逆旋转的逆矢量与上述矢量相乘，取出从上述矢量的频率减去逆矢量的频率后得到的频率的微速矢量。然后计算在比上述频率刻度fa小的用于微调整的频率刻度fb的整数倍中，与fr和上述频率n·fa之差最接近的频率m·fb(m是整数)，取出上述微速矢量的频率和频率m·fb之差，这样求取通过矢量取出单元得到的矢量的频率和fr之差。
在未图示的参数输出部中进行以上的一连串计算。而且，在这样将取出频率差的调整工序分为粗调整和微调整的情况下，具有当矢量的频率到达fr附近时能够得到正确的频率差的优点、和频率的检测的计算变得简单的优点等。这方面通过后述的图2的具体例将变得很清楚。
而且，与由频率差取出单元30取出的频率差对应的电压被作为反馈单元的一部分的积分单元40进行积分，并被供向电压控制振荡器1的输入侧。从而，图1的环路形成PLL，当上述频率差为零时PLL被锁定，电压控制振荡器1的输出频率被锁定在设定频率上。
但是，当上述频率差较大时，一般而言，因为不能够得到使进行数字处理的矢量取出单元20和频率差取出单元30等动作的足够的电压，所以换言之，因为电压控制振荡器1的输出频率较小，所以不能够得到供向电压控制振荡器1的控制电压。因此，在运行开始的初期，从频率引入单元100内的积分电路部产生控制电压，提高电压控制振荡器1的输出频率。然后，在进入PLL的控制范围内后，停止频率引入单元100内的积分电路部的积分动作。
更具体而言，首先当电压控制振荡器1启动时，控制电压从频率引入单元100例如经耦合器11被供向电压控制振荡器1，并逐渐增大该控制电压。与此相随，电压控制振荡器1的输出频率上升，矢量取出单元20和频率差取出单元30开始发挥作用，由矢量取出单元20取出的矢量的频率变高。而且当该频率进入PLL的控制范围时，预先计算出的、电压控制振荡器1的输出频率成为设定频率时的矢量的频率fr，和由矢量取出单元20取出的矢量的频率之差(频率差)变小。
于是，停止来自频率引入单元100的控制电压的上升并令其为固定值，并且对与上述频率差对应的电压进行积分，作为控制电压供给到电压控制振荡器1。结果，电压控制振荡器1的输出频率的上升率也变小，上述频率差的积分值的上升率也逐渐变小。因此，电压控制振荡器1的输出频率的上升方式变得更加缓慢，与此相随，与上述频率差对应的电压的积分值的上升的方式变得更加缓慢。不久上述输出频率稳定在设定频率上，PLL环路被锁定。
但是，该频率合成器在原理上不一定需要频率引入单元100，如果在数字处理部分中即使当上述频率差较大时也输出与其对应的电压，则以下述方式动作。即，因为当开始运行时，与由频率差取出单元30取出的频率差对应的电压较大，该电压被积分并作为电压控制振荡器1的控制电压被供给，所以输出频率上升。此后，如上所述那样PLL环路被锁定。
实际上，因为只要按照设定频率的大小选择分频比即可，所以通过导入称为矢量的构思，这样虽然是1段PLL，但是能够在宽频带中进行精细的频率设定。
以下，利用图2之后的图对将使本发明的频率合成器具体化后的例子进行说明。
依次对设置在电压控制振荡器1的后段的单元进行说明，2是例如由可编程计数器构成的分频器，该分频器2的分频比N(N是整数)由后述的参数输出部决定。在分频器2的后段，作为用于将作为来自分频器2的频率信号的矩形波信号变换成正弦波信号的单元设置有低通滤波器21。
3是A/D(模拟/数字)变换器，根据来自基准时钟发生部31的时钟信号对作为来自低通滤波器21的频率信号的正弦波信号进行取样，将取样值作为数字信号输出。基准时钟发生部31，为了对上述频率信号进行取样，输出频率稳定度极高的作为频率信号的时钟信号。
利用在A/D变换器3中得到的数字信号而特定的高频信号除了包含基波以外，还包含高次谐波。即在对具有高次谐波畸变的正弦波进行取样的情况下，高次谐波成分受到折回的影响，根据情况还能够估计在频谱的频率轴上基波频率和高次谐波的频率重叠的情况。因此需要避免这种重叠，之后需要取出与电压控制振荡器1的输出频率正确地对应的矢量。
一般而言，在以频率fs的时钟信号对频率f1的正弦波信号进行取样的情况下，取入结果的频率f2由数学式(1)表示。其中mod(，)表示modulo函数。
f2＝|mod(f1+fs/2，fs)-fs/2|    (1)
因为在该取入结果中，n次谐波的频率相对于基波频率被表示为n×(基波频率)，所以如果令它为f2并代入上述(1)式，则能够计算高次谐波作为怎样的频率被取入。通过利用该计算，能够设定来自分频器2的高频信号的频率fc和取样频率(时钟信号的频率)fs，使得基波的频率与高次谐波的频率不重叠合，例如以使得矢量停止时的fc成为36MHz的方式设定分频比N，将fs设定在40MHz。在此情况下，以来自A/D变换器3的为数字信号的输出信号特定的频率信号的基波成为4MHz的正弦波。而且，如果令fc/fs为9/10，则基波的频率和高次谐波的频率不重合，但是fc/fs的值不限定于此。
在A/D变换器3的后段，设置有载波除去器4。该载波除去器4利用频率为ω0t/2π(角速度为ω0t)的正弦波信号对通过来自A/D变换器3的数字信号而被特定的正弦波信号进行正交检波，与取出以通过A/D变换器3的数字信号而被特定的频率信号的频率和用于检波的正弦波信号的频率的差的频率旋转的矢量的单元相当，更详细而言，与取出复数表示该矢量时的实数部分和虚数部分的单元相当。
对载波除去器4进行详细的说明，如图3所示，载波除去器4设置有：在上述正弦波信号上乘上cos(ω0t)的乘法部41a和在上述正弦波信号上乘上-sin(ω0t)的乘法部41b；以及分别设置在乘法部41a、41b的后段的低通滤波器42a和42b。从而，当令由A/D变换器3得到的正弦波信号为Acos(ω0t+θ)时，乘法部41a的输出和乘法部41b的输出分别由数学式(2)和数学式(3)表示。
Acos(ω0t+θ)·cos(ω0t)＝1/2·Acosθ+1/2{cos(2ω0t)·cosθ+sin(2ω0t)·sinθ}  (2)
Acos(ω0t+θ)·-sin(ω0t)＝1/2·Asinθ-1/2{sin(2ω0t)·cosθ+cos(2ω0t)·sinθ}  (3)
于是，因为通过分别使乘法部41a的输出和乘法部41b的输出通过低通滤波器42a和42b，除去2ω0t的频率信号，所以结果从低通滤波器42a、42b分别取出1/2·Acosθ和1/2·Asinθ。低通滤波器42a、42b中的实际的数字处理，针对从乘法部41a、41b输出的时间序列数据，计算连续的多个数据例如6个数据的移动平均。
以上，当由A/D变换器3得到的正弦波信号的频率和用于正交检波的正弦波信号的频率相等时，在输出中不包含时间函数，因此由载波除去器4得到的矢量停止。另一方面，当由Acos(ω0t+θ)表示的正弦波信号的频率发生变化时，Acos(ω0t+θ)成为Acos(ω0t+θ+ω1t)从而，1/2·Acosθ成为1/2·Acos(θ+ω1t)，1/2·Asinθ成为1/2·Asin(θ+ω1t)。即，从低通滤波器42a、42b得到的输出是与正弦波信号[Acos(ω0t+θ)]的频率的变化量(ω1t)对应的信号，即是复数表示以差分(ω1t/2π)的速度旋转的矢量时的实数部分(I)和虚数部分(Q)，其中，该差分(ω1t/2π)为由A/D变换器3得到的正弦波信号的频率和用于正交检波的正弦波信号的频率的差分(ω1t/2π)。而且，因为在本说明书没有必要分开使用频率和角速度，所以存在将两者混在一起使用的情况。
图4是表示矢量V的图，该矢量V的长度为A，旋转速度为ω1t(＝φ)(频率为ω1t/2π)。在此例子中，用于正交检波的频率为4MHz，如果由A/D变换器3得到的正弦波信号的频率为4HMz，则矢量的旋转速度为零，但是如果从4HMz偏离，则以与该偏离的频率差对应的频率(旋转速度)旋转。
在载波除去器4的后段设置有逆矢量乘法部5。该逆矢量乘法部5在由载波除去器4得到的矢量V上乘上由参数输出部6制作的逆矢量V′。直观而言，该乘法使矢量V的速度减少逆矢量V′的速度的量，换言之，得到以矢量V的频率和逆矢量V′的频率的差旋转的矢量。
对逆矢量乘法部5中的计算进行说明，载波除去器4和逆矢量乘法部5通过计算机的计算而被执行，在计算的取样中，当令某个时刻的取样例如第n次的矢量V的取样值为I(n)+jQ(n)时，第n次的逆矢量V′的取样值为I′(n)+jQ′(n)。将这两个矢量相乘后得到的矢量I+jQ为{I(n)+jQ(n)}×{I′(n)+jQ′(n)}。对该数学式进行整理后，成为数学式(4)。
I+jQ＝{I(n)·I′(n)-Q(n)·Q′(n)}+
      j{I(n)·Q′(n)+I′(n)·Q(n)}    (4)
图5表示逆矢量乘法部5的结构，进行数学式(4)的计算。
当产生逆矢量V′时，实际上以复数平面上的矢量逆旋转的方式令该矢量的实数部分和虚数部分的值即逆矢量V′的相位为φ′时，产生cosφ′和sinφ′的值。图6表示矢量的cosφ′和sinφ′的对沿矢量的旋转方向被依次排列后的I/Q表60，参数输出部6在此例子中设置有上述I/Q表60，以按照被指示的电压控制振荡器1的设定频率决定的增量数或减量数，读出I/Q表60的地址，输出到逆矢量乘法部5。例如通过从0地址到k地址根据时钟的读出的定时每次1个地读出地址，矢量V以某个速度旋转，当令增量数为2每隔1个地读出地址时，矢量的速度增加一倍。能够根据由载波除去器4取出的矢量V的旋转方向决定是增量地读出还是减量地读出。这样，能够生成相对矢量V逆旋转的逆矢量V′。
关于图2中的至此为止的框，对具体的一连串的计算进行说明。当令电压控制振荡器1的输出频率为fvco时，被分频器2分频后的频率为fvco/N。在A/D变换部3中，因为频率通过fs的时钟信号被取样，所以利用由A/D变换部3得到的数字信号而特定的频率信号的频率成为fs-(fvco/N)。因为在此例中fs为40MHz，所以成为40MHz-(fvco/N)。而且因为用于载波除去器4的检波的正弦波信号的频率(ω0t/2π)为4MHz，所以从载波除去器4取出的矢量V的频率成为40MHz-(fvco/N)-4MHz。
可是，在本发明中，以下述方式控制，即，当电压控制振荡器1的输出频率fvco成为设定频率时矢量V的频率和上述频率fr的频率差成为0。如果(fvco/N)为36MHz，则因为矢量V停止(因为频率为零)，所以在此情况下，将逆矢量V′的频率设定为零，PLL被锁定，电压控制振荡器1的输出频率fvco成为设定频率。但是因为这种情况只有1处(1点)，所以实际上从载波除去器4取出的矢量V以某个速度旋转。因此，需要产生用于使矢量V停止的逆矢量V′，因为通过软件进行一连串的计算，所以在设计上要求存储用于产生逆矢量V′的数据的存储器容量尽可能小。
从该观点出发，当令电压控制振荡器1的设定频率为fset时，优选fset/N尽可能接近36MHz，在此例子中，在参数输出部6中，相对由用户设定的所希望的设定频率fset，计算fset/N最接近36MHz的整数，令该整数为分频器2的分频比N。这样，用于停止从载波除去器4取出的矢量V的逆矢量V′的频率成为比4MHz小的值，能够减少用于产生逆矢量V′的数据量。
此处，列举频率的具体例，当令电压控制振荡器1的设定频率fset例如为520.0001MHz时，分频比N例如为最接近fset/36MHz的整数时，N＝14。这时，电压控制振荡器1的输出频率为设定频率fset时的分频后的频率为fset/14＝37.1428642857143MHz。如上所述，当分频后的频率为36MHz时，利用由A/D变换部3得到的数字值而特定的频率信号的频率为40MHz-36MHz＝4MHz，通过以4MHz的正弦波信号进行正交检波的载波除去器4得到的矢量V的频率成为4MHz-4MHz＝0，即矢量V停止。因此，fset/14＝37.1428642857143MHz的频率信号在A/D变换部3被数字化，该频率信号被输入载波除去器4后得到的矢量V的频率为37.1428642857143MHz-36MHz＝1.1428642857143MHz。
通过将设定频率输入到频率合成器，在使电压控制振荡器1动作前在参数输出部6中进行这种计算。并且，参数输出部6参照未图示的存储器，选择能够得到接近设定频率的频率的电压值，由此，电压输出部11的输出电压朝向该电压值上升。然后，如果设定分频比N为14，并且设定逆矢量V′的频率为1.1428642857143MHz，则电压控制振荡器1的输出频率fvco上升，直到由A/D变换部3得到的频率信号的频率成为1.1428642857143MHz为止，不久当矢量V的频率和逆矢量V′的频率一致时PLL被锁定，fvco收敛于fset。
图7是图像地表示矢量V通过逆矢量V′被进行逆转处理后停止的状态的图。
但是，上述动作是仅依赖逆矢量V′使矢量V停止的方式的情况下的动作，在此情况下，只需将与由逆矢量乘法部5得到的矢量的频率对应的信号输入环路滤波器8即可。但是，在这种结构中用于产生逆矢量V′的数据量变得相当多。因此，在图2所示的实施方式中，利用逆矢量V′将矢量V的频率减速到某个程度，令剩余的减速由后段的相位的时间差检测部71、加法部72和相位差的累积加法部73的动作进行。换言之，通过在逆矢量乘法部5中进行矢量V的频率的粗调整，在后段部位进行矢量V的微调整，使矢量V停止。
例如能够以152.587890625Hz刻度设定进行矢量V的频率的粗调整的逆矢量V′的频率。其理由是，在以40MHz对数据进行取样的情况下，当将逆矢量V′的相位的点(point)数设定在2的18次方时，40MHz/2的18次方＝152.587890625Hz的缘故。即在参数输出部6中，最小粗调频率(频率刻度fa)为152.587890625Hz，计算使频率刻度fa为多少倍才最接近上述矢量V的频率1142864.2857143Hz(1.1428642857143MHz)。
最接近1142864.2857143Hz/152.587890625Hz的整数为7490，参数输出部6通过求取该整数，求取与电压控制振荡器1的输出频率成为设定值时的上述矢量V的频率最接近的频率n·fa(n是整数)＝7490·152.587890625Hz＝1142883.30078125Hz。
然后，参数输出部6进行下一次计算。首先从矢量V的频率减去被逆矢量V′调整的频率，求得142864.2857143Hz-1142883.30078125Hz＝19.0150669664145Hz。
进一步，对比粗调整用的上述频率刻度fa小的用于微调整的频率刻度fb的整数倍中的、与电压控制振荡器1的输出频率成为设定值时的上述矢量V的频率和上述频率n·fa的差19.0150669664145Hz最接近的频率m·fb(m是整数)进行计算，其中，在本例中fb为频率刻度1Hz。因为fb为1Hz，所以m为19，由逆矢量乘法部5的后段的部分进行19Hz量的调整。而且，这里所谓的粗调整和微调整这种术语与作为该新方式的频率合成器的改良部分的反馈单元中的粗调整和微调整不同。
回到图2，7是减法处理部，71是低通滤波器，71是相位的时间差检测部，72是第二加法部，73是相位差的累积加法部，8是环路滤波器，80是D/A(数字/模拟)变换部。
因为逆矢量V′使矢量V的旋转减速，所以能够以简单的近似数学式求取矢量V的频率(速度)。如图8所示，在复数平面上，如果矢量V的频率与取样频率相比足够小且能够看作θ＝sinθ，则通过第(n-1)次取样求得的矢量V(n-1)和通过第n次取样求得的矢量V(n)＝V(n-1)+ΔV形成的角度Δφ、即两次取样时的矢量V的相位差Δφ能够看作ΔV的长度。
对求取ΔV的近似数学式进行说明，首先以数学式(5)表示相位差Δφ。其中，imag是虚数部分，conj{V(n)}是V(n)的共轭矢量，K是常数。
Δφ＝K·imag[ΔV·conj{V(n)}]      (5)
此处，关于I值(矢量V的实数部分)和Q值(矢量V的虚数部分)，如果令与第n次取样对应的值分别为I(n)和Q(n)，则ΔV和conj{V(n)}以复数表示时，分别由数学式(6)和数学式(7)表示。
ΔV＝ΔI+jΔQ                       (6)
conj{V(n)}＝I(n)-jQ(n)              (7)
其中，ΔI为I(n)-I(n-1)，ΔQ为Q(n)-Q(n-1)。将数学式(6)和数学式(7)代入数学式(5)中进行整理，Δφ由数学式(8)表示。
Δφ＝ΔQ·I(n)-ΔI·Q(n)            (8)
上述相位的时间差检测部71具有如上所述那样使用近似数学式求取Δφ的功能。因为该Δφ是与被逆矢量乘法部5减速后的矢量V的频率对应的值，所以相位的时间差检测部71能够称为输出被减速后的矢量V的频率的单元(微速矢量检测单元)。
此外，如果求得矢量V(n-1)和矢量V(n)，则求取它们之间的角度Δφ的方法能够使用种种数学方法，只不过作为一个例子列举了数学式(5)的近似数学式。作为该数学式，也可以使用作为连接中点与原点的矢量V0的{V(n)和V(n-1)}/2，其中，该中点为连结V(n)和V(n-1)的各终点的线的中点，在数学式(5)中代替V(n)代入该矢量V0。这种数学式(5)能够近似的理由是，能够将V0和ΔV看作相互正交，因此能够将ΔV的长度看作相当于将V0当作实轴时的ΔV的虚数值。
另一方面，因为参数输出部6通过计算求得作为矢量V的频率微调整量的19Hz的值，所以在加法部72使由相位的时间差检测部71检测出的矢量V的频率和微调整量19Hz相对照，矢量V的频率和微调整量19Hz的差分被取出，并被输入相位差的累积加法部73。而且，来自相位差的累积加法部73的输出值被输入环路滤波器8。
本发明如图1所示那样进行使矢量V停止的处理，该处理在图2的例子中分为譬如进行逆转的粗略的停止处理和正确地停止微速的矢量V的处理，由相位的时间差检测部71和加法部72负责后半部分的处理。逆矢量乘法部5、相位的时间差检测部71和第二加法部72相当于频率差取出单元。而且，在此例子中，当电压控制振荡器1的输出频率比设定频率低时，即当旋转矢量的频率比设定频率低时，因为相位的时间差检测部71的输出被以负值输出，所以设置有在该输出上乘上-1的乘法部711。
如图9所示，相位差的累积加法部73构成为，在寄存器73a中保持某个取样时的输入值，在下一次取样时输出保持至此的值并将该值送回到加法器73b与输入值相加，将该加法值输入寄存器73a。
此外，环路滤波器8与图1的积分单元相当，如图10所示那样构成为，在累积加法部8a对输入值进行累积相加，并在加法部8b将输入值加在该累积加法值上。该环路滤波器8的输出电压在D/A变换器80中被形成为模拟电压，通过耦合器11与来自后述的频率引入单元的D/A变换单元的输出电压相加并作为控制电压输入到电压控制振荡器1。环路滤波器还具有抑制信号的变动，实现环路的稳定化的作用。
在此例子中，相位差的累积加法部73、环路滤波器8和D/A变换器80相当于反馈单元。
从电压控制振荡部1经频率差取出单元和环路滤波器8回到电压控制振荡部1的环路形成PLL。并且，从A/D变换器3到环路滤波器8的各部位由FPGA等的数字处理装置构成。
此处，本发明者经过对相位的时间差检测部71的检测值和低通滤波器21的输出电平的关系进行调查，掌握了当电压控制振荡器1的输出频率从以设定频率的点为中心的规定的频率区域偏离时，低通滤波器21的增益降低的情况。这样，在电压控制振荡器1的频率因温度特性等而在该范围以上进行变化的情况下，因为控制系统不能够跟上，所以不能够将频率引入到设定频率。并且，因为在装置开始运行时控制电压没有被输入电压控制振荡部1中，所以需要提高控制电压直到频率的引入范围。
作为频率引入单元100，设置有切换部101、积分电路部102、加法部103和D/A变换器104。切换部101被切换到接点a、b、c中的任一个，当被切换到a时相位的时间差检测部71的输出被导入积分电路部102，当被切换到b时第二常数被导入积分电路部102，当被切换到c时第一常数被导入积分电路部102。该第一常数和第二常数被从参数输出部6输出，例如被设定为第二常数(接点b的设定值)比第一常数(接点c的设定值)小。
积分电路部102构成为，以锁存部102a锁存在前一次取样中得到的值，并将该值和在这一次取样中得到的值依次相加。此外，D/A变换器104构成为，与D/A变换器80相比，数字侧的位(bit)数变少，相对输入信号以较大的频率刻度输出。
通过动作控制部105进行切换部101的切换动作和积分电路部102的积分/停止。动作控制单元105具有以下功能，其决定用于与设定频率相应地进行动作控制的阈值的频率，对电压控制振荡器1的输出频率和输入到相位的时间差检测部71的载波电平进行检测，按照检测结果和阈值控制切换部101和积分电路部102的动作。
动作控制单元105的动作在后述的作用说明中如图11、图12所示那样变得很明显，此处对其功能作如下总结。
(A)在由于来自电压控制振荡器1的输出频率过小且设定频率和该输出频率的频率差过大，而不能够从加法部72得到电压信号的期间，将切换部101设定在c并且导通积分电路部102，由积分电路部102对第一常数进行积分，
(B)在由积分电路部102对第一常数进行积分，并输出电压控制振荡器1的控制电压后，通过使得设定频率和来自电压控制振荡器1的输出频率的频率差变小，在从相位的时间差检测部71输出电压信号(该电压信号还不是有效)后，将切换部101设定在a处，并且为了对来自加法部72的电压信号进行积分而导通上述积分电路部102，
(C)在设定频率和来自电压控制振荡器1的输出频率的频率差变得更小，为能够从相位的时间差检测部71得到相对该频率差有效的电压信号的范围内，并且在该频率差收敛于预先设定的范围内后，停止上述积分电路部102的积分动作，
(D)在停止上述积分电路部102的积分动作后，在能够从相位的时间差检测部71得到有效的电压信号的范围内，并且在设定频率和来自电压控制振荡器1的输出频率的频率差从预先设定的范围偏离后，由积分电路部102对第二常数进行积分，在该频率差收敛到预先设定的范围内后，停止上述积分电路部102的积分动作。
接着，参照图11和图12，对图2所示的实施方式的整体的动作进行说明。现在，如在上述具体例中所列举的那样，令电压控制振荡器1的设定频率fset例如为520.0001MHz，并已从未图示的输入部将其输入(图11的步骤S1)。参数输出部6设置有写入有电压控制振荡器1的设定频率和供给电压的关系的表，选择该表中的最接近520.0001MHz的设定频率。
此外，如上所述那样对作为最接近fset/36MHz的整数的分频比N＝14、以及将得到设定频率时的矢量V的频率分为粗调整量和微调整量时的各个量进行计算。在此情况下，对频率的粗调整量即逆矢量的频率1142883.30078125Hz和输入第二加法器72的作为微调整量的进行逆转处理后的矢量的频率19Hz进行计算。
然后，作为与设定频率相称的值对在作为频率引入单元的加法部103中被进行加法运算的初期电压进行计算，进一步清除积分电路部102的积分值(步骤S2，S3)。当从输入部输入开始的指示时，上述初期电压在加法部103中被进行加法计算，电压控制振荡器1被起动，但是在此时刻，因为输出频率低且与设定频率的频率差大，所以PLL环路不动作、即从加法部72不输出电压信号，过判断步骤S4移至步骤S5，切换部101被设定在接点c，第一常数在积分电路部102中被进行积分。
此外，关于从载波除去器4至加法部72的计算，如已详细述说的那样，在后面进行总结的说明。
上述积分的结果是，如图12所示，电压控制振荡器1的输出频率上升，在时刻t1开始从加法部72输出电压信号。因此，经判断步骤S4移至步骤S6，但是在此阶段即使从相位的时间差检测部71输出电压信号，也不是与输出频率对应的有效值。当能够检测出相位的时间差检测部71的输入载波时，在步骤S7将切换部101切换到a。因此，在该积分电路部102中来自相位的时间差检测部71的电压信号被进行积分，该积分值经D/A变换器104被供向耦合器11，与来自D/A变换器80的电压相加后作为控制电压被供向电压控制振荡部1。
这样，电压控制振荡器1的输出频率上升，当进入相位的时间差检测部71的输出值已被设定的阈值范围(第一设定范围)内时(时刻t2)，PLL基本上被锁定，移至步骤S8，将切换部101切换到b，停止积分电路部102的积分动作。所谓第一设定范围内是指，例如以设定频率为中心将引入频率区域分割成几等份，使分割值相对设定频率区域为加或减的区域。
在PLL被锁定后，因为存在电压控制振荡器1的输出频率因温度特性等而发生变化的问题，所以动作控制部105在步骤S9中对D/A变换器80的设定数字值是否处于某个阈值范围(例如作为整个范围的1/6～5/6的范围的第二设定范围)内进行监视，如果从该范围偏离，则通过步骤S10开始积分电路部102的积分动作。由此，第二常数被积分电路部102进行积分，第二常数在输出频率比设定频率高时作为负值被供向积分电路部102，而当输出频率比设定频率低时作为正值被供向积分电路部102。因此，例如当在时刻t3输出频率比第二范围高时，第二常数作为负值被供向积分电路部102，供向电压控制振荡器1的控制电压降低与第二常数的积分值相当的电压，于是，输出频率降低，在时刻t4位于第一范围内后，积分电路部102停止，以后，来自D/A变换器80的电压作为控制电压被供向电压控制振荡器1。
接着，对从载波除去器4到加法部72的包括计算的作用进行说明。在装置起动时如果将电压供向电压控制振荡器1，则输出频率信号且其频率上升。最初因为电压控制振荡器1的输出频率较低，所以由A/D变换器3取出的频率[40MHz-(输出频率/N)]较大，因此由载波除去器4取出的矢量V的频率为负的大值，因为在低通滤波器71中载波衰减，所以从相位的时间差检测部71不输出电压信号。当电压控制振荡器1的输出频率上升到某个值时，从载波除去器4取出矢量V的计算变得有效，矢量V的频率(速度)开始下降。
在本说明中，如果将40MHz-(输出频率/N)的值比4MHz小时、即输出频率/N比36MHz大时的矢量V的旋转方向称为正方向，则沿负方向旋转的矢量V的频率变低。这时，作为逆矢量乘法部5的输出的、乘上逆旋转量的矢量V的频率也变低。因此，相位的时间差检测部71的输出，在计算变得有效时，因为设定频率和输出频率的差还很大，所以成为大的值，但是逐渐变小(负的速度变小)，将上述输出(相位差)和频率的微调整量相加后的第二加法部72的相加值也变小。
电压控制振荡器1的输出频率进一步上升，分频后的频率变为36MHz，成为从载波除去器4取出的矢量V的速度停止的定时。此处，令粗调整频率为ΔF(n·fa)，令微调整频率为Δf(m·fb)，因为从载波除去器4取出的矢量V的频率还比频率的调整量ΔF+Δf小，且频率差(第二加法部72的输出)为负值，所以矢量V的频率上升。不久，矢量V的频率变得与上述频率的调整量ΔF+Δf相同。这样，相位的时间差检测部71的输出收敛在Δf(在上述的具体例中为19Hz)处，第二加法部72的输出、即由频率差取出单元取出的频率差变为零。由此，PLL被锁定，电压控制振荡器1的输出频率被锁定在设定频率520.0001MHz处。而且，因为在本例中环路滤波器8具有完全积分功能，所以收敛于正的直流电压。此外，在模拟计算中，从使电压控制振荡器1的动作开始直到PLL被锁定为止的时间大约为150msec。
根据上述实施方式，在来自电压控制振荡器1的输出频率较小，且相对设定频率存在大的间隔的期间，通过由积分电路部102对第一常数进行积分并作为电压控制振荡器1的控制电压输出，能够提高上述输出频率，在两者的差几乎消失后，停止积分，之后在两者的间隔变大后由积分电路部102对第二常数进行积分，因此频率的引入范围宽，即使在电压控制振荡器1的频率上存在偏差，或由于温度特性等而使频率发生变化，也能够进行频率的引入，从而得到稳定的动作
此外，本发明采用的频率合成器本身的控制方法则具有以下效果。取出以与电压控制振荡器1的输出频率对应的速度(频率)旋转的矢量，然后取出该矢量的频率和输出频率变为设定频率时的矢量的频率的差分，反馈到电压控制振荡器1形成PLL，因此能够低噪声地在宽频带中进行精细的频率设定。而且，在取出频率差时，利用以粗的频率设定逆旋转的逆矢量使矢量速度下降，检测出微速矢量的速度并将该检测值与预先计算的微调整量对照，取出差分。从而，能够如上所述那样抑制数据量并通过简单的计算检测出矢量的频率，从而能够提供存储器的容量较小且计算的负荷较小的频率合成器。
此外，作为分频比N的决定方法，不限定于在以N除电压控制振荡器1的输出频率的设定值时，以成为与在A/D变换器3中使用的基准时钟信号的频率和在矢量取出单元中使用的ω0/2π之差最接近的频率的方式进行决定的方法。
此外，在本发明中，2个D/A换器单元80和104的各输出相加后得到的输出成为电压控制振荡器1的控制电压，但是作为此结构，也可以代替如上述实施方式那样设置耦合器11，而使用图13所示的2个端口型的电压控制振荡器12，将D/A变换器80的输出和D/A变换器104的输出104分别输入端口12a和12b。
对本发明的其它实施方式进行说明。该实施方式在之前的实施方式中，在将切换部101切换到a后，对PLL锁定时的频率引入单元中的D/A变换器104施加仅几位的量的偏压(offset)。针对这一点进行详细的说明。
在反馈单元包括的D/A变换器80如图14所示为梯形电阻形的情况下，由于内部的切换元件的切换而发生尖峰脉冲噪声，同时切换的切换元件数越多，噪声量增加越多。因此，在D/A变换器80的输入值横切整个范围的中心值的情况下，同时切换的切换元件数变得最大，噪声发生量也变得最大。所谓横切整个范围的中心值是指，在图14所示的8位用的情况下，例如从“01111111”切换到“10000000”时的情形。特别是如上述的实施方式那样，在通过频率引入单元(从切换部101至D/A变换器104的部分)进行粗略的频率的决定，并将例如PWM控制编入D/A变换器80内进行细微的灰度等级表现的情况下，当将频率引入单元的D/A变换器104的设定值设定在中心附近时，存在D/A变换器80在整个范围的中心值附近高速地进行切换的概率变高的问题。其中，所谓编入PWM控制是指，在每个取样的定时输出与作为输入值的数字值对应的占空比的脉冲串，使其平滑并作为控制电压将其输出。然后，当由D/A变换器80进行细微的灰度等级表现时，因为输出变化较小，所以导致尖峰脉冲噪声相对地变得很显著。
图15是表示电压控制振荡部1的控制电压和输出频率的关系的特性图，黑圆点是以输出频率与设定频率fs一致的方式锁定PLL时的D/A变换器80的输出电压。即，在此情况下，D/A变换器80被设定为，内部的PWM信号的占空比为50％时能够得到电压Vs。因此，D/A变换器80的整个范围AD1的中心位于黑圆点的位置。
在本实施方式中，关于锁定PLL时的频率引入单元的D/A变换器104，设定为在能够设定的控制电压中，相比输出频率最接近设定频率的控制电压，仅偏离与能够调整的频率刻度的整数倍对应的量的值(施加偏压)。例如令与D/A变换器80的整个范围对应的频率可变量例如为4.5MHz，并且频率引入单元的D/A变换器104的每一位的频率变化量约为750kHz，经简单计算，能够使D/A变换器104最大偏置±3位的量。
这样，如图15所示的那样，因为D/A变换器80的整个范围从AD1变化到AD2，所以输出频率与设定频率fs一致时的D/A变换器80的输出值从整个范围的中心移位。结果，D/A变换器80在整个范围的中心值附近高速地进行切换的概率变低，能够减少尖峰脉冲噪声。

Claims (12)

1.一种频率合成器，其特征在于，包括：
振荡输出与被供给的电压对应的频率的频率信号的电压控制振荡部；
按照电压控制振荡部的设定频率将所述频率信号分频为1/N的分频单元，其中，N为整数；
根据基准时钟信号对与所述电压控制振荡部的输出频率的1/N相当的频率的正弦波信号进行取样，将取样值作为数字信号输出的模拟/数字变换部；
矢量取出单元，其对于与来自该模拟/数字变换部的输出信号对应的频率信号，利用频率为ω0/2π的正弦波信号的数字信号进行正交检波，并取出对以与该频率信号的频率和ω0/2π的频率差相当的频率旋转的矢量进行复数表示时的实数部分和虚数部分；
对所述电压控制振荡部的输出频率成为设定值时的所述矢量的频率进行计算的参数输出部；
取出所述矢量的频率与由所述参数输出部计算出的频率的差分的频率差取出单元；
对与由该频率差取出单元取出的频率差对应的电压信号进行积分，经数字/模拟变换部作为控制电压反馈到所述电压控制振荡部的反馈单元；和
频率引入单元，
(A)该频率引入单元在装置开始运行时，在由于来自电压控制振荡部的输出频率过小而不能够从频率差取出单元得到电压信号的期间，通过积分电路部对第一常数进行积分，将进行该积分而得到的起动用的电压作为电压控制振荡部的控制电压输出，该起动用的电压是用于将电压控制振荡部的输出频率提高到频率的引入范围的电压，
(B)该频率引入单元在PLL被锁定后，当来自所述反馈单元的控制电压从预先设定的范围偏离时，通过积分电路部对设定得比第一常数小的第二常数进行积分，输出进行该积分而得到的控制用的电压，以使得来自所述反馈单元的控制电压位于该范围内，
(C)该频率引入单元在来自所述反馈单元的控制电压位于预先设定的范围内后，停止所述积分动作，其中，
所述电压控制振荡部的控制电压为来自所述反馈单元的控制电压、和来自所述频率引入单元的控制电压的相加值，
通过电压控制振荡部、矢量取出单元和将所述电压信号反馈到电压控制振荡部的反馈单元形成PLL，当PLL被锁定时，电压控制振荡部的输出频率被调整为设定频率。
2.如权利要求1所述的频率合成器，其特征在于：
所述频率引入单元在装置开始运行时，在通过输出所述起动用的电压使得来自电压控制振荡部的输出频率上升，从频率差取出单元得到电压信号后，代替该起动用的电压，对由所述频率差取出单元取出的频率差进行积分，输出电压控制振荡部的控制电压。
3.如权利要求1所述的频率合成器，其特征在于：
所述频率引入单元构成为，在作为起动用的电压输出电压控制振荡部的控制电压后，在由于设定频率与来自电压控制振荡部的输出频率的频率差已变小而从频率差取出单元输出电压信号后，利用所述积分电路部对该电压信号进行积分，以大于所述反馈单元的频率刻度变换为模拟信号，将该模拟信号作为电压控制振荡部的控制电压输出。
4.一种频率合成器，其特征在于，包括：
振荡输出与被供给的电压对应的频率的频率信号的电压控制振荡部；
按照电压控制振荡部的设定频率将所述频率信号分频为1/N的分频单元，其中，N为整数；
根据基准时钟信号对与所述电压控制振荡部的输出频率的1/N相当的频率的正弦波信号进行取样，将取样值作为数字信号输出的模拟/数字变换部；
矢量取出单元，其对于与来自该模拟/数字变换部的输出信号对应的频率信号，利用频率为ω0/2π的正弦波信号的数字信号进行正交检波，对表示以与该频率信号的频率和ω0/2π的频率差相当的频率旋转的矢量进行取出复数时的实数部分和虚数部分；
对所述电压控制振荡部的输出频率成为设定值时的所述矢量的频率进行计算的参数输出部；
取出所述矢量的频率与由所述参数输出部计算出的频率的差分的频率差取出单元；
对与由该频率差取出单元取出的频率差对应的电压信号进行积分，经数字/模拟变换部作为控制电压反馈到所述电压控制振荡部的反馈单元；和
频率引入单元，其中，
所述频率引入单元，
(A)当装置开始运行时，在由于来自电压控制振荡部的输出频率过小而不能够从频率差取出单元得到电压信号的期间，将起动用的电压作为电压控制振荡部的控制电压输出，其中，该起动用的电压是用于将电压控制振荡部的输出频率提高到频率的引入范围的电压，
(B)在从频率差取出单元输出电压信号后，通过积分电路部对该电压信号进行积分，以大于所述反馈单元的频率刻度变换为模拟信号，将该模拟信号作为电压控制振荡部的控制电压输出，
(C)在设定频率与来自电压控制振荡部的输出频率的频率差位于预先设定的范围内后，停止所述积分电路部的积分动作，令来自所述频率引入单元的控制电压为固定值，
(D)为了减少反馈单元中的数字/模拟变换部的同时切换，降低尖峰脉冲噪声，所述固定值被设定为，在所述频率引入单元中的数字/模拟变换部能够设定的控制电压中，相对于输出频率最接近设定频率的控制电压，仅偏离与能够调整的频率刻度的整数倍对应的量的值，
通过所述电压控制振荡部、矢量取出单元和将所述电压信号反馈到电压控制振荡部的反馈单元形成PLL，当PLL被锁定时电压控制振荡部的输出频率被调整为设定频率，
所述电压控制振荡部的控制电压为来自所述反馈单元的控制电压和来自所述频率引入单元的控制电压的相加值。
5.如权利要求1～4中任一项所述的频率合成器，其特征在于，包括：
用于将来自所述反馈单元的控制电压和来自所述频率引入单元的控制电压相加后供向电压控制振荡部的耦合器。
6.如权利要求1～4中任一项所述的频率合成器，其特征在于：
所述电压控制振荡部设置有分别输入来自所述反馈单元的控制电压和来自所述频率引入单元的控制电压的端口。
7.如权利要求1～4中任一项所述的频率合成器，其特征在于：
所述参数输出部，在用N除电压控制振荡部的输出频率的设定值时，对成为与在模拟/数字变换部中使用的基准时钟信号的频率和在矢量取出单元中使用的ω0/2π之差最接近的频率的N的值进行计算，分频单元利用该值对来自电压控制振荡部的频率信号进行分频。
8.如权利要求1～4中任一项所述的频率合成器，其特征在于：
所述参数输出部对用于粗调整的频率刻度fa的整数倍的频率中的、与电压控制振荡部的输出频率成为设定值时的所述矢量的频率最接近的频率n·fa，以及比所述频率刻度fa更小的用于微调整的频率刻度fb的整数倍的频率中的、与电压控制振荡部的输出频率成为设定值时的所述矢量的频率和所述频率n·fa之差最接近的频率m·fb进行计算，其中，n为整数，m为整数，
所述频率差取出单元包括：在通过所述矢量取出单元得到的所述矢量上乘上以频率n·fa逆旋转的逆矢量，取出从所述矢量的频率减去逆矢量的频率后得到的频率的微速矢量的单元；从该微速矢量的各取样时的实数部分和虚数部分的值求取所述微速矢量的频率的微速矢量的微速检测单元；和输出与由该微速检测单元检测出的微速矢量的频率和频率m·fb之差相当的信号的单元。
9.如权利要求8所述的频率合成器，其特征在于：
微速矢量的频率低到能够将表示矢量的复数平面上的相位θ看作sinθ，通过近似计算能够求取该频率的程度。
10.如权利要求9所述的频率合成器，其特征在于：
微速矢量的微速检测单元包括以下单元，该单元计算由某个取样时的微速矢量的实数部分和虚数部分决定的复数平面上的位置、与由下一个取样时的微速矢量的实数部分和虚数部分决定的复数平面上的位置的距离，并将计算值看作两个取样时的微速矢量的相位差。
11.如权利要求8所述的频率合成器，其特征在于：
将相当于频率差的电压信号反馈到所述电压控制振荡部的单元包括将与微速矢量的频率和频率m·fb之差相当的信号进行累积的单元。
12.如权利要求8所述的频率合成器，其特征在于：
逆矢量通过沿旋转方向依次排列有规定复数平面上的逆矢量的位置的实数部分和虚数部分的组的数据表、以及利用与逆矢量的旋转方向和频率对应的增量数或减量数产生所述数据表的地址的单元而生成。
CN201110146684.2A 2006-03-31 2007-03-14 频率合成器 Active CN102291131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006100935 2006-03-31
JP2006-100935 2006-03-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800118726A Division CN101416393A (zh) 2006-03-31 2007-03-14 频率合成器

Publications (2)

Publication Number Publication Date
CN102291131A CN102291131A (zh) 2011-12-21
CN102291131B true CN102291131B (zh) 2014-01-15

Family

ID=38563323

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010235903XA Active CN101873135B (zh) 2006-03-31 2007-03-14 频率合成器
CNA2007800118726A Pending CN101416393A (zh) 2006-03-31 2007-03-14 频率合成器
CN201110146684.2A Active CN102291131B (zh) 2006-03-31 2007-03-14 频率合成器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201010235903XA Active CN101873135B (zh) 2006-03-31 2007-03-14 频率合成器
CNA2007800118726A Pending CN101416393A (zh) 2006-03-31 2007-03-14 频率合成器

Country Status (6)

Country Link
US (2) US7825701B2 (zh)
EP (2) EP2003781B1 (zh)
KR (2) KR100995173B1 (zh)
CN (3) CN101873135B (zh)
BR (1) BRPI0709653B1 (zh)
WO (1) WO2007114054A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061150B1 (en) * 2007-11-13 2010-08-11 Fujitsu Semiconductor Limited Phase-error-reduction circuitry for 90° phase-shifted clock signals
JP4787870B2 (ja) * 2008-10-02 2011-10-05 日本電波工業株式会社 周波数シンセサイザ
JP2010212929A (ja) * 2009-03-10 2010-09-24 Sony Corp 測定装置、再生装置、測定方法
JP2011103603A (ja) * 2009-11-11 2011-05-26 Sony Corp 無線送信装置、無線受信装置、無線通信システム及び無線通信方法
JP5006417B2 (ja) * 2010-01-28 2012-08-22 日本電波工業株式会社 Ｐｌｌ発振回路
US8653860B2 (en) * 2011-05-20 2014-02-18 Nihon Dempa Kogyo Co., Ltd. Frequency synthesizer
RU2458461C1 (ru) * 2011-06-14 2012-08-10 ОАО "НПО "Лианозовский электромеханический завод" Синтезатор частот
RU2477920C1 (ru) * 2011-10-12 2013-03-20 Открытое акционерное общество "Концерн "Созвездие" Синтезатор частот
CN106559071A (zh) * 2016-11-15 2017-04-05 中国电子科技集团公司第四十研究所 一种锁相环自动校准方法
CN107357197B (zh) * 2017-06-20 2020-05-08 上海交通大学 一种基于fpga实现伺服转角简谐运动的系统以及方法
CN107483051B (zh) * 2017-08-09 2020-05-26 西安电子科技大学 基于直接数字化测量和处理的精密频率改正器
JP7261077B2 (ja) * 2019-04-23 2023-04-19 日本電波工業株式会社 Ｐｌｌ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537449A (en) * 1994-06-29 1996-07-16 Nec Corporation Clock synchronizing circuitry having a fast tuning circuit
CN1355610A (zh) * 2001-12-13 2002-06-26 浙江大学 一种数字电路锁相方法
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105946A (en) * 1977-07-06 1978-08-08 Sansui Electric Co., Ltd. Frequency synthesizer with phase locked loop and counter
JPH04101515A (ja) * 1990-08-21 1992-04-03 Fujitsu Ltd 電圧制御発振器の制御回路
JP3241098B2 (ja) 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
JPH0786925A (ja) * 1993-06-30 1995-03-31 Nec Corp 周波数制御装置
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5909148A (en) * 1996-04-26 1999-06-01 Nec Corporation Carrier phase synchronizing circuit
JP3361995B2 (ja) * 1998-07-03 2003-01-07 株式会社東芝 搬送波再生回路並びに搬送波再生方法
US6188288B1 (en) * 1999-01-12 2001-02-13 Radiocom Corporation Fully integrated digital frequency synthesizer
JP3690735B2 (ja) 2000-03-21 2005-08-31 エヌティティエレクトロニクス株式会社 位相同期回路
EP1184987B1 (en) * 2000-03-21 2006-06-14 Nippon Telegraph and Telephone Corporation Phase-locked loop
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ
WO2007099875A1 (ja) * 2006-02-24 2007-09-07 Nihon Dempa Kogyo Co., Ltd. Ｐｌｌ回路
BRPI0709654A2 (pt) * 2006-03-31 2011-07-19 Nihon Dempa Kogyo Co processador digital

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537449A (en) * 1994-06-29 1996-07-16 Nec Corporation Clock synchronizing circuitry having a fast tuning circuit
CN1355610A (zh) * 2001-12-13 2002-06-26 浙江大学 一种数字电路锁相方法
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平4-101515A 1992.04.03

Also Published As

Publication number Publication date
KR100995173B1 (ko) 2010-11-17
US20100321068A1 (en) 2010-12-23
US7888974B2 (en) 2011-02-15
BRPI0722377A2 (pt) 2012-05-22
US20090167367A1 (en) 2009-07-02
CN101873135A (zh) 2010-10-27
CN101873135B (zh) 2012-11-21
EP2003781A4 (en) 2010-09-22
CN101416393A (zh) 2009-04-22
EP2226942A3 (en) 2010-09-29
WO2007114054A9 (ja) 2008-02-21
EP2226942A2 (en) 2010-09-08
WO2007114054A1 (ja) 2007-10-11
EP2003781B1 (en) 2013-01-23
EP2226942B1 (en) 2013-01-02
KR100990612B1 (ko) 2010-10-29
EP2003781A1 (en) 2008-12-17
BRPI0709653A2 (pt) 2011-05-10
KR20100080868A (ko) 2010-07-12
KR20080103590A (ko) 2008-11-27
CN102291131A (zh) 2011-12-21
BRPI0709653B1 (pt) 2019-07-02
US7825701B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
CN102291131B (zh) 频率合成器
US9985638B2 (en) Wideband direct modulation with two-point injection in digital phase locked loops
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
CN101416395B (zh) 数字处理装置
CN101971501B (zh) 频率合成器
US7812651B2 (en) PLL apparatus
WO2012131920A1 (ja) 位相補正回路及び位相補正方法
US8653860B2 (en) Frequency synthesizer
JP4713525B2 (ja) 周波数シンセサイザ
KR20160046511A (ko) 주파수 합성기의 주파수 보정 방법 및 장치
CN116405058B (zh) 快速跳频锁定电路及其运行方法
WO2024055589A1 (zh) 相位追踪电路和方法及电子设备
CN117175589A (zh) 单相系统不含谐波信号的正交信号生成方法及相关装置
EP2879294A1 (en) Frequency synthesizing apparatus and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant