CN101971501B - 频率合成器 - Google Patents
频率合成器 Download PDFInfo
- Publication number
- CN101971501B CN101971501B CN2009801086100A CN200980108610A CN101971501B CN 101971501 B CN101971501 B CN 101971501B CN 2009801086100 A CN2009801086100 A CN 2009801086100A CN 200980108610 A CN200980108610 A CN 200980108610A CN 101971501 B CN101971501 B CN 101971501B
- Authority
- CN
- China
- Prior art keywords
- frequency
- voltage
- output
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
Abstract
本发明的目的在于提供一种能够精细设定广频带,频率的引入范围广的频率合成器。本发明中,在对电压控制振荡部的输出频率的正弦波信号进行正交检波,利用以与检波中使用的频率信号的频率的差值的频率(速度)旋转的矢量的PLL中,频率引入单元,在从PLL向电压控制振荡部的控制电压大于预先设定的设定范围的情况下,将用于使输出频率上升的第一常数作为引入用电压进行积分,此外,在该控制电压小于上述设定范围的情况下,将用于使输出频率下降的第二常数作为引入用电压进行积分。加法运算单元使来自PLL的控制电压和来自频率引入单元的引入用电压相加,向电压控制振荡部输出。
Description
技术领域
本发明涉及能够得到期望的频率的振荡输出的频率合成器。
背景技术
作为一种标准信号产生器,能够举出应用PLL(Phase Locked Loop,锁相环)的频率合成器。如图14所示,频率合成器中,利用分频器202对电压控制振荡器201进行1/N的分频,然后将其分频输出输入至相位比较器203的一个输入端,并且,利用分频器200对作为基准信号产生器的例如石英振荡器204的振荡输出进行1/M的分频,并将其分频输出输入至相位比较器203的另一输入端,将该比较信号经由环路滤波器205反馈至电压控制振荡器201,这样构成PLL(例如专利文献1)。如果锁定PLL,则电压控制振荡器201的振荡输出的频率fvco与石英振荡器204的振荡输出的频率f0存在fvco/N=f0/M的关系,因此,fvco=(N/M)f0。分频器202由程序控制计数器构成,能够从外部以数字数据设定分频比N,因此能够自由设定fvco的频率。
作为频率合成器的应用,能够举出例如用作移动台的台振荡部。即,在基站将规定的频带分配给移动台,因此,在移动台侧需要生成被分配的频带的振荡输出,因此需要具有能够对台振荡部进行频率调整的功能。此外,也用于无线通信设备的试验用信号源、广播设备等。
在这样例如在通信领域中应用频率合成器的情况下,为了避免与其它频道的混台,需要使得噪声较少,此外,因为电波的过密化,优选能够将频率设定得尽可能地精细。为了精细地设定频率,使上述分频比变大即可,但如果过大,则在环路中产生的延迟变长,噪声变大,实际上N的上限为1000左右。
因此,为了方便说明,例如设计能够将1000MHz左右的频率以1Hz单位进行调整的频率合成器,则需要使图14的装置多段化。即,如果N的上限为1000,则通过使输入相位比较器203的基准信号的频率(f0/M)为1MHz,能够制作出能够以1MHz间距(精度)进行设定的1MHz~1000MHz的频率合成器。同样地,通过使基准信号的频率为1kHz,能够制作出能够以1kHz间距进行设定的1kHz~1MHz的频率合成器,同样地,通过使基准信号的频率为1Hz,能够制作出能够以1Hz间距进行设定的1Hz~1kHz的频率合成器。然后,通过阶段性地合成各频率合成器,能够得到能够以1Hz间距设定到1000MHz的频率合成器。
但是,如果这样做的话,则对于合成频率的各合成电路来说,必须组装有PLL,存在电路结构变得复杂,部件个数变多,噪声变大的问题。
于是,本发明者通过采用原理与现有的频率合成器完全不同的新结构,开发了能够在广频带中进行精细的频率设定的新型的频率合成器(例如专利文献2),作为其主要技术,研究了对于电压控制振荡部的制品的偏差和温度特性的变化等也具有稳定性、能够进行频率的引入的各种电路结构。
专利文献1:日本特开2004-274673号公报,第0002段,图12
专利文献2:日本特开2007-295537号公报,图1~图12
发明内容
本发明鉴于上述情况而提出,其目的在于提供一种能够精细地对广频带进行设定的频率的引入范围广的频率合成器。
本发明的频率合成器的特征在于,包括:
产生与供给的电压对应的频率的频率信号的电压控制振荡部;
基于基准时钟信号对与该电压控制振荡部的输出频率对应的频率的正弦波信号进行采样,将该采样值作为数字信号输出的模拟/数字变换部;
矢量取出单元,其对与来自该模拟/数字变换部的输出信号对应的频率信号,进行频率为ω0/2π的正弦波信号的利用数字信号的正交检波,取出复数表示以与该频率信号的频率与ω0/2π的频率差相当的频率旋转的矢量时的实数部分和虚数部分;
计算上述电压控制振荡部的输出频率成为设定值时的上述矢量的频率的参数输出部;
取出从上述矢量的频率减去由上述参数输出部计算出的频率所得的差的频率差取出单元;
对与由该频率差取出单元取出的频率差对应的电压信号进行积分,经由数字/模拟变换部,作为控制电压反馈至上述电压控制振荡部的反馈单元;
频率引入单元,在来自该反馈单元的控制电压成为比预先设定的设定范围大的值的期间中,对用于使上电压控制振荡部的输出频率上升的第一常数进行积分,经由第二数字/模拟变换部作为频率的引入用电压输出,在来自上述反馈单元的控制电压成为比上述设定范围小的值的期间中,对用于使上述电压控制振荡部的输出频率下降的第二常数进行积分,经由第二数字/模拟变换部作为频率的引入用电压输出;和
使来自上述反馈单元的控制电压与来自上述频率引入单元的引入用电压相加,输出上述电压控制振荡部的控制电压的加法运算单元,其中,
由电压控制振荡部、矢量取出单元和将上述电压信号反馈至电压控制振荡部的反馈单元构成PLL,在PLL锁定时电压控制振荡部的输出频率被调整至设定频率。
特征在于,上述设定范围位于来自上述反馈单元的控制电压的输出的上限值与下限值之间的范围内。
进一步,本发明的频率合成器的特征在于,还包括:
将所述加法运算单元与频率引入单元断开或者连接的开关部;
代替来自所述频率引入单元的引入用电压的输出,将所述电压控制振荡部的输出频率比所述设定值低的初始电压输入所述加法运算单元的初始电压输入单元;和
对所述开关部进行控制的开关控制单元,该开关控制单元使得:在频率合成器开始运转的从上述初始电压输入单元输入初始电压之前的定时将上述频率引入单元从加法运算单元断开,在从上述初始电压输入单元输入初始电压,从上述反馈单元向电压控制振荡部的控制电压的输出超过来自上述反馈单元的控制电压的输出的上限值的定时使上述频率引入单元与加法运算单元连接。
本发明的频率合成器,在来自反馈单元的输出偏离预先设定的设定范围时,由频率引入单元进行该输出是向设定范围的上侧偏离还是向设定范围的下侧偏离的判断,根据其判断结果对用于使电压控制振荡部的输出频率上升的第一常数或者用于使电压控制振荡部的输出频率下降的第二常数进行积分,并与反馈单元的输出相加。
由此,即使例如由于电压控制振荡部的周围温度的变化等导致控制电压与输出频率的对应关系发生变化,来自反馈单元的控制电压大幅变动,也能够进行频率的引入。因此,在设定范围设定在例如比反馈单元的输出的上限值与下限值之间的区域(PLL的控制范围)窄的范围内的情况下,不用担心反馈单元的输出偏离PLL的控制范围,能够得到稳定的输出频率。
附图说明
图1是表示本发明的频率合成器的基本结构的框图。
图2是表示本发明的频率合成器的实施方式的框图。
图3是表示上述实施方式中使用的载波去除器的结构图。
图4是表示由载波去除器得到的矢量的说明图。
图5是表示逆矢量乘法部的结构的结构图。
图6是表示用于在参数产生部产生逆矢量的数据表的说明图。
图7是表示利用频率差取出单元使由载波去除器得到的矢量和逆矢量相乘的状态的说明图。
图8是表示在几乎同时的定时采样得到的矢量的相位差的说明图。
图9是表示图2的框图中的相位差的累积加法部的结构图。
图10是表示图2的框图中的环路滤波器的结构图。
图11是表示图2的框图中的判定单元和积分单元的结构图。
图12是表示上述实施方式的作用的流程图。
图13是表示上述实施方式的作用的时序图。
图14是表示现有的频率合成器的结构的框图。
图15是表示作为本发明的基础的频率合成器的基本结构的框图。
具体实施方式
本发明的频率合成器基于新的原理进行动作,因此首先参照图15概略说明作为本发明的基础的频率合成器的动作原理。图15中1是作为电压控制振荡部的电压控制振荡器(VCO:Voltage ControlOscillator),输出与供给电压对应的频率的矩形波即频率信号。来自电压控制振荡部1的频率信号由分频单元2进行1/N(N为整数)的分频,进一步变换为正弦波,再变换为数字信号,但此处仅对利用矢量取出单元20取出以与上述频率信号的频率对应的频率(速度)旋转的矢量进行说明。
频率取出单元20的后段的第一频率差取出单元30a取出上述矢量的频率与电压控制振荡部1的输出频率成为设定频率时的矢量的频率fr的差。作为取出频率差的方法,例如能够举出下述方法:制作在与电压控制振荡部1的输出频率成为设定频率时由矢量取出单元20取出的矢量的旋转方向相反的方向以频率fr旋转的逆矢量,使上述矢量和逆矢量相乘,于是取出其频率差。
此外,可以以逆矢量使矢量的频率降低一定程度,以近似式例如近似矢量的速度检测剩余的频率差值。举出使这样的例子更为具体化的例子如下:将使矢量的频率与fr一致的调整(利用第一频率差取出单元30a取出频率差的调整工序)分为粗调整和微调整。预先计算用于粗调整的频率间隔(间距)fa的整数倍的频率中与电压控制振荡部1的输出频率成为设定值时的上述矢量的频率最为接近的频率n·fa(n是整数),使以频率n·fa逆旋转的逆矢量与上述矢量相乘,取出频率为从上述矢量的频率中减去逆矢量的频率而得的频率的微速矢量。然后,计算比上述频率间距fa小的用于微调整的频率间隔fb的整数倍中最接近fr与上述频率n·fa的差的频率m·fb(m是整数),取出上述微速矢量的频率与频率m·fb的差,这样求取由矢量取出单元得到的矢量的频率与fr的差。
以上一系列的计算由未图示的参数输出部计算。在这样将取出频率差的调整工序分为粗调整和微调整的情况下,具有在矢量的频率接近fr时能够得到正确的频率差的优点,和频率的检测运算简单的优点等。这一点通过后述的图1、图2的实施方式的说明变得更为明确。
与由第一频率差取出单元30a取出的频率差对应的电压通过成为反馈单元的一部分的积分单元40a被积分,供给至电压控制振荡部1的输入侧。由此,图15的环路形成PLL,在上述频率差为0时PLL锁定,电压控制振荡部1的输出频率被锁定为设定频率。
该第一频率差取出单元30a如上所述具有用于使矢量的频率与fr一致的高分辨率,但能够取出频率差的范围比较窄。因此,图15所示的频率合成器在频率差大时,例如开始运转等时,不能够得到用于使第一频率差取出单元30a动作的足够的电压,换言之,电压控制振荡部1的输出频率较小,因此,对电压控制振荡部1的控制电压可能不足够。因此,认为下述方法是有利的:(1)在运转开始初期从具有积分电路部的控制电压产生用的电路产生控制电压,提升电压控制振荡部1的输出频率的方式;(2)设置具有比上述第一频率差取出单元30a的分辨率低、即使频率差大也能够输出控制电压的范围的引入用的第二频率差取出单元30b的方法等。
例如图15所记载的频率合成器采用(2)的方法,具有比第一频率差取出单元30a分辨率低、能够输出控制电压的范围广的第二频率差取出单元30b。在开始运转时,输出与利用第二频率差取出单元30b取出的频率差对应的控制电压,该控制电压由积分单元40b积分,作为电压控制振荡部1的控制电压被施加,输出频率上升。
在该频率进入第一频率差取出单元30a的范围内之后,预先计算得出的电压控制振荡部1的输出频率成为设定频率时的矢量的频率fr与由矢量取出单元20取出的矢量的频率的差(频率差)变小。于是,停止第二频率差取出单元30b后段的积分单元40b的动作,使控制电压成为固定值,另一方面,对与来自第一频率差取出单元30a的频率差对应的电压进行积分,作为控制电压施加于电压控制振荡部1。结果电压控制振荡部1的输出频率的上升率变小,上述频率差的积分值的上升率也逐渐变小。因此电压控制振荡部1的输出频率的上升状态更为缓和,随之与上述频率差对应的电压的积分值的上升状态也变得更为缓和。从而上述输出频率稳定在设定频率,PLL环路被锁定。
实际上,只要根据设定频率的大小选择分频比即可,据此通过引入矢量这一想法,能够为一段的PLL并且在广频带中进行精细的频率设定。
但是图15的频率合成器中,因为使用分辨率不同的两个频率差取出单元30a、30b,所以存在部件个数较多的问题。如后所述在各频率差取出单元中,需要具有多个乘法器和加法器,实际上不得不组装多个具有数万单位的门的FPGA(Field Programmable Gate Array,现场可编程门阵列)。
为了解决这样的问题,本发明者开始研究不设置取入用的第二频率差取出单元30b就能够进行开始运转时等的频率取入动作的频率合成器的结构。结果,在具有与PLL的控制范围对应的范围的积分单元的输出超过预先决定的设定范围而变动的情况下,检测该输出向比设定范围大的方向还是向比设定范围小的方向的哪个方向变动,通过利用该检测结果,能够不使用分辨率低的频率差取出单元地进行取入动作。以下,详细说明本实施方式的频率合成器的结构。
图1表示本实施方式的频率合成器的概略结构,电压控制振荡部1→分频单元2→矢量取出单元20→频率差取出单元30→积分单元40的环路的结构和功能,与图15记载的频率合成器同样。另外,图1的频率差取出单元30和积分单元40分别与图15的第一频率差取出单元30a、积分单元40a对应。
本实施方式的频率合成器中,作为进行开始运转时的取入动作的频率取入单元,具有位于积分单元40的后段的判断单元50,和对来自该判断单元的输出进行积分并输出至电压控制振荡部1的积分单元51,这一点与使用分辨率低的第二频率检测单元30b进行取入的现有的频率合成器不同。以下,利用图2之后的图说明具有这样的结构的频率合成器的具体的结构例。
对设置在电压控制振荡部1的后段的单元依次进行说明。2是例如由程序控制计数器构成的分频器,该分频器2的分频比N(N为整数)由后述的参数输出部决定。在分频器2的后段,作为用于将来自分频器2的频率信号即矩形波信号变换为正弦波信号的单元,设置有低通滤波器21。
图2中的3是A/D(模拟/数字)变换器,利用来自基准时钟产生部31的时钟信号对作为来自低通滤波器21的频率信号的正弦波信号进行采样,将其采样值作为数字信号输出。基准时钟产生部31为了采样上述频率信号而输出作为频率的稳定性极高的频率信号的时钟信号。
以由A/D变换器3得到的数字信号确定的高频信号在基波之外也包含高次谐波。即在对具有(高次)谐波失真的正弦波进行采样时,受到该高次谐波成分折返的影响,根据情况可能会有频谱的频率轴上基波频率与高频的频率重叠的情况。于是,为了避免这样的重叠,需要在后面取出与电压控制振荡部1的输出频率正确对应的矢量。
一般地以频率fs的时钟信号对频率f1的正弦波信号进行采样时,取入结果的频率f2由(1)式表达。其中,mod(,)表示modulo函数。
f2=|mod(f1+fs/2,fs)-fs/2|……(1)
在该取入结果中,对于基波频率,n次高频的频率表达为n×(基波频率),因此使其为f2代入上式(1)中则能够计算出高频作为怎样的频率被取入。通过使用该计算,能够设定来自分频器2的高频信号的频率fc和采样频率(时钟信号的频率)fs,使得基波的频率与高次谐波的频率不重叠。例如以矢量停止时的fc为36MHz的方式设定分频比N,将fs设定为40MHz,则以作为来自A/D变换器3的数字信号的输出信号确定的频率信号的基波为4MHz的正弦波。另外,只要令fc/fs为9/10,基波的频率与高次谐波的频率就不重叠,但是fc/fs并不限定于该值。
在A/D变换器3的后段设置有载波去除器4。该载波去除器4利用频率为ω0t/2π(角速度为ω0t)的正弦波信号对由来自A/D变换器3的数字信号确定的正弦波信号进行正交检波,取出以由A/D变换器3的数字信号确定的频率信号的频率与用于检波的正弦波信号的频率的差的频率旋转的矢量,更详细地说,相当于取出复数表达该矢量时的实数部分和虚数部分的图1所记载的矢量取出单元20。
对载波去除器4进行详细叙述。如图3所示,载波去除器4包括:对上述正弦波信号乘以cos(ω0t)的乘法部41a;对上述正弦波信号乘以-sin(ω0t)的乘法部41b;分别设置在乘法部41a、41b的后段的低通滤波器42a和42b。由此,在令由A/D变换器3得到的正弦波信号为Acos(ω0t+θ)时,乘法部41a的输出和乘法部41b的输出分别由(2)式和(3)式表达。
Acos(ω0t+θ)·cos(ω0t)
=1/2·Acosθ+1/2{cos(2ω0t)·cosθ+sin(2ω0t)·sinθ}
……(2)
Acos(ω0t+θ)·-sin(ω0t)
=1/2·Asinθ-1/2{sin(2ω0t)·cosθ+cos(2ω0t)·sinθ}
……(3)
通过使乘法部41a的输出和乘法部41b的输出分别通过低通滤波器42a和42b,能够除去2ω0t的频率信号,因此,结果从低通滤波器42a、42b分别取出1/2·Acosθ和1/2·Asinθ。低通滤波器42a、42b的实际的数字处理是,对于从乘法部41a、41b输出的时间序列数据,运算连续的多个数据例如6个数据的移动平均。
在由A/D变换器3得到的正弦波信号的频率与用于正交检波的正弦波信号的频率相等时,输出中不包含时间函数,因此由载波去除器4得到的矢量停止。另一方面,当由Acos(ω0t+θ)表达的正弦波信号的频率变化时,Acos(ω0t+θ)变为Acos(ω0t+θ+ω1t)。由此,1/2·Acosθ变为1/2·Acos(θ+ω1t),1/2·Asinθ变为1/2·Asin(θ+ω1t)。即,从低通滤波器42a、42b得到的输出是,对矢量进行复数表达时的实数部分(I)和虚数部分(Q),该矢量以与正弦波信号[Acos(ω0t+θ)]的频率变化量(ω1t)对应的信号即由A/D变换器3得到的正弦波信号的频率与在正交检波中使用的正弦波信号的频率的差值(ω1t/2π)的速度旋转。另外,在本说明书中,没有区分使用频率和角速度的意思,两者可以混用。
图4是表示该矢量V的图,该矢量V的长度为A,旋转速度为ω1t(=φ)(频率ω1t/2π)。该例中在正交检波中使用的频率为4MHz,如果由A/D变换器3得到的正弦波信号的频率为4MHz则矢量的旋转速度为0,但如果偏离4MHz则以与该偏离的频率差对应的频率(旋转速度)旋转。
在载波去除器4的后段设置有逆矢量乘法部5。该逆矢量乘法部5对由载波去除器4得到的矢量V乘以由参数输出部6制作出的逆矢量V’。如果更直观地表达地话,该乘法运算使矢量V的速度减少与逆矢量V’的速度对应的量,换言之,得到以矢量V的频率与逆矢量V’的频率的差旋转的矢量。
对逆矢量乘法部5的运算进行说明。载波去除器4和逆矢量乘法部5通过计算机的运算来进行运算,令在其运算的采样中某定时的采样例如第n次的矢量V的采样值为I(n)+jQ(n),则第n次的逆矢量V’的采样值为I’(n)+jQ’(n)。使两矢量相乘而得的矢量I+jQ为{I(n)+jQ(n)}×{I’(n)+JQ’(n)}。整理该式得到(4)式。
I+jQ={I(n)·I’(n)-Q(n)·Q’(n)}+j{I(n)·Q’(n)+I’(n)·Q(n)}……(4)
图5表示逆矢量乘法部5的结构,进行(4)式的运算。
逆矢量V’的产生是指,以实际上复数平面上的矢量逆旋转的方式使该矢量的实数部分和虚数部分的值即逆矢量V’的相位为φ’时,产生cosφ’和sinφ’的值。图6表示矢量的cosφ’和sinφ’的组沿矢量的旋转方向依次排列的I/Q表60,参数输出部6在该例中具有上述I/Q表60,以根据指示的电压控制振荡部1的设定频率决定的增大数或减少数读出I/Q表60的地址,输出至逆矢量乘法部5。例如对地址从第0个到第k个由时钟的读出定时一个一个地进行读取,由此矢量V以一定速度旋转,使增大数为2每隔一个地读出地址时,矢量的速度成为双倍速度。是增大读出还是减少读出,能够根据由载波去除器4取出的矢量V的旋转方向决定。这样能够生成相对矢量V逆旋转的逆矢量V’。
对于图2中此前的框叙述其具体的一系列的运算。令电压控制振荡部1的输出频率为fvco,由分频器2分频后的频率为fvco/N。在A/D变换器3中,利用频率为fs的时钟信号进行采样,因此由通过A/D变换部3得到的数字信号确定的频率信号的频率为fs-(fvco/N)。该例中fs为40MHz,因此是40MHz-(fvco/N)。在载波去除器4中用于检波的正弦波信号的频率(ω0t/2π)为4MHz,因此从载波去除器4取出的矢量V的频率为40MHz-(fvco/N)-4MHz。
本发明以电压控制振荡部1的输出频率fvco成为设定频率时矢量V的频率与上述频率fr的频率差为0的方式进行控制。如果(fvco/N)为36MHz,则矢量V停止(频率为0),因此,此时,通过将逆矢量V’的频率设定为0,PLL被锁定,电压控制振荡部1的输出频率fvco成为设定频率。但是这样的情况只出现在一点,因此实际上从载波去除器4取出的矢量V以一定速度旋转。因此,需要产生用于使矢量V停止的逆矢量V’,但因为一系列的计算由软件进行,所以从设计角度出发希望存储用于产生逆矢量V’的数据的存储器容量尽可能地小。
从该观点出发,令电压控制振荡部1的设定频率为fset,优选fset/N尽可能地接近36MHz,在该例中,在参数输出部6,对于由用户设定的期望的设定频率fset,运算使fset/N最接近36MHz的整数,将该整数作为分频器2的分频比N。由此,用于使从载波去除器4取出的矢量V停止的逆矢量V’的频率为小于4MHz的值,用于产生逆矢量V’的数据量较少即可。
此处举出频率的具体例子。令电压控制振荡部1的设定频率fset例如为520.0001MHz,在分频比N为最接近例如fset/36MHz的整数时,N=14。此时,电压控制振荡器的输出频率为设定频率fset时的分频后的频率为fset/14=37.1428642857143MHz。在如上所述分频后的频率为36MHz时,由通过A/D变换部3得到的数字值特定的频率信号的频率是40MHz-36MHz=4MHz,通过以4MHz的正弦波信号进行正交检波的载波去除器4而得到的矢量V的频率为4MHz-4MHz=0,即矢量V停止。由此,fset/14=37.1428642857143MHz的频率信号通过A/D变换部3数字化,该频率信号被输入载波去除器4而得到的矢量V的频率为37.1428642857143MHz-36MHz=1.1428642857143MHz。
这样的运算,通过对频率合成器输入设定频率,在使电压控制振荡部1动作之前由参数输出部6进行。此外参数输出部6参照未图示的存储器,选择能够得到接近设定频率的频率的电压值,由此电压输出部11的输出电压向着该电压值上升。将分频比1/N设定为14,此外将逆矢量V’的频率设定为1.1428642857143MHz,则在由A/D变换部3得到的频率信号的频率成为1.1428642857143MHz之前,电压控制振荡部1的输出频率fvco上升,在矢量V的频率与逆矢量V’的频率一致时PLL锁定,fvco收敛于fset。
图7是以图像表示利用逆矢量V’使矢量V进行逆旋转处理而停止的状态的图。
上述动作是仅依靠逆矢量V’使矢量V停止的方式下的动作,此时,将与由逆矢量乘法部5得到的矢量的频率对应的信号输入环路滤波器8即可。但是,在这样的结构中用于产生逆矢量V’的数据量变得很大。因此在图2所示的实施方式中,利用逆矢量V’使矢量V的频率减少到一定程度,由后段的相位的时间差检测部71、加法部72和相位差的累积加法部73的动作进行剩余的减速。换言之,由逆矢量乘法部5进行矢量V的频率的粗调整,在后段部位进行矢量V的微调整,由此使矢量V停止。
进行矢量V的频率的粗调整的逆矢量V’的频率例如能够以152.587890625Hz间距(间隔)进行设定。其理由是,在以40MHz对数据进行采样时,将逆矢量V’的相位的点数设定为2的18次方,则40MHz/218=152.587890625Hz。即参数输出部6中最小粗调整频率(频率间距fa)为152.587890625Hz,对作为上述矢量V的频率的1142864.2857143Hz(1.1428642857143MHz)计算使频率间距fa为几倍能够最为接近它。
最接近1142864.2857143Hz/152.587890625Hz的整数为7490,参数输出部6求取该整数,由此求出最接近电压控制振荡部1的输出频率成为设定值时的上述矢量V的频率的频率n·fa(n是整数)=7490·152.587890625Hz=1142883.30078125Hz。
然后参数输出部6进行下述计算。首先从矢量V的频率减去由逆矢量V’调整的频率,142864.2857143Hz-1142883.30078125Hz=19.0150669664145Hz。
进而计算在比粗调整用的上述频率间距fa小的用于微调整的频率间距fb(该例中为频率间距1Hz)的整数倍中,最接近电压控制振荡部1的输出频率成为设定值时的上述矢量V的频率与上述频率n·fa的差即19.0150669664145Hz的频率m·fb(m为整数)。此时,fb为1Hz,因此m为19,19Hz的量的调整由矢量乘法部5的后段的部分进行。此处的粗调整和微调整的用语,与作为该新方式的频率合成器的改良部分的反馈单元中的基于图1所示的判断单元50侧的输出的粗调整和基于频率差取出单元30侧的输出的微调整不同。
回到图2,7是减数处理部,70是低通滤波器,71是相位的时间差检测部,72是第二加法部,73是相位差的累积加法部,8是环路滤波器,80是D/A(数字/模拟)变换部。
矢量V的旋转通过逆矢量V’被减速,因此能够以简单的近似式求取矢量V的频率(速度)。在图8所示的复数平面上,如果矢量V的频率与采样频率相比足够小,并且也可以认为θ=sinθ,则由第(n-1)次采样求得的矢量V(n-1)与由第n次的采样求得的矢量V(n)=V(n-1)+ΔV所成的角度Δφ,即两次采样时的矢量V的相位差Δφ能够看作是ΔV的长度。
说明求取ΔV的近似式,首先相位差Δφ由(5)式表示。其中imag表示虚数部分,conj{V(n)}是V(n)的共轭矢量,K是常数。
Δφ=K·imag[ΔV·conj{V(n)}]……(5)
此处,对于I值(矢量V的实数部分)和Q值(矢量V的虚数部分)来说,如果令与第n次的采样对应的值分别为I(n)和Q(n),则ΔV和conj{V(n)}进行复数表达时,分别由(6)式和(7)式表达。
ΔV=ΔI+jΔQ……(6)
conj{V(n)}=I(n)-jQ(n)……(7)
其中,ΔI为I(n)-I(n-1),ΔQ为Q(n)-Q(n-1)。将(6)式和(7)式代入(5)式进行整理,则Δφ由(8)式表达。
Δφ=ΔQ·I(n)-ΔI·Q(n)……(8)
上述相位的时间差检测部71具有使用这样的近似式求取Δφ的功能。该Δφ为由逆矢量乘法部5减速后的矢量V的频率对应的值,因此位相的时间差检测部71可以说是输出减速后的矢量V的频率的单元(微速矢量检测单元)。
如果求出矢量V(n-1)和V(n),则求取此间的角度Δφ的方法能够使用各种数字方法。(5)式的近似式只是举出的一个例子。作为该数学式,也可以使用连接原点与连接V(n)和V(n-1)的各终点的线的中点的矢量V0即{V(n)+V(n-1)}/2,在(5)式中以该矢量V0代替V(n)来代入。这样的(5)式能够近似的理由是,能够认为V0与ΔV正交,因此ΔV的长度能够认为与将V0看作实轴时的ΔV的虚数值相当。
另一方面,参数输出部6通过计算求取作为矢量V的频率微调整量的19Hz的值,因此由相位的时间差检测部71检测出的矢量V的频率和微调整量的19Hz在加法部72相对照,取出矢量V的频率与微调整量的19Hz的差值,输入相位差的累积加法部73。然后将来自相位差的累积加法部73的输出值输入环路滤波器8。
本发明如图7所示进行使矢量V停止的处理,该处理在图2的例子中分为进行逆旋转的粗略的停止处理和使变为微速的矢量V正确停止的处理,由相位的时间差检测部71和加法部72进行后半的处理。逆矢量乘法部5、相位的时间差检测部71和第二加法部72相当于图1所示的频率差取出单元30。另外,在该例中,电压控制振荡部1的输出频率比设定频率低时,即旋转矢量的频率比设定频率低时,相位的时间差检测部71的输出为负值来输出,因此设置对该输出乘以-1的乘法部711。
如图9所示,相位差的累积加法部73将某次采样时的输入值保持于寄存器73a,在下一次采样时输出一直以来保持的值,并且回到加法部73b与输入值相加,将该相加值输入寄存器73a。
此外,环路滤波器8与图1的积分单元40相当,如图10所示,在累积加法部8a对输入值进行累积相加,并且在加法部8b将输入值加于该累积加法值。该环路滤波器8的输出电压由D/A变换部80成为模拟电压,与来自后述的频率引入单元的D/A变换部的输出电压在结合器11中相加,作为控制电压输入电压控制振荡部1。环路滤波器8具有抑制信号的变动、实现环路的稳定化的功能。该例中,相位差累积加法部73、环路滤波器8和D/A变换部80相当于反馈单元。
从电压控制振荡部1经由频率差取出单元和环路滤波器8回到电压控制振荡部1的环路形成PLL。此外,从A/D变换器3到环路滤波器8的各部位由FPGA等数字处理装置构成。
此处,关于已述的引入动作,本发明者研究了相位的时间差检测部71的检测值与低通滤波器21的输出电平的关系,了解了如果偏离以电压控制振荡部1的输出频率成为设定频率的点为中心的规定的频率区域,则低通滤波器21的增益下降。这样,在电压控制振荡部1的输出频率由于温度特性等变化至该范围以上时,控制系统无法跟踪,因此不能够将频率引入设定频率。此外,在装置开始运转时,控制电压没有被输入到电压控制振荡器1,因此需要使控制电压上升直至频率的引入范围。
本实施方式的频率合成器,作为频率引入单元,包括:判断单元50,其判断环路滤波器8的输出是否偏离预先设定的范围,根据其判断结果输出用于调节电压控制振荡器1的输出频率的常数;和积分单元51,其对来自该判断单元50的输出进行积分,向电压控制振荡器1输出。此外,在积分单元51的后段设置有:用于在频率合成器开始运转时使频率引入单元与结合器11断开的开关54;作为输入开始运转时的电压控制振荡器1的初始电压的初始电压输入单元的加法部53;和将来自积分单元51和加法部53的数字信号变换为电压控制振荡器1的控制电压(模拟信号)的D/A变换部52。此处,开关54的“导通/断开”的切换由作为开关控制单元的动作控制部61进行。动作控制部61监视环路滤波器8的输出,具有当其输出成为紧邻范围的上限的状态时,使开关54导通,使频率引入单元与结合器11连接的功能。
图11所示的判断单元50包括:判断来自环路滤波器8的输出是否大于预先决定的设定范围的上限值的第一比较器501;判断来自环路滤波器8的输出是否小于上述设定范围的下限值的第二比较器502;根据来自第一比较器501和第二比较器502的输出,对积分单元51输出表示“+1”或“-1”的任一个常数的信号的常数输出电路503;和在存在来自第一比较器501和第二比较器502中的任一方的输出时,对积分单元51输出启动信号的启动信号输出电路504。
此外,积分单元51包括:接受来自上述的启动信号输出电路504的启动信号并输出所保持的信号的寄存器512;和使来自该寄存器512的输出信号与来自常数输出电路503的输入值相加,并存储于寄存器512的加法器511。
与来自环路滤波器8的输出进行比较的设定范围的上限值和下限值,例如基于PLL的控制范围进行设定。例如在来自环路滤波器8的输出信号为12bit时,该输出信号在“1~212”的范围内变化。于是,对于表示由PLL环路能够单独控制的范围,即构成反馈单元的环路滤波器8的输出的上限值与下限值间的范围(PLL的控制范围)的该范围,考虑到安全率,例如以与该范围的“1/6~5/6”的范围相当的方式设置设定范围,则由第一比较器501进行比较的上限值为“(212-1(=4095))·(5/6)≈3412”,由第二比较器502进行比较的下限值为“(4095)·(1/6)≈683”。
由此,在来自环路滤波器8的输出超过上述上限值的情况下,第一比较器501导通,对上述常数输出电路503和启动信号输出电路504输出信号,此外,在来自环路滤波器8的输出低于上述下限值的情况下,第二比较器502导通,对这两个电路503、504输出信号。此外,在来自环路滤波器8的输出在该上限值、下限值的范围内的情况下,从任一个比较器501、502中均不输出信号。
常数输出电路503具有在环路滤波器8的输出大于设定范围时(第一比较器501导通时)输出作为第一常数的正常数例如“+1”,而在环路滤波器8的输出小于设定范围时(第二比较器502导通时)输出作为第二常数的负常数例如“-1”的功能。
例如在从第一比较器501接收到信号的情况下,例如由于温度特性的变化等导致电压控制振荡器1的输出频率低于PLL的控制范围,需要使施加于电压控制振荡部1的电压进一步变大,进一步提高频率信号的频率。于是,在常数输出电路503从第一比较器501接收到信号时,对积分单元51输出表示作为电压的调整方向和单位调整量的第一常数的信号“+1”。“+1”的信号例如作为由表示正符号的信号“0”和表示单位调整量的信号“1”构成的2bit信号输出。
另一方面,在从第二比较器502接收到信号的情况下,电压控制振荡器1的输出频率高于PLL的控制范围,需要使施加于电压控制振荡器1的电压进一步变小。于是,常数输出电路503对积分单元51输出表示作为第二比较器502电压的调整方向和单位调整量的第二常数的信号“-1”。“-1”的信号例如输出由表示负符号的信号“1”和表示单位调整量(例如1Hz)的信号“1”构成的2bit信号。
通过具有以上所说明的结构,在来自环路滤波器8的输出偏离预先决定的设定范围的情况下,进行是向超过该范围的方向偏离还是向低于该范围的方向偏离的判断,向积分单元51输出用于消除该状态的信号。积分单元51接收来自启动信号输出电路504的启动信号,输出在前一个采样得到的值,并且使该输出值与此次采样得到的值依次相加。
来自积分单元51的输出由图2所示的D/A变换部52变换为模拟电压,由作为加法单元的结合器11与来自PLL环路的输出电压相加,作为控制电压输入电压控制振荡器1。D/A变换器52与PLL环路侧的D/A变换器80相比数字侧的位数变少,对于输入信号能够以大频率间距输出控制电压,并且具有与电压控制振荡器1的控制电压对应的范围。
接着,参照图12和图13说明图2所示的频率合成器整体的动作。判断单元50和积分单元51由软件构成,但对于该部分的动作,为了方便说明,作为图12中的步骤进行记载。如上述的具体例所记载的那样,令电压控制振荡器1的设定频率fset例如为520.0001MHz,从未图示的输入部输入(图12的步骤S1)。此时频率引入单元(判断单元50、积分单元51)的后段的开关54断开,频率引入单元与结合器11断开。参数输出部6具有写入有电压控制振荡器1的设定频率与供给电压的关系的表,使用该表选择最接近520.0001MHz,并且比该频率低的频率。
进一步,参数输出部如上所述计算与fset/36MHz最接近的整数即分频比N=14,和将得到设定频率时的矢量V的频率分为粗调整量和微调整量时的各自的量。此时,计算频率的粗调整量即作为逆矢量的频率的1142883.30078125Hz和输入第二加法部72的作为微调整量的逆旋转处理后的矢量的频率19Hz。
在频率引入单元后段的加法部53相加的初始电压作为与设定频率相抵的值计算出来,进一步积分单元51的积分值被清除(步骤S2、S3)。当从输入部输入开始的指示时,上述初始电压在加法部53被相加,电压控制振荡器1上升,如图13(d)所示以比设定频率低的初始的输出频率开始振荡。此处向反馈单元(相位差的累积加法部73、环路滤波器8)的输入值与下述(9)式对应,因此在该时刻为正值。
{(与电压控制振荡器1的输出频率对应的矢量的旋转速度)-(与设定频率对应的矢量的旋转速度)}×(-1)……(9)
因此,对该输入值进行积分而得的结果,即环路滤波器8的输出,如图13(a)所示急剧上升,在“时刻t1”的时刻成为紧邻输出范围的上限的状态。
动作控制部61监视该环路滤波器8的输出(步骤S4),当输出达到输出范围的上限(步骤S4:是)时,使开关54导通,使频率引入单元与结合器11连接(步骤S5)。然后,由判断单元50开始来自环路滤波器8的输出即从PLL环路向电压控制振荡器1的控制电压的输出是否在设定范围内的判断(步骤S6)。
如上所述在“时刻t1”,环路滤波器8的输出紧邻输出范围的上限,因此在判断单元51内判断环路滤波器8的输出(PLL环路的控制电压)比设定范围大(步骤S8:是),如图13(b)所示第一比较器501导通,向积分单元51输出第一常数“+1”。由此在积分单元51对用于使输出频率上升的常数“+1”进行积分(步骤S9),该积分结果经由D/A变换部52、结合器11输入电压控制振荡器1。
然后,通过重复进行上述步骤S6:否→步骤S8:否→步骤S9的动作,如图13(d)所示来自电压控制振荡器1的输出频率从初始输出的频率逐渐上升。然后,当该输出频率在“时刻t2”超过设定频率时,向反馈单元的输入值成为负值,因此,通过对该值进行积分,环路滤波器8的输出开始从紧邻范围的上限的状态下降(图13(a))。
环路滤波器8的输出进一步下降,当成为设定范围内的值时(图13(a)),第一比较器501断开(图13(b)),判断控制电压位于设定范围内(步骤S6:是),积分单元51的积分停止(步骤S7)。
之后,在PLL的控制范围内进行PLL环路单独的频率控制,在“时刻t4”来自电压控制振荡器1的输出频率成为在设定频率上稳定的状态。在控制电压为设定范围内的期间中(步骤S6:是),保持频率引入单元的积分单元51停止的状态而继续进行该PLL环路单独的控制(步骤S7)。另外,在模拟中,从开始电压控制振荡器1的动作,到来自电压控制振荡器1的输出频率稳定于设定频率的状态的时间约为150msec。
在PLL锁定之后,电压控制振荡器1的输出频率可能会由于温度特性等而大幅变化,在这样的情况下,频率引入单元运转,进行使输出频率迅速稳定于设定频率的动作。例如,在频率合成器运转中的某个“时刻t5”电压控制振荡器1由于周围温度的变化等,输出频率上升,则向反馈单元的输入值成为负值(参照(9)式),该值被积分,环路滤波器8的输出开始下降。
然后,在“时刻t6”环路滤波器8的输出低于判断单元50内的第二比较器502的设定值(图13(a)、图13(c)),判断为控制电压偏离设定范围(步骤S6:否),进一步判断该控制电压比设定范围小(步骤S8:是)。然后,在积分单元51中对用于使输出频率下降的第二常数“-1”进行新的积分,积分结果经由D/A变换部52、结合器11输出到电压控制振荡器1(步骤S10)。
通过重复这些步骤S6:否→步骤S8:是→步骤S10,来自电压控制振荡器1的输出频率开始下降,最终低于设定范围(图13(d))。结果,向反馈单元的输入值成为正值(参照(9)式),该值被积分,环路滤波器8的输出开始上升(图13(a)),在“时刻t7”超过在第二比较器502设定的下限值(同一图)。然后,控制电压成为控制范围内(步骤S6:是),积分单元51的积分停止(步骤S7),频率的引入动作结束。之后在“时刻t8”输出信号成为设定频率(图13(d)),在PLL环路单独进行维持该状态的控制(步骤S6:是→步骤S7)。另外,在模拟中,“时刻t5~t8”的时间约为100msec。
此外,与上述的说明相反地,在电压控制振荡器1的特性向输出频率下降的方向变化时,进行重复进行步骤S6:否→步骤S8:否→步骤S9的动作,利用判断单元50、积分单元51输出使输出频率上升的常数“+1”的新的积分结果的引入。结果,进行图13(a)、图13(b)、图13(d)所示的“时刻t9~t12”的动作,回到PLL环路单独的控制(步骤S6:是→步骤S7)。另外,在模拟中,到“时刻t9~t12”为止的时间与输出频率上升时的情况为相同程度。
根据本发明的实施方式能够得到以下的效果。在作为对与上述(9)式对应的值进行积分而得的积分值的环路滤波器8的输出,偏离设定在比该环路滤波器8的输出的上限值与下限值之间的区域(控制范围)窄的范围内的设定范围(该例中为以控制范围为1的1/6~5/6的范围)时,频率引入单元(判断单元50、积分单元51)判断该输出是向设定范围的上侧偏离还是向下侧偏离,根据该判断结果对正或负的常数进行积分,与环路滤波器8的输出相加。
由此,即使例如由于电压控制振荡器1的周围温度的变化等导致控制电压与输出频率的对应关系发生变化,作为控制电压的环路滤波器8的输出大幅变动,也能够在到达该输出的上限值或下限值之前进行频率的引入。因此,不需要担心环路滤波器8的输出偏离PLL环路的控制范围,能够得到稳定的输出频率。
在频率合成器的上升时,另外将频率引入用的电压施加于电压控制振荡器1,使电压控制振荡器1的输出频率上升至位于设定频率的附近并且比设定频率低的值,之后使用频率引入单元,因此,对于频率合成器的上升没有任何阻碍。
此外,基于来自环路滤波器8的输出是否偏离规定的范围的简单的判断结果,进行频率的引入,因此,与例如在分辨率高的PLL环路内的频率差取出单元30之外,设置用于频率引入的分辨率低的频率取出单元而进行引入等的情况相比,电路结构简单,门电路的使用个数变少,有利于制造成本的减少,并且电力消耗变少。
此处,作为在频率引入单元的积分单元51被积分的值的第一常数、第二常数,并不限于实施方式所示的对电压控制振荡器1的输出频率以1Hz单位进行调节的情况,也可以将例如以数Hz单位调整输出频率的信号作为第一常数、第二常数输出。
进一步,上述实施方式中作为第一常数使用“+1”,作为第二常数使用“-1”,但作为常数例如也可以仅使用“+1”。此时,例如可以以在控制电压向设定范围的上侧偏离时将“+1”的积分值加于环路滤波器8的输出,在控制电压向设定范围的下侧偏离时在“+1”的积分值上乘以“-1”再与环路滤波器8的输出相加的方式构成频率引入单元。
在各比较器501、502设定的上限值、下限值并不限定于设定为比环路滤波器8的输出的范围窄的范围。例如这些上限值、下限值可以与环路滤波器8的输出的范围一致。此时,频率引入单元仅在偏离PLL的控制范围的情况下动作。另外,本实施方式也能够应用于分频器2的分频比为“N=1”的情况。此时,分频器2不存在。
Claims (3)
1.一种频率合成器,其特征在于,包括:
产生与被供给的电压对应的频率的频率信号的电压控制振荡部;
基于基准时钟信号对频率与该电压控制振荡部的输出频率对应的正弦波信号进行采样,将该采样值作为数字信号输出的模拟/数字变换部;
矢量取出单元,其对与来自该模拟/数字变换部的输出信号对应的频率信号,进行频率为ω0/2π的正弦波信号的数字信号的正交检波,并将对以与该频率信号的频率和ω0/2π的频率差相当的频率旋转的矢量进行复数表示时的实数部分和虚数部分取出;
对所述电压控制振荡部的输出频率成为设定值时的所述矢量的频率进行计算的参数输出部;
将从所述矢量的频率减去由所述参数输出部计算出的频率而得到的差值的频率差取出的取出单元;
对与由该频率差取出单元取出的频率差对应的电压信号进行积分,经由数字/模拟变换部,作为控制电压反馈至所述电压控制振荡部的反馈单元;
频率引入单元,在来自该反馈单元的控制电压成为比预先设定的设定范围大的值的期间中,对用于使所述电压控制振荡部的输出频率上升的第一常数进行积分,并经由第二数字/模拟变换部作为频率的引入用电压进行输出,在来自所述反馈单元的控制电压成为比所述设定范围小的值的期间中,对用于使所述电压控制振荡部的输出频率下降的第二常数进行积分,并经由第二数字/模拟变换部作为频率的引入用电压进行输出;和
使来自所述反馈单元的控制电压与来自所述频率引入单元的引入用电压相加,并输出所述电压控制振荡部的控制电压的加法运算单元,其中,
由电压控制振荡部、矢量取出单元和将所述电压信号反馈至电压控制振荡部的反馈单元构成PLL,在PLL锁定时电压控制振荡部的输出频率被调整为设定频率,
所述频率引入单元包括:判断单元,其判断所述反馈单元的输出是否偏离预先设定的范围,根据其判断结果输出用于调节所述电压控制振荡部的输出频率的常数;和积分单元,其对来自该判断单元的输出进行积分,向所述电压控制振荡部输出,
所述判断单元包括:判断来自所述反馈单元的输出是否大于预先决定的设定范围的上限值的第一比较器;判断来自所述反馈单元的输出是否小于所述设定范围的下限值的第二比较器;根据来自所述第一比较器和所述第二比较器的输出,对所述积分单元输出表示所述第一常数和所述第二常数中的任一个常数的信号的常数输出电路;和在存在来自所述第一比较器和所述第二比较器中的任一方的输出时,对所述积分单元输出启动信号的启动信号输出电路,
所述积分单元包括:接受来自所述启动信号输出电路的启动信号并输出所保持的信号的寄存器;和使来自该寄存器的输出信号与来自所述常数输出电路的输入值相加,并存储于所述寄存器的加法器。
2.如权利要求1所述的频率合成器,其特征在于:
所述设定范围位于来自所述反馈单元的控制电压的输出的上限值与下限值之间的范围内。
3.如权利要求1或2所述的频率合成器,其特征在于,还包括:
将所述加法运算单元与频率引入单元断开或者连接的开关部;
代替来自所述频率引入单元的引入用电压的输出,将所述电压控制振荡部的输出频率比所述设定值低的初始电压输入所述加法运算单元的初始电压输入单元;和
对所述开关部进行控制的开关控制单元,该开关控制单元使得:在频率合成器开始运转时的从所述初始电压输入单元输入初始电压之前的定时,将所述频率引入单元从加法运算单元断开,在从该初始电压输入单元输入初始电压、从所述反馈单元向电压控制振荡部的控制电压的输出超过来自所述反馈单元的控制电压的输出的上限值的定时,使所述频率引入单元与加法运算单元连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-063095 | 2008-03-12 | ||
JP2008063095A JP5066466B2 (ja) | 2008-03-12 | 2008-03-12 | 周波数シンセサイザ |
PCT/JP2009/054362 WO2009113466A1 (ja) | 2008-03-12 | 2009-03-02 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101971501A CN101971501A (zh) | 2011-02-09 |
CN101971501B true CN101971501B (zh) | 2013-01-23 |
Family
ID=41065134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801086100A Expired - Fee Related CN101971501B (zh) | 2008-03-12 | 2009-03-02 | 频率合成器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8466724B2 (zh) |
JP (1) | JP5066466B2 (zh) |
CN (1) | CN101971501B (zh) |
WO (1) | WO2009113466A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6323283B2 (ja) * | 2014-09-29 | 2018-05-16 | 富士通株式会社 | パラメータの決定方法、パラメータの決定プログラム、及び情報処理装置 |
CN107357197B (zh) * | 2017-06-20 | 2020-05-08 | 上海交通大学 | 一种基于fpga实现伺服转角简谐运动的系统以及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537449A (en) * | 1994-06-29 | 1996-07-16 | Nec Corporation | Clock synchronizing circuitry having a fast tuning circuit |
CN1466345A (zh) * | 2002-06-06 | 2004-01-07 | 华为技术有限公司 | 数字载波恢复装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320980A (en) | 1976-08-11 | 1978-02-25 | Nec Corp | Inspecting apparatus for breaking and short of band type parallel electrode |
JPS5320980Y2 (zh) * | 1977-03-10 | 1978-06-02 | ||
JPH0683281B2 (ja) * | 1987-01-19 | 1994-10-19 | 日本電気株式会社 | 搬送波抽出回路 |
JP2712706B2 (ja) * | 1990-02-14 | 1998-02-16 | 国際電信電話株式会社 | 適応位相検出同期方法 |
JPH0492514A (ja) * | 1990-08-08 | 1992-03-25 | Advantest Corp | 発振装置 |
JPH04200115A (ja) | 1990-11-29 | 1992-07-21 | Sharp Corp | 位相同期回路 |
JPH05268078A (ja) * | 1992-03-24 | 1993-10-15 | Fujitsu Ltd | 周波数監視機能を有するpllキャリブレーション回路 |
JP2000252819A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Pll回路 |
JP2004274673A (ja) | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | Pll周波数シンセサイザ |
JP2005101956A (ja) * | 2003-09-25 | 2005-04-14 | Mitsubishi Electric Corp | Pll周波数シンセサイザ |
JP4713525B2 (ja) * | 2006-03-31 | 2011-06-29 | 日本電波工業株式会社 | 周波数シンセサイザ |
-
2008
- 2008-03-12 JP JP2008063095A patent/JP5066466B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-02 CN CN2009801086100A patent/CN101971501B/zh not_active Expired - Fee Related
- 2009-03-02 US US12/736,023 patent/US8466724B2/en not_active Expired - Fee Related
- 2009-03-02 WO PCT/JP2009/054362 patent/WO2009113466A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537449A (en) * | 1994-06-29 | 1996-07-16 | Nec Corporation | Clock synchronizing circuitry having a fast tuning circuit |
CN1466345A (zh) * | 2002-06-06 | 2004-01-07 | 华为技术有限公司 | 数字载波恢复装置 |
Non-Patent Citations (6)
Title |
---|
JP平4-92514A 1992.03.25 |
JP昭63-178642A 1988.07.22 |
JP特开2000-252819A 2000.09.14 |
JP特开2005-101956A 2005.04.14 |
JP特开2007-295537A 2007.11.08 |
JP特开平5-268078A 1993.10.15 |
Also Published As
Publication number | Publication date |
---|---|
US8466724B2 (en) | 2013-06-18 |
JP2009219041A (ja) | 2009-09-24 |
WO2009113466A1 (ja) | 2009-09-17 |
JP5066466B2 (ja) | 2012-11-07 |
CN101971501A (zh) | 2011-02-09 |
US20110001523A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101873135B (zh) | 频率合成器 | |
Hsieh et al. | Phase-locked loop techniques. A survey | |
US7587180B2 (en) | FM modulator | |
JP4686637B2 (ja) | ジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法 | |
CN101971501B (zh) | 频率合成器 | |
CN205158057U (zh) | 一种变频余弦信号发生装置 | |
JP4397363B2 (ja) | 周波数シンセサイザ | |
CN101416395B (zh) | 数字处理装置 | |
CN101416392B (zh) | Pll装置 | |
JP5624571B2 (ja) | 移動体通信機器試験用信号発生装置およびその周波数制御方法 | |
JP5189436B2 (ja) | 周波数シンセサイザ | |
JPH0832350A (ja) | 周波数シンセサイザ | |
JP4713525B2 (ja) | 周波数シンセサイザ | |
JPH0548453A (ja) | 周波数シンセサイザ | |
CN106941353A (zh) | 一种时域信号优化仿真系统 | |
JPH04137914A (ja) | Pllシンセサイザ | |
BRPI0722377B1 (pt) | Sintetizador de freqüência | |
WO2008126168A1 (ja) | 周波数シンセサイザ | |
JPS6363139B2 (zh) | ||
WO2008123542A1 (ja) | Pll回路装置および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130123 Termination date: 20160302 |