CN205158057U

CN205158057U - 一种变频余弦信号发生装置

Info

Publication number: CN205158057U
Application number: CN201520963978.8U
Authority: CN
Inventors: 朱福珍
Original assignee: Heilongjiang University
Current assignee: Heilongjiang University
Priority date: 2015-11-26
Filing date: 2015-11-26
Publication date: 2016-04-13
Anticipated expiration: 2025-11-26

Abstract

一种变频余弦信号发生装置，属于数字信号与信息处理领域。本实用新型为了解决现有的信号发生器所输出信号的幅值和频率稳定性差、精度低、带负载能力差等问题。所述信号发生装置包括频率和幅度输入模块、显示模块、单片机、可编程逻辑器件CPLD、三路D/A转换电路、三路滤波电路和三路调幅电路；通过频率和幅度输入模块输入所需频率和幅度给单片机，显示模块用于显示输入的三相余弦信号的频率和幅度，单片机的显示信号输出端与显示模块输入端连接；三路D/A转换电路将数字形式的三相正弦波形转分别换成模拟信号，三路模拟信号依次通过滤波电路、调幅电路后，输出频率范围在50Hz～80kHz三相余弦信号。本实用新型用于产生变频余弦信号。

Description

一种变频余弦信号发生装置

技术领域

本实用新型涉及一种信号发生装置，属于数字信号与信息处理领域。

背景技术

随着技术的发展，电子仪表领域各种电磁传感器的激励技术也在不断发展。经典的余弦信号直接合成方式，虽然原理简单，但所需滤波器件多，因此，设计体积大，产品的可靠性低。后来发展到利用锁相环路集成芯片来实现信号发生器。由于锁相环路相当于特定窄带跟踪滤波器，因此能很好地选择所需频率的信号，抑制杂散分量，且避免了大量使用滤波器，但不能方便的改变信号频率。还有常规的信号发生器的驱动功率不大，应用上也带来了不方便。总之，现有的数字信号发生器设计技术，不但硬件系统繁琐，且频率转换时间长、频率分辨率不高、输出相位不连续的缺陷。采用直接模拟合成方法以及采用锁相环(PLL)技术等方法设计的信号发生器在功能、精度、带负载能力、三相对称度等方面均存在缺陷和不足。

实用新型内容

本实用新型为了解决现有的信号发生器所输出信号的幅值和频率稳定性差、精度低、带负载能力差等问题，进而提供了一种变频余弦信号发生装置。

本实用新型为解决上述技术问题采取的技术方案是：

一种变频余弦信号发生装置，所述信号发生装置包括频率和幅度输入模块、显示模块、单片机、可编程逻辑器件CPLD、三路D/A转换电路、三路滤波电路和三路调幅电路；通过频率和幅度输入模块输入所需频率和幅度给单片机，显示模块用于显示输入的三相余弦信号的频率和幅度，单片机的显示信号输出端与显示模块输入端连接；单片机用于产生频率、相位和幅度的控制信息并将其传递给可编程逻辑器件CPLD，可编程逻辑器件CPLD用于产生数字形式的三相余弦波形并将其分别传递给相应的一路D/A转换电路；三路D/A转换电路将数字形式的三相正弦波形转分别换成模拟信号，三路模拟信号依次通过滤波电路、调幅电路后，输出频率范围在50Hz～80kHz三相余弦信号；所述调幅电路包括AD835芯片和分档电路；分档电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转开关；电阻R1的一端同时连接AD835的Z端口和旋转开关的动触点，电阻R1的另一端连接电源负极，接旋转开关的第一静触点连接电源正极，电阻R2的一端连接旋转开关的第二静触点，电阻R2的另一端连接电源正极，电阻R3的一端连接旋转开关的第三静触点，电阻R3的另一端连接电源正极，电阻R4的一端连接旋转开关的第四静触点，电阻R4的另一端连接电源正极，电阻R5的一端连接旋转开关的第五静触点，电阻R5的另一端连接电源正极，电阻R6的一端连接旋转开关的第六静触点，电阻R6的另一端连接电源正极。

所述滤波电路为压控电压源二阶低通滤波电路。

所述CPLD采用的是Altera公司生产的cycloneIVE系列芯片。

输出三相余弦信号的频率范围为60Hz～70kHz。

所述调幅电路基于AM调制电路设计而成。

所述D/A转换电路为型号为DAC904，可编程逻辑器件CPLD产生的数字信号直接接至DAC904的1-14引脚。

本实用新型的有益效果是：本实用新型作为信号源所输出的基准余弦信号的幅值和频率高度稳定，且失真小，带负载能力强，三相对称度好。其还可广泛用于交流异步电机的变频驱动，如变频空调、变频冰箱和变频洗衣机的控制驱动，各类工业水泵、风机的变频驱动，各类不间断电源以及其它一些需要三相正弦波形驱动的功率控制电路中。本实用新型产生的波形信号能很好的满足这些要求。若需更改发生频率，只需多次控制频率和幅度输入模块，选择新的所需频率，就实现频率的变化输出，频率调节范围较大，每按下调节模块增加按钮一次，在原有频率基础上增加一定步长赫兹频率输出。

附图说明

图1是本实用新型的总体结构框图；

图2为本实用新型的三相余弦信号发生器的DA转换电路图(图2a为第一路D/A转换电路图，图2b为第二路D/A转换电路图，图2c为第三路D/A转换电路图)，三路D/A转换电路的构造是相同的；

图3为本实用新型的滤波电路图(压控电压源二阶低通滤波电路)；

图4为本实用新型的调幅电路图。

具体实施方式

具体实施方式一：如图1～4所示，本实施方式所述的变频余弦信号发生装置，其特征在于：所述信号发生装置包括频率和幅度输入模块、显示模块、单片机、可编程逻辑器件CPLD、三路D/A转换电路、三路滤波电路和三路调幅电路；通过频率和幅度输入模块输入所需频率和幅度给单片机，显示模块用于显示输入的三相余弦信号的频率和幅度，单片机的显示信号输出端与显示模块输入端连接；单片机用于产生频率、相位和幅度的控制信息并将其传递给可编程逻辑器件CPLD，可编程逻辑器件CPLD用于产生数字形式的三相余弦波形并将其分别传递给相应的一路D/A转换电路；三路D/A转换电路将数字形式的三相正弦波形转分别换成模拟信号，三路模拟信号依次通过滤波电路、调幅电路后，输出频率范围在50Hz～80kHz三相余弦信号；所述调幅电路包括AD835芯片和分档电路；分档电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转开关；电阻R1的一端同时连接AD835的Z端口和旋转开关的动触点，电阻R1的另一端连接电源负极，接旋转开关的第一静触点连接电源正极，电阻R2的一端连接旋转开关的第二静触点，电阻R2的另一端连接电源正极，电阻R3的一端连接旋转开关的第三静触点，电阻R3的另一端连接电源正极，电阻R4的一端连接旋转开关的第四静触点，电阻R4的另一端连接电源正极，电阻R5的一端连接旋转开关的第五静触点，电阻R5的另一端连接电源正极，电阻R6的一端连接旋转开关的第六静触点，电阻R6的另一端连接电源正极。

经转换后，所述变频余弦信号发生装置最终可输出数字信号。

具体实施方式一：如图3所示，本实施方式所述滤波电路为压控电压源二阶低通滤波电路。其它组成和连接关系与具体实施方式一相同。

具体实施方式三：本实施方式所述CPLD采用的是Altera公司生产的cycloneIVE系列芯片。其它组成和连接关系与具体实施方式一或二相同。

该三相余弦信号发生器电路由系统时钟、相位累加器、相位调制器、波形查找表、D/A转换器和信号调理电路构成。在每一个时钟周期，频率累加器以输入频率字为步进进行自增累加；累加结果的高位被送给相位累加器与相位字进行累加，可以理解为在这里加上相位偏置；第一路没有相位偏置，而第二路和第三路是频率累加器的输出(地址)在相位累加器中加上120°和240°对应的相位字后作为相位累加器的输出，相位累加器的输出作为波形查找表的地址从查找表中读出相应的数据后送给D/A转化器，最后经过低通滤波、后级放大等信号调理电路形成模拟量的波形输出。

系统硬件整体组成结构图如图1所示，该系统由MCU、可编程门阵列、按键电路、显示电路、D/A转换电路、低通滤波电路、调幅电路、功率放大电路以及电源电路等部分组成，且描述了系统的工作流程：通过键盘输入相应指令给单片机，经单片机产生相应的控制字给CPLD或FPGA实现DDS，输出数字形式的波形，由DA转换为模拟量，经后级调理电路得到高精度的三相余弦信号波形。

DA转换电路设计：

如图2所示为三相余弦信号发射器的DA转换电路设计，可编程逻辑器件CPLD(或FPGA)产生的数字信号直接接至DAC904的1-14引脚，同时电、地、时钟供好，电源做好滤波、数字地模拟地通过0Ω电阻隔离。相应功能引脚按要求连接。输出的电流信号与滤波电路的输入端相连。

滤波单元电路设计：

滤波电路设计如图3所示，是一个压控电压源二阶低通滤波(低通有源滤波)电路，此电路既引入了正反馈，又引入了负反馈，所以电路不会因为反馈过强而产生自激。电压放大倍数是可以改变电阻值达到自激的设计要求。滤波电路输入与DA电路输出相连，其输出端接AD835的X1端口(AD835的8脚)引脚作为载波信号。电路中各参数取值如下：滤波电路增益：

固有振荡频率∶

W_{0} = \sqrt{\frac{1}{R 1 * R 2 * C 1 * C 2}}

电容比：

α = \frac{C 1}{C 2}

当时，滤波器的截止频率等于电路的固有振荡频率。这时，就可以很容易取各个参数。

调幅电路：

AM调制电路原理

AM调幅又称常规调幅，其原理图如图4所示，设调制信号为f(t)，f(t)叠加电流后对载波的幅度进行调制，就形成了常规调幅信号。

其时间波形的表达式为

S_AM(t)＝[A₀+f(t)]cos(ω_ct+θ_c)

其中，ω_c为载波角频率；θ_c为载波信号的起始相位。由时间波形可知，只有满足条件A₀≥|f(t)|时，包络检波的结果才不会失真。当f(t)＝A_mcos(ωmt+θ)时β_AM＝A_m/A₀，该比值成为调幅指数，用百分比表示时，称为调幅度。通常取在30％—60％之间。ωm表示调制信号的角频率，θ表示调制信号的相位。

根据设计要求，把设计的余弦信号发生器产生的余弦波作为载波，外接信号为调制信号，对信号进行AM调制。

AM调制电路的设计

根据调幅原理，AM调制电路设主要由加法单元和乘法单元构成，根据信号幅度电压，外接入电阻，可进行调制信号的幅度的调制，并且根据调幅不失真条件，调节信号幅度，可以是已调信号不失真。

当调制信号的幅值为Am时，要求直流电压至少为：U＝10Am。这才满足调制度最小为10％。由于步进量为10％。则通过控制加法器的直流输入电压，原理图通过调节电阻值，来达到分压的效果，加法器直流电压输入为：Ui＝U*Ri/R1。R1设置为2000Ω，Ri的值根据步进量为不同阻值。步进量为每调节一次电压增量ΔUi＝10％*U。则有公式可得：调制度10％-100％的程控下Ri的值分别为∶1.8M、8k、4667、3k、2k、1333、857、500、222、0等值。根据设计图的开关改变阻值就可以对调制度进行改变。

采用ADI公司的乘法器AD835实现。该器件内部自带加法器，可直接构成调幅电路，调幅电路的输入与滤波电路输出相连，其输出作为功率放大电路的输入。

上述实施方式不应视为对本实用新型的限制，但任何基于本实用新型的构思所作的改进，都应在本实用新型的保护范围之内。

Claims

1.一种变频余弦信号发生装置，其特征在于：所述信号发生装置包括频率和幅度输入模块、显示模块、单片机、可编程逻辑器件CPLD、三路D/A转换电路、三路滤波电路和三路调幅电路；通过频率和幅度输入模块输入所需频率和幅度给单片机，显示模块用于显示输入的三相余弦信号的频率和幅度，单片机的显示信号输出端与显示模块输入端连接；单片机用于产生频率、相位和幅度的控制信息并将其传递给可编程逻辑器件CPLD，可编程逻辑器件CPLD用于产生数字形式的三相余弦波形并将其分别传递给相应的一路D/A转换电路；三路D/A转换电路将数字形式的三相正弦波形转分别换成模拟信号，三路模拟信号依次通过滤波电路、调幅电路后，输出频率范围在50Hz～80kHz三相余弦信号；所述调幅电路包括AD835芯片和分档电路；分档电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电源和旋转开关；电阻R1的一端同时连接AD835的Z端口和旋转开关的动触点，电阻R1的另一端连接电源负极，接旋转开关的第一静触点连接电源正极，电阻R2的一端连接旋转开关的第二静触点，电阻R2的另一端连接电源正极，电阻R3的一端连接旋转开关的第三静触点，电阻R3的另一端连接电源正极，电阻R4的一端连接旋转开关的第四静触点，电阻R4的另一端连接电源正极，电阻R5的一端连接旋转开关的第五静触点，电阻R5的另一端连接电源正极，电阻R6的一端连接旋转开关的第六静触点，电阻R6的另一端连接电源正极。

2.根据权利要求1所述的一种变频余弦信号发生装置，其特征在于：所述滤波电路为压控电压源二阶低通滤波电路。

3.根据权利要求2所述的一种变频余弦信号发生装置，其特征在于：所述CPLD采用的是Altera公司生产的cycloneIVE系列芯片。

4.根据权利要求1、2或3所述的一种变频余弦信号发生装置，其特征在于：输出三相余弦信号的频率范围为60Hz～70kHz。

5.根据权利要求1所述的一种变频余弦信号发生装置，其特征在于：所述调幅电路基于AM调制电路设计而成。

6.根据权利要求1所述的一种变频余弦信号发生装置，其特征在于：所述D/A转换电路为型号为DAC904，可编程逻辑器件CPLD产生的数字信号直接接至DAC904的1-14引脚。